CN108400158A - 鳍式场效应管及其形成方法 - Google Patents

鳍式场效应管及其形成方法 Download PDF

Info

Publication number
CN108400158A
CN108400158A CN201710069219.0A CN201710069219A CN108400158A CN 108400158 A CN108400158 A CN 108400158A CN 201710069219 A CN201710069219 A CN 201710069219A CN 108400158 A CN108400158 A CN 108400158A
Authority
CN
China
Prior art keywords
fin
layer
separation layer
field effect
effect pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710069219.0A
Other languages
English (en)
Other versions
CN108400158B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710069219.0A priority Critical patent/CN108400158B/zh
Publication of CN108400158A publication Critical patent/CN108400158A/zh
Application granted granted Critical
Publication of CN108400158B publication Critical patent/CN108400158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种鳍式场效应管及其形成方法,所述鳍式场效应管的形成方法包括:提供衬底,衬底上具有多个鳍部,所述多个鳍部呈阵列排布;在所述鳍部之间形成隔离层,沿鳍部延伸方向鳍部之间的隔离层为第一隔离层,沿垂直鳍部延伸方向鳍部之间的隔离层为第二隔离层;去除部分厚度的第一隔离层;在剩余第一隔离层上形成隔离结构;形成所述隔离结构之后,对所述鳍部进行离子注入,在所述鳍部中形成阱;减薄所述隔离结构和隔离层。本发明形成的鳍式场效应管的电学性能得到提高。

Description

鳍式场效应管及其形成方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种鳍式场效应管及其形成方法。
背景技术
随着半导体技术的飞速发展,半导体器件的特征尺寸不断缩小。半导体器件特征尺寸的减小对半导体器件的性能提出了更高的要求。
目前,金属-氧化物半导体场效应晶体管(MOSFET)的尺寸正在不断变小。为了适应工艺节点的减小,MOSFET场效应管的沟道长度也在逐渐缩短。沟道长度的缩短具有增加芯片的管芯密度、增加MOSFET场效应管的开关速度等好处。
然而,沟道长度的缩短容易造成栅极对沟道控制能力变差的问题,从而使栅极电压夹断(pinch off)沟道的难度也越来越大,进而造成亚阀值漏电现象,即出现短沟道效应(short-channel effects,SCE)。
因此,为了更好地适应器件尺寸按比例缩小的要求,半导体工艺逐渐从平面MOSFET晶体管向具有更高功效的三维立体式晶体管(如鳍式场效应管)过渡。鳍式场效应晶体管具有很好的沟道控制能力,可以减小短沟道效应。
然而,现有技术鳍式场效应晶体管存在电学性能不能满足半导体领域技术发展需求的问题。因此,如何提高鳍式场效应管的电学性能,成为亟需解决的问题。
发明内容
本发明解决的问题是提供一种鳍式场效应管及其形成方法,提高鳍式场效应管的电学性能。
为解决上述问题,本发明提供一种鳍式场效应管的形成方法,包括:提供衬底,衬底上具有多个鳍部,所述多个鳍部呈阵列排布;在所述鳍部之间形成隔离层,沿鳍部延伸方向鳍部之间的隔离层为第一隔离层,沿垂直鳍部延伸方向鳍部之间的隔离层为第二隔离层;去除部分厚度的第一隔离层;在剩余第一隔离层上形成隔离结构;形成所述隔离结构之后,对所述鳍部进行离子注入,在所述鳍部中形成阱;减薄所述隔离结构和隔离层。
可选的,在所述鳍部之间形成隔离层的步骤之后,去除部分厚度的第一隔离层的步骤之前,所述形成方法还包括:在所述鳍部和所述隔离层上形成初始图形层,所述初始图形层具有图形开口,所述图形开口露出部分鳍部之间的第一隔离层;
去除部分厚度的第一隔离层的步骤包括:以所述初始图形层为掩膜去除部分厚度的第一隔离层,剩余第一隔离层与所述初始图形层围成开口;
形成隔离结构的步骤包括:在所述开口中形成隔离结构。
可选的,在所述开口中形成所述隔离结构的步骤包括:
在所述开口中填充隔离材料层,所述隔离材料层顶部高于所述初始图形层顶部;
采用退火工艺处理所述隔离材料层;
平坦化所述隔离材料层,形成所述隔离结构,所述隔离结构顶部与所述初始图形层顶部齐平。
可选的,填充所述隔离材料层的工艺为高宽深比化学气相沉积。
可选的,所述高宽深比化学气相沉积的工艺参数包括:在温度为30摄氏度至90摄氏度下,通入NH3和O2,通入气体的流量为20sccm至10000sccm,压强为0.01torr至100torr。
可选的,所述退火工艺的参数包括:温度为800摄氏度至1100摄氏度;退火时间为5分钟至100分钟。
可选的,在剩余第一隔离层上形成隔离结构的步骤之后,对所述鳍部进行离子注入,在所述鳍部中形成阱的步骤之前,所述形成方法还包括:去除部分厚度的初始图形层,使剩余初始图形层顶部低于所述隔离结构顶部,形成图形层;
形成阱的步骤包括:对所述图形层下方的鳍部进行离子注入,在所述鳍部中形成阱。
可选的,所述图形层的厚度在100埃至400埃的范围内。
可选的,所述图形层的材料为氮化硅。
可选的,所述形成阱的步骤包括:对所述鳍部进行离子注入;对离子注入后的所述鳍部进行退火处理。
可选的,所述采用退火处理的步骤中,退火温度为950摄氏度至1050摄氏度,时间为5s至30s。
可选的,对所述鳍部进行离子注入的步骤包括:所述注入离子为磷离子,所述磷离子注入能量为100kev至250kev,注入剂量为1.0E13atom/cm2至4.0E14atom/cm2
或者,所述注入离子为硼离子,所述硼离子注入能量为30kev至100kev,注入剂量为1.0E13atom/cm2至4.0E14atom/cm2
可选的,所述隔离层的材料为氧化硅。
可选的,所述隔离结构的材料为氧化硅。
相应地,本发明还提供一种鳍式场效应管,包括:衬底以及位于衬底上的多个鳍部,所述多个鳍部呈阵列排布;位于鳍部之间的隔离层,所述沿鳍部延伸方向鳍部之间的隔离层为第一隔离层,所述沿垂直鳍部延伸方向鳍部之间的隔离层为第二隔离层;位于所述鳍部和隔离层上的图形层,所述图形层中具有图形开口;所述图形开口位置处的第一隔离层为减薄后的第一隔离层,厚度小于图形层覆盖的第一隔离层的厚度;位于减薄后的第一隔离层上以及图形层图形开口中的隔离结构,所述隔离结构顶部高于所述图形层顶部;位于鳍部中的阱。
可选的,所述图形层的材料为氮化硅。
可选的,所述图形层的厚度在100埃至400埃的范围内。
可选的,所述隔离层的材料为氧化硅。
可选的,所述隔离结构的材料为氧化硅。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供的鳍式场效应管形成方法的技术方案中在形成隔离结构过程中通常采用退火工艺,退火工艺容易引起注入离子的扩散,而本发明形成所述隔离结构的步骤在形成阱的步骤之前进行,避免了退火工艺中的高温对鳍部中阱产生影响,使得阱的均匀性得到改善,从而提高了鳍式场效应管的电学性能。
可选方案中,所述图形层在后续形成阱的步骤中也起到提高阱的均匀性的作用。若完全去除所述图形层,则会导致后续工艺中阱的均匀性差。
附图说明
图1至图5为鳍式场效应管形成方法各步骤的结构示意图;
图6至图15为本发明鳍式场效应管一实施例形成过程的剖面结构示意图;
图16为本发明鳍式场效应管一实施例的剖面结构示意图。
具体实施方式
根据背景技术所述,鳍式场效应管的电学性能有待提高。现结合图1至图5所示鳍式场效应管形成方法各步骤的结构示意图分析电学性能有待提高的原因。
参考图1,提供衬底100,衬底100上具有多个鳍部110,所述多个鳍部110呈阵列排布。在所述鳍部110之间形成隔离层,沿鳍部110延伸方向鳍部110之间的隔离层为第一隔离层120,沿垂直鳍部110延伸方向鳍部110之间的隔离层为第二隔离层130。
参考图2,形成隔离层之后,对所述鳍部110进行离子注入,在所述鳍部110中形成阱。
参考图3,在所述鳍部110和所述隔离层上形成图形层140;以所述图形层140为掩膜去除部分厚度的第一隔离层120,剩余第一隔离层120与所述图形层140围成开口150。
参考图4,形成覆盖所述开口150(参考图3)的隔离材料层160,所述隔离材料层160顶部高于所述图形层140顶部;形成所述隔离材料层160之后,对所述隔离材料层160进行退火处理。
参考图5,在所述第一隔离层120上形成隔离结构170。
形成所述隔离结构170的步骤包括:对所述隔离材料层160进行退火处理之后,平坦化所述隔离材料层160,使得所述隔离材料层160(见图4)和图形层140(见图4)顶部齐平;去除所述图形层140形成所述隔离结构170。
然而,在对所述隔离材料层160进行退火处理的步骤中,所述退火处理的高温容易对鳍部110中形成的阱产生影响,从而影响所述阱中离子分布的均匀性,进而使得鳍式场效应管的电学性能降低。
为了解决上述技术问题,本发明提供一种鳍式场效应管的形成方法,包括:提供衬底,衬底上具有多个鳍部,所述多个鳍部呈阵列排布;在所述鳍部之间形成隔离层,沿鳍部延伸方向鳍部之间的隔离层为第一隔离层,沿垂直鳍部延伸方向鳍部之间的隔离层为第二隔离层;去除部分厚度的第一隔离层;在剩余第一隔离层上形成隔离结构;形成所述隔离结构之后,对所述鳍部进行离子注入,在所述鳍部中形成阱;减薄所述隔离结构和隔离层。
本发明提供一种鳍式场效应管形成方法的技术方案中在形成隔离结构的过程中通常采用退火工艺,退火工艺容易引起注入离子的扩散,而本发明中形成所述隔离结构的步骤在形成阱的步骤之前进行,避免了退火工艺中的高温对鳍部中阱产生影响,使得阱的均匀性得到改善,从而提高了鳍式场效应管的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图6至图15为本发明鳍式场效应管一实施例形成过程的剖面示意图。
参考图6,提供衬底200,衬底200上具有多个鳍部210,所述多个鳍部210呈阵列排布。
本实施例中,所述衬底200为硅衬底。在其他实施例中,所述衬底200的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟,所述衬底200还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例中,所述鳍部210的材料为硅。在其他实施例中,所述鳍部210的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。
所述多个鳍部210呈阵列排布,具体地说,多个鳍部210沿鳍的延伸方向排布,还沿垂直于鳍部210延伸方向排布。
本实施例中,形成所述衬底200、鳍部210的工艺步骤包括:提供初始衬底;在所述初始衬底表面形成图形化的硬掩膜层;以所述硬掩膜层为掩膜刻蚀所述初始衬底,刻蚀后的初始衬底作为衬底200,位于衬底200表面的凸起作为鳍部210;在形成所述鳍部210之后,去除所述硬掩膜层。
具体地,形成所述硬掩膜层的工艺步骤包括:首先形成初始硬掩膜层;在所述初始硬掩膜层表面形成图形化的光刻胶层;以所述图形化的光刻胶层为掩膜刻蚀所述初始硬掩膜层,在初始衬底表面形成硬掩膜层;去除所述图形化的光刻胶层。在其他实施例中,所述硬掩膜层的形成工艺还能够包括:自对准双重图形化(SADP,Self-aligned DoublePatterned)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned)工艺。所述双重图形化工艺包括LELE(Litho-Etch-Litho-Etch)工艺或LLE(Litho-Litho-Etch)工艺。
参考图7,在所述鳍部210之间形成隔离层,沿鳍部210延伸方向鳍部210之间的隔离层为第一隔离层220,沿垂直鳍部210延伸方向鳍部210之间的隔离层为第二隔离层230。
所述隔离层可以起到电学隔离相邻鳍部210的作用。
本实施例中,所述隔离层的材料为氧化硅;在其他实施例中,所述隔离层的材料还可以为氮化硅或者氮氧化硅。在本发明其他实施例中,所述隔离层的材料可以为低K介质材料(介电常数大于或等于2.5,并且小于3.9)或超低K介质材料(介电常数小于2.5)中的一种或多种。
在所述鳍部210之间形成所述隔离层的工艺步骤包括:在所述衬底200上形成覆盖所述鳍部210的隔离膜,所述隔离膜顶部高于所述鳍部210顶部;对所述隔离膜顶部进行平坦化处理,形成位于所述衬底200上的隔离层,沿鳍部210延伸方向鳍部210之间的隔离层为第一隔离层220,沿垂直鳍部210延伸方向鳍部210之间的隔离层为第二隔离层230。
参考图8,在所述鳍部210和所述隔离层上形成初始图形层240。
本实施例中,所述初始图形层240为掩模,用于定义后续工艺中隔离结构的位置。所述初始图形层240中具有图形开口(见图9),所述图形开口(见图9)露出所述部分鳍部210之间的第一隔离层220。
具体地,所述初始图形层240的材料为氮化硅。
需要说明的是,所述初始图形层240的厚度既不能过大,也不能过小。若所述初始图形层240的厚度过小,则容易导致后续刻蚀工艺中初始图形层240被过早去除而使所述第一隔离层220受损;若所述初始图形层240的厚度过大,则容易导致材料浪费以及增加工艺的难度问题。相应地,本实施例中,所述初始图形层240的厚度范围为:200埃至500埃。
参考图9,以所述初始图形层240为掩膜去除部分厚度的第一隔离层220,剩余所述第一隔离层220与所述初始图形层240围成开口250。
所述开口250的作用是为后续工艺中形成隔离结构提供空间位置。
本实施例中,以所述初始图形层240为掩膜去除部分厚度的第一隔离层220的工艺为干法刻蚀工艺,所述干法刻蚀工艺的参数包括:刻蚀气体为CH2F2、O2和CF4的混合气体,CH2F2的气体流量为8sccm至50sccm,O2的气体流量为2sccm至30sccm,CF4的气体流量为30sccm至200sccm,压强为10mtorr至2000mtorr,刻蚀时间为4s至500s,RF功率为100w至1000w。
参考图10和图11,在所述开口250(见图9)中形成隔离结构270。
参考图10,在所述开口250(见图8)中填充隔离材料层260,所述隔离材料层260顶部高于所述初始图形层240顶部;采用退火工艺处理所述隔离材料层260。
对所述开口250(见图9)中填充隔离材料层260的过程中容易产生空隙,采用退火工艺处理所述隔离材料层260的作用是为了修复隔离材料层260内形成的空隙。
本实施例中,填充所述隔离材料层260的工艺为:高宽深比化学气相沉积(HighAspect Ratio Process,HARP),所述高宽深比化学气相沉积的工艺参数包括:在温度为30摄氏度至90摄氏度下,通入NH3和O2,通入气体的流量为20sccm至10000sccm,压强为0.01torr至100torr。
所述退火工艺的参数包括:温度为800摄氏度至1100摄氏度;退火时间为5至100分钟。
参考图11,平坦化所述隔离材料层260(见图9),形成所述隔离结构270,所述隔离结构270顶部与所述初始图形层240顶部齐平。
具体地,所述平坦化所述隔离材料层260(见图10)的步骤包括:通过化学机械研磨的方式对所述隔离材料层260进行平坦化处理,直至露出所述初始图形层240表面。
所述隔离结构270可以起到电学隔离相邻鳍部210的作用。
本实施例中,所述隔离结构270的材料为氧化硅。在其他实施例中,所述隔离结构270的材料可以是氮化硅或氮氧化硅。在本发明其他实施例中,所述隔离结构270的材料可以为低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电常数小于2.5)中的一种或多种。
参考图12,去除部分厚度的初始图形层240(见图11),使剩余初始图形层240顶部低于所述隔离结构270顶部,形成图形层241。
所述图形层241在后续形成阱的步骤中起到提高阱的均匀性的作用。若完全去除所述图形层241,则会导致后续工艺中阱的均匀性差。
本实施例中,所述图形层241的厚度既不能过大也不能过小。若所述图形层241的厚度大于400埃,则会导致后续工艺中离子注入形成阱的深度不够;若所述图形层241的厚度小于100埃,则会导致后续工艺中形成阱的均匀性差。本实施例中,所述图形层241的厚度范围为:100埃至400埃。
本实施例中,采用干法刻蚀的工艺去除所述部分厚度初始图形层240(见图11),所述干法刻蚀的工艺参数包括:刻蚀气体为CH2F2、O2和CF4的混合气体,CH2F2的气体流量为8sccm至50sccm,O2的气体流量为2sccm至30sccm,CF4的气体流量为30sccm至200sccm,压强为10mtorr至2000mtorr,刻蚀时间为4s至500s,RF功率为100w至1000w。
参考图13,形成所述隔离结构270之后,对所述鳍部210进行离子注入,在所述鳍部210中形成阱。
本实施例中,对所述鳍部210进行离子注入的步骤包括:所述注入离子为磷离子时,所述磷离子注入能量为100kev至250kev,注入剂量为1.0E13atom/cm2至4.0E14atom/cm2;或者,所述注入离子为硼离子时,所述硼离子注入能量为30kev至100kev,注入剂量为1.0E13atom/cm2至4.0E14atom/cm2
本实施例中,所述形成阱的步骤包括:形成所述隔离结构270之后,对所述图形层241下方的鳍部210进行离子注入,并对完成了离子注入的所述鳍部210进行退火处理。所述退火处理是为了激活和修复离子注入产生的损伤。
所述退火处理的步骤中,退火温度为950摄氏度至1050摄氏度,时间为5s至30s。此外,需要说明的是,本实施例中由于退火处理的时间较短,因此对阱的扩散产生的影响较小。
高温容易破坏阱的均匀性,本实施例在形成阱之前形成隔离结构270,可以减小形成隔离结构270时退火工艺的高温对阱所产生的影响,从而提高了鳍式场效应管的电学性能。
参考图14,去除所述图形层241(见图13)。
本实施例中,所述图形层241的材料为氮化硅,去除所述图形层241采用湿法刻蚀工艺,所述湿法刻蚀的工艺参数包括:刻蚀温度为150摄氏度至180摄氏度,刻蚀溶液为磷酸溶液,所述磷酸溶液的浓度范围为95%至99%。
参考图15,减薄所述隔离结构270和隔离层。
具体地,减薄所述隔离结构270和隔离层,使得所述隔离结构270顶部高于所述鳍部210顶部,所述隔离层顶部低于所述鳍部210顶部。减薄所述隔离结构270和隔离层的目的是实现更好的隔离效果。
本实施例中,减薄所述隔离结构270和隔离层采取的工艺为干法刻蚀工艺,所述干法刻蚀的工艺参数包括:刻蚀气体为CH4和CHF3的混合气体,CH4的气体流量为8sccm至500sccm,CHF3的气体流量为30sccm至200sccm,压强为10mtorr至2000mtorr,刻蚀时间为4s至500s,RF功率为100W至1300W,电压为80V至500V。
相应地,本发明还提供一种鳍式场效应管,参考图16,示出了本发明鳍式场效应管一实施例的剖面结构示意图。所述鳍式场效应管包括:
衬底300以及位于衬底300上的多个鳍部310,所述多个鳍部310呈阵列排布;
位于鳍部310之间的隔离层,所述沿鳍部310延伸方向鳍部310之间的隔离层为第一隔离层320,所述沿垂直鳍部310延伸方向鳍部310之间的隔离层为第二隔离层(图未示);
位于所述鳍部310和隔离层上的图形层340,所述图形层340中具有图形开口;
所述图形开口位置处的第一隔离层320为减薄后的第一隔离层320,厚度小于图形层340覆盖的第一隔离层320的厚度。位于减薄后的第一隔离层320上以及图形层340图形开口中的隔离结构370,所述隔离结构370顶部高于所述图形层340顶部;
位于鳍部310中的阱。
本实施例中,所述图形层340的材料为氮化硅。
本实施例中,所述图形层340的厚度既不能过大也不能过小。若所述图形层340的厚度大于400埃,则会导致离子注入形成阱的深度不够;若所述图形层340的厚度小于100埃,则会导致阱的均匀性差。本实施例中,所述图形层340的厚度范围为:100埃至400埃。
所述隔离层以及隔离结构370可以起到电学隔离相邻鳍部210的作用。
本实施例中,所述隔离层的材料为氧化硅。在其他实施例中,所述隔离层的材料可以是氮化硅或氮氧化硅。在本发明其他实施例中,所述隔离层的材料可以为低K介质材料(介电常数大于或等于2.5,并且小于3.9)或超低K介质材料(介电常数小于2.5)中的一种或多种。
本实施例中,所述隔离结构370的材料为氧化硅。在其他实施例中,所述隔离结构370的材料可以是氮化硅或氮氧化硅。在本发明其他实施例中,所述隔离结构370的材料还可以为低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电常数小于2.5)中的一种或多种。
本发明在形成所述隔离结构370过程中通常采用退火工艺,退火工艺容易引起阱中的离子发生扩散,而本实施例中,所述阱是在隔离结构370之后形成的,避免了退火工艺中的高温对鳍部310中阱产生影响,使得阱的均匀性得到改善,从而提高了鳍式场效应管的电学性能。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种鳍式场效应管的形成方法,其特征在于,包括:
提供衬底,衬底上具有多个鳍部,所述多个鳍部呈阵列排布;
在所述鳍部之间形成隔离层,沿鳍部延伸方向鳍部之间的隔离层为第一隔离层,沿垂直鳍部延伸方向鳍部之间的隔离层为第二隔离层;
去除部分厚度的第一隔离层;
在剩余第一隔离层上形成隔离结构;
形成所述隔离结构之后,对所述鳍部进行离子注入,在所述鳍部中形成阱;
减薄所述隔离结构和隔离层。
2.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,在所述鳍部之间形成隔离层的步骤之后,去除部分厚度的第一隔离层的步骤之前,所述形成方法还包括:在所述鳍部和所述隔离层上形成初始图形层,所述初始图形层具有图形开口,所述图形开口露出部分鳍部之间的第一隔离层;
去除部分厚度的第一隔离层的步骤包括:以所述初始图形层为掩膜去除部分厚度的第一隔离层,剩余第一隔离层与所述初始图形层围成开口;
形成隔离结构的步骤包括:在所述开口中形成隔离结构。
3.如权利要求2所述的鳍式场效应管的形成方法,其特征在于,在所述开口中形成所述隔离结构的步骤包括:
在所述开口中填充隔离材料层,所述隔离材料层顶部高于所述初始图形层顶部;
采用退火工艺处理所述隔离材料层;
平坦化所述隔离材料层,形成所述隔离结构,所述隔离结构顶部与所述初始图形层顶部齐平。
4.如权利要求3所述的鳍式场效应管的形成方法,其特征在于,填充所述隔离材料层的工艺为高宽深比化学气相沉积。
5.如权利要求4所述的鳍式场效应管的形成方法,其特征在于,所述高宽深比化学气相沉积的工艺参数包括:在温度为30摄氏度至90摄氏度下,通入NH3和O2,通入气体的流量为20sccm至10000sccm,压强为0.01torr至100torr。
6.如权利要求3所述的鳍式场效应管的形成方法,其特征在于,所述退火工艺的参数包括:温度为800摄氏度至1100摄氏度;退火时间为5分钟至100分钟。
7.如权利要求2所述的鳍式场效应管的形成方法,其特征在于,在剩余第一隔离层上形成隔离结构的步骤之后,对所述鳍部进行离子注入,在所述鳍部中形成阱的步骤之前,所述形成方法还包括:去除部分厚度的初始图形层,使剩余初始图形层顶部低于所述隔离结构顶部,形成图形层;
形成阱的步骤包括:对所述图形层下方的鳍部进行离子注入,在所述鳍部中形成阱。
8.如权利要求7所述的鳍式场效应管的形成方法,其特征在于,所述图形层的厚度在100埃至400埃的范围内。
9.如权利要求7所述的鳍式场效应管的形成方法,其特征在于,所述图形层的材料为氮化硅。
10.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述形成阱的步骤包括:对所述鳍部进行离子注入;对离子注入后的所述鳍部进行退火处理。
11.如权利要求10所述的鳍式场效应管的形成方法,其特征在于,所述采用退火处理的步骤中,退火温度为950摄氏度至1050摄氏度,时间为5s至30s。
12.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,对所述鳍部进行离子注入的步骤包括:所述注入离子为磷离子,所述磷离子注入能量为100kev至250kev,注入剂量为1.0E13atom/cm2至4.0E14atom/cm2
或者,所述注入离子为硼离子,所述硼离子注入能量为30kev至100kev,注入剂量为1.0E13atom/cm2至4.0E14atom/cm2
13.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述隔离层的材料为氧化硅。
14.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述隔离结构的材料为氧化硅。
15.一种鳍式场效应管,其特征在于,包括:
衬底以及位于衬底上的多个鳍部,所述多个鳍部呈阵列排布;
位于鳍部之间的隔离层,所述沿鳍部延伸方向鳍部之间的隔离层为第一隔离层,所述沿垂直鳍部延伸方向鳍部之间的隔离层为第二隔离层;
位于所述鳍部和隔离层上的图形层,所述图形层中具有图形开口;
所述图形开口位置处的第一隔离层为减薄后的第一隔离层,厚度小于图形层覆盖的第一隔离层的厚度;
位于减薄后的第一隔离层上以及图形层图形开口中的隔离结构,所述隔离结构顶部高于所述图形层顶部;
位于鳍部中的阱。
16.如权利要求15所述的鳍式场效应管,其特征在于,所述图形层的材料为氮化硅。
17.如权利要求15所述的鳍式场效应管,其特征在于,所述图形层的厚度在100埃至400埃的范围内。
18.如权利要求15所述的鳍式场效应管,其特征在于,所述隔离层的材料为氧化硅。
19.如权利要求15所述的鳍式场效应管,其特征在于,所述隔离结构的材料为氧化硅。
CN201710069219.0A 2017-02-08 2017-02-08 鳍式场效应管及其形成方法 Active CN108400158B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710069219.0A CN108400158B (zh) 2017-02-08 2017-02-08 鳍式场效应管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710069219.0A CN108400158B (zh) 2017-02-08 2017-02-08 鳍式场效应管及其形成方法

Publications (2)

Publication Number Publication Date
CN108400158A true CN108400158A (zh) 2018-08-14
CN108400158B CN108400158B (zh) 2021-07-13

Family

ID=63093926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710069219.0A Active CN108400158B (zh) 2017-02-08 2017-02-08 鳍式场效应管及其形成方法

Country Status (1)

Country Link
CN (1) CN108400158B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646599A (zh) * 2012-04-09 2012-08-22 北京大学 一种大规模集成电路中FinFET的制备方法
CN104347717A (zh) * 2013-08-07 2015-02-11 三星电子株式会社 半导体器件及其制造方法
CN104733390A (zh) * 2013-12-20 2015-06-24 台湾积体电路制造股份有限公司 用于FinFET阱掺杂的机制
CN104752214A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
US20160079125A1 (en) * 2014-09-11 2016-03-17 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
CN105826194A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646599A (zh) * 2012-04-09 2012-08-22 北京大学 一种大规模集成电路中FinFET的制备方法
CN104347717A (zh) * 2013-08-07 2015-02-11 三星电子株式会社 半导体器件及其制造方法
CN104733390A (zh) * 2013-12-20 2015-06-24 台湾积体电路制造股份有限公司 用于FinFET阱掺杂的机制
CN104752214A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
US20160079125A1 (en) * 2014-09-11 2016-03-17 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
CN105826194A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN108400158B (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
CN106847683B (zh) 提高鳍式场效应管性能的方法
TW200843107A (en) Semiconductor device
CN104241250B (zh) 用于形成接触件的掺杂保护层
CN105448984B (zh) 一种FinFET及其制备方法
CN105448679B (zh) 半导体器件的形成方法
JP2012216876A5 (zh)
US10153199B2 (en) Semiconductor device and fabrication method therefor
CN107785422A (zh) 半导体结构及其制造方法
TW200828497A (en) A semiconductor device comprising isolation trenches inducing different types of strain
CN106952818B (zh) 半导体结构的形成方法
CN107919324A (zh) 半导体器件的形成方法
CN106558556A (zh) 鳍式场效应管的形成方法
CN106571339B (zh) 鳍式场效应管的形成方法
CN107591364B (zh) 半导体结构及其形成方法
CN107785262B (zh) 半导体结构的制造方法
CN109585289B (zh) 半导体器件及其形成方法
CN108574009B (zh) 鳍式场效应管及其形成方法
CN109980003B (zh) 半导体器件及其形成方法
CN107579108B (zh) 半导体结构的形成方法
CN108400158A (zh) 鳍式场效应管及其形成方法
CN109003899A (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN110890279B (zh) 半导体结构及其形成方法
CN108630610A (zh) 鳍式场效应管及其形成方法
CN105448982B (zh) Mos晶体管及其制作方法
CN109087892B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant