CN108390655A - 一种buffer共模电压稳定电路 - Google Patents

Abstract

本发明公开了一种BUFFER共模电压稳定电路，包括主电路、提供共模电压的基本电路和补偿基极电流造成的共模电压损失的补偿电路，所述主电路包括主输入管Q₁、Q₂，提供偏置的恒流源I_B1、I_B2，输入耦合电容C₁、C₂；提供共模电压的基本电路包括电阻R₁、R₂，缓冲运放A₁；共模电压补偿电路包括电阻R₃，电流镜像NMOS管M_N1、M_N2、M_N3和M_N4，电流镜像PMOS管M_P1、M_P2、M_P3和M_P4，辅助NPN管Q₃以及偏置恒流源I_B3。本发明可以补偿基极电流变化造成的共模电压变化，极大地提高BUFFER采样电路的可靠性及BUFFER输入共模电压的稳定性，使其不随输入管基极电流的变化而变化。

Description

一种BUFFER共模电压稳定电路

技术领域

本发明属于集成电路领域，应用于集成电路内部，尤其是一种为差分信号输入BUFFER(缓冲器)提供稳定的共模电压的电路。

背景技术

在高速的采样电路中，为了减小采样电路的输入负载，降低采样网络对输入信号的影响，通常在采样网络前面加入信号BUFFER作缓冲。而差分输入BUFFER需要特别的电路为其提供共模电压，稳定的共模电压可以保证后续采样电路的正常稳定工作。由于双极型晶体管具有高的截止频率、高线性度和高阻抗等优点，因此BUFFER电路的核心器件通常使用双极型晶体管。但双极型晶体管存在静态基极电流，而且工艺波动和温度变化时，其基极电流差别很大，使得实际的共模电压随环境变化，影响整个采样的性能。

发明内容

发明目的：为了解决现有技术存在的问题，解决基级电流变化造成共模电压变化的问题，本发明提供一种BUFFER共模电压稳定电路。

技术方案：一种BUFFER共模电压稳定电路，包括BUFFER主电路、提供共模电压的基本电路，提供共模电压的基本电路包括缓冲运放A₁；还包括补偿电路，补偿电路包括电流镜像NMOS管M_N1、M_N2、M_N3和M_N4，电流镜像PMOS管M_P1、M_P2、M_P3和M_P4，辅助NPN管Q₃以及偏置恒流源I_B3；

所述缓冲运放A₁的反相输入端与NMOS管M_N4漏端连接，NMOS管M_N4源端与NMOS管M_N2漏端连接，NMOS管M_N1漏端与NMOS管M_N3源端连接，NMOS管M_N2与M_N1的源端均接地，NMOS管M_N3漏端与PMOS管M_P4漏端连接并同时连接至NMOS管M_N1、NMOS管M_N2的栅端，NMOS管M_N3、NMOS管M_N4的栅端均与偏置电压V_B2连接，所述PMOS管M_P4的源端与PMOS管M_P2漏端连接，PMOS管M_P1漏端与PMOS管M_P3源端连接，PMOS管M_P1源端、PMOS管M_P2源端均与电源V_DD连接，PMOS管M_P3漏端与辅助NPN管Q₃的基极连接并同时与PMOS管M_P1的栅极、PMOS管M_P2的栅极连接，PMOS管M_P3栅极、M_P4栅极与偏置电压V_B1连接；所述辅助NPN管Q₃的集电极与电源V_DD连接，发射极经偏置恒流源I_B3接地。

进一步的，提供共模电压的基本电路还包括电阻R₁、电阻R₂及匹配电阻R₃，缓冲运放A₁的同相输入端输入共模电压V_CMIN，反相输入端连接匹配电阻R₃一端，匹配电阻R₃另一端与缓冲运放A₁输出端连接，缓冲运放A₁的输出端同时连接电阻R₁和电阻R₂，电阻R₁和电阻R₂的另一端接入BUFFER主电路。

进一步的，所述电阻R₁、电阻R₂、匹配电阻R₃的阻值均相等。

进一步的，所述BUFFER主电路包括输入NPN管Q₁、输入NPN管Q₂、偏置恒流源I_B1、偏置恒流源I_B2、输入耦合电容C₁、输入耦合电容C₂，NPN管Q₁的基极与输入耦合电容C₁的一端连接，并和电阻R₁的一端连接，输入耦合电容C₁另一端连接输入信号正端V₁₊，电阻R₁另一端连接至缓冲运放A₁的输出端，NPN管Q₂的基极与输入耦合电容C₂的一端连接，并和电阻R₂的一端连接，输入耦合电容C₂另一端连接输入信号负端V_1-，电阻R₂另一端连接至缓冲运放A₁输出端，NPN管Q₁集电极与NPN管Q₂集电极均连接电源V_DD，NPN管Q₁发射极经过偏置恒流源I_B1接地，NPN管Q₂发射极经过偏置恒流源I_B2接地。

进一步的，偏置恒流源I_B1与偏置恒流源I_B2电流值相等，Q₁尺寸与Q₂尺寸相同；偏置恒流源I_B3的电流为偏置恒流源I_B1或偏置恒流源I_B2电流值的等比例缩放，Q₃的尺寸为Q₁尺寸或Q₂尺寸的等比例缩放。

有益效果：本发明提供的一种BUFFER共模电压稳定电路，可以补偿基极电流变化造成的共模电压变化，极大地提高BUFFER采样电路的可靠性。改善了BUFFER输入共模电压的稳定性，使其不随输入管基极电流的变化而变化。Q₃与I_B3构成辅助通路，Q₃的基极电流与Q₁和Q₂的基极电流成比例，该电流经M_P1、M_P2比例镜像后，在经M_N1、M_N2镜像送至基本的共模电压电路并流经电阻R₃，使得运放输出的共模电压V_CM中包含由基极电流流经电阻R₁和R₂损失的部分。随着环境的改变，Q₁、Q₂和Q₃的基极电流同时变化，使得补偿的共模电压也随环境实时变化，最终保证到达Q₁和Q₂基极的共模电压保持不变。本发明的优点还在于电路结构简单易于实现，无需对通用的共模电压结构做较大改动，只需加入辅助补偿电路和跟随电阻R₃就可实现。

附图说明

图1是BUFFER共模电压稳定电路的电路原理图；

图2是不同工艺角下仿真得到的不加补偿电路时，BUFFER输入共模电压随温度变化情况；

图3是不同工艺角下仿真得到的加入补偿电路时，BUFFER输入共模电压随温度变化情况。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明。

如图1所示，BUFFER共模电压稳定电路，包括BUFFER主电路、提供共模电压的基本电路及补偿电路，提供共模电压的基本电路包括缓冲运放A₁；补偿电路用来补偿基级电流造成的共模电压损失，包括电流镜像NMOS管M_N1、M_N2、M_N3和M_N4，电流镜像PMOS管M_P1、M_P2、M_P3和M_P4，辅助NPN管Q₃以及偏置恒流源I_B3；

所述缓冲运放A₁的反相输入端与NMOS管M_N4漏端连接，NMOS管M_N4源端与NMOS管M_N2漏端连接，NMOS管M_N1漏端与NMOS管M_N3源端连接，NMOS管M_N2与M_N1的源端均接地，NMOS管M_N3漏端与PMOS管M_P4漏端连接并同时连接至NMOS管M_N1、NMOS管M_N2的栅端，NMOS管M_N3、NMOS管M_N4的栅端均与偏置电压V_B2连接，所述PMOS管M_P4的源端与PMOS管M_P2漏端连接，PMOS管M_P1漏端与PMOS管M_P3源端连接，PMOS管M_P1源端、PMOS管M_P2源端均与电源V_DD连接，PMOS管M_P3漏端与辅助NPN管Q₃的基极连接并同时与PMOS管M_P1的栅极、PMOS管M_P2的栅极连接，PMOS管M_P3栅极、M_P4栅极与偏置电压V_B1连接；所述辅助NPN管Q₃的集电极与电源V_DD连接，发射极经偏置恒流源I_B3接地。

其中，M_P3漏端与Q₃管基极连接并同时与M_P1、M_P2栅极连接，Q₃管的集电极与电源V_DD连接，发射极与偏置恒流源I_B3正端连接，I_B3另一端与地连接，此结构的作用在于检测NPN管基极电流并由M_P2管镜像输出。M_N4漏端与运放反向输入端连接，M_N4源端与M_N2漏端连接，M_N2源端与地连接，M_N1漏端与M_N3源端连接，源端与地连接，M_N3漏端与M_P4漏端连接并同时与M_N1、M_N2的栅端连接，M_N3、M_N4的栅端与偏置电压V_B2连接，此结构的作用在于将得到的补偿电流转换为下拉电流输出，电流直接流经电阻R3。M_P4的源端与M_P2漏端连接，M_P2源端与电源V_DD连接，M_P1漏端与M_P3源端连接，源端与电源V_DD连接，M_P3漏端与Q₃管基极连接并同时与M_P1、M_P2栅极连接，M_P3、M_P4栅极与偏置电压V_B1连接，此结构的作用在于将Q₃基极电流按Q₁或Q₃缩放比例放大后镜像输出。

提供共模电压的基本电路除了缓冲运放A₁，还包括电阻R₁、电阻R₂及匹配电阻R₃，缓冲运放A₁的同相输入端输入共模电压V_CMIN，反相输入端连接匹配电阻R₃一端，匹配电阻R₃另一端与缓冲运放A₁输出端连接，缓冲运放A₁的输出端同时连接电阻R₁和电阻R₂，电阻R₁和电阻R₂的另一端接入BUFFER主电路。

所述电阻R₁、电阻R₂、匹配电阻R₃的阻值均相等。匹配电阻R₃两端分别连接缓冲运放A₁反向输入端与输出端，接反向输入的一端又同时与电流镜像管M_N4的漏端连接，其作用在于补偿电流直接流过电阻R₃，使基极电流造成的共模电压损失直接在运放输出端得到补偿。

所述BUFFER主电路包括输入NPN管Q₁、输入NPN管Q₂、偏置恒流源I_B1、偏置恒流源I_B2、输入耦合电容C₁、输入耦合电容C₂，NPN管Q₁的基极与输入耦合电容C₁的一端连接，并和电阻R₁的一端连接，输入耦合电容C₁另一端连接输入信号正端V₁₊，电阻R₁另一端连接至缓冲运放A₁的输出端，NPN管Q₂的基极与输入耦合电容C₂的一端连接，并和电阻R₂的一端连接，输入耦合电容C₂另一端连接输入信号负端V_1-，电阻R₂另一端连接至缓冲运放A₁输出端，NPN管Q₁集电极与NPN管Q₂集电极均连接电源V_DD，NPN管Q₁发射极经过偏置恒流源I_B1接地，NPN管Q₂发射极经过偏置恒流源I_B2接地。

偏置恒流源I_B1与偏置恒流源I_B2电流值相等，Q₁尺寸与Q₂尺寸相同；偏置恒流源I_B3的电流为偏置恒流源I_B1或偏置恒流源I_B2电流值的等比例缩放，Q₃的尺寸为Q₁尺寸或Q₂尺寸的等比例缩放，该设计可以减小电流消耗，降低功耗。

该BUFFER共模电压稳定电路的工作原理为：图1中Q₁、Q₂、I_B1、I_B2、C₁、C₂、R₁、R₂以及跟随连接的缓冲运放A₁构成典型的差分信号输入BUFFER及其共模电压提供电路，V_CMIN为输入的共模电压值，由运放A₁跟随后经电阻R₁与R₂送至BUFFER输入端。不加补偿电路时，匹配电阻R₃无电流流过，此时A₁的输出V_CM与V_CMIN值相等，但由于Q₁、Q₂存在静态的基极电流，所以实际到达BUFFER输入端口的V_IP与V_IN的电压为：

V_IP＝V_CM-I_B，Q1×R₁

V_IN＝V_CM-I_B，Q2×R₂

其中，I_B，Q1、I_B，Q2分别为Q₁、Q₂管静态基极电流。

随着工艺波动与温度的变化，NPN管电流放大倍数变化，基极电流也随之变化，导致实际到达BUFFER输入口的共模电压发生变化，影响后续采样电路的稳定性。本实施例中补偿电路的作用就是实时检测基极电流的变化然后在共模电压上进行补偿。图1中Q₃管与恒流源I_B3构成与主BUFFER通路结构相似的辅助通路，Q₃管的基极偏置由电流镜像管M_P1提供，使得流经M_P1管的电流就等于NPN管Q₃的基极电流，通常主BUFFER的偏置电流I_B1和I_B2较大，为了节省功率消耗，对Q₃所在通路偏置电流I_B3与Q₃尺寸进行等比例缩放，即I_B3＝I_B1/N＝I_B2/N，不考虑不同电流密度对NPN管电流放大倍数的影响，所以流经M_P1管的电流为：

此时再将M_P2与M_P1按N倍比例镜像，则可以得到I_MP2＝I_MP1×N＝I_B，Q1＝I_B，Q2，将此电流通过M_N1-M_N4构成的电流镜转换成下拉电流后送至基本的共模电压产生电路，并在运放A₁反向输入端与输出端之间加入匹配电阻R₃，其阻值与R₁和R₂相等，使电流流经电阻R₃，根据运放的闭环特性，此时的输出电压V_CM为：

V_CM＝V_CMIN+I_MN2×R₃＝V_CMIN+I_B，Q1×R₃

实际到达BUFFER输入端的电压为：

V_IP＝V_CM-I_B，Q1×R₁＝V_CMIN+I_B，Q1×R₃-I_B，Q1×R₁＝V_CMIN

V_IN＝V_CM-I_B，Q2×R₂＝V_CMIN+I_B，Q2×R₃-I_B，Q2×R₂＝V_CMIN

通过补偿电路补偿后，实际到达BUFFER输入端的共模电压与输入共模电压V_CMIN相等，由于基极电流而损失的电压降I_B，Q1×R₁，直接由电阻R₃上的压降进行补偿，使得共模电压与NPN管的基极电流无关，基本不随器件波动和环境的变化而变化。

为了证明加补偿电路后，可以达到稳定共模电压的效果，分别进行如下对比实验：

图2展示了不加补偿电路时，不同的工艺角下，到达BUFFER输入端V_IP、V_IN的共模电压随温度变化情况，图3展示了加入补偿电路时，不同的工艺角下，到达BUFFER输入端V_IP、V_IN的共模电压随温度变化情况，横坐标代表温度，纵坐标代表共模电压值，图中的每一条线代表器件工艺类型组合变化时的对应结果。输入的V_CMIN为1.85V，可以看出共模电压值在不加辅助补偿电路时与中心值1.85V有偏离，且波动达到了±180mV，而加入补偿电路后其值基本在中心值1.85V附近，且波动只有±12.5mV，稳定性得到明显的改善。

Claims (5)

1.一种BUFFER共模电压稳定电路，包括BUFFER主电路、提供共模电压的基本电路，提供共模电压的基本电路包括缓冲运放A₁，其特征在于，还包括补偿电路，补偿电路包括电流镜像NMOS管M_N1、M_N2、M_N3和M_N4，电流镜像PMOS管M_P1、M_P2、M_P3和M_P4，辅助NPN管Q₃以及偏置恒流源I_B3；

所述缓冲运放A₁的反相输入端与NMOS管M_N4漏端连接，NMOS管M_N4源端与NMOS管M_N2漏端连接，NMOS管M_N1漏端与NMOS管M_N3源端连接，NMOS管M_N2与M_N1的源端均接地，NMOS管M_N3漏端与PMOS管M_P4漏端连接并同时连接至NMOS管M_N1、NMOS管M_N2的栅端，NMOS管M_N3、NMOS管M_N4的栅端均与偏置电压V_B2连接，所述PMOS管M_P4的源端与PMOS管M_P2漏端连接，PMOS管M_P1漏端与PMOS管M_P3源端连接，PMOS管M_P1源端、PMOS管M_P2源端均与电源V_DD连接，PMOS管M_P3漏端与辅助NPN管Q₃的基极连接并同时与PMOS管M_P1的栅极、PMOS管M_P2的栅极连接，PMOS管M_P3栅极、M_P4栅极与偏置电压V_B1连接；所述辅助NPN管Q₃的集电极与电源V_DD连接，发射极经偏置恒流源I_B3接地。

2.根据权利要求1所述的BUFFER共模电压稳定电路，其特征在于，提供共模电压的基本电路还包括电阻R₁、电阻R₂及匹配电阻R₃，缓冲运放A₁的同相输入端输入共模电压V_CMIN，反相输入端连接匹配电阻R₃一端，匹配电阻R₃另一端与缓冲运放A₁输出端连接，缓冲运放A₁的输出端同时连接电阻R₁和电阻R₂，电阻R₁和电阻R₂的另一端接入BUFFER主电路。

3.根据权利要求2所述的BUFFER共模电压稳定电路，其特征在于，所述电阻R₁、电阻R₂、匹配电阻R₃的阻值均相等。

4.根据权利要求1所述的BUFFER共模电压稳定电路，其特征在于，所述BUFFER主电路包括输入NPN管Q₁、输入NPN管Q₂、偏置恒流源I_B1、偏置恒流源I_B2、输入耦合电容C₁、输入耦合电容C₂，NPN管Q₁的基极与输入耦合电容C₁的一端连接，并和电阻R₁的一端连接，输入耦合电容C₁另一端连接输入信号正端V₁₊，电阻R₁另一端连接至缓冲运放A₁的输出端，NPN管Q₂的基极与输入耦合电容C₂的一端连接，并和电阻R₂的一端连接，输入耦合电容C₂另一端连接输入信号负端V_1-，电阻R₂另一端连接至缓冲运放A₁输出端，NPN管Q₁集电极与NPN管Q₂集电极均连接电源V_DD，NPN管Q₁发射极经过偏置恒流源I_B1接地，NPN管Q₂发射极经过偏置恒流源I_B2接地。

5.根据权利要求4所述的BUFFER共模电压稳定电路，其特征在于，偏置恒流源I_B1与偏置恒流源I_B2电流值相等，Q₁尺寸与Q₂尺寸相同；偏置恒流源I_B3的电流为偏置恒流源I_B1或偏置恒流源I_B2电流值的等比例缩放，Q₃的尺寸为Q₁尺寸或Q₂尺寸的等比例缩放。