CN108369947B - 在存储单元堆叠体中具有变化的存储单元设计的竖直存储器 - Google Patents

在存储单元堆叠体中具有变化的存储单元设计的竖直存储器 Download PDF

Info

Publication number
CN108369947B
CN108369947B CN201680069131.2A CN201680069131A CN108369947B CN 108369947 B CN108369947 B CN 108369947B CN 201680069131 A CN201680069131 A CN 201680069131A CN 108369947 B CN108369947 B CN 108369947B
Authority
CN
China
Prior art keywords
storage node
memory
stack
node
vertical stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680069131.2A
Other languages
English (en)
Other versions
CN108369947A (zh
Inventor
R·J·科瓦尔
H·桑达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108369947A publication Critical patent/CN108369947A/zh
Application granted granted Critical
Publication of CN108369947B publication Critical patent/CN108369947B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

描述了一种具有存储器的设备。所述存储器包括存储单元的竖直堆叠体，其中，所述竖直堆叠体的下部层处的第一存储节点具有与所述竖直堆叠体的较高层处的第二存储节点不同的结构设计。

Description

在存储单元堆叠体中具有变化的存储单元设计的竖直存储器
技术领域
本发明的领域总体上涉及半导体制造领域，并且更一般地，涉及在存储单元堆叠体中具有变化的存储单元设计的竖直存储器。
背景技术
移动装置的出现已经在非易失性半导体存储器制造商之间引起了提高其装置的密度的热切兴趣。通常，移动装置不利用支持基于半导体的非易失性存储装置的磁盘驱动器。然而，在历史上，半导体存储装置没有与磁盘驱动器相同的存储密度。
为了使半导体存储器的存储密度更接近或超过磁盘驱动器，非易失性存储器装置制造商正在开发三维存储器技术。在三维存储器技术的情况下，个体存储单元在存储装置内彼此竖直堆叠。三维存储器装置因此可以以更小的封装、成本和功耗包络提供具有类似磁盘驱动器的存储密度的移动装置。然而，三维存储器装置的制造商提出了新的制造技术挑战。
附图说明
可以结合以下附图从以下具体实施方式中获得对本发明的更好的理解，在附图中：
图1示出了存储单元堆叠体的晶体管层级设计；
图2a示出了用于所制造的存储单元堆叠体的截面设计；
图2b示出了存储节点的俯视图；
图3a到图3i示出了用于制造图2的存储单元堆叠体的方法；
图4a到图4f示出了图2的所制造的存储单元堆叠体的替代实施例；
图5示出了由图3a到图3i的制造方法所例示的方法；
图6示出了计算系统。
具体实施方式
图1示出了三维NAND闪速存储器的存储单元区域的电路示意图。在图1中可以看出，电路包括耦合于选择栅极源极晶体管102和选择栅极漏极晶体管103之间的NAND闪速存储单元101的堆叠体。选择栅极源极晶体管102耦合到源极线104。存储单元101的堆叠体可以被实施为与选择栅极源极晶体管和选择栅极漏极晶体管102、103以及其它晶体管器件(未示出)一起作为三维存储阵列而单片集成在半导体芯片上的闪速晶体管的三维堆叠体，所述其它晶体管帮助实施例如存储单元的NAND功能、感测放大器、行解码器、地址解码器等。
在各种实施例中，存储单元堆叠体101可以物理地夹置于选择栅极源极晶体管102(例如，可以存在于存储单元堆叠体下方)和选择栅极漏极晶体管103(例如，可以存在于存储单元上方)之间。随着存储单元堆叠体高度增大以容纳更多层存储单元，以便提高存储器装置的密度，更加难以形成存储单元堆叠体的均匀电路结构。亦即，存储单元堆叠体101的垂直高度使得难以沿堆叠体的整个高度应用均匀处理特性。例如，堆叠体的底部的存储栅极节点可能被不当地形成，因为难以在朝向结构顶部存在的结构的底部处产生相同的处理条件。
图2a示出了改进的三维NAND结构，其根据其沿存储单元堆叠体207的深度的位置而刻意地调整存储单元栅极节点208的形状和/或形式。更具体而言，堆叠体207的底部的栅极节点208的形状和/或形式在设计上更容易形成，因为堆叠体207的底部处的处理条件典型地不像它们针对堆叠体207的顶部那么有效果。这样一来，如在图2a中所看到的，存储单元栅极节点208的深度和/或宽度被设计成随着沿堆叠体207的长度向下(例如，朝向源极层204)的距离增大而宽度更小并且更薄。
如在图2a中所看到的，用于实施例如感测放大器、地址解码器、行解码器等的较低层级晶体管203设置于装置的存储单元区域下方的半导体基板上。在较低层级晶体管203上方，形成多个源极层204。源极层204用于形成存储器装置的源极线104。在实施例中，源极层包括电介质层204_1(例如，氧化物层)、一个或多个导电层204_2以及另一个上部电介质层204_3。
下部电介质层204_1帮助使下部晶体管203与上部存储单元堆叠体206绝缘。导电层204_2形成实际源极线布线。在实施例中，导电层204_2可以是由下部金属层(例如，硅化钨(WSix))和上部多晶硅层构成的多层结构。上部电介质层204_3使源极线204_2与存储单元堆叠体207绝缘。
选择栅极源极晶体管205形成于上部电介质层204_3之上。在实施例中，选择栅极源极晶体管结构205包括多晶硅层。电介质层206形成于选择栅极源极晶体管结构205上方，以将选择栅极源极晶体管结构与存储单元堆叠体207分开。
存储单元堆叠体207(例如，闪速晶体管单元)形成于电介质层206上方。在实施例中，由交替的多晶硅209和氧化物层210构成堆叠的存储装置。在各种实施例中，在单个存储装置中可以有例如超过二十级存储装置(为了图示简单起见，图2a仅示出了七级，尽管在典型实施方式中，级数典型为2的倍数)。
选择栅极漏极晶体管器件结构形成于存储堆叠体207上方。在实施例中，选择栅极漏极晶体管器件结构由第一下部多晶硅层211和上部电介质层212(例如，由氮化物构成)形成。图2a还示出了选择栅极源极漏极晶体管器件结构211上方的位线213的存在。每条位线213都向/从相应存储单元传输信息的个体的位。特定存储单元也耦合到通孔(未示出)，通孔从堆叠体207上方下沉到存储单元的特定多晶硅层209。这样一来，观察到多晶硅层209在位线213下方以变化的长度延伸，以有效地建立用于这些通孔的空间。
图2b在右侧示出了存储节点208的顶视图。在这里，需注意，存储节点208是环形形状。在更深存储节点由比堆叠体中更高的存储节点更少的材料构成的情况下，注意，下部存储节点208_2具有比上部存储节点208_1更薄的宽度和半径。
图3a到图3i示出了制造图2的三维存储装置的方法。附图未必按比例，以便使教导的原理更容易可视化。图3a示出了在交替的多晶硅和电介质层309、310之后的结构。在实施例中，例如，通过化学气相沉积来沉积每个多晶硅层309。电介质层310可以被形成为二氧化硅的沉积层(例如，通过氧化物的化学气相沉积(CVD))。重要的是，注意，多晶硅层随着沿堆叠体的竖直高度向上移动而更厚。亦即，例如，最低的多晶硅层(例如，最近的CMOS电路303)是最薄的多晶硅层。那么，每个下一多晶硅层都比其紧邻的下部多晶硅层更厚。在下面紧接着的论述中将更明显，朝向存储单元堆叠体的底部处理更厚的多晶硅层变得更麻烦。这样，朝向堆叠体的底部具有更薄的多晶硅层提供了下部堆叠体区域中的更完全的处理。
如图3b中所示，向堆叠体结构中蚀刻孔315。在实施例中，利用竖直蚀刻速率比其横向蚀刻速率更大的各向异性等离子体蚀刻执行蚀刻。结果，蚀刻过程将以比其在堆叠体上水平蚀刻更大的速率“向下”蚀刻到堆叠体中，并且因此，在存储单元堆叠体中有效地形成孔。在实施例中，等离子体蚀刻对电介质(例如，二氧化硅或氮化硅)没有选择性，但对电介质下方存在的膜具有选择性(为了例示容易，未在图中示出)。在另一实施例中，横向蚀刻速率为大体上各向同性的，从而在从上往下看时，孔是圆形的。
如在图3c中看到的，执行选择性各向同性蚀刻，以使多晶硅层凹陷。蚀刻过程相对于氧化物选择性地去除多晶硅，从而大体上仅蚀刻多晶硅。在实施例中，蚀刻为湿法(化学蚀刻)。注意，可以朝向堆叠体的底部减小蚀刻活性，但减小的蚀刻速率由存在于堆叠体的底部的更薄的多晶硅层所平衡。这样，朝向堆叠体底部成功地蚀刻出充分减小质量的多晶硅。
针对堆叠体中的不同级实现可变蚀刻速率的方法是通过针对所沉积的多晶硅的个体连续层修改沉积参数，例如在沉积时改变多晶硅膜309的替位掺杂浓度。
如在图3d中看到的，堆叠体孔的暴露的内壁通过沉积过程与阻挡电介质316对齐。在实施例中，阻挡电介质可以由高k电介质或氧化物-氮化物-氧化物构成。同样，即使因为凹陷区域在堆叠体底部更浅处而导致沉积速率在堆叠体底部更低，将更容易利用阻挡电介质316覆盖堆叠体的底部处的凹陷区域。
如在图3e中看到的，在阻挡电介质316之上沉积存储节点材料317(典型为多晶硅)，以便填充在图3c的蚀刻期间所形成的凹陷区域。如阻挡电介质316那样，即使因为开口在堆叠体底部更浅处而导致沉积速率在堆叠体底部处更低，将更容易利用存储节点材料317填充堆叠体的底部处的凹陷区域。如在图3f中看到的，对存储材料进行部分深蚀刻，以将存储节点彼此隔离。
如在图3g中看到的，在孔的表面上生长隧道电介质318。如在图3h中看到的，在隧道电介质318之上形成沟道导体319。如在图3i中看到的，利用电介质320填充孔中的剩余开口。处理然后继续使堆叠体内的多晶硅层309的长度逐渐减小，以支持将接触字线的通孔，形成选择栅极漏极晶体管器件结构和位线以形成图2的更完整的结构。
图4a示出了扩展的实施例，其中，存储单元堆叠体下部部分中的存储节点具有比块形状更锥形的形状。这里，锥形开口更容易利用导电材料填充。于是，针对完全填充蚀刻到存储单元堆叠体中的多晶硅层中的空隙而言，更容易形成锥形存储单元节点。锥形开口可以是三角形形状。简短地返回参考图3c，为了在多晶硅层309中形成锥形而非块开口，在横向蚀刻速率比竖直蚀刻速率更大的意义上多晶硅蚀刻化学试剂可以是各向异性的。为了简单起见，图4仅示出下部节点为锥形，在各种实施例中，节点中的每个(包括较高堆叠体区域处的节点)可以是锥形的。
图2和图4a的实施例均描绘了其中多晶硅层厚度和存储节点深度两者都随着进入堆叠体的距离而变化的设计。在替代实施例中，这些参数中仅一个可以变化。例如，在图4b中，仅存储节点深度变化(多晶硅层厚度在不同堆叠体层中不变化)。这里，如在图4b中所见，上部存储节点408_1具有比下部存储节点408_2深的深度。在另一实施例中，下部存储节点408_2可以包括所有堆叠体层的一半或少于一半。图4c示出了另一替代实施例，其中，多晶硅层厚度同样不变化，但存储节点深度随着每个更深的堆叠体层而连续变浅。于是，图4c的实施例设想：每层都具有不同的存储节点深度，而例如图4b的实施例设想：多个层具有相同的存储节点深度。
图4d示出了另一替代实施例，其中多晶硅层厚度变化，但并非贯穿每个堆叠体层连续变化。在此，上部存储节点418_1由第一多晶硅层厚度构成，并且下部存储节点418_2由第二多晶硅层厚度构成。然而，存储节点深度贯穿所有堆叠体保持恒定。图4e示出了又一个实施例，其中多晶硅层厚度连续变化，但仅超过堆叠体内的特定深度才连续变化。在此，上部存储节点428_1具有相同的多晶硅层厚度，但下部存储节点418_2具有连续变化的多晶硅层厚度。图4f示出了另一实施例，其中不同层具有不同形状的存储节点。这里，上部存储节点438_1具有矩形形状，而下部存储节点438_2具有锥形或三角形形状。
图5示出了上文描述的方法。如图5所示，该方法包括分别在竖直存储单元堆叠体的下部层级和较高层级处同时沉积存储节点材料，其中，下部层级处的完全形成下部存储节点所需的存储节点材料的第一量少于较高层级处的完全形成较高存储节点501所需的存储节点材料的第二量。
图6示出了示例性计算系统600的图示，所述计算系统600例如个人计算系统(例如，台式机或膝上型计算机)或者诸如平板装置或智能电话的移动或手持计算系统、或者诸如服务器计算系统的更大的计算系统。计算系统可以包括三维存储器，三维存储器具有如上所述的在沿存储单元堆叠体向下移动时长度变化的设计的存储节点。
如图6所示，基本计算系统可以包括中央处理单元601(其可以包括例如多个通用处理内核和设置于应用处理器或多核处理器上的主存储器控制器)、系统存储器602、显示器603(例如，触摸屏、平板面板)、本地有线点到点链路(例如USB)接口604、各种网络I/O功能605(例如，以太网接口和/或蜂窝调制解调器子系统)、无线局域网(例如，WiFi)接口606、无线点到点链路(例如，蓝牙)接口607和全球定位系统接口608、各种传感器609_1到609_N(例如，陀螺仪、加速度计、磁力计、温度传感器、压力传感器、湿度传感器等的一种或多种)、相机610、电池611、功率管理控制单元612、扬声器和麦克风613以及音频编码器/解码器614。
应用处理器或多核处理器650可以包括处于其CPU 601内的一个或多个通用处理内核615、一个或多个图形处理单元616、存储器管理功能617(例如，存储器控制器)以及I/O控制功能618。通用处理内核615典型地执行计算系统的操作系统和应用软件。图形处理单元616典型地执行图形密集功能，例如，以产生在显示器603上呈现的图形信息。存储器控制功能617与系统存储器602接口连接。系统存储器602可以是多层次系统存储器。
触摸屏显示器603、通信接口604-607、GPS接口608、传感器609、相机610以及扬声器/麦克风编解码器613、614中的每一个全部可以被视为与总体计算系统相关的各种形式的I/O(输入和/或输出)，在适当的情况下，所述总体计算系统还包括集成外围装置(例如，相机610)。取决于实施方式，这些I/O部件中的各个I/O部件可以集成于应用处理器/多核处理器650上，或者可以位于管芯之外或应用处理器/多核处理器650的封装外部。
非易失性存储装置620可以保存BIOS和/或计算系统的固件。非易失性存储装置可以被实施为闪速存储器，包括竖直闪速存储器，其具有如上所述的在沿存储单元堆叠体向下移动时长度变化的存储节点设计。
本发明的实施例可以包括如上所述的各个过程。所述过程可以体现于机器可执行指令中。所述指令可以用于使得通用或专用处理器执行某些过程。替代地，这些过程可以通过包含用于执行所述过程的硬连线逻辑的专用硬件部件、或者通过编程的计算机部件和定制硬件部件的任何组合来执行。
本发明的要素还可以被提供作为用于存储机器可执行指令的机器可读介质。机器可读介质可以包括但不限于：软盘、光盘、CD-ROM和磁光盘、闪速存储器、ROM、RAM、EPROM、EEPROM、磁卡或光卡、传播介质或适于存储电子指令的其它类型的介质/机器可读介质。例如，本发明可以作为计算机程序被下载，可以经由通信链路(例如，调制解调器或网络连接)利用在载波或其它传播介质中体现的数据信号将计算机程序从远程计算机(例如，服务器)传输到请求计算机(例如，客户端)。
在前面的说明书中，已参照本发明的特定示例性实施例描述了本发明。然而，将显而易见的是，可以对其做出各种修改和改变而不脱离在所附权利要求中阐述的本发明的更宽的精神和范围。因此，说明书和附图应被视为是示例性的而非限制性的意义。

Claims (15)

1.一种设备，包括：
包括存储单元的竖直堆叠体的存储器，其中，所述竖直堆叠体的下部层处的第一存储节点具有与所述竖直堆叠体的较高层处的第二存储节点不同的结构设计，
其中，所述存储单元的竖直堆叠体还包括在所述竖直堆叠体的堆叠方向上位于所述第一存储节点和所述第二存储节点之间的第三存储节点，并且
其中，所述第一存储节点具有比所述第三存储节点浅的横向深度，并且所述第三存储节点具有比所述第二存储节点浅的横向深度。
2.根据权利要求1所述的设备，其中，所述第一存储节点具有比所述第二存储节点小的竖直宽度。
3.根据权利要求1所述的设备，其中，所述第一存储节点具有与所述第二存储节点不同的形状。
4.根据权利要求1所述的设备，其中，所述第一存储节点具有锥形形状。
5.根据权利要求1所述的设备，其中，所述存储单元堆叠体包括在沿所述竖直堆叠体向下的方向上越来越薄的多晶硅层。
6.根据权利要求1所述的设备，其中，所述存储单元堆叠体包括在沿所述竖直堆叠体向下的方向上越来越小的存储单元节点。
7.一种计算系统，包括：
多个处理内核；
耦合到所述多个处理内核的存储器控制器；
耦合到所述存储器控制器的系统存储器；
显示器；
非易失性存储器，所述非易失性存储器包括存储单元的竖直堆叠体，其中，所述竖直堆叠体的下部层处的第一存储节点具有与所述竖直堆叠体的较高层处的第二存储节点不同的结构设计，
其中，所述存储单元的竖直堆叠体还包括在所述竖直堆叠体的堆叠方向上位于所述第一存储节点和所述第二存储节点之间的第三存储节点，并且
其中，所述第一存储节点具有比所述第三存储节点浅的横向深度，并且所述第三存储节点具有比所述第二存储节点浅的横向深度。
8.根据权利要求7所述的计算系统，其中，所述第一存储节点具有比所述第二存储节点小的竖直宽度。
9.根据权利要求7所述的计算系统，其中，所述第一存储节点具有与所述第二存储节点不同的形状。
10.根据权利要求7所述的计算系统，其中，所述第一存储节点具有锥形形状。
11.根据权利要求7所述的计算系统，其中，所述存储单元堆叠体包括在沿所述竖直堆叠体向下的方向上越来越薄的多晶硅层。
12.根据权利要求7所述的计算系统，其中，所述存储单元堆叠体包括在沿所述竖直堆叠体向下的方向上越来越小的存储单元节点。
13.一种方法，包括：
分别在竖直存储单元堆叠体的下部层级、较高层级、以及所述下部层级和所述较高层级之间的中间层级处同时沉积存储节点材料，其中，所述下部层级处的完全形成下部存储节点所需的存储节点材料的第一量少于所述中间层级处的完全形成中间存储节点所需的存储节点材料的第三量，并且所述第三量少于所述较高层级处的完全形成较高存储节点所需的存储节点材料的第二量，并且
其中，所述第一量的存储节点材料缩回到第一多晶硅层内的深度小于所述第二量的存储节点材料缩回到第二多晶硅层中的深度。
14.根据权利要求13所述的方法，还包括在所述同时沉积之前，分别在所述下部层和所述较高层处同时蚀刻第一多晶硅层和第二多晶硅层，其中，所述下部层处的所述第一多晶硅层比所述较高层处的所述第二多晶硅层薄。
15.根据权利要求13所述的方法，其中，所述第一量的存储节点材料具有锥形形状，并且所述第二量的存储节点材料不具有锥形形状。
CN201680069131.2A 2015-12-26 2016-11-02 在存储单元堆叠体中具有变化的存储单元设计的竖直存储器 Active CN108369947B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/998,251 2015-12-26
US14/998,251 US10128262B2 (en) 2015-12-26 2015-12-26 Vertical memory having varying storage cell design through the storage cell stack
PCT/US2016/060151 WO2017112100A1 (en) 2015-12-26 2016-11-02 Vertical memory having varying storage cell design through the storage cell stack

Publications (2)

Publication Number Publication Date
CN108369947A CN108369947A (zh) 2018-08-03
CN108369947B true CN108369947B (zh) 2024-04-26

Family

ID=59088483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680069131.2A Active CN108369947B (zh) 2015-12-26 2016-11-02 在存储单元堆叠体中具有变化的存储单元设计的竖直存储器

Country Status (4)

Country Link
US (1) US10128262B2 (zh)
CN (1) CN108369947B (zh)
TW (1) TWI709967B (zh)
WO (1) WO2017112100A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10825828B2 (en) * 2018-10-11 2020-11-03 Micron Technology, Inc. Semiconductor devices and systems with channel openings or pillars extending through a tier stack, and methods of formation
CN110379817B (zh) * 2019-06-28 2020-05-19 长江存储科技有限责任公司 用于三维存储器的叠层结构、三维存储器及其制备方法
KR20210052753A (ko) * 2019-10-31 2021-05-11 삼성전자주식회사 반도체 소자
US11264404B2 (en) 2020-06-17 2022-03-01 Micron Technology, Inc. Microelectronic devices including a varying tier pitch, and related electronic systems and methods
US11398486B2 (en) 2020-06-17 2022-07-26 Micron Technology, Inc. Microelectronic devices with tier stacks with varied tier thicknesses, and related methods and systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426917A (zh) * 2012-05-15 2013-12-04 爱思开海力士有限公司 非易失性存储器件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5430890B2 (ja) 2008-07-25 2014-03-05 株式会社東芝 半導体記憶装置
KR20120007838A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 수직형 비휘발성 메모리 소자 및 그 제조방법
US8378412B2 (en) 2010-10-13 2013-02-19 Micron Technology, Inc. Memory arrays where a distance between adjacent memory cells at one end of a substantially vertical portion is greater than a distance between adjacent memory cells at an opposing end of the substantially vertical portion and formation thereof
KR101845507B1 (ko) 2011-05-03 2018-04-05 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
US9082714B2 (en) 2011-09-22 2015-07-14 Intel Corporation Use of etch process post wordline definition to improve data retention in a flash memory device
US20130117580A1 (en) * 2011-11-07 2013-05-09 Kien Hoe Daniel Chin Compact universal wireless adapter
TWI488265B (zh) * 2012-07-11 2015-06-11 Powerchip Technology Corp 立體垂直式記憶體的製作方法
US9076824B2 (en) * 2012-11-02 2015-07-07 Micron Technology, Inc. Memory arrays with a memory cell adjacent to a smaller size of a pillar having a greater channel length than a memory cell adjacent to a larger size of the pillar and methods
US8996781B2 (en) * 2012-11-06 2015-03-31 OCZ Storage Solutions Inc. Integrated storage/processing devices, systems and methods for performing big data analytics
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
US9136278B2 (en) * 2013-11-18 2015-09-15 Micron Technology, Inc. Methods of forming vertically-stacked memory cells
US20150178203A1 (en) * 2013-12-24 2015-06-25 Marc Torrant Optimized write allocation for two-level memory
KR102193685B1 (ko) * 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US9524779B2 (en) * 2014-06-24 2016-12-20 Sandisk Technologies Llc Three dimensional vertical NAND device with floating gates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426917A (zh) * 2012-05-15 2013-12-04 爱思开海力士有限公司 非易失性存储器件及其制造方法

Also Published As

Publication number Publication date
WO2017112100A1 (en) 2017-06-29
TWI709967B (zh) 2020-11-11
CN108369947A (zh) 2018-08-03
US10128262B2 (en) 2018-11-13
US20170186765A1 (en) 2017-06-29
TW201735040A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
CN108369947B (zh) 在存储单元堆叠体中具有变化的存储单元设计的竖直存储器
US10868038B2 (en) Memory devices
US9991275B2 (en) Semiconductor memory device
KR102128465B1 (ko) 수직 구조의 비휘발성 메모리 소자
US8786007B2 (en) Three-dimensional nonvolatile memory device
US8592873B2 (en) Semiconductor memory devices and methods of forming the same
US9972639B2 (en) Semiconductor device comprising a conductive layer having an air gap
KR101549858B1 (ko) 수직 채널 구조의 플래쉬 메모리 소자
US9449986B1 (en) 3-dimensional memory device having peripheral circuit devices having source/drain contacts with different spacings
CN107980173B (zh) 通过有源层挖掘工艺而具有隔离的周边接触部的三维存储器器件
KR102452829B1 (ko) 반도체 장치
US20110298038A1 (en) Three dimensional semiconductor device
KR20140016301A (ko) 전하 저장 장치, 시스템 및 방법
KR20100097459A (ko) 비휘발성 메모리 장치의 제조 방법
US20190280008A1 (en) Memory device and method of manufacturing the same
CN111477630B (zh) 非易失性存储器装置及其制造方法
US9601496B2 (en) Semiconductor device having sacrificial layer pattern with concave sidewalls and method fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant