CN108304282A - 一种双bios的控制方法及相关装置 - Google Patents

一种双bios的控制方法及相关装置 Download PDF

Info

Publication number
CN108304282A
CN108304282A CN201810185591.2A CN201810185591A CN108304282A CN 108304282 A CN108304282 A CN 108304282A CN 201810185591 A CN201810185591 A CN 201810185591A CN 108304282 A CN108304282 A CN 108304282A
Authority
CN
China
Prior art keywords
bios
primary
starting state
cpld
primary bios
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810185591.2A
Other languages
English (en)
Other versions
CN108304282B (zh
Inventor
邱星萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810185591.2A priority Critical patent/CN108304282B/zh
Publication of CN108304282A publication Critical patent/CN108304282A/zh
Priority to PCT/CN2018/112054 priority patent/WO2019169877A1/zh
Application granted granted Critical
Publication of CN108304282B publication Critical patent/CN108304282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G06F11/1612—Error detection by comparing the output signals of redundant hardware where the redundant component is persistent storage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44536—Selecting among different versions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Stored Programmes (AREA)

Abstract

本申请公开了一种双BIOS的控制方法，其特征在于，包括：CPLD根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；若是，则切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，以使处理器通过SPI寄存器获取主用BIOS的启动状态。通过BIOS主动发送的启动状态判断BIOS是否启动失败，并使用SPI寄存器记录BIOS启动失败的信息，使处理器、CPLD以及BIOS之间形成相互交互的通信流程，提高了BIOS切换的稳定性，避免了因端口检测导致BIOS判断错误的情况。本申请还公开了一种双BIOS的控制装置以及控制系统，具有上述有益效果。

Description

一种双BIOS的控制方法及相关装置
技术领域
本申请涉及计算机技术领域，特别涉及一种双BIOS的控制方法、控制装置以及控制系统。
背景技术
随着计算机技术的出现，在计算机内出现了BIOS的设计。BIOS为基本输入输出系统，是Basic Input/Output System的简称。用于保存计算机系统(或称为计算机)的基本输入输出的程序、系统设置信息、开机后自检程序和系统自启动程序。在计算机启动的过程中，BIOS担负着初始化硬件，检测硬件功能，以及引导操作系统的责任。BIOS是计算机软件与硬件之间的桥梁，计算机通过BIOS实现软件和硬件之间的协调工作。如果BIOS由于升级或者病毒入侵损坏，计算机将不能正常工作，甚至不能启动。
为了解决上述问题，很多主板采用双BIOS的机制，确保系统正常启动。目前常规的双BIOS实现方法是在原有系统的基础上增加切换BIOS的片选芯片、一片备用BIOS芯片以及主备BIOS切换电路，通过片选芯片选择在两个BIOS中进行选择。在实际使用过程中，系统上电以后首先检测主用BIOS的状态，如果发现主用BIOS损坏，就会自动切换到备用BIOS启动系统，然后修复主用BIOS。
但是现有技术中，主要是通过南桥芯片组和片选芯片在主用BIOS和备用BIOS之间进行选择，而非通过BIOS芯片自身记录的状态进行选择判断。片选芯片判断BIOS芯片的状态，再选择某个BIOS芯片作为目前启动的BIOS，该选择过程只涉及到片选芯片与南桥芯片组的通信，BIOS本身在启动选择的过程中不输出相应的信号，因此在判断过程中会出现片选芯片接收的信号出错，将备用BIOS芯片当作主用BIOS芯片启动的情况。会影响双BIOS结构的稳定性，使双BIOS结构失去在计算机设备中的意义。在结构上，还需要将每个BIOS芯片均和片选芯片、南桥芯片组相连，设计结构复杂。
因此如何解决在双BIOS结构中切换BIOS出现切换错误的问题，是本领域技术人员所关注的重点问题。
发明内容
本申请的目的是提供一种双BIOS的控制方法、控制装置以及控制系统，通过BIOS主动发送的启动状态判断BIOS是否启动失败，并使用SPI寄存器记录BIOS启动失败的信息，使处理器、CPLD以及BIOS之间形成相互交互的通信流程，提高了BIOS切换的稳定性，避免了因端口检测导致BIOS判断错误的情况。
为解决上述技术问题，本申请提供一种双BIOS的控制方法，包括：
CPLD根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；
若是，则切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，以使处理器通过所述SPI寄存器获取所述主用BIOS的启动状态，并根据所述主用BIOS的启动状态向所述CPLD发送切换指令；
根据接收到的所述切换指令将所述SPI总线切换至所述主用BIOS。
可选的，CPLD根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败，包括：
所述主用BIOS通过GPIO发送所述启动状态信号；其中，当所述主用BIOS启动成功时所述启动状态信号为高电压；
所述CPLD根据所述启动状态信号的电压判断所述主用BIOS启动是否失败。
可选的，还包括：
当所述SPI总线切换至所述主用BIOS时，所述处理器对所述主用BIOS执行维护操作或升级操作。
可选的，还包括：
当所述CPLD断电重启后，将所述SPI总线切换至主用BIOS。
本申请还提供一种双BIOS的控制装置，包括：
启动状态判断模块，用于根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；
备用BIOS切换模块，用于当所述主用BIOS启动失败时，切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，以使处理器通过所述SPI寄存器获取所述主用BIOS的启动状态，并根据所述主用BIOS的启动状态向所述CPLD发送切换指令；
主用BIOS切换模块，用于根据接收到的所述切换指令将所述SPI总线切换至所述主用BIOS。
可选的，所述启动状态判断模块包括：
信号发送单元，用于通过GPIO发送所述启动状态信号；其中，当所述主用BIOS启动成功时所述启动状态信号为高电压；
判断单元，用于根据所述启动状态信号的电压判断所述主用BIOS启动是否失败。
可选的，该装置还包括：
BIOS维护模块，用于当所述SPI总线切换至所述主用BIOS时，对所述主用BIOS执行维护操作或升级操作。
可选的，该装置还包括：
断电切换模块，用于当断电重启后，将所述SPI总线切换至主用BIOS。
本申请还提供一种双BIOS的控制系统，包括：处理器、南桥芯片组、CPLD、主用BIOS与备用BIOS，所述处理器与所述南桥芯片组连接，所述CPLD与所述南桥芯片组连接，所述主用BIOS和备用BIOS均与所述CPLD连接；
其中，所述CPLD用于根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；若是，则切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，根据接收到的所述切换指令将所述SPI总线切换至所述主用BIOS；
所述处理器用于通过所述SPI寄存器获取所述主用BIOS的启动状态，并根据所述主用BIOS的启动状态向所述CPLD发送切换指令；
所述主用BIOS，用于向所述CPLD发送启动状态信号。
可选的，所述主用BIOS，具体用于通过GPIO发送所述启动状态信号；其中，当所述主用BIOS启动成功时所述启动状态信号为高电压；
所述CPLD，具体用于根据所述启动状态信号的电压判断所述主用BIOS启动是否失败。
本申请所提供的一种双BIOS的控制方法，其特征在于，包括：CPLD根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；若是，则切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，以使处理器通过所述SPI寄存器获取所述主用BIOS的启动状态，并根据所述主用BIOS的启动状态向所述CPLD发送切换指令；其中，所述主用BIOS与所述备用BIOS均通过所述SPI总线与所述CPLD相连；根据接收到的所述切换指令将所述SPI总线切换至所述主用BIOS。
通过BIOS主动发送的启动状态判断BIOS是否启动失败，并使用SPI寄存器记录BIOS启动失败的信息，使处理器、CPLD以及BIOS之间形成相互交互的通信流程，提高了BIOS切换的稳定性，避免了因端口检测导致BIOS判断错误的情况。
本申请还提供一种双BIOS的控制装置以及控制系统，具有上述有益效果，在此不做赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例所提供的一种双BIOS的控制方法的流程图；
图2为本申请实施例所提供的一种双BIOS的控制方法的信号判断的流程图；
图3为本申请实施例所提供的一种双BIOS的控制装置的结构示意图；
图4为本申请实施例所提供的一种双BIOS的控制系统的结构示意图。
具体实施方式
本申请的核心是提供一种双BIOS的控制方法、控制装置以及控制系统，通过BIOS主动发送的启动状态判断BIOS是否启动失败，并使用SPI寄存器记录BIOS启动失败的信息，使处理器、CPLD以及BIOS之间形成相互交互的通信流程，提高了BIOS切换的稳定性，避免了因端口检测导致BIOS判断错误的情况。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参考图1，图1为本申请实施例所提供的一种双BIOS的控制方法的流程图。
本实施例提供一种双BIOS的控制方法，可以提高双BIOS切换时的稳定性，该方法可以包括：
S101，CPLD根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；
本步骤旨在CPLD(Complex Programmable Logic Device复杂可编程逻辑器件)根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败。在现有技术中的片选芯片也会通过一些端口的信号判断BIOS芯片的启动状态，但是该端口的信号并不是BIOS芯片所控制的用来判断启动状态的信号，因此在片选芯片判断BIOS启动状态时会出现偏差。并且对于BIOS芯片无法控制自身是否为主用BIOS或备用BIOS，会导致将备用BIOS判断为主用BIOS芯片。
因此，本步骤中CPLD主要通过BIOS自身发送的启动状态信号来判断该主用BIOS是否启动失败。其中，主用BIOS所发送的启动状态信号是BIOS芯片对自身状态进行判断得到的状态信号，该状态信号获取的方式就区别于现有技术中通过一些BIOS芯片无法控制端口信号获取的方式，该过程中BIOS芯片可以根据自身的控制程序或判断程序输出信号，做到BIOS芯片知道自己的状态，并且可以进行控制。
具体的，BIOS芯片发送信号以及获取信号的方式可以根据实际情况做选择，在此不做具体限定。
总的来说，本步骤也就是实现了CPLD与BIOS之间的交互，并且每个部分都可以控制其信号状态。
S102，若是，则切换SPI(Serial Peripheral Interface串行外设接口)总线至备用BIOS，并且将主用BIOS的启动状态写入SPI寄存器，以使处理器通过SPI寄存器获取主用BIOS的启动状态，并根据主用BIOS的启动状态向CPLD发送切换指令；其中，主用BIOS与备用BIOS均通过SPI总线与CPLD相连；
在步骤S101的基础上，本步骤旨在当判定主用BIOS启动失败时，将SPI总线切换至备用BIOS，并且将对应的启动状态写入SPI寄存器中。主要目的就是当主用BIOS启动失败后使备用BIOS接替其工作，完成系统的启动。并且使处理器通过所诉SPI寄存器获取主用BIOS的启动状态，根据启动状态向CPLD发送切换指令。
其中，通常情况下处理器是在系统启动后开始获取BIOS的启动状态，如果发生启动失败的情况，根据启动状态切换BIOS芯片，并进行维护等操作。
需要知道的是，本步骤中主用BIOS与备用BIOS通过SPI总线只与CPLD芯片进行连接，区别于现有技术中两个BIOS与片选芯片连接后还与南桥芯片组连接。减少了连接次数，使结构上更为简单。
并且，通过切换SPI总线达到切换BIOS的目的，是通过切换硬件电路完成，可以提高切换时和切换后SPI总线与BIOS连接的稳定性。
S103，根据接收到的切换指令将SPI总线切换至主用BIOS。
在步骤S102的基础上，本步骤旨在根据接收的切换指令将SPI总线切换至主用BIOS。切换至主用BIOS后就可以直接对BIOS进行维护升级等操作。
需要说明的是，本步骤中通过切换指令使CPLD进行切换区别于现有技术中通过切换系统进程的方式，可以提高双BIOS结构中双BIOS之间切换的稳定性。
本实施例中，通过步骤S101的CPLD与主用BIOS之间的相互通信,步骤S102的CPLD通过SPI寄存器与处理器进行相互的通信，以及步骤S103中通过切换指令进行的相互的通信。使双BIOS结构在切换BIOS时，形成三者之间的相互通信，即这三者之间存在一定的交互，可以提高双BIOS结构的稳定性。
可选的，本实施例还可以包括：
当SPI总线切换至主用BIOS时，处理器对主用BIOS执行维护操作或升级操作。
当SPI总线切换至主用BIOS时，在通常情况是当系统启动后，因此需要对主用BIOS进行相应的维护操作，升级操作。
可选的，本实施例还可以包括：
当CPLD断电重启后，将SPI总线切换至主用BIOS。
通过本可选方案可以使每次断电重启后都以主用BIOS作为启动的BIOS，保持了备用BIOS处在静默状态，保护其BIOS信息。
综上，本实施例主要通过BIOS主动发送的启动状态判断BIOS是否启动失败，并使用SPI寄存器记录BIOS启动失败的信息，使处理器、CPLD以及BIOS之间形成相互交互的通信流程，提高了BIOS切换的稳定性，避免了应端口检测导致BIOS判断错误的情况。
请参考图2，图2为本申请实施例所提供的一种双BIOS的控制方法的信号判断的流程图。
基于上一实施例，本实施例主要针对上一实施例中如何进行信号判断做的一个具体说明，其他部分与上一实施例大体相同，相同部分可以参考上一实施例。
本实施例可以包括：
S201，主用BIOS通过GPIO发送启动状态信号；其中，当主用BIOS启动成功时启动状态信号为高电压；
S202，CPLD根据启动状态信号的电压判断主用BIOS启动是否失败。
本实施例中主要是使主用BIOS通过GPIO(General Purpose Input Output通用输入/输出)发送启动状态信号。启动状态信号主要是通过电压高低来表现，当主用BIOS启动成功时启动状态信号变为高电压状态。也就是如果在规定的时间段内或规定的时间点启动状态信号仍为低电压就可以判定主用BIOS启动失败。据此，就可以使CPLD根据启动状态信号的电压判断主用BIOS启动是否失败。
具体的，在实际操作中可以通过GPIO x端口的电压进行升降电压操作。
需要注意的是，本实施例中所提到的高低电压为本技术领域中所规定的高低电压，是技术人员可以清楚的知道的常规定义。
综上，通过本实施例中BIOS所发送的启动状态信号就可以判断出BIOS的启动状态，并根据该启动状态执行后续的操作流程。
本申请实施例提供了一种双BIOS的控制方法，可以通过BIOS主动发送的启动状态判断BIOS是否启动失败，并使用SPI寄存器记录BIOS启动失败的信息，使处理器、CPLD以及BIOS之间形成相互交互的通信流程，提高了BIOS切换的稳定性，避免了因端口检测导致BIOS判断错误的情况。
下面对本申请实施例提供的一种双BIOS的控制装置进行介绍，下文描述的一种双BIOS的控制装置与上文描述的一种双BIOS的控制方法可相互对应参照。
请参考图3，图3为本申请实施例所提供的一种双BIOS的控制装置的结构示意图。
本实施例提供一种双BIOS的控制装置，可以包括：
启动状态判断模块100，用于根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；
备用BIOS切换模块200，用于当主用BIOS启动失败时，切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，以使处理器通过SPI寄存器获取主用BIOS的启动状态，并根据主用BIOS的启动状态向CPLD发送切换指令；其中，主用BIOS与备用BIOS均通过SPI总线与CPLD相连；
主用BIOS切换模块300，用于根据接收到的切换指令将SPI总线切换至主用BIOS。
可选的，该启动状态判断模块100可以包括：
信号发送单元，用于通过GPIO发送启动状态信号；其中，当主用BIOS启动成功时启动状态信号为高电压；
判断单元，用于根据启动状态信号的电压判断主用BIOS启动是否失败。
可选的，该装置还可以包括：
BIOS维护模块，用于当SPI总线切换至主用BIOS时，对主用BIOS执行维护操作或升级操作。
可选的，该装置还可以包括：
断电切换模块，用于当断电重启后，将SPI总线切换至主用BIOS。
请参考图4，图4为本申请实施例所提供的一种双BIOS的控制系统的结构示意图。
本申请实施例还提供一种双BIOS的控制系统，可以包括：处理器、南桥芯片组、CPLD、主用BIOS与备用BIOS，处理器与南桥芯片组连接，CPLD与南桥芯片组连接，主用BIOS和备用BIOS均与CPLD连接；
其中，CPLD用于根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；若是，则切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，根据接收到的切换指令将SPI总线切换至主用BIOS；
处理器用于通过SPI寄存器获取主用BIOS的启动状态，并根据主用BIOS的启动状态向CPLD发送切换指令；
主用BIOS，用于向CPLD发送启动状态信号。
本实施例中主用BIOS与备用BIOS之间不相连，而是通过CPLD进行连接，并且是通过SPI总线进行连接，结构更加简单，易于实施，方便维护。
可选的，主用BIOS，具体用于通过GPIO发送启动状态信号；其中，当主用BIOS启动成功时启动状态信号为高电压；
CPLD，具体用于根据启动状态信号的电压判断主用BIOS启动是否失败。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的一种双BIOS的控制方法、控制装置以及控制系统进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (10)

1.一种双BIOS的控制方法，其特征在于，包括：
CPLD根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；
若是，则切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，以使处理器通过所述SPI寄存器获取所述主用BIOS的启动状态，并根据所述主用BIOS的启动状态向所述CPLD发送切换指令；
根据接收到的所述切换指令将所述SPI总线切换至所述主用BIOS。
2.根据权利要求1所述的控制方法，其特征在于，CPLD根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败，包括：
所述主用BIOS通过GPIO发送所述启动状态信号；其中，当所述主用BIOS启动成功时所述启动状态信号为高电压；
所述CPLD根据所述启动状态信号的电压判断所述主用BIOS启动是否失败。
3.根据权利要求2所述的控制方法，其特征在于，还包括：
当所述SPI总线切换至所述主用BIOS时，所述处理器对所述主用BIOS执行维护操作或升级操作。
4.根据权利要求3所述的控制方法，其特征在于，还包括：
当所述CPLD断电重启后，将所述SPI总线切换至主用BIOS。
5.一种双BIOS的控制装置，其特征在于，包括：
启动状态判断模块，用于根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；
备用BIOS切换模块，用于当所述主用BIOS启动失败时，切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，以使处理器通过所述SPI寄存器获取所述主用BIOS的启动状态，并根据所述主用BIOS的启动状态向所述CPLD发送切换指令；
主用BIOS切换模块，用于根据接收到的所述切换指令将所述SPI总线切换至所述主用BIOS。
6.根据权利要求5所述的控制装置，其特征在于，所述启动状态判断模块包括：
信号发送单元，用于通过GPIO发送所述启动状态信号；其中，当所述主用BIOS启动成功时所述启动状态信号为高电压；
判断单元，用于根据所述启动状态信号的电压判断所述主用BIOS启动是否失败。
7.根据权利要求6所述的控制装置，其特征在于，还包括：
BIOS维护模块，用于当所述SPI总线切换至所述主用BIOS时，对所述主用BIOS执行维护操作或升级操作。
8.根据权利要求7所述的控制装置，其特征在于，还包括：
断电切换模块，用于当断电重启后，将所述SPI总线切换至主用BIOS。
9.一种双BIOS的控制系统，其特征在于，包括：处理器、南桥芯片组、CPLD、主用BIOS与备用BIOS，所述处理器与所述南桥芯片组连接，所述CPLD与所述南桥芯片组连接，所述主用BIOS和备用BIOS均与所述CPLD连接；
其中，所述CPLD用于根据主用BIOS发送的启动状态信号判断主用BIOS启动是否失败；若是，则切换SPI总线至备用BIOS，并将所述主用BIOS的启动状态写入SPI寄存器，根据接收到的所述切换指令将所述SPI总线切换至所述主用BIOS；
所述处理器用于通过所述SPI寄存器获取所述主用BIOS的启动状态，并根据所述主用BIOS的启动状态向所述CPLD发送切换指令；
所述主用BIOS，用于向所述CPLD发送启动状态信号。
10.根据权利要求9所述的控制系统，其特征在于，所述主用BIOS，具体用于通过GPIO发送所述启动状态信号；其中，当所述主用BIOS启动成功时所述启动状态信号为高电压；
所述CPLD，具体用于根据所述启动状态信号的电压判断所述主用BIOS启动是否失败。
CN201810185591.2A 2018-03-07 2018-03-07 一种双bios的控制方法及相关装置 Active CN108304282B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810185591.2A CN108304282B (zh) 2018-03-07 2018-03-07 一种双bios的控制方法及相关装置
PCT/CN2018/112054 WO2019169877A1 (zh) 2018-03-07 2018-10-26 一种双bios的控制方法及相关装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810185591.2A CN108304282B (zh) 2018-03-07 2018-03-07 一种双bios的控制方法及相关装置

Publications (2)

Publication Number Publication Date
CN108304282A true CN108304282A (zh) 2018-07-20
CN108304282B CN108304282B (zh) 2021-04-20

Family

ID=62849276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810185591.2A Active CN108304282B (zh) 2018-03-07 2018-03-07 一种双bios的控制方法及相关装置

Country Status (2)

Country Link
CN (1) CN108304282B (zh)
WO (1) WO2019169877A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109582375A (zh) * 2018-12-03 2019-04-05 郑州云海信息技术有限公司 一种存储系统bios恢复方法以及存储系统
WO2019169877A1 (zh) * 2018-03-07 2019-09-12 郑州云海信息技术有限公司 一种双bios的控制方法及相关装置
CN112486739A (zh) * 2020-11-26 2021-03-12 苏州浪潮智能科技有限公司 一种bios切换方法、架构及控制切换方法
CN113032026A (zh) * 2021-03-19 2021-06-25 山东英信计算机技术有限公司 一种服务器主板的固件管理方法、装置、设备及介质
CN113641537A (zh) * 2021-08-23 2021-11-12 浪潮商用机器有限公司 一种服务器的启动系统，方法及介质
CN113741990A (zh) * 2021-09-05 2021-12-03 苏州浪潮智能科技有限公司 一种交换机主备bios数据同步方法、装置、设备及可读介质
CN113867829A (zh) * 2021-08-20 2021-12-31 苏州浪潮智能科技有限公司 一种Bios选项方案切换方法、装置、设备、存储介质
CN114265799A (zh) * 2021-12-28 2022-04-01 南昌勤胜电子科技有限公司 基于cpld的spi读写系统及服务器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111061603B (zh) * 2019-12-30 2023-09-15 鹍骐科技（北京）股份有限公司 可记录自检数据的主板和计算机、自检数据的记录方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103678060A (zh) * 2012-09-20 2014-03-26 恩斯迈电子(深圳)有限公司 用于电脑主机板的自我修复装置
CN104239247A (zh) * 2014-09-04 2014-12-24 成都锐成芯微科技有限责任公司 一种基于spi接口的寄存器快捷读写方法
CN105159719A (zh) * 2015-09-06 2015-12-16 浙江大华技术股份有限公司 一种主备用基本输入输出系统的启动方法及装置
TW201633164A (zh) * 2014-11-11 2016-09-16 微晶片科技公司 多通道ｉｓ傳輸控制系統及方法
US20160335005A1 (en) * 2015-05-13 2016-11-17 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Systems and methods for performing operations on memory of a computing device
CN106776399A (zh) * 2016-12-30 2017-05-31 郑州云海信息技术有限公司 基于基板管理控制器的bios闪存数据读写系统及方法
CN106874235A (zh) * 2017-02-09 2017-06-20 北京开疆智能自动化科技有限公司 一种基于spi串行链路的模拟dpram通信系统及方法
CN107168829A (zh) * 2017-05-15 2017-09-15 郑州云海信息技术有限公司 一种确保服务器系统双bios安全可信运行的方法及系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077060A (zh) * 2013-01-10 2013-05-01 中兴通讯股份有限公司 主备用bios的切换方法及装置、系统
CN106980513A (zh) * 2016-01-15 2017-07-25 中兴通讯股份有限公司 一种双引导文件的切换方法及装置
CN106776282A (zh) * 2016-11-24 2017-05-31 华为技术有限公司 一种bios程序的异常处理方法及装置
CN108304282B (zh) * 2018-03-07 2021-04-20 郑州云海信息技术有限公司 一种双bios的控制方法及相关装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103678060A (zh) * 2012-09-20 2014-03-26 恩斯迈电子(深圳)有限公司 用于电脑主机板的自我修复装置
CN104239247A (zh) * 2014-09-04 2014-12-24 成都锐成芯微科技有限责任公司 一种基于spi接口的寄存器快捷读写方法
TW201633164A (zh) * 2014-11-11 2016-09-16 微晶片科技公司 多通道ｉｓ傳輸控制系統及方法
US20160335005A1 (en) * 2015-05-13 2016-11-17 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Systems and methods for performing operations on memory of a computing device
CN105159719A (zh) * 2015-09-06 2015-12-16 浙江大华技术股份有限公司 一种主备用基本输入输出系统的启动方法及装置
CN106776399A (zh) * 2016-12-30 2017-05-31 郑州云海信息技术有限公司 基于基板管理控制器的bios闪存数据读写系统及方法
CN106874235A (zh) * 2017-02-09 2017-06-20 北京开疆智能自动化科技有限公司 一种基于spi串行链路的模拟dpram通信系统及方法
CN107168829A (zh) * 2017-05-15 2017-09-15 郑州云海信息技术有限公司 一种确保服务器系统双bios安全可信运行的方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
谭晖: "《Nordic中短距离无线应用入门与实践》", 31 December 2009, 北京：北京航空航天大学出版社 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019169877A1 (zh) * 2018-03-07 2019-09-12 郑州云海信息技术有限公司 一种双bios的控制方法及相关装置
CN109582375A (zh) * 2018-12-03 2019-04-05 郑州云海信息技术有限公司 一种存储系统bios恢复方法以及存储系统
CN112486739A (zh) * 2020-11-26 2021-03-12 苏州浪潮智能科技有限公司 一种bios切换方法、架构及控制切换方法
CN113032026A (zh) * 2021-03-19 2021-06-25 山东英信计算机技术有限公司 一种服务器主板的固件管理方法、装置、设备及介质
CN113867829A (zh) * 2021-08-20 2021-12-31 苏州浪潮智能科技有限公司 一种Bios选项方案切换方法、装置、设备、存储介质
CN113867829B (zh) * 2021-08-20 2023-08-11 苏州浪潮智能科技有限公司 一种Bios选项方案切换方法、装置、设备、存储介质
CN113641537A (zh) * 2021-08-23 2021-11-12 浪潮商用机器有限公司 一种服务器的启动系统，方法及介质
CN113741990A (zh) * 2021-09-05 2021-12-03 苏州浪潮智能科技有限公司 一种交换机主备bios数据同步方法、装置、设备及可读介质
CN113741990B (zh) * 2021-09-05 2023-08-11 苏州浪潮智能科技有限公司 一种交换机主备bios数据同步方法、装置、设备及可读介质
CN114265799A (zh) * 2021-12-28 2022-04-01 南昌勤胜电子科技有限公司 基于cpld的spi读写系统及服务器
CN114265799B (zh) * 2021-12-28 2024-03-26 南昌勤胜电子科技有限公司 基于cpld的spi读写系统及服务器

Also Published As

Publication number Publication date
CN108304282B (zh) 2021-04-20
WO2019169877A1 (zh) 2019-09-12

Similar Documents

Publication Publication Date Title
CN108304282A (zh) 一种双bios的控制方法及相关装置
JPS58119072A (ja) マルチプロセツサ・システム
CN101882097A (zh) 一种主控板、嵌入式系统及嵌入式系统的备份方法
CN103902399B (zh) 软件系统修复处理方法及装置
CN101625568A (zh) 一种基于数据同步控制器的主控单元热备份系统和实现方法
CN107220197A (zh) 一种双控存储设备主备控制方法及装置
CN103139033A (zh) 单主通信控制总线主设备冗余切换方法
CN106559267A (zh) Redis的主从切换方法、装置及redis系统
CN106559288A (zh) 一种基于icmp报文的快速故障检测方法
CN103890713B (zh) 用于管理处理系统内的寄存器信息的装置及方法
JP2930912B2 (ja) 二重系システムにおけるアドレス設定方式
CN112596371A (zh) 控制卡切换方法、装置、电子设备及存储介质
CN112152736B (zh) 客户前置设备、客户前置设备的故障检测方法以及存储介质
JP3374067B2 (ja) 分散監視制御システムとそのデータベース切替え方法
CN108984602A (zh) 一种数据库控制方法和数据库系统
CN109308234B (zh) 一种控制板卡上多个控制器进行主备切换的方法
JP2006099305A (ja) プログラマブルｌｓｉのコンフィグレーション制御方法
JPH07162509A (ja) 電子交換機のプログラム変更方法
CN106598778A (zh) 还原固件信息的方法及装置
CN101291203B (zh) 一种sdh设备中增强扩展子架管理的主控板倒换方法
JP2908274B2 (ja) Ｃｐｕボード
JPH03219360A (ja) マルチプロセッサ制御方式
JPH0855080A (ja) 交換機システムにおけるデータアクセス制御方式
CN109800107A (zh) 一种cpld固件修复方法、装置、终端及存储介质
CN117573571A (zh) 闪存芯片控制方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant