CN108257978B - 有源材质层及其制造方法、显示面板 - Google Patents

有源材质层及其制造方法、显示面板 Download PDF

Info

Publication number
CN108257978B
CN108257978B CN201810031419.1A CN201810031419A CN108257978B CN 108257978 B CN108257978 B CN 108257978B CN 201810031419 A CN201810031419 A CN 201810031419A CN 108257978 B CN108257978 B CN 108257978B
Authority
CN
China
Prior art keywords
layer
amorphous silicon
silicon layer
active material
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810031419.1A
Other languages
English (en)
Other versions
CN108257978A (zh
Inventor
曹英
李小龙
辛燕霞
李雪萍
张锴
周才龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810031419.1A priority Critical patent/CN108257978B/zh
Publication of CN108257978A publication Critical patent/CN108257978A/zh
Application granted granted Critical
Publication of CN108257978B publication Critical patent/CN108257978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种有源材质层及其制造方法、显示面板，属于显示技术领域。所述有源材质层的制造方法包括：在基板上采用预设方式沉积非晶硅层，预设方式包括：等离子体增强化学气相沉积PECVD方式；在非晶硅层上采用原子层沉积方式沉积类单晶硅层，以得到包括非晶硅层和类单晶硅层的有源材质层。本申请解决了使用PECVD方式沉积的非晶硅内部含有较多硅的未饱和悬挂键或者存在位错空位，有源材质层的均匀性，有源层的性能较差的问题。本申请用于有源材质层的制造。

Description

有源材质层及其制造方法、显示面板
技术领域
本申请涉及显示技术领域，特别涉及一种有源材质层及其制造方法、显示面板。
背景技术
有源层为显示面板中不可或缺的部分，有源层通常由有源材质层经过图案化处理得到，有源材质层的材质通常为多晶硅。
相关技术中，在制造有源材质层时采用等离子体增强的化学气相沉积(英文：Plasma Enhanced Chemical Vapor Deposition；简称：PECVD)法沉积非晶硅，然后经过准分子激光退火(英文：Excimer Laser Annealing；简称：ELA)使得该沉积的非晶硅变为多晶硅，从而得到有源材质层。
由于相关技术中，使用PECVD方式沉积的非晶硅内部含有较多硅的未饱和悬挂键或者存在位错空位，因此，得到的有源材质层的均匀性较差，有源层的性能较差。
发明内容
本申请提供了一种有源材质层及其制造方法、显示面板，可以解决使用PECVD方式沉积的非晶硅内部含有较多硅的未饱和悬挂键或者存在位错空位，有源材质层的均匀性较差，有源层的性能较差的问题。所述技术方案如下：
一方面，提供了一种有源材质层的制造方法，所述方法包括：
在基板上采用预设方式沉积非晶硅层，所述预设方式包括：等离子体增强化学气相沉积PECVD方式；
在所述非晶硅层上采用原子层沉积方式沉积类单晶硅层，以得到包括所述非晶硅层和所述类单晶硅层的有源材质层。
可选的，所述预设方式包括：所述PECVD方式和目标方式，所述目标方式包括去氢处理方式，所述在基板上采用预设方式沉积非晶硅层，包括：
在基板上形成缓冲层；
在所述缓冲层上采用PECVD方式形成材质为非晶硅的初始层；
采用所述目标方式对所述初始层进行处理得到所述非晶硅层，所述非晶硅层中氢元素的含量小于或者等于2％。
可选的，所述目标方式还包括等离子体处理方式，所述采用所述目标方式对所述初始层进行处理得到所述非晶硅层，包括：
采用所述去氢处理方式对所述初始层进行处理；
采用所述等离子体处理方式对所述去氢处理方式后的所述初始层进行处理，以得到所述非晶硅层。
可选的，所述类单晶硅层包括多层类单晶硅原子层，所述采用原子层沉积方式沉积类单晶硅层，包括：
确定能够反应生成类单晶硅的n种前驱体，n为大于或等于1的正整数；
在所述非晶硅层上依次沉积所述n种前驱体，以使得所述n种前驱体反应得到一层类单晶硅原子层；
向所述一层类单晶硅原子层掺杂正三价离子；
多次重复上述沉积前驱体和掺杂的步骤。
可选的，所述方法还包括：
在沉积每种前驱体后使用惰性气体冲洗所述每种前驱体。
可选的，所述类单晶硅层的厚度为15纳米。
另一方面，提供了一种有源材质层，所述有源材质层包括非晶硅层与类单晶硅层，所述非晶硅层采用预设方式形成，所述类单晶硅层采用原子层沉积方式形成，所述预设方式包括：等离子体增强化学气相沉积PECVD方式。
可选的，所述预设方式包括：所述PECVD方式和目标方式，所述目标方式包括去氢处理方式，所述非晶硅层为采用所述目标方式对材质为非晶硅的初始层进行处理得到的，所述初始层采用所述PECVD方式形成，所述非晶硅层中氢元素的含量小于2％。
可选的，所述目标方式还包括等离子体处理方式，所述非晶硅层为依次采用所述去氢处理方式以及所述等离子体处理方式对所述初始层进行处理得到的。
再一方面，提供了一种显示面板，所述显示面板包括薄膜晶体管，所述薄膜晶体管包括有源层，所述有源层由上述有源材质层进行图案化处理得到。
本申请提供的技术方案带来的有益效果是：
本申请提供了一种有源材质层及其制造方法、显示面板，在有源材质层的制造方法中，在采用PECVD方式沉积非晶硅层之后，采用原子层沉积方式在非晶硅层上沉积了类单晶硅层。由于采用原子层沉积方式沉积的类单晶硅层内部不会含有较多硅的未饱和悬挂键，且该类单晶硅层不会存在位错空位，也即类单晶硅层的均匀性较好，因此，提高了该有源材质层的均匀性，以及由该有源材质层经过图案化处理得到的有源层的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种有源层的制造方法流程图；
图2是本发明实施例提供的另一种有源层的制造方法流程图；
图3是本发明实施例提供的一种非晶硅层的结构示意图；
图4是本发明实施例提供的一种有源材质层的结构示意图；
图5是相关技术提供的一种有源材质层的结构示意图；
图6是本发明实施例提供的一种有源层的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
显示面板中有源层通常为有源材质层经过图案化处理得到，有源层的性能对于薄膜晶体管至关重要，有源材质层越均匀有源层的性能越好。本发明实施例提供了一种有源材质层的制造方法，可以得到均匀性较好的有源材质层。
图1是本发明实施例提供的一种有源材质层的制造方法流程图。如图1所示，该方法可以包括：
步骤101、在基板上采用预设方式沉积非晶硅层，该预设方式包括：PECVD方式。
步骤102、在非晶硅层上采用原子层沉积方式沉积类单晶硅层，以得到包括非晶硅层和类单晶硅层的有源材质层。
需要说明的是，原子层沉积的英文为：Atomic Layer Deposition，简称ALD。
综上所述，本发明实施例提供的有源材质层的制造方法中，在采用PECVD方式沉积非晶硅层之后，采用原子层沉积方式在非晶硅层上沉积了类单晶硅层。由于采用原子层沉积方式沉积的类单晶硅层内部不会含有较多硅的未饱和悬挂键，且该类单晶硅层不会存在位错空位，也即类单晶硅层的均匀性较好，因此，提高了该有源材质层的均匀性，以及由该有源材质层经过图案化处理得到的有源层的性能。
图2是本发明实施例提供的另一种有源材质层的制造方法流程图。该方法可以在反应器中进行，如图2所示，该方法可以包括：
步骤201、在基板上形成缓冲层。
示例的，在步骤201中可以首先将基板置于反应器内，并在基板上形成缓冲层，该缓冲层的材质可以为氧化硅。
步骤202、在基板上采用PECVD方式形成材质为非晶硅的初始层。
示例的，在采用PECVD方式形成初始层时，可以借助射频电压使反应器内的含有硅原子的气体电离，从而在缓冲层上形成等离子体，进而使得等离子体之间发生反应得到非晶硅(简称a-si)，在缓冲层上形成非晶硅材质的初始层。
步骤203、采用目标方式对初始层进行处理得到非晶硅层。
目标方式可以包括：去氢处理方式与等离子体处理方式。需要说明的是，在采用PECVD方式形成初始层后，该初始层中通常会含有较多的氢元素，且可能会有位错空位等内部缺陷。为了防止该较多的氢元素向该缺陷部分扩散进而导致初始层发生破裂的风险，可以对该初始层进行去氢处理，得到图3所示的非晶硅层301，该非晶硅层301中氢元素的含量可以小于或者等于2％。该非晶硅层301形成在缓冲层303上，缓冲层303形成在基板00上。
在得到非晶硅层301后，可以对该非晶硅层301的表面通过等离子体处理方式进行处理，以使得非晶硅层的表面活性较高，进而提升非晶硅层表面的粘附力。
步骤204、在非晶硅层上采用原子层沉积方式沉积类单晶硅层，以得到包括非晶硅层和类单晶硅层的有源材质层。
需要说明的是，类单晶硅可以为采用原子层沉积方式形成的类似单晶的结构，类单晶硅的导电性优于多晶硅，且类单晶硅层中既存在单晶硅也存在多晶硅(多晶硅简称p-si)。
在沉积类单晶硅层之前可以首先确定能够反应生成类单晶硅的n种前驱体，n为大于或等于1的正整数。然后，可以在非晶硅层上依次沉积该n种前驱体，以使得该n种前驱体反应得到一层类单晶硅原子层。需要说明的是，在沉积每种前驱体后均可以使用惰性气体(如氩气或氮气)冲洗该每种前驱体。在形成一层类单晶硅原子层后，还可以向该类单晶硅原子层掺杂正三价离子(如正三价的硼离子)。
多次重复上述沉积前驱体与向类单晶硅原子层掺杂正三价离子的步骤，直至形成多层类单晶硅原子层，该多层类单晶硅原子层组成类单晶硅层，且该类单晶硅层的厚度可以为15纳米。
在形成类单晶硅层后，就可以得到包括步骤203中形成的非晶硅层，以及步骤204中形成的类单晶硅层的有源材质层，示例的，有源材质层的厚度范围可以为49.6纳米～50.4纳米。优选的该厚度可以为50纳米，此时，若类单晶硅层的厚度为15纳米，则该非晶硅层的厚度可以为35纳米。
示例的，若能够反应生成类单晶硅的前驱体为：硅烷和氢气，则n的取值为2，在图3的基础上，可以先在非晶硅层上沉积有硅烷；然后，可以向反应器中通入惰性气体对该硅烷进行冲洗，以使得非晶硅层上多余的硅烷排出反应器，且非晶硅层上仅沉积有一个原子厚度的硅烷。接着，可以向反应器中通入氢气，以使得该一个原子厚度的硅烷可以与氢气发生化学反应，并生成氯化氢和一个原子厚度的硅。在得到一个类单晶硅原子层后，可以向反应器中通入含有正三价离子的前驱体，使得正三价离子可以掺杂在类单晶硅原子层中。
多次重复上述步骤，就可以形成图4所示的类单晶硅层302，进而在基板00上形成有源材质层30。
需要说明的是，本发明实施例仅以在每得到一层类单晶硅原子层后进行一次正三价离子的掺杂为例，实际应用中，还可以在每沉积一次类单晶硅的前驱体后均进行一次掺杂，或者可以在得到多层(如两层、三层等)类单晶硅原子层后再进行一次掺杂，本发明实施例对此不作限定。另外，本发明实施例中以类单晶硅层的厚度为15纳米为例，实际应用中该厚度可以改变，例如该厚度还可以为10纳米。
相关技术中，通常采用PECVD方式在图5所示的基板00上沉积非晶硅层，然后对该非晶硅层进行ELA，使得该非晶硅层的材质变为多晶硅，然后需要进行阈值电压掺杂(也称为Vth doping)，也即是向该多晶硅中掺杂正三价离子以得到有源材质层50。电压掺杂的过程中会损伤有源材质层的晶格，进而使得有源材质层经过图案化处理得到的有源层产生不良；且ELA会使得该有源层所在的显示面板发出的光的亮度不均匀，进而影响显示面板的显示效果，若显示面板中的有源层为进行ELA后得到的，则该显示面板的尺寸会受到激光束最大可用长度的限制，因此该显示面板的尺寸较小。
而本发明实施例提供的有源材质层的制造方法中，并未在形成类单晶硅层之后进行阈值电压掺杂，也并未进行ELA，因此不会损伤有源材质层的晶格，该有源材质层经过图案化处理得到的有源层所在的显示面板的显示效果较好，且该显示面板的尺寸可以较大。另外，本发明实施例提供的有源材质层的制造方法中先采用PECVD方式沉积非晶硅层，再采用原子层沉积方式沉积类单晶硅层，由于采用PECVD方式沉积非晶硅层的速度较快，采用原子层沉积方式沉积的类单晶硅层均匀性较好，因此，本发明实施例提供的有源材质层的制造方法可以兼顾有源材质层的制造速度与有源层的性能。除此之外，采用原子层沉积方式沉积类单晶硅层时的窗口温度在200～400摄氏度，可以支持低温多晶硅(英文：LowTemperature Poly-silicon；简称：LTPS)技术，该有源材质层经过图案化处理的有源层可以用于轻薄的柔性显示面板。
综上所述，本发明实施例提供的有源层的制造方法中，在采用PECVD方式沉积非晶硅层之后，采用原子层沉积方式在非晶硅层上沉积了类单晶硅层。由于采用原子层沉积方式沉积的类单晶硅层内部不会含有较多硅的未饱和悬挂键，且该类单晶硅层不会存在位错空位，也即类单晶硅层的均匀性较好，因此，提高了该有源材质层的均匀性，以及由该有源材质层经过图案化处理得到的有源层的性能。
本发明实施例提供了一种有源材质层的结构示意图，该有源材质层可以采用图1或图2所示的方法制造得到。
请参考图4，有源材质层30位于基板00上，该有源材质层30可以包括图4中的非晶硅层301与类单晶硅层302。且非晶硅层301可以采用预设方式形成，类单晶硅层302可以采用原子层沉积方式形成，该预设方式可以包括PECVD方式，类单晶硅层的厚度可以为15纳米，有源材质层30的厚度范围可以为49.6纳米～50.4纳米，优选的该有源材质层的厚度可以为50纳米。
可选的，该预设方式还可以包括目标方式，该目标方式可以包括：去氢处理方式与等离子体处理方式。非晶硅层可以为依次采用去氢处理方式与等离子体处理方式对非晶硅材质的初始层进行处理得到的，得到的非晶硅层中的氢元素的含量可以小于2％，且初始层可以采用PECVD方式形成。
综上所述，本发明实施例提供的有源材质层中，非晶硅层采用PECVD方式形成，类单晶硅层采用原子层沉积方式形成。由于采用原子层沉积方式沉积的类单晶硅层内部不会含有较多硅的未饱和悬挂键，且该类单晶硅层不会存在位错空位，也即类单晶硅层的均匀性较好，因此，提高了该有源材质层的均匀性，以及由该有源材质层经过图案化处理得到的有源层的性能。
本发明实施例还提供了一种显示面板，该显示面板可以包括薄膜晶体管，该薄膜晶体管可以包括有源层，该有源层可以由对图4所示的有源材质层进行图案化处理得到。示例的，图6为本发明实施例提供的一种有源层的结构示意图，在对有源材质层30进行图案化处理后，可以得到如图6所示的有源层。
由于该有源层的均匀性较好，所以在向薄膜晶体管施加电压时，薄膜晶体管中的载流子迁移速率较快，进而使得薄膜晶体管的响应速度较快。该载流子迁移速率可以大于500平方厘米每福特秒(cm2/V·s)。
该显示面板可以为：液晶显示面板、电子纸、有机发光二极管显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
需要说明的是，本发明实施例提供的方法实施例能够与相应的有源材质层实施例相互参考，本发明实施例对此不做限定。本发明实施例提供的方法实施例步骤的先后顺序能够进行适当调整，步骤也能够根据情况进行相应增减，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本申请的保护范围之内，因此不再赘述。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (5)

1.一种有源材质层的制造方法，其特征在于，所述方法包括：
在基板上形成缓冲层；
在所述缓冲层上采用PECVD方式形成材质为非晶硅的初始层；
采用去氢处理方式对所述初始层进行处理；
采用等离子体处理方式对所述去氢处理方式后的所述初始层进行处理，以得到非晶硅层，所述非晶硅层中氢元素的含量小于或者等于2％；
在所述非晶硅层上采用原子层沉积方式沉积类单晶硅层，以得到包括所述非晶硅层和所述类单晶硅层的有源材质层，所述类单晶硅层的厚度小于所述非晶硅层的厚度；
所述类单晶硅层包括多层类单晶硅原子层，所述采用原子层沉积方式沉积类单晶硅层，包括：
确定能够反应生成类单晶硅的n种前驱体，n为大于或等于1的正整数；
在所述非晶硅层上依次沉积所述n种前驱体，以使得所述n种前驱体反应得到一层类单晶硅原子层，每沉积一次所述前驱体后进行一次正三价离子的掺杂，沉积所述类单晶硅层时的窗口温度范围为200～400摄氏度；
向所述一层类单晶硅原子层掺杂正三价离子；
多次重复上述沉积前驱体和掺杂的步骤。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在沉积每种前驱体后使用惰性气体冲洗所述每种前驱体。
3.根据权利要求1所述的方法，其特征在于，所述类单晶硅层的厚度为15纳米。
4.一种有源材质层，其特征在于，所述有源材质层包括非晶硅层与类单晶硅层，所述类单晶硅层的厚度小于所述非晶硅层的厚度，所述非晶硅层采用预设方式形成，所述类单晶硅层采用原子层沉积方式形成，所述预设方式包括： PECVD方式和目标方式，所述目标方式包括去氢处理方式，所述非晶硅层为采用所述目标方式对材质为非晶硅的初始层进行处理得到的，所述初始层采用所述PECVD方式形成，所述非晶硅层中氢元素的含量小于2％，所述目标方式还包括等离子体处理方式，所述非晶硅层为依次采用所述去氢处理方式以及所述等离子体处理方式对所述初始层进行处理得到的；
所述类单晶硅层包括多层类单晶硅原子层，所述类单晶硅层的形成过程包括：
确定能够反应生成类单晶硅的n种前驱体，n为大于或等于1的正整数；
在所述非晶硅层上依次沉积所述n种前驱体，以使得所述n种前驱体反应得到一层类单晶硅原子层，每沉积一次所述前驱体后进行一次正三价离子的掺杂；
向所述一层类单晶硅原子层掺杂正三价离子；
多次重复上述沉积前驱体和掺杂的步骤。
5.一种显示面板，其特征在于，所述显示面板包括薄膜晶体管，所述薄膜晶体管包括有源层，所述有源层由权利要求4所述的有源材质层进行图案化处理得到。
CN201810031419.1A 2018-01-12 2018-01-12 有源材质层及其制造方法、显示面板 Active CN108257978B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810031419.1A CN108257978B (zh) 2018-01-12 2018-01-12 有源材质层及其制造方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810031419.1A CN108257978B (zh) 2018-01-12 2018-01-12 有源材质层及其制造方法、显示面板

Publications (2)

Publication Number Publication Date
CN108257978A CN108257978A (zh) 2018-07-06
CN108257978B true CN108257978B (zh) 2022-04-15

Family

ID=62727168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810031419.1A Active CN108257978B (zh) 2018-01-12 2018-01-12 有源材质层及其制造方法、显示面板

Country Status (1)

Country Link
CN (1) CN108257978B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715269A (zh) * 2013-12-31 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
CN107534095A (zh) * 2015-05-14 2018-01-02 应用材料公司 用于oled应用的封装膜堆叠

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342297A (zh) * 2017-06-28 2017-11-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715269A (zh) * 2013-12-31 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
CN107534095A (zh) * 2015-05-14 2018-01-02 应用材料公司 用于oled应用的封装膜堆叠

Also Published As

Publication number Publication date
CN108257978A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
Yu et al. Spray-combustion synthesis: Efficient solution route to high-performance oxide transistors
KR102209871B1 (ko) 반도체 장치
US5242855A (en) Method of fabricating a polycrystalline silicon film having a reduced resistivity
US20030013278A1 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
JP4158055B2 (ja) 薄膜トランジスタを製造する方法
TWI551716B (zh) 形成鍺薄膜之方法
US11217697B2 (en) Thin-film transistor and manufacturing method therefor, array substrate and display device
JP2007507885A (ja) ヘキサクロロシランからのシリコン含有膜の堆積
JP2001135573A (ja) 半導体装置の製造方法およびその半導体装置
CN102629555B (zh) 栅极绝缘层、tft、阵列基板、显示装置以及制备方法
US10916565B2 (en) LTPS substrate and fabricating method thereof, thin film transistor thereof, array substrate thereof and display device thereof
US20200075713A1 (en) Methods of forming semiconductor structures
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
CN108257978B (zh) 有源材质层及其制造方法、显示面板
CN109103203B (zh) 一种cmos薄膜晶体管及其制作方法
CN107910378B (zh) Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
Parsons Surface reactions in very low temperature (< 150° C) hydrogenated amorphous silicon deposition, and applications to thin film transistors
TWI812984B (zh) 形成應變通道層的方法
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
TW579569B (en) Multi-level diffusion barrier layer structure of TFT LCD and manufacturing method thereof
CN107946367B (zh) 一种薄膜晶体管的制作方法及薄膜晶体管
CN105990448B (zh) 薄膜晶体管
WO2016045254A1 (zh) 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及使用其的器件
US7303786B2 (en) Method of forming a polysilicon layer
US20230265582A1 (en) Systems and methods for processing the surface of an epitaxially grown silicon film using a radical species

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant