CN107534095A - 用于oled应用的封装膜堆叠 - Google Patents

用于oled应用的封装膜堆叠 Download PDF

Info

Publication number
CN107534095A
CN107534095A CN201680022756.3A CN201680022756A CN107534095A CN 107534095 A CN107534095 A CN 107534095A CN 201680022756 A CN201680022756 A CN 201680022756A CN 107534095 A CN107534095 A CN 107534095A
Authority
CN
China
Prior art keywords
layer
barrier
barrier layer
dielectric layer
inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680022756.3A
Other languages
English (en)
Inventor
伊恩·杰里·陈
向欣·瑞
崔寿永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN107534095A publication Critical patent/CN107534095A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Abstract

本文所述实施方式大体关于用于封装OLED结构的方法和设备，更特别关于用于OLED结构的TFE结构。TFE结构包括至少一介电层和至少二阻障层，TFE结构形成在OLED结构上面。至少一介电层由原子层沉积(ALD)沉积。具有利用ALD形成在TFE结构中的至少一介电层改善了TFE结构的阻障性能。

Description

用于OLED应用的封装膜堆叠
技术领域
本文所述实施方式大体是关于用于封装有机发光二极管(OLED)结构的方法和设备，更特别是关于用于OLED结构的薄膜封装(TFE)结构。
背景技术
鉴于响应时间更快、视角更大、对比度更高、重量更轻、功率更低且能适应柔性基板，有机发光二极管显示器(OLED)近来已在显示器应用方面获得广大关注。通常，传统的OLED是利用夹设在两个电极间的一个或多个有机材料层来发光。一个或多个有机材料层包括可单极(电洞)传输的层和另一层电致发光(electroluminescence)层，从而可降低OLED显示器所需的操作电压。
除了用于OLED的有机材料，许多高分子材料也被开发用于小分子柔性有机发光二极管(FOLED)和高分子发光二极管(PLED)显示器。许多有机与高分子材料可被挠曲以在一系列基板上制造复杂的多层装置，使得它们合适的各种透明多色显示器应用，例如薄板平面显示器(FPD)、电泵有机激光和有机光放大器。
OLED结构可能具有有限的寿命，其特征在于电致发光效率降低及驱动电压升高。OLED结构劣化的主要原因在于：由于湿气或氧进入而造成不发光暗点形成。为此，OLED结构通常以夹设在阻障层间的缓冲层封装。缓冲层用于填充第一阻障层中的任何空隙或缺陷，使第二阻障层具有实质均匀的表面以用于沉积。缓冲层和阻障层可依不同防潮性、膜光学透明度和工艺要求的需求，由不同材料制造，包括有机材料或无机材料。然而，不同的材料(尤其是有机与无机材料)往往具有不同的膜性质，因此导致有机与无机层接触界面的不良表面附着性。不良界面附着性通常会使膜剥落或产生微粒，因此会不利地污染装置结构，最终导致装置故障。此外，有机与无机材料间的不良界面附着性也可能提高膜龟裂的可能性，因此致使湿气或空气混入装置结构，从而降低装置电气性能。
因此，亟需用于封装OLED结构的改善方法和设备。
发明内容
本文所述实施方式大体是关于用于封装OLED结构的方法和设备，更特别是关于用于OLED结构的TFE结构。TFE结构包括至少一介电层和至少二阻障层，TFE结构形成在OLED结构上面。至少一介电层由原子层沉积(ALD)沉积。具有利用ALD在TFE结构中形成至少一介电层改善了TFE结构的阻障性能，同时维持期望的光学性质和膜透明度。
在一实施方式中，TFE结构包括由ALD工艺形成的至少一介电层和至少二阻障层。
在另一实施方式中，OLED装置包括OLED结构和形成在OLED结构上面TFE结构。TFE结构包括由ALD工艺形成的至少一介电层和至少二阻障层。
在又一实施方式中，方法包括在OLED结构上面形成TFE结构。形成TFE结构包括利用化学气相沉积工艺形成第一阻障层、利用原子层沉积工艺在第一阻障层上面形成第一介电层，及利用化学气相沉积工艺在第一介电层上面形成第二阻障层。
在再一实施方式中，制造用于OLED装置的薄膜封装结构的集群系统包括集群处理系统，所述集群处理系统包含移送室、耦接至移送室的负载锁定室，其中负载锁定室经构造以将四边形形式的基板从集群处理系统外面的周围环境传送到移送室里面的真空环境，及耦接至移送室的多个处理腔室，且经构造以对基板进行处理，其中多个处理腔室包括至少一个化学气相沉积腔室及/或至少一个物理气相沉积腔室和至少一个原子层沉积腔室。
附图说明
为让本公开内容的上述特征更明显易懂，可通过参考实施方式来获得上文概要的本公开内容的更详细的描述，部分实施方式绘示在所述附图中。然而，应注意，所附附图仅说明本发明典型实施方式，故不宜视为限定本发明的范围，因为本发明可允许其他等效实施方式。
图1A至图1F是根据本文所述不同实施方式，以TFE结构封装的OLED结构的截面图。
图1C’至图1E’是根据本文所述不同实施方式，以TFE结构封装的OLED结构的截面图。
图2是根据本文所述不同实施方式，在OLED结构上面形成TFE结构的方法流程图。
图3A至图3E图绘示在图2的方法的不同阶段的OLED装置截面图。
图4是根据本文所述不同实施方式，在OLED结构上面形成TFE结构的方法流程图。
图5A至图5D绘示在图2的方法的不同阶段的OLED装置截面图。
图6A至图6C是绘示具有图1A至图1F所示TFE结构的效益的图表。
图7是PECVD腔室的截面图，所述腔室可用于进行本文所述的方法。
图8是ALD腔室的截面图，所述腔室可用于进行本文所述的方法。
图9是PVD腔室的截面图，所述腔室可用于进行本文所述的方法。
图10是多腔室基板处理系统的示意图，所述系统包括本文所述的处理腔室。
为助于理解，尽可能以相同的元件符号代表各图中共通的相似元件。应理解，某一实施方式的元件和特征结构当可有益地并入其他实施方式，而无需详述。
具体实施方式
所述实施方式大体是关于用于封装OLED结构的方法和设备，更特别是关于制造TFE结构，所述TFE结构用以封装OLED结构。TFE结构包括至少一层介电层和至少两层阻障层，TFE结构形成在OLED结构上面。至少一层介电层由原子层沉积(ALD)而沉积。由ALD工艺形成的介电层具有期望的膜性质，例如相对较高的膜密度和较强的原子键结结构，从而可获得并增进TFE结构的良好的防潮性、期望的光学性质，和阻障性能。
图1A至图1F是根据本文所述不同实施方式，以TFE结构104封装的OLED结构102的截面图。如图1A所示，OLED结构102置于基板106上面，接触层108可设在基板106与OLED结构102之间。TFE结构104可包括置于OLED结构102上的第一阻障层110、置于第一阻障层110上的介电层112、置于介电层112上的缓冲层114和置于缓冲层114上的第二阻障层116。
在一实例中，基板106可由玻璃或塑料制成，例如聚对苯二甲酸乙二酯(PET)或聚萘二甲酸乙二酯(PEN)。接触层108可由氮化硅(SiN)及/或氧化硅(SiO2)制成。
第一阻障层110可为无机层，例如介电层，包括氮化硅(SiN)、氮氧化硅(SiON)、二氧化硅(SiO2)、氧化铝(Al2O3)、氮化铝(AlN)或其他合适的介电层。在一实施方式中，第一阻障层110是氮化硅层。第一阻障层110可利用适当的沉积技术沉积，例如化学气相沉积(CVD)、PECVD、物理气相沉积(PVD)、旋涂(spin-coating)或其他合适的技术。缓冲层114可为有机层，例如六甲基硅氧烷(HMDSO)层，例如氟化等离子体聚合HMDSO(pp-HMDSO:F)。缓冲层114可利用适当的沉积技术沉积，例如PECVD。第二阻障层116可为无机层，例如与第一阻障层110类似或和第一阻障层110一样的介电层，第二阻障层116可利用适当的沉积技术沉积，例如CVD、PVD、ALD、旋涂或其他合适的技术。
TFE结构104包括至少一层介电层，例如利用ALD沉积的介电层112。如图1A所示，介电层112沉积在第一阻障层110与缓冲层114之间。在不存在第一阻障层110的实例中，介电层112形成于基板106或直接形成在接触层108上，而直接接触OLED结构102。介电层112可依需求为无机层，例如无机氧化层、氧化层、含硅介电层、含金属的介电层、或上述介电层的任意组合的多层堆叠、或任何合适的介电层。在一实例中，介电层112可为Al2O3、氧化钛(TiO2)、氧化锆(IV)(ZrO2)、氧化铝钛(AlTiO)、氧化铝锆(AlZrO)、氧化锌(ZnO)、氧化铟锡(ITO)、AlON、SiON、AlN或任何合适的无机层。
在一些实施方式中，介电层112包括具多层的复合结构。介电层112的厚度可为约100埃至约600埃，例如约300埃。相信利用原子层沉积(ALD)工艺形成介电层112的膜性质可提供期望的防潮性和膜透明度。相信ALD工艺能实现缓慢的沉积工艺，其中第一原子单层被吸附并被粘附于第二原子单层上，第二原子单层形成在仔细选定的基板表面。各层中的原子的强力附着以及原子层对基板表面的可吸附性(absorbability)可在膜结构中提供紧密牢固的键结结构，以便具备高膜密度的膜性质(相较于化学气相沉积工艺)，从而有效防止湿气或污染物渗透。另外，介电层112的缓慢ALD沉积速率也可使来自介电层112的原子逐渐填入基板表面(例如图1A实例的第一阻障层110)产生的针孔、孔隙、凹洞或缺陷，以助于修复来自基板表面的膜缺陷。反之，传统的等离子体加强化学气相沉积(PECVD)工艺通常提供具有高产量的相对较快速的沉积工艺，但所得膜层的膜结构较多孔。因此，当采用来自传统PECVD工艺的多孔膜结构来做为封装结构的阻障或钝化层时，来自空气或环境的不利地污染物、灰尘或湿气往往可能混入多孔结构或沉积膜层的原子空位，导致在经过一段操作时间后，材料结构快速劣化或膜结构损坏。因此，通过采用ALD工艺形成的介电层112，可有效获得高密度的膜层，并当作防潮层，以防止来自空气或环境的湿气渗入底下的OLED装置102，而不利地改变装置性能。在期望高制造循环产量的实例中，可改用等离子体辅助原子层沉积(PE-ALD)工艺以提供相对较高的沉积速率(相较于ALD或热ALD)的沉积工艺，同时仍维持期望程度的膜密度。
在一实例中，介电层112也可具湿润性，具有小于60度的水接触角，以助于随后在介电层112上形成的层具有高度附着力。
ALD工艺形成的介电层可设在TFE结构104内的不同位置。例如，在图1B所示实例中，TFE结构104包括置于OLED结构102上的介电层118、置于介电层118上的第一阻障层110、置于第一阻障层110上的缓冲层114和置于缓冲层114上的第二阻障层116。介电层118可与介电层112类似，介电层118也由ALD工艺形成。
在图1C所示实例中，TFE结构104包括置于OLED结构102上的第一阻障层110、置于第一阻障层110上的缓冲层114、置于缓冲层114上的介电层120和置于介电层120上的第二阻障层116。介电层120可与图1A及图1B分别所示的介电层112和介电层118类似，介电层120也由ALD工艺形成。在缓冲层114具有更小尺寸而未实质覆盖第一阻障层110整个表面的实例中，介电层120的一部分可直接接触底下的第一阻障层110，此处不存在缓冲层114，如图1C’所示。同样地，当图1A及图1B所示的缓冲层114也具小尺寸而分别未实质覆盖介电层112或第一阻障层110的整个表面时，第二阻障层116的一部分可直接接触底下的介电层112或第一阻障层110，此处不存在缓冲层114。
如图1D所示，TFE结构104包括置于OLED结构102上的第一阻障层110、置于第一阻障层110上的缓冲层114、置于缓冲层114上的第二阻障层116和置于第二阻障层116上的介电层121。同样地，在缓冲层114具有小尺寸而未实质覆盖第一阻障层110整个表面的实例中，第二阻障层116的一部分可直接接触底下的第一阻障层110，此处不存在缓冲层114，如图1D’所示。介电层121与图1A所示的介电层112类似，且介电层121也由ALD工艺形成。
在一些实施方式中，TFE结构104包括多个由ALD工艺形成的介电层。如图1E所示，TFE结构104包括置于OLED结构102上的第一阻障层110、置于第一阻障层110上的介电层112、置于介电层112上的缓冲层114、置于缓冲层114上的附加介电层120和置于附加介电层120上的第二阻障层116。介电层112、120各自的位置不限于在第一阻障层110与缓冲层114之间和缓冲层114与第二阻障层116之间。同样地，在缓冲层114具有小尺寸而未实质覆盖介电层112整个表面的实例中，附加介电层120的一部分可直接接触底下的介电层112，此处不存在缓冲层114，如图1E’所示。图1A至图1E所示的介电层的任何组合均适合TFE结构104。
在一些实施方式中，缓冲层114不存在于TFE结构104中。在一些实施方式中，如图1F所示，TFE结构104包括置于OLED结构102上的第一阻障层122、置于第一阻障层122上的第一介电层124和置于第一介电层124上的第二阻障层126。阻障层122、126的厚度可为约1200埃或小于1200埃，且第一介电层124的厚度可为约600埃或小于600埃。在一些实施方式中，如图1F所示，TFE结构104进一步包括置于第二阻障层126上的第二介电层128和置于第二介电层128上的第三阻障层130。阻障层122、126、130的厚度可为约800埃或小于800埃，且介电层124、128的厚度可为约300埃或小于300埃。因此，具有三层122、124、126的TFE结构104的总厚度可和具有五层122、124、126、128、130的TFE结构104的总厚度一样。阻障层122、126、130可与阻障层110类似，且介电层124、128可与图1A所示的介电层112类似。介电层124、128由ALD工艺形成。设置交替阻障层与由ALD形成的介电层，可获得具有防潮性高和光学膜透明度高的TFE结构104的阻障性能。
图2是根据本文所述不同实施方式，在OLED结构102上面形成封装结构104的方法200的流程图。图3A至图3E图绘示在图2的方法200的不同阶段的OLED装置300的截面图。方法200始于处理202：将具有预先形成的OLED结构102的基板106(OLED结构102设置在基板106上)引入处理腔室。如图3A所示，基板106具有设置在基板106上的接触层108，OLED结构102置于接触层108上。
在处理204中，如图3A所示，掩膜309在基板106上方对准，使得OLED结构102经由未受掩膜309保护的开口307而露出。掩膜309被设置使得接触层108的邻接OLED结构102的部分305被掩膜309覆盖，以便任何后续沉积材料不会沉积至此部分305。接触层108的部分305为用于OLED装置300的电触点。掩膜309可由金属材料制成，例如INVAR料。
在处理206中，如图3A所示，第一阻障层110沉积至基板106上。第一阻障层110具有第一部分308a和第二部分308b，且第一阻障层110的厚度为约5000埃至约10000埃。第一阻障层110的第一部分308a经由开口307被沉积至由掩膜309露出的基板106的区域上，该区域包括OLED结构102和接触层108的一部分。第一阻障层110的第二部分308b沉积于掩膜309上，而覆盖基板106的第二区域，此第二区域包括接触层108的部分305。
在处理208中，如图3B所示，在第一阻障层110形成于基板106上后，介电层112(例如无机层)接着形成于基板106上的第一阻障层110上。介电层112的第一部分312a经由被掩膜309露出的基板106区域上的掩膜309的开口307而被沉积于基板106上，而覆盖第一阻障层110的第一部分308a。介电层112的第二部分312b沉积至第一阻障层110位于掩膜309上的第二部分308b，而覆盖接触层108的部分305。
介电层112可由ALD工艺沉积，例如等离子体辅助ALD或热ALD。原子层沉积(ALD)工艺是具有自停止/自限制(self-terminating/limiting)成长的沉积工艺。ALD工艺每次沉积循环产生仅为数埃的厚度或单层等级的厚度。ALD工艺是通过将化学品与反应物相继分配至处理腔室而被控制，此举在循环中反复进行。由ALD工艺形成的介电层112的厚度取决于反应循环的次数。第一反应提供吸附于基板的分子层的第一原子层，第二反应提供吸附于第一原子层的分子层的第二原子层。
在一实施方式中，介电层112是无机层，例如Al2O3层。沉积的氧化铝(Al2O3)层具有高热稳定性、良好电阻率、良好防潮性和高纯度，并及可维持期望程度的膜透明度，因此，氧化铝(Al2O3)层成为用于OLED封装结构的阻障/阻挡层的良好候选。其他具有类似膜性质的类似无机层(包括金属介电层)也可用作阻障/阻挡层，例如氧化钛(TiO2)、氧化锆(IV)(ZrO2)、氧化铝钛(AlTiO)、氧化铝锆(AlZrO)、氧化锌(ZnO)、氧化铟锡(ITO)、AlON、SiON、TiON和其它类似的无机物。
在一实例中，在用于形成Al2O3层的ALD工艺中使用前驱物包括至少一种含金属的前驱物(例如含铝气体)和反应气体。合适的的含铝气体的实例可具有式RxAlyR’zR”v或RxAly(OR’)z，其中R、R’和R”是H、CH3、C2H5、C3H7、CO、NCO、烷基或芳基，且x、y、z和v是1至8的整数。在另一实施方式中，含铝化合物具有式Al(NRR’)3，其中R和R’可以是H、CH3、C2H5、C3H7、CO、NCO、烷基或芳基，R’可以是H、CH3、C2H5、C3H7、CO、NCO、烷基或芳基。合适的的含铝化合物的实例为：二乙基乙氧化铝(Et2AlOEt)、三乙基二级丁氧基二铝(Et3Al2OBu3或EBDA)、三甲基铝(TMA)、三甲基乙氧化二铝、二甲基异丙氧化铝、双二级丁氧基乙氧化铝、(OR)2AlR)，其中R、R’和R”可以是甲基、乙基、丙基、异丙基、丁基、异丁基、叔丁基和具更多碳原子数的其他烷基，和其它类似的物质。
与含铝气体同时供应的反应气体包括含氧气体，例如氧(O2)、臭氧(O3)、氮(N2)、N2O、NO、CO、CO2等。
应注意，当选定用于形成介电层112的ALD工艺为热ALD工艺时，所得的介电层112倾向于具有拉伸应力膜结构，若当选定的ALD工艺为等离子体辅助ALD工艺时，则所得的介电层112基于不同工艺参数控制而倾向于具有压缩或拉伸应力膜结构。因此，在期望在不同沉积工艺阶段调整或改变介电层112的应力的实例中，实际进行的ALD工艺可从热ALD转换成等离子体辅助ALD工艺(或反之亦然)或依需求在沉积期间变更工艺参数，以调整拉伸/压缩膜应力。介电层112的折射率期为1.61至1.65，例如约1.63。
在沉积介电层112后，如图3C所示，在处理210中，沉积缓冲层114。缓冲层114可为在PECVD腔室中沉积的HMDSO，例如pp-HMDSO:F。缓冲层114的第一部分314a经由被掩膜309露出的基板106区域上的掩膜309的开口307沉积于基板106上而覆盖介电层112的第一部分312a。缓冲层114的第二部分314b沉积至设置在掩膜309上的介电层112的第二部分312b，而覆盖接触层108的部分305。缓冲层114的厚度可为约2μm至约5μm。
在一些实施方式中，如图3D所示，在处理212中，第二介电层120可沉积至缓冲层114上。介电层120的第一部分316a经由被掩膜309露出的基板106区域上的掩膜309的开口307沉积于基板106上，而覆盖缓冲层114的第一部分314a。介电层120的第二部分316b沉积至设置在掩膜309上的缓冲层114的第二部分314b，而覆盖接触层108的部分305。介电层120可与介电层112类似，且可由ALD工艺沉积，例如等离子体辅助ALD。
在处理214中，如图3E所示，第二阻障层116形成于基板106上面而覆盖介电层120。第二阻障层116包括第一部分318a，第一部分318a沉积在介电层120的第一部分316a上面，且第二部分318b沉积在介电层120的第二部分316b上面。第二阻障层116可为与第一阻障层110类似的介电层。如图3E所示，TFE结构104包括第一阻障层110、第一介电层112、缓冲层114、第二介电层120和第二阻障层116。或者，TFE结构104可包括如图1A、图1B、图1C所示的单一介电层或位于TFE结构104内不同位置的多个介电层。
图4是根据本文所述不同实施方式，在OLED结构102上面形成封装结构104的方法400的流程图。图5A至图5D绘示在图4的方法400的不同阶段的OLED装置500的截面图。方法400始于处理402：将具有预先形成的OLED结构102的基板106(OLED结构102设置在基板106上)引入处理腔室。如图5A所示，基板106具有设置在基板106上的接触层108，OLED结构102置于接触层108上。
在处理404中，如图5B所示，第一阻障层122被沉积至OLED结构102和接触层108上。与方法200不同，方法400不包括掩膜309来覆盖基板106的一部分。第一阻障层122可为厚度约1200埃的氮化硅层。在处理406中，如图5C所示，第一介电层124被沉积至第一阻障层122上。第一介电层124可通过与介电层112类似的方法来沉积。在一实施方式中，第一介电层124是厚度约600埃的Al2O3层。在处理408中，如图5D所示，第二阻障层126被沉积至第一介电层124上。第二阻障层126可为厚度约1200埃的氮化硅层。如图5D所示，TFE结构104包括第一阻障层122、第一介电层124和第二阻障层126。或者，如图1F所示，TFE结构104可进一步包括第二介电层128和第三阻障层130。
图6A至图6C是绘示具有图1A至图1E所示TFE结构104的效益的图表。图6A至图6C绘示了在显示装置中发现暗区百分比作为在60℃/90％相对湿度(RH)或85℃/85％相对湿度(RH)环境下的OLED显示装置贮存寿命的函数的作图。在图6A中，各轨迹线A、B、C指示了不同的暗区发生百分比对上85℃/85％相对湿度(RH)环境下的OLED显示装置贮存寿命。轨迹线A代表的TFE结构包括两层阻障层，例如阻障层110、116，且在两层阻障层之间无ALD介电层。轨迹线B代表的TFE结构具有三层，包括夹设在两层阻障层间的ALD介电层。ALD介电层可为介电层124，阻障层可为阻障层122、126。轨迹线C代表的TFE结构具有五层，例如图1E所示的TFE结构104。如图6A所示，如轨迹线B、C所指示，具有ALD介电层的TFE结构(ALD介电层形成在TFE结构中)可减缓显示装置上暗区发生。因此，在85℃/85％相对湿度(RH)环境的相同OLED显示器贮存寿命下，相较于无ALD介电层的TFE结构，在TFE结构中使用ALD介电层可显著降低暗区发生率，因而有效提高显示装置使用寿命。
图6B也针对用于OLED装置的四种TFE结构绘示暗区百分比对上60℃/90％相对湿度(RH)环境下的显示装置贮存寿命。轨迹线A代表图1B所示的TFE结构104，且介电层118的厚度为约300埃，第一阻障层110的厚度为约2500埃，缓冲层114的厚度为约1微米，且第二阻障层116的厚度为约2500埃。轨迹线B代表图1A所示TFE结构104，且第一阻障层110的厚度为约2500埃，介电层112的厚度为约300埃，缓冲层114的厚度为约1微米，第二阻障层116的厚度为约2500埃。轨迹线C代表图1C所示TFE结构104，且第一阻障层110的厚度为约2500埃，缓冲层114的厚度为约1微米，介电层120的厚度为约300埃，且第二阻障层116的厚度为约2500埃。轨迹线D代表图1D所示TFE结构104，且第一阻障层110的厚度为约2500埃，缓冲层114的厚度为约1微米，第二阻障层116的厚度为约2500埃，介电层121的厚度为约300埃。如图6B所示，轨迹线B显示了最长操作时间且无暗区。此外，轨迹线A、B、C、D皆显示了约150小时时的暗区百分比非常小。相较于图6A的轨迹线A，由于TFE结构不包括ALD介电层，约150小时时会有约60％的暗区。因此，相较于无ALD介电层的TFE结构，在相同量的OLED显示器操作时间下，在TFE结构中使用ALD介电层可显著降低暗区发生率，因此有效提高显示装置使用寿命。
图6C也针对用于OLED装置的三种TFE结构绘示暗区百分比对上60℃/90％相对湿度(RH)环境下的装置贮存寿命。轨迹线A代表的TFE结构包括1.5微米厚缓冲层，例如缓冲层114，缓冲层114夹设在两层300埃厚的介电层(例如介电层112、120)之间。轨迹线B代表图1A所示TFE结构104，且第一阻障层110的厚度为约7500埃，介电层112的厚度为约300埃，缓冲层114的厚度为约1.5微米，第二阻障层116的厚度为约7500埃。轨迹线C代表图1A所示TFE结构104，且第一阻障层110的厚度为约2500埃，介电层112的厚度为约300埃，缓冲层114的厚度为约1.5微米，第二阻障层116的厚度为约7500埃。如图6C所示，轨迹线B显示了最佳的阻障性能，即具有最长寿命且无暗区形成。
图7是可用于进行本文所述操作的PECVD腔室700的截面图。一个或多个膜可沉积至放置在PECVD腔室700内的基板720上。腔室700通常包括界定处理容积的壁面702、底部704和喷淋头706。基板支撑件718设在处理容积内。处理容积可经由缝阀开口708而被接取(access)，使得基板720可传送进出腔室700。基板支撑件718耦接至致动器716，以抬高或降低基板支撑件718。升举销722以能够移动的方式穿过基板支撑件718而被设置，以将基板720移至基板接收表面及将基板720从基板接收表面移开。基板支撑件718也包括加热及/或冷却元件724，以将基板支撑件718维持在预定温度。基板支撑件718也包括射频(RF)返回带(return strap)726，以在基板支撑件718周围提供RF返回路径。
喷淋头706由固定机构750耦接至背板712。喷淋头706由一个或多个固定机构750耦接至背板712，以助于防止喷淋头706下垂及/或控制喷淋头706的直度和曲度。
气源732耦接至背板712，以经由喷淋头706中的气体通道提供气体至喷淋头706与基板720间的处理区。真空泵710耦接至腔室700，以将处理容积维持在预定压力。RF源728经由匹配网路790耦接至背板712及/或喷淋头706，以提供RF电流给喷淋头706。RF电流在喷淋头706与基板支撑件718间产生电场，以便可从喷淋头706与基板支撑件718间的气体产生等离子体。
远程等离子体源730(例如感应耦合远程等离子体源730)耦接于气源732与背板712之间。在处理基板之间，可提供清洁气体至远程等离子体源730，以产生远程等离子体。来自远程等离子体的自由基可提供至腔室700，以清洁腔室700部件。清洁气体可通过提供至喷淋头706的RF源728而被进一步激发。
喷淋头706经由喷淋头悬架734被额外耦接至背板712。在一实施方式中，喷淋头悬架734是柔性金属裙板。喷淋头悬架734可具唇缘736，喷淋头706可安置在唇缘736上。背板712可安置在凸耳714的上表面，凸耳714耦接腔室壁面702，以密封腔室700。
图8是可用于进行本文所述操作的ALD腔室800的截面图。腔室800通常包括腔室主体802、盖组件804、基板支撑组件806和处理套件850。盖组件804置于腔室主体802上，基板支撑组件806至少部分地设在腔室主体802内。腔室主体802包括形成于腔室主体802的侧壁中的缝阀开口808，以提供处理腔室800的内部的接取(access)。在一些实施方式中，腔室主体802包括一个或多个孔口，这些孔口流体连通真空系统(例如真空泵)。孔口提供用于腔室800中的气体的出口。真空系统受工艺控制器控制，以在ALD腔室800内维持适合ALD工艺的压力。盖组件804可包括一个或多个差动泵与净化组件820。差动泵与净化组件820通过波纹管822装设于盖组件804。波纹管822容许泵与净化组件820相对盖组件804垂直移动，同时仍保持气密。当处理套件850被抬高至处理位置时，处理套件850上的第一贴合密封件886和第二贴合密封件888将接触差动泵与净化组件820。差动泵与净化组件820连接真空系统(未绘示)且维持在低压。
如图8所示，盖组件804包括RF阴极810，RF阴极810可在腔室800内及/或处理套件850内产生反应物种的等离子体。例如，RF阴极810可被电热元件(未绘示)加热，并例如可通过冷却流体循环而被冷却。任何能将气体活化成反应物种并维持反应物种的等离子体的电源皆可被使用。例如，可采用基于RF或微波(MW)的功率放电技术。也可利用基于热的技术、气体崩解技术、高强度光源(例如UV能)或曝露在x射线源来产生活化。
基板支撑组件806能被至少部分地设在腔室主体802内。基板支撑组件806包括基板支撑构件或基座830，以支撑在腔室主体内待处理的基板832。基座830可由(多个)轴杆824耦接至基板升降机构(未绘示)，轴杆824延伸穿过形成于主体802底表面的一个或多个开口826。基板升降机构可由波纹管828弹性密封于腔室主体802，以避免在轴杆824周围的真空泄漏。基板升降机构容许基座830在ALD腔室800内在如图所示的下方机器人入口位置与处理、处理套件传送及基板传送位置之间垂直移动。在一些实施方式中，基板升降机构在比上述更少的位置之间移动。
在一些实施方式中，基板832利用真空夹盘(未绘示)、静电夹盘(未绘示)或机械夹具(未绘示)固定于基座。在ALD腔室800中的处理期间，基座830的温度可被控制(例如利用工艺控制器)，以影响基板832和处理套件850的温度，进而改善ALD处理性能。例如，基座830可由基座830内的电热元件(未绘示)加热。例如，基座830的温度可由腔室800中的高温计(未绘示)测定。
如图8所示，基座830可包括穿过基座830的一个或多个镗孔(bore)834，以容纳一个或多个升举销836。每个升举销836被装设使升举销836能在镗孔834内自由滑动。支撑组件806为能够移动的，使得当支撑组件806处于降低位置时，升举销836的上表面能够位于基座830的基板支撑表面838的上方。反之，当支撑组件806处于抬高位置时，升举销836的上表面位于基座830的上表面838的下方。当接触腔室主体802时，升举销836推抵基板832的下表面，而将基板抬离基座830。反之，基座830可将基板832抬离升举销836。
在一些实施方式中，基座包括处理套件绝缘钮837，处理套件绝缘钮837可包括一个或多个贴合密封件839。处理套件绝缘钮837可用于在基座830上运载处理套件850。当基座将处理套件850抬起至处理位置时，处理套件绝缘钮837的一个或多个贴合密封件839被压紧。
图9绘示适于含金属材料的示例性反应溅射处理腔室900。处理腔室900可为具有多个处理腔室的真空处理系统1000的一部分，真空处理系统1000将描述于后。受惠于本公开内容的处理腔室的一个示例为可取自位于美国加州圣克拉拉的应用材料公司的物理气相沉积(PVD)处理腔室。应理解，包括来自其他制造商的其他溅射处理腔室也可适于实践本发明。
处理腔室900包括腔室主体908，腔室主体908具有在腔室主体908内被界定的处理容积918，并由盖组件904围住。腔室主体908具有侧壁910和底部946。腔室主体908和处理腔室900的相关部件的尺寸并无限制，并且通常是按比例大于待处理基板的尺寸。因此，可在适当大小的处理腔室中处理任何合适的基板尺寸。合适的基板尺寸的实例包括具有约2000平方厘米或以上的拟定表面积的基板。
腔室主体908可由铝或其他合适的材料制成。基板接取口930穿过腔室主体908的侧壁910而形成，以助于将基板902(即平面显示基板或太阳能面板、塑料或柔性基板、半导体晶片或其他工件)传送进出处理腔室900。接取口930可耦接至移送室及/或基板处理系统的其他腔室。
气源928耦接至腔室主体908，以供应处理气体至处理容积918。气源928提供的处理气体的实例包括：惰性气体、非反应气体和反应气体。在一实施方式中，由气源928提供的处理气体可包括但不限于氩气(Ar)、氦(He)、氮气(N2)、氧气(O2)和H2O(水)等。
泵送口950穿过腔室主体908的底部946而形成。泵送装置952耦接至处理容积918，以排空并控制处理容积918内部的压力。在一实施方式中，腔室主体908的压力等级维持在约1托耳或1托耳以下。
盖组件904一般包括靶材920和耦接或邻近靶材920设置的接地屏蔽组件926。靶材920提供材料源，在PVD工艺期间，材料可溅射并沉积至基板902的表面。靶材920或靶盘可由作为沉积物种的材料制成。高压电源(例如电源832)连接至靶材920，以助于从靶材920溅射材料。在一实施方式中，靶材920由含金属材料制成，例如钛(Ti)、钽(Ta)、氧化铝(Al2O3)、镁(Mg)、银(Si)、铟(In)、锡(Sn)、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、铝(Al)、钨(W)、金(Au)、钼(Mo)、汞(Hg)、铬(Cr)、金属、金属合金或其他合适的材料。在另一实施方式中，靶材920由包括铟锡合金的和类似物质的材料制成。
靶材920通常包括周围部分924和中心部分916。周围部分924设在腔室900的侧壁910上面。靶材920的中心部分916具有略朝基板902表面延伸的弯曲表面，基板902置于基板支撑件938上。靶材920与基板支撑件938的间距维持在约50mm至约150mm。应注意，靶材920的尺寸、形状、材料、构造和直径可改变以用于特定工艺或基板要求。在一实施方式中，靶材920进一步包括背板，背板具有由期望溅射至基板表面的材料粘合和/或制成的中心部分。靶材920也可包括多个瓦状或片段材料，这些瓦状或片段材料一起构成靶材。
盖组件904可进一步包含磁控管组件901，磁控管组件901装设在靶材920上方，以在处理期间加强来自靶材920的材料的有效溅射。磁控管组件的实例包括：线性磁控管、蛇形磁控管、螺旋磁控管、二指状磁控管(double-digitated magnetron)、矩形化螺旋磁控管等。
盖组件904的接地屏蔽组件926包括接地框906和接地屏蔽912。接地屏蔽组件926也可包括其他腔室屏蔽构件、靶材屏蔽构件、暗区屏蔽和暗区屏蔽框。接地屏蔽912由接地框906耦接至周围部分924，以在处理容积918中，在靶材920的中心部分916的下方界定上处理区954。接地框906电气隔绝接地屏蔽912与靶材920，同时经由侧壁910提供处理腔室900的腔室主体908的接地路径。接地屏蔽912将处理时产生的等离子体束缚在上处理区954内，使得从靶材920的中心部分916逐出的靶材源材料主要沉积至基板表面、而非腔室侧壁910。在一实施方式中，接地屏蔽912由一个或多个部件形成。
轴杆940延伸穿过腔室主体908的底部908，并将基板支撑件938耦接至升降机构944。升降机构944经构造以在下传送位置与上处理位置间移动基板支撑件938。波纹管942外接(circumscribe)轴杆940且耦接至基板支撑件938，以提供其间的弹性密封，从而维持腔室处理容积918的真空完整性。
遮蔽框922设在基板支撑件938的周围区域，并且经构造以限制从靶材920溅射的源材料沉积在基板表面的期望部分。当基板支撑件938处于降低位置时，遮蔽框922从腔室屏蔽936的唇缘956悬挂在基板支撑件938上方，唇缘956从腔室主体908的侧壁910延伸。当基板支撑件938抬高到较高位置进行处理时，放置在基板支撑件938上的基板902的外缘接触遮蔽框922，造成遮蔽框922抬起并与腔室屏蔽936间隔开。当在降低位置或移进降低位置时，升举销(未绘示)选择性移动穿过基板支撑件938，而将基板902抬离基板支撑件938，以协助传送机器人或其他合适的传送机构接取基板902。
控制器948耦接至处理腔室900，并且选择性耦接处理腔室900。控制器948包括中央处理单元(CPU)960、存储器958和支援电路962。CPU 948用于控制工艺顺序、调节从气源928到腔室900内的气流，并且控制靶材920的离子轰击。CPU 960可为任意形式的可用于工业设定通用计算机处理器计算机。软件程序可储存于存储器958，例如随机存取存储器、只读存储器、软盘或硬盘或其他类型的数字储存器。支援电路962传统上耦接至CPU 960，且可包含高速缓存、时钟电路、输入/输出子系统、电源和类似电路。当软件程序由CPU 960执行时，软件程序将CPU转换成特定用途计算机(控制器)948来控制处理腔室900，使得根据本发明进行工艺。软件程序也可由第二控制器(未绘示)储存及/或执行，第二控制器位于腔室900远端。
处理期间，靶材920和基板支撑件938通过电源932相对彼此偏压，以维持等离子体从气源928供应的处理气体中形成。来自等离子体的离子朝靶材920加速并撞击靶材920，致使靶材材料从靶材920逐出。逐出的靶材材料在基板902上形成层。在某些处理气体供应到腔室900的实施方式中，存在与腔室900中的逐出的靶材材料和处理气体将反应而在基板902上形成复合膜。
图10是多腔室基板处理系统1000的俯视图，系统1000适于制造有机发光二极管(OLED)、薄膜晶体管(TFT)及在平面介质上制造太阳能电池。系统1000包括围绕中央移送室1015设置的多个处理腔室700、800、900、1500和一个或多个负载锁定室1005、1007。处理腔室700、800、900、1500可经构造以完成若干不同的处理步骤而实现平面介质的期望处理，平面介质例如大面积基板1006(以虚线描绘轮廓)。负载锁定室1005、1007经构造以将四边形形式的基板从多腔室基板处理系统1000外面的周围环境传送到移送室1015里面的真空环境。
具有端效器1030的传送机器人1025设在移送室1015内。端效器1030经构造以支撑并独立于传送机器人1025移动，以传送基板1006。端效器1030包括腕部1035和适于支撑基板1006的多个指部1040。在一实施方式中，传送机器人1025经构造以绕垂直轴旋转及/或朝垂直方向(Z方向)线性驱动，而端效器1030则经构造以独立并相对传送机器人1025朝水平方向(X及/或Y方向)线性移动。例如，传送机器人1025可抬高及降低端效器1030(Z方向)至移送室1015内的不同高度，以将端效器1030与处理腔室700、800、900、1500和负载锁定室1005、1007的开口对准。当传送机器人1025位于适当的高度时，端效器1030水平(X或Y方向)伸长以进出任一处理腔室700、800、900、1500和负载锁定室1005、1007来传送及/或安置基板1006。此外，传送机器人1025可被旋转以将端效器1030与其他处理腔室700、800、900、1500和负载锁定室1005、1007对准。
在一实例中，并入多腔室基板处理系统1000的处理腔室700、800、900、1500可依需求为图7所示的等离子体加强化学气相沉积(PECVD)腔室700、图8所示的原子层沉积(ALD)腔室800、或图9所示的物理气相沉积(PVD)腔室900、或其他合适的腔室，例如HDP-CVD、热退火、表面处理、电子束(e-beam)处理、等离子体处理、蚀刻腔室、离子注入(ionimplantation)腔室、表面清洁腔室、量测室、旋涂腔室、高分子喷丝沉积腔室或任何合适的腔室。在所述多腔室基板处理系统1000的一实例中，系统1000依需求包括化学气相沉积(例如PECVD)腔室700、原子层沉积(ALD)腔室800、物理气相沉积(PVD)腔室900和其他合适的腔室1500。利用此配置，由ALD工艺形成的介电层112、118、120、121、124、128、由PECVD工艺形成的阻障层110、116、122、126、130或由CVD工艺或旋涂工艺形成的缓冲层114也可在不破坏真空的情况下整合到单一腔室进行，以维持基板洁净度而无不期望的环境污染物与残留物。
负载锁定室1005的内部的一部分已被移除以露出基板支撑件或基座1050，以适于在处理期间接收及支撑大面积基板1006。基座1050包括多个升举销1055，升举销1055可相对于基座1050的上表面移动，以助于传送大面积基板1006。在大面积基板1006的传送处理的实例中，升举销1055延伸远离或高于基座1050的上表面。端效器1030在X方向延伸进入升举销上方的处理腔室700、800、900、1500或负载锁定室1005、1007。传送机器人1025在Z方向降低端效器1030，直到大面积基板1006由升举销1055支撑为止。升举销1055被分隔开以允许端效器1030的指部1040在不受干扰的情况下穿越升举销1055。端效器1030可被进一步降低，以确保大面积基板1006与指部1040间的空隙，并且端效器1030在X方向缩回进入移送室1015内。升举销1055可缩回到与基座1050的上表面大致齐平的位置，以使得大面积基板1006接触基座1050，从而基座1050可支撑大面积基板1006。移送室1015与负载锁定室1005、1007(或处理腔室700、800、900、1500)间的缝阀或门1060可被密封，并且处理可在负载锁定室1005、1007(或处理腔室700、800、900、1500)中开始。为了在处理后移除大面积基板1006，传送处理可被反向进行，其中升举销1055抬起大面积基板1006，并且端效器1030可取回大面积基板1006。在一实例中，基板1006可经由第一负载锁定室1005传送到多腔室基板处理系统1000中。当基板1006被定向并与期望位置对准后，基板1006接着经由移送室1015传送到处理腔室700、800、900、1500中的任意一个，以依需求进行任何合适的工艺以在基板1006上形成装置结构。在处理腔室700、800、900、1500中完成工艺后，接着依需求移出基板1006并从第二负载锁定室1007传送出多腔室基板处理系统1000。
基板处理系统1000中的环境与周围压力(即系统1000外的压力)隔绝，并通过一个或多个真空泵(未绘示)维持为负压。处理期间，处理腔室700、800、900、1500被泵回至预定压力，所述预定压力经构造以助于薄膜沉积和其他工艺。同样地，传送大面积基板时，移送室1015保持在减小的压力，以有助于处理腔室700、800、900、1500与移送室1015间的最小压力梯度。在一实施方式中，移送室1015内的压力维持为低于周围压力的压力。例如，移送室1015内的压力可为约7托耳至约10托耳，而处理腔室700、800、900、1500内的压力可更低。在一实施方式中，移送室1015内维持的压力大致等于处理腔室700、800、900、1500及/或负载锁定室1005、1007内的压力，以促成系统1000中呈大致均等的压力。
在移送室1015和处理腔室700、800、900、1500中传送大面积基板1006期间，大面积基板1006的适当对准至关重要，以避免大面积基板1006的碰撞及/或损坏。此外，系统1000内部必须保持干净且无碎屑，例如基板破片、破损的装备和其他微粒污染。虽然一些传统系统包括视窗，以供观察不同腔室700、800、900、1500的内部，但视窗仍无法观察全貌及/或精确检视大面积基板和不同腔室700、800、900、1500的内部。又，传统系统未被构造以在大面积基板在系统中时观视大面积基板1006及提供处理结果的量测。
传送机器人1025可依需求包括设置在传送机器人1025上的一个或多个光学影像传感器1065、1070。一个或多个光学影像传感器1065、1070可为光扫描器、成像器或相机，例如电荷耦合装置(CCD)、互补金属氧化物半导体(CMOS)装置、摄影机和类似装置。在一实施方式中，一个或多个光学影像传感器1065、1070装设于传送机器人1025的某个位置以观察大面积基板1006、指部1040和沿传感器1065、1070视线的任何物件。在此实施方式中，当传送机器人1025固定在系统1000中或在系统1000中移动时，影像传感器1065、1070可被定向以大致在X与Y方向和Z方向上观察物件。影像传感器1065、1070可包括广角光学器件，例如鱼眼镜头，以获得更大视角。
综上所述，OLED结构以TFE结构封装。TFE结构包括由ALD形成的介电层和至少两层阻障层。通过将由ALD形成的附加介电层包括在TFE结构内，可改善TFE结构的阻障性能。
虽然上述内容针对本公开内容的实施方式，但在不脱离本公开内容基本范围的情况下，可设计本公开内容的其他和进一步的实施方式，并且本公开内容的范围由随附的权利要求书所确定。

Claims (20)

1.一种薄膜封装结构，包含：
至少一介电层，所述至少一介电层由原子层沉积工艺形成；及
至少二阻障层。
2.根据权利要求1所述的薄膜封装结构，其中所述至少一介电层夹设在所述至少二阻障层之间，其中所述等阻障层具有类似的膜性质。
3.根据权利要求2所述的薄膜封装结构，其中所述至少一介电层是氧化铝层，所述至少二阻障层是氮化硅层。
4.根据权利要求1所述的薄膜封装结构，进一步包含缓冲层，所述缓冲层置于所述至少二阻障层之间。
5.根据权利要求4所述的薄膜封装结构，其中所述缓冲层是六甲基二硅氧烷层。
6.根据权利要求4所述的薄膜封装结构，其中所述至少二阻障层包括第一阻障层和第二阻障层，所述介电层置于所述第一阻障层上，所述缓冲层置于所述介电层上，所述第二阻障层置于所述缓冲层上。
7.根据权利要求6所述的薄膜封装结构，其中所述第一阻障层置于所述介电层上，所述缓冲层置于所述第一阻障层上，所述第二阻障层置于所述缓冲层上。
8.根据权利要求6所述的薄膜封装结构，其中所述缓冲层置于所述第一阻障层上，所述第二阻障层置于所述缓冲层上，且所述介电层置于所述第二阻障层上。
9.根据权利要求1所述的薄膜封装结构，其中所述至少一介电层包括第一无机层和第二无机层，所述至少二阻障层包括第一阻障层和第二阻障层。
10.根据权利要求9所述的薄膜封装结构，进一步包含缓冲层，其中所述第一无机层置于所述第一阻障层上，所述缓冲层置于所述第一无机层上，所述第二无机层置于所述缓冲层上，所述第二阻障层置于所述第二无机层上。
11.根据权利要求1所述的薄膜封装结构，其中所述至少一介电层包括第一无机层和第二无机层，所述至少二阻障层包括第一阻障层、第二阻障层和第三阻障层，其中所述第一无机层置于所述第一阻障层上，所述第二阻障层置于所述第一无机层上，所述第二无机层置于所述第二阻障层上，所述第三阻障层置于所述第二无机层上。
12.一种OLED装置，包含：
OLED结构；及
薄膜封装结构，所述薄膜封装结构形成在所述OLED结构上面，其中所述薄膜封装结构包含：
至少一介电层，所述至少一介电层由原子层沉积工艺形成；及
至少二阻障层，具有类似的膜性质。
13.根据权利要求12所述的OLED装置，其中所述薄膜封装结构进一步包含缓冲层，所述缓冲层置于所述至少二阻障层之间。
14.根据权利要求13所述的OLED装置，其中所述至少二阻障层包括第一阻障层和第二阻障层，所述至少一介电层包括第一无机层，其中所述第一无机层置于所述第一阻障层上，所述缓冲层置于所述第一无机层上，且所述第二阻障层置于所述缓冲层上。
15.根据权利要求14所述的OLED装置，其中所述至少一介电层进一步包含第二无机层，其中所述第二无机层置于所述缓冲层与所述第二阻障层之间。
16.根据权利要求12所述的OLED装置，其中所述至少一介电层包括第一无机层和第二无机层，所述至少二阻障层包括第一阻障层、第二阻障层和第三阻障层，其中所述第一无机层置于所述第一阻障层上，所述第二阻障层置于所述第一无机层上，所述第二无机层置于所述第二阻障层上，所述第三阻障层置于所述第二无机层上。
17.一种方法，包含：
在OLED结构上面形成薄膜封装结构，其中形成所述薄膜封装结构包含：
利用化学气相沉积工艺形成第一阻障层；
利用原子层沉积工艺在所述第一阻障层上面形成第一介电层；及
利用一化学气相沉积工艺在所述第一介电层上面形成第二阻障层，所述第二阻障层与所述第一阻障层类似。
18.根据权利要求17所述的方法，其中在所述原子层沉积工艺期间，基板支撑件的温度为约90℃。
19.一种集群系统，用于制造用于OLED装置的一薄膜封装结构，所述集群系统包含：
集群处理系统，包含：
移送室；
负载锁定室，所述负载锁定室耦接至所述移送室，其中所述负载锁定室经构造以将四边形形式的基板从所述集群处理系统外面的周围环境传送到所述移送室里面的真空环境；及
多个处理腔室，所述多个处理腔室耦接至所述移送室且经构造以对所述基板进行处理，其中所述多个处理腔室包括至少一个化学气相沉积腔室及/或至少一个物理气相沉积腔室和至少一个原子层沉积腔室。
20.根据权利要求19所述的集群系统，其中所述集群处理系统中的所述原子层沉积腔室经构造以在薄膜封装结构中形成金属介电层，所述薄膜封装结构形成在OLED装置上。
CN201680022756.3A 2015-05-14 2016-05-09 用于oled应用的封装膜堆叠 Pending CN107534095A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562161760P 2015-05-14 2015-05-14
US62/161,760 2015-05-14
US201562172784P 2015-06-08 2015-06-08
US62/172,784 2015-06-08
PCT/US2016/031459 WO2016183003A1 (en) 2015-05-14 2016-05-09 Encapsulating film stacks for oled applications

Publications (1)

Publication Number Publication Date
CN107534095A true CN107534095A (zh) 2018-01-02

Family

ID=57249509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680022756.3A Pending CN107534095A (zh) 2015-05-14 2016-05-09 用于oled应用的封装膜堆叠

Country Status (5)

Country Link
US (3) US9847511B2 (zh)
KR (1) KR20180006967A (zh)
CN (1) CN107534095A (zh)
TW (1) TW201701514A (zh)
WO (1) WO2016183003A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257978A (zh) * 2018-01-12 2018-07-06 京东方科技集团股份有限公司 有源材质层及其制造方法、显示面板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180006967A (ko) * 2015-05-14 2018-01-19 어플라이드 머티어리얼스, 인코포레이티드 Oled 애플리케이션들을 위한 필름 스택들의 캡슐화
JP2017152256A (ja) * 2016-02-25 2017-08-31 株式会社ジャパンディスプレイ 表示装置
CN105789257A (zh) * 2016-03-23 2016-07-20 京东方科技集团股份有限公司 薄膜封装结构及显示装置
KR101793897B1 (ko) * 2016-05-17 2017-11-06 주식회사 테스 발광소자의 보호막 증착방법
CN106784372A (zh) * 2016-12-26 2017-05-31 武汉华星光电技术有限公司 一种oled薄膜封装结构及方法
KR102498626B1 (ko) 2017-01-09 2023-02-09 어플라이드 머티어리얼스, 인코포레이티드 원하는 프로파일 제어를 갖는 oled 애플리케이션들을 위한 봉지 막 스택들
US20190363145A1 (en) * 2017-01-26 2019-11-28 Sharp Kabushiki Kaisha Oled panel, method for producing oled panel, and apparatus for producing oled panel
CN108470755B (zh) * 2017-03-21 2020-07-24 京东方科技集团股份有限公司 一种薄膜封装结构、薄膜封装方法及显示装置
CN107546336A (zh) * 2017-08-16 2018-01-05 武汉华星光电半导体显示技术有限公司 一种oled薄膜封装用掩膜板
WO2019049735A1 (ja) * 2017-09-11 2019-03-14 東京エレクトロン株式会社 絶縁膜の成膜方法、基板処理装置及び基板処理システム
KR20220147650A (ko) 2020-02-28 2022-11-03 어플라이드 머티어리얼스, 인코포레이티드 박막 캡슐화를 개선하기 위한 프로세스들
CN115377015A (zh) * 2022-08-29 2022-11-22 北京超材信息科技有限公司 电子器件的封装结构及制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102362369A (zh) * 2009-03-24 2012-02-22 欧司朗光电半导体有限公司 用于光电子器件的薄层封装，其制造方法以及光电子器件
EP2581958A2 (en) * 2011-10-14 2013-04-17 Samsung Display Co., Ltd. Organic light emitting diode display and method for manufacturing the same
CN103794734A (zh) * 2012-10-26 2014-05-14 三星显示有限公司 显示装置和制造它的方法
WO2014159267A1 (en) * 2013-03-14 2014-10-02 Applied Materials, Inc. Thin film encapsulation - thin ultra high barrier layer for oled application
CN104271798A (zh) * 2012-04-30 2015-01-07 欧司朗有限公司 用于对衬底进行表面处理的装置和方法和用于制造光电子构件的方法
CN104377317A (zh) * 2013-08-16 2015-02-25 三星显示有限公司 薄膜封装层制造设备及使用其制造显示设备的方法
CN104584256A (zh) * 2012-09-04 2015-04-29 应用材料公司 用于有机发光二极管的混合封装的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8572859B2 (en) * 2010-10-13 2013-11-05 Callaway Golf Company Golf club measurement device
KR101209656B1 (ko) * 2010-10-26 2012-12-07 주식회사 에스에프에이 Ｏｌｅｄ 박막 봉지 시스템
KR101351109B1 (ko) * 2011-02-17 2014-01-15 성균관대학교산학협력단 소자용 봉지구조체 및 이의 제조방법
CN107464894B (zh) * 2013-03-04 2019-03-15 应用材料公司 Oled器件和用于在显示器件上形成封装结构的方法
US9818976B2 (en) 2014-05-13 2017-11-14 Apple Inc. Encapsulation layers with improved reliability
KR20180006967A (ko) * 2015-05-14 2018-01-19 어플라이드 머티어리얼스, 인코포레이티드 Oled 애플리케이션들을 위한 필름 스택들의 캡슐화

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102362369A (zh) * 2009-03-24 2012-02-22 欧司朗光电半导体有限公司 用于光电子器件的薄层封装，其制造方法以及光电子器件
EP2581958A2 (en) * 2011-10-14 2013-04-17 Samsung Display Co., Ltd. Organic light emitting diode display and method for manufacturing the same
CN104271798A (zh) * 2012-04-30 2015-01-07 欧司朗有限公司 用于对衬底进行表面处理的装置和方法和用于制造光电子构件的方法
CN104584256A (zh) * 2012-09-04 2015-04-29 应用材料公司 用于有机发光二极管的混合封装的方法
CN103794734A (zh) * 2012-10-26 2014-05-14 三星显示有限公司 显示装置和制造它的方法
WO2014159267A1 (en) * 2013-03-14 2014-10-02 Applied Materials, Inc. Thin film encapsulation - thin ultra high barrier layer for oled application
CN104377317A (zh) * 2013-08-16 2015-02-25 三星显示有限公司 薄膜封装层制造设备及使用其制造显示设备的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257978A (zh) * 2018-01-12 2018-07-06 京东方科技集团股份有限公司 有源材质层及其制造方法、显示面板
CN108257978B (zh) * 2018-01-12 2022-04-15 京东方科技集团股份有限公司 有源材质层及其制造方法、显示面板

Also Published As

Publication number Publication date
US20180114946A1 (en) 2018-04-26
US9847511B2 (en) 2017-12-19
US20160336542A1 (en) 2016-11-17
TW201701514A (zh) 2017-01-01
US10158098B2 (en) 2018-12-18
WO2016183003A1 (en) 2016-11-17
US20180114945A1 (en) 2018-04-26
KR20180006967A (ko) 2018-01-19

Similar Documents

Publication Publication Date Title
CN107534095A (zh) 用于oled应用的封装膜堆叠
JP5072184B2 (ja) 成膜方法
JP6309260B2 (ja) 薄膜封止の製造装置及び薄膜封止の製造方法
KR101701257B1 (ko) 박막 캡슐화 ― ｏｌｅｄ 어플리케이션을 위한 얇은 초고 배리어 층
CN100354452C (zh) 发光器件制作系统和制作方法
KR101004060B1 (ko) 제조 시스템, 발광 장치, 및 유기 화합물 함유 층의 제조방법
CN1621555A (zh) 掩模、容器和制造装置
CN1550568A (zh) 制造装置和发光装置
US20110042702A1 (en) Organic Light Emitting Device and Method for Manufacturing the Same
US20170117503A1 (en) Buffer layer for organic light emitting devices and method of making the same
US8263174B2 (en) Light emitting device and method for manufacturing light emitting device
US20200385851A1 (en) Processing system for forming layers
JP4252317B2 (ja) 蒸着装置および蒸着方法
CN109314071A (zh) 十二边形传送腔室和具有十二边形传送腔室的处理系统
JP2004263299A (ja) 製造装置
JP5095990B2 (ja) 基板処理装置およびクリーニング方法
JP2003313655A (ja) 製造装置
WO2018129436A1 (en) Encapsulating film stacks for oled applications with desired profile control
KR20190098961A (ko) 유기 발광 다이오드의 캡슐화를 위한 방법 및 장치
KR100783729B1 (ko) 올레드용 판넬 증착장치
KR100965408B1 (ko) Ｏｌｅｄ용 증착장치
KR20060115045A (ko) 올레드용 판넬 그 제조방법
KR101334704B1 (ko) 유기물 증착장치 및 유기물 증착방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180102