CN108233937A - 积分量化器电路、其操作方法和使用它的系统 - Google Patents

积分量化器电路、其操作方法和使用它的系统 Download PDF

Info

Publication number
CN108233937A
CN108233937A CN201711406686.4A CN201711406686A CN108233937A CN 108233937 A CN108233937 A CN 108233937A CN 201711406686 A CN201711406686 A CN 201711406686A CN 108233937 A CN108233937 A CN 108233937A
Authority
CN
China
Prior art keywords
signal
dac
quantizer
switch
integration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711406686.4A
Other languages
English (en)
Other versions
CN108233937B (zh
Inventor
理查德·加吉尔
切萨雷·布法
弗朗西斯科·哈维尔·佩雷斯圣胡尔霍
恩里克·普雷法西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108233937A publication Critical patent/CN108233937A/zh
Application granted granted Critical
Publication of CN108233937B publication Critical patent/CN108233937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
    • H03M3/406—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used by the use of a pair of integrators forming a closed loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/52—Input signal integrated with linear return to datum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

公开了一种积分量化器电路、其操作方法及使用它的系统。利用delta‑sigma调制器(DSM)实现低功率高分辨率模数转换器(ADC)电路。DSM包括单比特自振荡数模转换器(SB‑DAC)以及可以代替常规DSM中找到的N比特量化器的双斜率积分量化器。由于反馈路径中的SB‑DAC直接闭合DSM环路，因此本公开的积分量化器在量化之后振荡。积分量化器电路包括在输入端处的开关和针对每个采样循环的两个阶段。在第一阶段期间，开关将输入模拟信号发送到积分器。在第二阶段期间，开关将来自自振荡SB‑DAC的输出的反馈信号发送到积分器。SB‑DAC的输入可以从时钟比较器输出。

Description

积分量化器电路、其操作方法和使用它的系统
技术领域
本公开涉及模数转换器电路。
背景技术
Delta-sigma调制器(DSM)是低功率高分辨率模数转换器(ADC) 结构中的一种，DSM适用于高分辨率的低宽带到中带宽应用，例如AM 或FM无线电频率。DSM(其也可以写作ΔΣ调制器)使用过采样和噪声 整形两者来增强其信号量化噪声比(SQNR)。DSM通过由几个积分器组 成的低通连续时间(CT)或离散时间(DT)环路滤波器来实现噪声整形。 然后可以将这些积分器的输出馈送到诸如闪烁型ADC的多比特量化器。 闪烁型ADC的输出是DSM输出和从调制器的输入中减去的反馈两者。 该减法形成负反馈以稳定环路。然而，随着环路滤波器以及因此噪声整形 的阶数增加，量化噪声的功率也将增加并且可以使环路饱和。为了增强稳 定性和整体性能，闪烁型ADC中可能需要较大数量的后端量化电平。这 可能意味着功耗和整体性能之间的折衷，因为增加闪烁型ADC中量化电 平的数量不仅会增加闪烁型ADC本身的功耗，而且还会对环路滤波器元 件即积分器的输出施加较大的电容负载。
存在代替delta-sigma环路中的闪烁型ADC以避免这种折衷的几种 技术。第一种技术可以包括使用时间和频率作为介质的基于压控振荡器 (VCO)的量化器。这种基于VCO的结构可能能够实现高速和大量的量 化电平，以及将噪声整形的阶数增加一个阶数。然而，基于VCO的结构 可能具有一些缺点，包括来自信噪比加失真比(SNDR)的性能下降，增益变化和稳定性问题。
第二种技术是用类似于经典双斜率积分量化器的改变的积分量化器 来代替DSM中的闪烁型ADC。但改变的积分量化器在每个转换循环结 束时将电荷残留存储在积分器中以用于下一转换，从而提供一阶噪声整 形。另外，来自改变的积分量化器输出的脉冲宽度调制(PWM)信息可 以用于扩展DSM的阶数。该第二种技术可以具有几种不同的方法。
用这种类型的改变的积分量化器代替闪烁型ADC的第二种技术的第 一种方法在二阶开关电容器(SC)DSM环路中使用DT SC双斜率积分 量化器。DT SC方法在反馈环路中可能需要多比特数模转换器(MB-DAC) 并且可能需要复杂的数字逻辑控制以获得所需的分辨率。
第二种方法可以在CT中实现改变的双斜率积分量化器。以这种方 式，DSM反馈环路可以使用单比特DAC(SB-DAC)来代替MB-DAC。 对于该第二种方法，反馈环路中的SB-DAC的输入是由双斜率积分量化 器生成的PWM信号。然而，由于电容器中的电压值必须在非固定时间期 间被存储以用于下一采样周期，因此该方法可能会受到积分量化器电容器 中的电流泄漏的影响。这种效应可能引入积分量化器的量化误差和过载两 者。此外，该第二种方法的数字控制相当复杂。用双斜率积分量化器代替 闪烁型ADC的第一种方法和第二种方法可能需要复杂的数字控制方案来 确保积分量化器中的线性传递函数。
发明内容
总体上，本公开涉及利用delta-sigma调制器(DSM)实现的低功率 高分辨率模数转换器(ADC)电路。DSM包括单比特自振荡反馈DAC 和CT双斜率积分量化器，CT双斜率积分量化器将每个样本之后的量化 误差保持为用于积分下一样本的起始点，而不是如在经典的双斜率积分量 化器中那样从基线开始。只要本公开的积分量化器可以由于反馈路径中的 自振荡单比特DAC而在进行量化之后进入振荡模式，则根据本公开的技 术的积分量化器也不同于经典的积分量化器。本公开的积分量化器电路可 以通过使用输入端处的开关和针对每个采样循环的至少两个阶段来实现 该目的。在第一阶段期间，开关将输入模拟信号发送到积分量化器。在第 二阶段期间，开关将来自自振荡SB-DAC的输出的反馈信号发送到积分 器。自振荡SB-DAC的输入可以从时钟比较器被输出。
一种方法，包括：在积分量化器电路的第一输入端处接收模拟信号； 在积分量化器电路的第二输入端处接收时钟信号，其中时钟信号限定时钟 周期；确定采样周期，其中，采样周期是时钟周期乘以N+M之和，其 中，N和M是整数。响应于接收到阶段一开关控制信号，通过积分量化 器电路针对M个时钟周期对模拟信号进行积分；以及响应于接收到阶段二开关控制信号，通过积分量化器电路针对N个时钟周期对反馈信号进 行积分，其中，反馈信号包括自振荡数模转换器(DAC)的输出。
一种积分量化器电路，包括：积分器；时钟比较器电路，其中，时钟 比较器电路接收时钟输入和积分器输出信号；数模转换器(DAC)，其中， DAC从时钟比较器电路接收比特流信号；以及开关，其中：响应于阶段 一开关控制信号，开关向积分器输出模拟输入信号；以及响应于阶段二开 关控制信号，开关向积分器输出来自DAC的反馈信号。
一种系统，包括：处理器，其中，处理器输出定时信号；传感器，其 中，传感器输出模拟信号；以及积分量化器电路，其中，积分量化器电路 在第一输入元件处接收来自传感器的模拟信号以及在第二输入元件处接 收定时信号，积分量化器电路包括：积分器，其中，积分器输出积分器输 出信号；时钟比较器电路，其中，时钟比较器电路接收定时信号和积分器 输出信号；数模转换器(DAC)，其中，DAC从时钟比较器电路接收比特 流信号；以及开关，其中：开关在第一开关输入端口处接收模拟信号，并 且开关在第二开关输入端口处接收来自DAC的反馈信号，开关在第三开 关输入端口处接收阶段一开关控制信号和阶段二开关控制信号，响应于阶 段一开关控制信号，开关将模拟信号输出至积分器；以及响应于阶段二开 关控制信号，开关将来自DAC的反馈信号输出至积分器。
在附图和下面的描述中阐述了本公开的一个或更多个示例的细节。从 说明书和附图以及权利要求书中，本公开的其它特征、目的和优点将是显 而易见的。
附图说明
图1是示出根据本公开的一个或更多个技术的具有振荡的示例双斜 率积分量化器电路的示意性框图；
图2A是示出根据本公开的一个或更多个技术并且扩展到更高阶噪声 整形的积分量化器的附加细节的框图；
图2B是示出根据本公开的一个或更多个技术的包括环路滤波器和积 分量化器电路的示例电路的示意性框图；
图2C是示出用于使电容式MEMS传感器的输出数字化的本公开的 技术的示例应用的概念性框图；
图2D是表示为内插型调制器的积分量化器的示意性框图；
图2E描绘了图2D的示例电路的频率响应的模拟；
图3A是根据本公开的一个或更多个技术的添加了解码器单元的积分 量化器的示意性框图；
图3B是示出根据本公开的一个或更多个技术的积分量化器电路的操 作的计时表；
图3C是示出阶段II长于阶段I的积分量化器电路的操作的计时表；
图4是示出根据本公开的一个或更多个技术的阶段I短于阶段II的 积分量化器电路的示例操作的时序图；
图5是示出根据本公开的一个或更多个技术的二阶积分量化器电路 的一个可能的示例实现的示意图；
图6是描绘根据本公开的一个或更多个技术的积分量化器的操作的 流程图。
具体实施方式
本公开涉及用delta-sigma调制器(DSM)实现的低功率高分辨率模 数转换器(ADC)电路。DSM包括单比特自振荡反馈DAC和CT双斜 率积分量化器，CT双斜率积分量化器将每个样本之后的量化误差保持为 用于积分下一样本的起始点，而不是如在经典的双斜率积分量化器中那样 从基线开始。根据本公开的技术的积分量化器还通过由于反馈路径中的自 振荡单比特DAC而在进行量化之后进入振荡模式而不同于经典的积分量 化器。本公开的积分量化器电路可以通过使用输入端处的开关和针对每个 采样循环的至少两个阶段来实现该目的。在第一阶段期间，开关将输入模 拟信号发送到积分量化器。在第二阶段期间，开关将来自自振荡SB-DAC 的输出的反馈信号发送到积分器。自振荡SB-DAC的输入可以从时钟比 较器被输出。
通过采用修改的双斜率积分量化器电路，本公开的技术可以实现在 DSM中实现的多比特量化器(例如闪烁型ADC)的性能，但是具有单比 特解决方案的简化的积分复杂性。简化的电路以及低复杂性控制电路的需 要可能需要较少的集成电路面积，降低成本并消耗较少的功率。
使用修改成在量化后自振荡的特定类型的双斜率积分量化器的DSM 加上调整阶段1和阶段2操作的可能性的组合可以实现若干优点。在本公 开中，阶段1和阶段I是等同的，阶段2和阶段II也是等同的。一些优 点可以包括用双斜率电路的积分上限(cap)避免泄漏问题，并且SB-DAC 可以提供与MB-DAC相同的性能，但具有较低的复杂性。
由于这种布置执行一阶噪声整形，因此可以去除DSM环路的一个元 件(例如运算放大器)，并保持相同的噪声整形阶数。固定的采样时间可 能意味着积分器中没有来自积分电容器的泄漏问题。根据本公开的技术实 现的双斜率积分量化器可以连接至具有SB-DAC的CT DSM环路，而不 需要任何数字电路来获得PWM反馈信号。积分量化器的其它优点包括降 低时钟频率的可能性，时钟比较器比其它解决方案节省功率，并且可能不 需要最低有效位(LSB)补偿。下面将更详细地描述这些和其它优点。
图1是示出根据本公开的一个或更多个技术的具有振荡的示例双斜 率积分量化器电路的示意性框图。图1还描绘了可以在积分量化器电路外 部的一些时钟和控制电路。
积分量化器10可以包括开关(20)、积分器(22)、比较器电路(24) 和DAC 26。积分量化器10可以从定时和控制单元30接收一个或更多个 信号，以及模拟输入x(t)。已经示出双斜率ADC在被转换成积分量化 器时实现噪声整形，其将幅度信息转变为时间编码脉冲。这种布置已经被 表示为积分量化器。图1示出了这种架构的简化框图，其中比特流Yd[m]是用一阶整形量化噪声对x(t)进行编码的一比特序列。
定时和控制单元30可以被包括作为处理器的一部分，或者作为系统 中的独立电路。处理器的示例可以包括以下中的任何一个或更多个：微处 理器、控制器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场 可编程门阵列(FPGA)，片上系统(SoC)或等效的离散或集成逻辑电路。 处理器可以是集成电路，即集成处理电路，并且集成处理电路可以被实现 为固定硬件处理电路、可编程处理电路和/或固定处理电路和可编程处理 电路两者的组合。在一些示例中，来自定时和控制单元30的时钟输出也 可以被称为定时信号。
开关20可以被认为包括输出端口和三个输入端口。在图1的示例中， 开关控制信号34连接至开关20的开关控制输入端口。开关20接收开关 控制信号34以在模拟输入x(t)和从DAC 26输出的反馈信号VDAC(t) 之间进行选择。在一些示例中，VDAC(t)可以被称为DAC输出信号。在 图1的示例中，开关控制信号34可以包括阶段1信号或阶段2信号。开 关20包括两个信号输入端口。开关20在一个信号输入端口处接收模拟输 入信号x(t)，并且在第二信号输入端口处接收来自DAC 26的反馈信号。 响应于阶段一开关控制信号34，开关20将模拟输入信号x(t)输出至积 分器22。响应于阶段二开关控制信号34，开关20将来自DAC 26的反馈 信号输出至积分器。在一些示例中，与比特流Yd[m]相比，从DAC 26输 出的反馈信号的极性被反转。当极性被反转时，从DAC 26输出的反馈信 号VDAC(t)提供闭环负反馈。在一些示例中，DAC 26可以包括将极性 反转为负极性的电路。在其它示例中，开关20可以反转极性，或者在反 馈环路中可以存在附加的反转电路元件，例如图2A、图2B和图2D中所 示。
积分器22可以使用运算放大器和电容器电路例如图4所示的变换器 (inverter)来实现。积分器22具有K1的增益，并将信号v(t)输出至 比较器24。取决于开关20的位置，图1的示例将信号v(t)描绘为集成 模拟信号x(t)或积分反馈信号。
如图1的示例所示的比较器24可以是单比特时钟再生比较器电路。 再生比较器电路的其它示例包括施密特(Schmidt)触发比较器。下面将 在图2A至图2D中更详细地描述时钟比较器电路。比较器24接收具有周 期Tclk的时钟信号36和来自积分器22的输出信号v(t)作为输入。比 较器24将比特流信号yd(m)A输出至积分量化器10的输出端和DAC 26 的输入端。在操作中，时钟比较器可以比其它解决方案节省电力，并且在 闪烁型量化器中仅需要一个比较器而不是许多比较器。
在一些示例中，从定时和控制单元30输出的时钟信号36可以具有与 输入到定时和控制单元30的时钟信号32相同的幅度和频率。在其它示例 中，时钟信号36的周期Tclk可以与时钟信号32不同。在一些示例中， 时钟信号32可以是主系统时钟。
DAC 26从比较器24接收比特流信号Yd[m]。在图1的示例中，DAC 26是具有参考信号Vref的单比特DAC(SB DAC)。DAC 26向开关20 输出模拟信号，其极性可以从比特流Yd[m]反转。如上所述，这可以提供 负反馈闭环以稳定积分量化器10。
在操作中，图1中描绘的电路与经典的积分量化器不同，因为其在进 行量化之后进入振荡模式。图1的电路为积分量化器10限定了采样周期 Ts＝1/fs。积分量化器10电路接收具有周期Tclk的时钟信号36和具有周 期Ts＝Tclk×(M+N)的开关控制信号34，其中M和N为整数。因此， 每个采样周期Ts具有持续时间M*Tclk+N*Tclk。在图1的示例中，针 对时钟信号36的N个循环(阶段I)，开关控制信号34控制开关20连接 至模拟输入信号x(t)。针对M个时钟循环，开关20连接至来自DAC 26 的反馈信号VDAC(t)(阶段II)。
索引m表示具有周期Tclk的样本，并且索引n表示具有周期Ts的 样本。例如，比较器24的输出为Yd[m]。此外，由量化器获取的离散信 号可以表示为序列xs[n]，其由对在阶段I中被积分后的x(t)进行采样 产生(在图1中未示出)。xs[n]的值可以被认为是在阶段I期间对x(t) 进行积分后在阶段I结束时x(t)的平均值。
在图1的示例中，开关控制信号34来自定时和控制单元30。在其它 示例(例如图2A和图2B)中，积分量化器包含用于接收时钟信号36作 为输入并分频以产生具有循环周期Ts的开关控制信号34的电路和部件。 在M＝N的示例中，开关控制信号34在阶段I和阶段II之间变化nTx＝ nTs-Ts/2次。在其它实例中，M和N可以是不同的值，因此阶段I和阶 段II可以具有不同的长度。N可以仅通过改变时钟阶段定时而与M不同。 如下面将更详细描述的，增加阶段II会增加分辨率。在一个示例应用中， 例如读取不同类型的传感器的多路复用器，其中每个传感器可以具有不同 的特性，对各种传感器的输出进行数字化的ADC可能希望调整阶段之间 的定时以优化每个传感器以及优化功耗。然而，动态改变用于单个传感器 的M和N的值可能导致不期望的失真或转换错误。
为了更详细地描述操作，在阶段I期间，积分器22接收产生积分模 拟信号v(t)的输入带限模拟信号x(t)。换句话说，v(t)是积分器22 的积分输出信号。对于积分量化器10，与经典的双斜率转换器不同，被 存储在积分器中的初始值将不为零或基线值，而是等于q1[n-1]，其是先 前转换循环之后的剩余电压。换句话说，积分器22将每次采样之后的量 化误差保持为下一采样周期的起始点。这将针对在图3A中描绘的时序图 更详细地描述。
在阶段II期间，开关20将比较器24的采样输出(图1中的Yd[m]) 通过具有参考±Vref的单比特DAC 26反馈到积分器。在阶段I和阶段II 之间的过渡中，令ds[n]为v(t)的符号。积分器22的输出v(t)将根据 ds[n]＝±1而减小或增大，直到v(t)在时间ΔT[n]中过零。在阶段II 期间过零之后，yd[m]将切换每个时钟循环Tclk，直到阶段II结束。这将 在以下图3A中更详细地描述。
根据本公开的技术的积分量化器10可以实现若干优点。一个优点是 与其它示例相比具有简化的数字控制逻辑的双斜率积分量化器。不再需要 用于驱动反馈DAC 26的复杂数字逻辑，这是因为积分量化器10本身进 入振荡模式，从而仍然保持噪声整形行为。
在一些示例中，可以仅使用可逆(up-down)计数器来计算积分量化 器10的最终数字输出值Yd[m]，从而与标准解决方案相比，更简化系统。 换句话说，在每个采样周期(Ts)之后，诸如可逆计数器的解码器对比较 器在阶段II期间改变极性的次数求和。以这种方式，解码器可以存储与 ADC的输入电压成比例的数字。另外参见图3A中的解码器310。包括积 分量化器(例如积分量化器10)的积分双斜率ADC的分辨率因而与阶段 II激活的时间长度(N*Tclk)成比例。
集成量化器10的其它优点可以包括与标准双斜率积分量化器相关联 的电流泄漏问题也被缓解，因为积分电容器不需要存储量化误差。此外， 通过单比特DAC 26在量化器中产生的信号也可以用作DSM的反馈信 号。这种简化的SB DAC可以具有使用单比特电路来表示多比特信息的 更复杂PWM DAC的等效性能。
本公开的技术还可以提供另外的优点，即可以放宽时钟频率要求。在 一些示例中，可以将时钟频率增加到不期望的值以实现所需的分辨率。这 种增加的频率可以被描述为过采样率(OSR)。OSR是采样频率(fs)与 两倍信号带宽(2fBW)的比率。本公开的技术可以减小OSR。
使用根据本公开的技术的积分量化器电路的ADC可能需要更少的功 率并且需要更小的芯片或集成电路(IC)面积。相同的功率可以以相同或 更低的实现成本产生更好的性能。这些技术可以应用于多模ADC架构， 以在可以集成在适用于不同应用(例如麦克风、压力、气体或湿度)的单 片环境传感器中的单个ADC中保持不同的要求(分辨率与带宽)。
图2A是示出根据本公开的一个或更多个技术并且扩展到更高阶噪声 整形的积分量化器的附加细节的框图。图2A至图2C中的积分量化器100 在功能上等同于图1的积分量化器10。
图2A的电路包括积分量化器100、定时和控制单元30，定时和控制 单元30接收输入时钟信号32并输出时钟信号36，其等同于图1所示的 相同部件。图2A还包括附加的积分器102和104以及附加的DAC 26B 和26C。在图2A的示例中，积分器102的增益为K2，而积分器104的 增益为K4。其它积分器可以各自具有Ki的增益。在一些示例中，所有积 分器增益Ki在制造和测量公差范围内大致相等。
图2A描绘了根据本发明的技术扩展到任意阶噪声整形以及根据文献 中任何已知架构的积分量化器，其包括前馈路径。为了稳定，需要以适当 的方式选择DAC的增益值和积分器的Ki。图2A所示的实现示例可以以 CT或开关电容(SC)离散时间方法来完成。在SC实现中，在链中不添 加抗混叠滤波器(AAF)，并且在积分器(例如22、102和104)中使用 的运算放大器的带宽(BW)应该是时钟频率的大约十倍(10×fclk)。SC 实现的抖动效应可能很低。在CT实现中，每个积分器的信号传递函数 (STF)可以包括AAF，而用于积分器的运算放大器的BW应该是时钟 频率的大约两倍(2×fclk)。与SC解决方案相比，CT实现的抖动效应非 常高。然而，对于产品频率处于低范围的应用，例如数字化微机电系统 (MEMS)传感器(例如湿度、压力和类似传感器)的输出，抖动可能不 太重要。结合双斜率积分量化器的高过采样率，可以最小化抖动的影响。 因此，CT解决方案对于这种应用可能是可行的。
积分量化器100执行积分量化器10的等效功能。积分量化器100包 括开关20、积分器22、DAC 26A而没有反馈信号VDAC_A(t)和比较器 电路124，其执行与针对积分量化器10描述的相同的功能。积分量化器 100包括分频器(divider)电路38，其接收输入时钟信号36并将输入时 钟信号36分成阶段I和阶段II开关控制信号34。在图2A的示例中，分 频器电路38控制M和N的值，因此控制阶段I和阶段II的长度。
与图1所示的比较器24一样，比较器124可以是单比特时钟再生比 较器。在比较器124的示例中，信号d(t)是输入信号x(t)的PWM 表示，并且Yd[m]是用一阶成形量化噪声编码x(t)的一比特序列(比特 流)。
积分量化器100的示例包括变换器110，其反转到比特流Yd[m]的极 性，并将反转的比特流输出至DAC 26A至26B。DAC 26A至26C具有 参考输入±Vref_1至±Vref_3，其功能如上所述。在一些示例中，在制造 和测量公差范围内，DAC的所有Vref值可以近似相等。在其它示例中， 每个DAC的Vref值可以不同。
图2A的示例描绘了将模拟信号x(t)输出至开关20的积分器104。 积分器104的输入是模拟信号xp(t)和从自振荡DAC 26B输出的反馈 信号VDAC_B(t)之和。添加积分器104增加了包括积分量化器100的DSM 的噪声整形阶数。
该架构可以扩展到任何阶数。图2A的示例描绘了可以在积分器102 与积分器104之间添加任何数量的附加的环路滤波器级元件。与积分器 104一样，积分器102的输入是模拟信号x1(t)与从自振荡DAC 26C输 出的反馈信号VDAC_C(t)之和。积分器102将模拟信号xp(t)输出至下 一级。模拟信号x1(t)可以是传感器的输出或类似的模拟信号。
图2B是示出包括环路滤波器电路和根据本公开的一个或更多个技术 的积分量化器电路的示例电路的示意性框图。图2B的示例将这些技术扩 展到任何类型的环路滤波器。
图2B中的积分量化器100的功能与图2A所示的积分量化器100相 同。图2B包括与上述相同的定时和控制单元30和时钟信号32和36。 环路滤波器150接收来自DAC 26的输出的反馈信号VDAC(t)，这类似于 图2A的示例中所示的积分环路滤波器级。环路滤波器150接收模拟输入 x1(t)并将模拟信号x(t)输出至开关20。开关20如以上针对图1和 图2A所述的那样操作。环路滤波器150可以是适合在ADC中使用的任 何类型的环路滤波器。在一些示例中，环路滤波器150可以接收从比较器 124的输出反转的或直接来自比较器124的输出的比特流Yd[m]。换句话 说，环路滤波器输入可以排除DAC 26。
图2C是示出用于对电容式MEMS传感器的输出进行数字化的本公 开的技术的示例应用的概念性框图。图2C所示的电容到数字转换器 (CDC)仅是用于根据本公开的一个或更多个技术的积分量化器的许多 应用中的一个示例应用。
图2C所示的电路可以适用于对电容式微机电系统(MEMS)传感器 (例如加速度计、湿度传感器、压力传感器和类似传感器)的输出进行数 字化。图2C包括具有与上述相同的功能的相同的定时和控制单元30和 时钟信号32和36。
CDC 210可以包括DSM 200、抽取器212和偏置电容器Cref 204和 Coff 206。CDC210可以接收电容式传感器Cx(202)的输出作为输入， 并且可以输出对应于电容式传感器202输入的数字化信号Xd。在MEMS 相对湿度传感器的示例中，CDC 210从电容式传感器Cx接收输入的模拟 信号，从而指示传感器位置处的相对湿度。CDC 210输出指示传感器位 置处的相对湿度的数字化信号Xd。
抽取器212可以从DSM 200接收时钟信号36、比特流输出Yd[m]并 输出数字化信号Xd。因为DSM 200使用过采样，因此比特流Yd[m]中的 许多样本可能是重复的。去除样本可能意味着Xd是更简单的低频信号， 但是保留包含在比特流Yd[m]中的所有信息。抽取器212可以去除一些样 本并允许比特流Yd[m]的一部分形成数字化信号Xd。例如，抽取器可以 去除十个样本中除了一个样本之外的所有样本，这将输出频率减小了10 倍，但可以不丢失任何信息。
DSM 200可以是用DSM实现的低功率高分辨率ADC电路。根据本 公开的一个或更多个技术，DSM 200可以包括单比特自振荡反馈DAC和 CT双斜率积分量化器100，其将每个样本之后的量化误差保持为用于积 分下一样本的起始点。积分量化器100执行与图1、图2A、图2B和图 2D中描述的积分量化器电路相同的功能。在一些示例中，双斜率积分量 化器也可以称为双斜率积分转换器。
图2C的示例使用DSM 200实现CDC 210，其包括根据本公开的一 个或更多个技术的积分量化器100并且可以产生若干优点。CDC 210可 以包括数字逻辑和控制电路的显著简化，但是保留与使用不同技术的其它 实现相同的分辨率。例如，将量化器100集成在CDC210中，代替了可 以在常规delta-sigma调制器中找到的N比特量化器。CDC 210可以仅需要一个时钟比较器，而不是如闪烁型ADC那样需要几个时钟比较器。因 此，CDC 210可以既不需要电阻梯也不需要多比特DAC，因此DSM 200 可以不需要用于诸如单比特DAC 26的反馈DAC的任何校准或数据加权 平均电路。以这种方式，与其它解决方案相比，可以在减小的IC面积上 实现CDC 210，并且其具有较低的功耗。
图2D是表示为内插型调制器的积分量化器的示意性框图。积分量化 器250等效于上述积分量化器100，但在频域中表示。
积分量化器250可以代替标准DSM的闪烁型量化器。如上所述，积 分量化器的架构保持了经典的积分量化器的性能，但简化了数字逻辑并降 低了时钟频率。上述图1的电路1表现为离散时间一阶DSM。这种行为 也将在下面针对图3A进行更详细的描述。
如上面针对图2A所讨论的，增加DSM中的噪声整形的阶数的方式 可以包括在图1的电路之前的积分器。图4示出了将新的积分器添加到链 中的这种实现。如图2A所示，与积分器104的这种连接是连续的时间反 馈。将积分器104和DAC 26B添加到积分量化器100给出了信号传递函 数(STF)中的抗混叠滤波器(AAF)的额外特征。
AAF包括延迟和模拟正弦滤波器，其零点处于频率f0＝1/(M*Tclk) 的整数倍处，其中M和Tclk与上面讨论的值相同。AAF通过等式(1) 在时域中被限定，并且可以由(2)中表示的传递函数Hp(s)和(3)中 表示的脉冲响应hp(t)来表示，其中u(t)是Heaviside(赫维赛德) 阶跃函数：
图2A中展示的一阶电路示出了积分量化器100，其由具有增益K4 的附加积分器104及其相应的单比特DAC(26B)补充。图2D描绘了等 同于图2A的该部分的电路，其中积分量化器250由前面有滤波器Hp(s) (260B)的离散时间一阶DSM表示，如通过(1)和(2)所述。反馈信 号VDAC_A(t)在图2A中物理上可用，尽管它不对应于图2D的离散时间 等同物的任何节点。输入滤波器Hp(s)(260A)已被反射到反馈分值和 调制器的输入端。
等效于上面讨论的积分器104的积分器258的输出连接至具有采样频 率fs的采样器256。积分器258的输入是输入滤波器260A和260B之和。 传递函数254在反馈环路中接收采样器256输出和变换器110A之和。传 递函数254的输出连接至N比特量化器252。N比特量化器252的输出是 电路270的输出，并且连接至用于负反馈环路的变换器110A的输入。
图2D的电路270可以表现为前面有Hp(s)的二阶离散时间DSM。 假设为零输入Vin，可以通过计算图2D的信号VDAC_A(t)与V'2(t)之 间的等效离散时间脉冲响应来示出该行为。因此，在时间t＝(n+1)Ts 处的V'2(t)的值将由下式表示：
V′2((n+1)Ts)＝-K2gVR12D[n]TCLK+V′2(nTs) (4)
对于g＝(1+N/M)(262)，设置积分器258的增益K4＝1/Ts并 使用脉冲不变性原理，调制器完成二阶噪声整形。
将使用图2D的电路270d的DSM与在量化器中具有相同数量等效电 平的标准DSM进行比较，使用电路270的DSM实现相同的分辨率。然 而，使用电路270的DSM仅需要一个比较器而不是闪烁型量化器中的许 多比较器，并且仅需要SB-DAC，其不需要与MB-DAC一样的任何校准 或数据加权平均电路。因此，使用电路270的DSM可以提供减小IC面 积、降低时钟频率和降低转换器功耗的优点。另外，这样的DSM可以适 合于低电压应用。
电路270的一些附加特性可以包括：正弦滤波器Hp(s)(等式2) 的零点可以用于衰减非期望的带外信号，例如低中频(IF)接收器中的图 像频率。为了增加分辨率，本公开的架构可以增加积分量化器的比特数或 者扩展环路滤波器阶数，并且因此设计更具侵略性的噪声传递函数 (NTF)。在这种架构中也可以允许仅通过数字变化来设计多标准ADC， 而没有增加IC面积的任何成本。将本公开的DSM与等效信噪比(SNR) 的常规单比特调制器进行比较，唯一额外的块是诸如比较器124的高速比 较器以及用于输出比特流Yd[m]的计数器(例如，解码器)。然而，与常 规单比特调制器相比，根据本公开的运算放大器可以需要明显更少的带 宽，因为PWM DAC信号的活动性更低。此外，可以降低时钟抖动的影 响，这是因为PWM DAC比常规DSM单比特DAC更能容忍这种影响。
根据本公开的技术的DSM还可以具有可以消除对以下元件中的一个 或更多个的需要的优点：用于双斜率积分量化器反馈信号生成的数字逻 辑、LSB校正逻辑(因为N和M可以是不同的)、以及偏移校正逻辑(由 于在双斜率积分器的电容器中的较少泄漏)。其它优点可以包括由于用于 反馈DAC(例如DAC26)的单比特PWM信号而对时钟抖动具有更鲁棒 的性能。类似地，由于积分器电容器从较低偏移的较少泄漏以及稳定的积 分量化器反馈环路(因为数字电路没有延迟，正如反馈路径中的MB-DAC 所需要的那样)，根据本公开的DSM可以具有更少的失真。这也允许更 具侵略性的NTF，这使得电路更能容忍过量的环路延迟。最后，由于N 和M可以不同，而不会因复杂的数字电路而造成任何面积上的增加，因 此允许更大的功率效率和灵活的积分量化器。
图2E描绘了图2D的示例电路的频率响应的模拟。图2D的电路270 等效于图2A的具有积分器104的一阶环路滤波器的部分。两个电路可以 具有类似的频率响应。图2E描绘了40dB/十倍频率响应，其指示二阶噪 声整形。因此，图2D的电路包括积分量化器250中的固有一阶响应，并 且加法积分器258产生二阶噪声整形响应。换句话说，图2D的电路实现 了具有降低的复杂性和上述其它优点的二阶噪声整形。
图3A是根据本公开的一个或更多个技术的积分量化器的示意性框 图，其中添加了解码器单元。图3A中的积分量化器100的功能与图2A 和图2B所示的积分量化器100相同。图3A包括如上所述相同的定时和 控制单元30和时钟信号32和36以及附加的解码器单元310。
作为一个示例，解码器310可以是可逆计数器。解码器310通过对由 比特流信号Yd[m]编码的信号v(t)的过零次数进行计数来对比较器在阶 段II期间改变极性的次数进行求和。以这种方式，解码器310可以存储 与ADC的输入电压成比例的数字。
图3B是示出根据本公开的一个或更多个技术的积分量化器电路的工 作的计时表。针对图3A和图3B描述的积分量化器功能等同于图1至图 2D中所示的积分量化器10、100和250。在图3B的示例，阶段I和阶段 II具有相等的持续时间，即M＝N。将参考图3A的部件来描述图3B。
在图3B的示例中描绘的积分量化器工作与经典的积分量化器不同， 因为其在发生量化之后进入振荡模式。如图3A所示并且如上针对图1所 述的，采样周期为Ts＝1/fs。该电路以周期Ts＝Tclk×(M+N)接收诸 如时钟信号36的时钟信号，其中M和N是整数。因此，每个采样周期 Ts具有持续时间M*Tclk+N*Tclk。
针对时钟信号36的N个循环(阶段I)，诸如开关20的开关连接至 模拟输入信号x(t)。针对M个时钟循环，开关20连接至来自DAC 26 的反馈信号VDAC(t)(阶段II)。
在阶段I期间，输入限带信号x(t)将由积分器22积分，产生信号 v(t)。与经典的双斜率转换器不同，存储在积分器中的初始值不会为零， 而是等于q1[n-1]，其是前一转换循环之后的剩余电压。这在图3B的曲线 图(a)中示出。由量化器获取的离散信号将是对在阶段I中被积分后的 x(t)进行采样得到的序列xs[n]。该积分可以被看作是也存在于双斜率ADC中的正弦输入滤波器：
正弦滤波器是快速稳定滤波器，并且也可以称为sin(x)/x滤波器。如曲线 图(a)所示，在阶段I的结束处的积分器22输出v(t)将是：
v(nTs-Ts/2)＝v(nTx)＝q1[n-1]+xs[n] (6)
在阶段II期间，开关20将比较器124的采样输出反馈给积分器。这 是通过具有参考±Vref的单比特DAC发送的比特流Yd[m]，并由曲线图 (b)示出。在阶段I与阶段II之间的过渡中，令ds[n]为v(t)的符号。 积分器输出v(t)将根据ds[n]＝±1减小或增大，直到其在时间ΔT[n] 中过零。过零后，Yd[m]将切换每个时钟循环，直到阶段II结束，最终值 为q1[n]。令s[n]为yd[m]在阶段II中首次过零所需的Tclk时钟循环的 数量，则：
积分量化器y1[n]的输出符合下式(8)：
解码器310通过在阶段II中将yd[m]的样本相加(7)来计算信号 y1[n]。积分器在t＝nTs处的最终值为q1[n]，其是下一样本的误差残差：
q1[n]＝VrefN-1·(d[n]·s[n]-y1[n])+v(nTs-(N-s[n])·Tclk) (9)
y1[n]用一阶整形误差q1[n]来编码xs[n]：
Y1(z)＝Xs(z)-(1-z-1)·Q1(z) (10)
上面的图2D和图2E也描述了这种行为。
图3C是示出阶段II长于阶段I的积分量化器电路的操作的计时表。 在图3C的示例中，采样周期TS包括阶段1开关控制信号λ1和阶段II 开关控制信号λ2，其中N>M。
在双斜率积分量化器的先前示例中，用于对电容器进行充电和放电的 时间相等(N＝M)，如上面的图3B。本公开的积分量化器100具有如下 优点：选择N大于M不会增加数字控制器的更多复杂性，如现有量化器 所需的。
图3C示出了根据本公开的技术的双斜率积分器22的输出处的电压 演变v(t)的时序图。图3C的示例描绘了对积分器22的电容器充电的 时间减少(阶段I/TI)并且用于对电容器放电的时间(阶段II/TII)增 加。由于量化器的分辨率与用于对电容器放电的时间(TII)成比例，所 以该方法可以增加分辨率，但保持相同的采样时间(Ts＝M*Tclk+N*Tclk)。这是在不增加时钟频率的情况下增加量化器分辨率的有效方式。 积分器上的电容器的示例还参见图5。
当图3A所示的开关控制器34是阶段1开关控制信号λ1时，则开关 20将模拟输入信号x(t)输出至积分器22。作为响应，积分量化器100 对M个时钟周期的模拟输入信号x(t)进行积分。当开关控制器34是阶 段2开关控制信号λ2时，开关20输出来自DAC26的反馈信号VDAC(t)。 作为响应，积分量化器100对N个时钟周期的反馈信号进行积分。较长 的阶段II(TII)给出了更多的时间来使信号振荡，并且因此在解码的输 出中有更多的比特。在阶段I期间，积分器22的输出v(t)根据模拟输 入信号Vamp在采样时刻的幅度而变化。v(t)的斜率为Vamp/(Rin*C)， 其中Rin为输入电阻(图3A中未示出)，并且C为上面讨论的积分器22 的电容。
此外，双斜率量化器具有在该方法中保持的固有鲁棒性。在图3A的 示例架构中，分辨率与时间成比例：N*Tclk。DAC的固定电流为：
等式(11)示出了在放电阶段中使用的恒定电流不取决于电容器值。此外， 它取决于TI与TII之间的比率，而不是放电时间TII的绝对值。这个事 实使得量化器非常灵活和稳健。在本公开中，术语“稳健”意味着电路可 能较少取决于部件变化和操作条件如温度变化。
图4是示出根据本公开的一个或更多个技术的阶段I短于阶段II的 积分量化器电路的示例操作的时序图。类似于以上图3C，在图4的示例 中，阶段II长于阶段I，并且因此N>M。在一些实例中，阶段II可以是 阶段I的两倍长。
图4的示例示出了积分器(如图5所示的积分器22或OA2)的输出 v(t)(402)。曲线图404描绘了充电和放电阶段信号，其可以类似于开 关控制信号34。
示例积分器输出v(t)(402)被描绘为在前一采样循环的结束处开始 采样循环积分。例如，406A描绘了前一循环的终点q[n-1]和第一采样周 期的起点。类似地，406B描绘了第一采样周期的终点q[n]和第二采样周 期q[n+1]的开始。第三采样周期在q[n+1](406B)处开始并在q[n+2] (406C)处结束。图4以类似的方式描绘了剩余的采样周期。
如上所述，在积分器输出v(t)在阶段II期间过零之后，信号开始 振荡。在图4的示例中，408A是第一采样周期的v(t)过零的点为408A。 在该点之后，v(t)开始振荡直到阶段II结束。类似地，对于第二和第三 采样周期，点408B和408C示出了过零点，并且在该点处v(t)在阶段 II期间开始振荡。如上所述，较长的阶段II允许更多的时间以使v(t) 过零以及更多的用于振荡的时钟周期。该较长的阶段II可以增加积分量 化器电路的分辨率。
图5是示出根据本公开的一个或更多个技术的二阶积分量化器电路 的一个可能的示例实现的示意图。图5的电路等效于如上所述的图2D的 二阶积分量化器电路270和图2A所示的电路的二阶部分。
图5的电路包括被配置为积分器的运算放大器OA1和OA2、开关 20A、比较器24A、变换器110A、DAC1、DAC2和分频器电路38A。开 关20A、DAC1、DAC2、比较器24A、变换器110A和分频器电路38A 都执行与以上图1至图2C中描述的类似电路元件相同的功能。DAC1等 效于DAC26A并且DAC2等效于DAC26B。VR1等效于Vref_1并且VR2 等效于Vref_2。
OA2的非反转输入端通过电阻器R2-1连接至开关20A的选定电压 (Vsel)输出端。如上所述，Vsel取决于开关20A的位置。在阶段1期 间，Vsel是来自OA1的积分的模拟输入信号。在阶段2期间，Vsel是来 自DAC1的反馈信号。OA2作为差分积分放大器与R2-2连接，R2-2将 开关20A连接至OA1的非反转输入端。C2-2将OA2的非反转输入端连 接至OA2的正输出端以及比较器24A的正输入端。C2-1将OA2的非反 转输入端连接至OA2的负输出端以及比较器24A的负输入端。
比较器24A接收时钟信号fclk并将Yd[m]输出至变换器110A。变换 器110A将-Yd[m]输出至DAC1和DAC2的输入端。DAC1的正输出端和 负输出端两者都连接至开关20A。
DAC2的负输出端连接至OA1的非反转输入端，而DAC2的正输出 端连接至OA1的反转输入端。OA1通过电阻器R1-1和R1-2来接收模拟 输入信号Vin。电阻器R1-1连接至OA1的非反转输入端，而电阻器R1-2 连接至OA1的反转输入端。电容器C1-1将OA1的非反转输入端连接至 OA1的负输出端。电容器C1-2将OA1的反转输入端连接至OA1的正输 出端。OA1将积分的模拟信号V2输出至开关20A。模拟信号V2等效于 以上针对图2A至图2B描述的模拟信号x(t)。
由图5描绘的积分量化器的示例电路级实现可以包括以下优点。积分 量化器本身进入振荡模式，从而提供噪声整形，而不需要复杂的数字逻辑。 较不复杂的数字逻辑可以允许更少的IC面积和更低的电流消耗。积分量 化器振荡操作模式减轻了与C2-2中的漏电流有关的问题，因为积分电容 器不需要存储量化误差。此外，因为比较器24A的偏移具有较小的影响， 所以积分量化器振荡操作模式由于在阶段II期间的多个过零而放松了比 较器设计规范。
图5的电路的另外的优点可以包括将积分量化器的实现简化为单比 特结构。单比特结构可能不需要计算逻辑并且具有较少的开关活动，这可 以导致较低的功耗。简化的单比特积分量化器仍然可以实现复杂多比特量 化器的等效性能。如上所述的时钟方案与不均衡的充电/放电阶段一起可 以允许增加量化器分辨率，但是保持相同的采样时间。因此，时钟方案可 以允许更高的分辨率而不增加速度和功耗。
在其它示例中，可以选择不同的方法作为积分器以在输出中获得高分 辨率。在这种应用中选择积分器时，系统线性是可取的。有源RC积分器 可以提供所需的线性以及低功耗。积分器选择的其它标准可以包括热噪声 与通过积分器的电流之间的折衷。R1-1和R2-2的选择可以取决于根据以 下公式的允许的热噪声功率的最大值：
PThN＝4·K·T·R·BW (12)
对于R和C的值的其它考虑可以包括使电路适配到期望的采样频率 (fs)以及允许电路以满量程操作到电源电压(VDD)。以满量程操作可 以允许最大分辨率，同时避免饱和。
图6是描述根据本公开的一个或更多个技术的积分量化器电路的操 作的流程图。将参考图1来描述图6所示的积分量化器的操作。
积分量化器电路例如积分量化器10可以在第一输入端处接收模拟信 号x(t)(90)。模拟信号x(t)可以是要被数字化的任何信号，例如图 2C所示的MEMS传感器的输出。模拟信号x(t)是开关20的输入。
在第二输入端处，积分量化器10可以接收具有时钟周期Tclk的时钟 输入例如时钟信号36(92)。在图1的示例中，积分量化器10接收具有 周期Tclk的时钟信号36和具有周期Ts的单独开关控制信号34。然而， 在其它示例中，如图2A至图2B，积分量化器电路可以接收具有周期Tclk 的单个时钟信号，并且包括诸如分频器电路38的分频器电路。
诸如分频器电路38的积分量化器电路的任一部件或诸如定时和控制 单元30的外部部件可以确定采样周期(94)。采样周期Ts是时钟周期Tclk 乘以阶段I和阶段II的长度之和。换句话说，采样周期是时钟周期乘以 M+N，其中M是阶段I中时钟循环的数量，N是阶段II中时钟循环的 数量。
响应于阶段I开关控制信号，积分量化器10可以将模拟信号x(t) 在阶段I的持续时间内积分(96)。如上所述，这产生xs[n]，其可以被认 为是x(t)在采样周期n的阶段I期间的的平均值。例如，xs[1]是采样周 期1的x(t)的平均值，而xs[2]是采样周期2的x(t)的平均值。如上 所述，例如在图4中，与经典的双斜率积分量化器不同，积分的起始值是 前一采样周期的结束值。这是每个样本之后用作用于积分下一样本的起点 的量化误差。
响应于接收到阶段II开关控制信号，积分量化器10可以在阶段II 期间积分反馈信号VDAC(t)(98)。反馈信号VDAC(t)是自振荡DAC26 的输出。根据本发明的技术的积分量化器还通过在发生量化之后(由于反 馈路径中的自振荡单比特DAC)进入振荡模式而不同于经典的积分量化 器。通过将量化误差保持为下一采样周期的起点，并且使用自振荡DAC，根据本公开的技术的积分量化器可以实现诸如闪烁型ADC的多比特量化 器的性能，但是具有单比特解决方案的简化的积分复杂性。例如，在Δ- Σ调制器(DSM)中实现简化的电路和对低复杂性控制电路的需求可以 在集成电路上需要更少的面积、降低成本并消耗更少的功率。
示例1.一种方法，包括：在积分量化器电路的第一输入端处接收模 拟信号；在所述积分量化器电路的第二输入端处接收时钟信号，其中，所 述时钟信号限定时钟周期；确定采样周期，其中，所述采样周期是所述时 钟周期乘以N+M之和，其中，N和M是整数；响应于接收到阶段一开 关控制信号，通过所述积分量化器电路针对M个时钟周期对所述模拟信号进行积分；以及响应于接收到阶段二开关控制信号，通过所述积分量化 器电路针对N个时钟周期对反馈信号进行积分，其中，所述反馈信号包 括自振荡数模转换器(DAC)的输出。
示例2.根据示例1所述的方法，其中，多个采样循环中的第一采样 循环的积分最终值是所述多个采样循环中的下一采样循环的积分初始值。
示例3.根据示例1至2中任一项或其组合所述的方法，其中，到自 振荡DAC的反馈输入包括比较器的反极性输出，以及其中，所述比较器 是单比特时钟再生比较器，所述方法还包括：响应于接收到阶段一信号， 通过所述比较器接收经积分的模拟信号；以及响应于接收到阶段二信号， 通过所述比较器接收经积分的反馈信号。
示例4.根据示例1至3中任一项或其组合所述的方法，其中，所述 自振荡DAC是单比特DAC，以及其中，来自所述DAC的反馈信号闭合 Δ-Σ调制器(DSM)的环路。
示例5.根据示例1至4中任一项或其组合所述的方法，其中，所述 模拟信号是第一模拟信号，并且所述自振荡DAC是第一自振荡DAC，所 述方法还包括：在所述积分量化器电路的第三输入端处接收第二模拟信 号；对所述第二模拟信号和第二自振荡DAC的输出求和，其中，所述第 二自振荡DAC：接收所述比较器的反极性输出，并且接收第二参考电压；以及对所述第二模拟输入和所述第二自振荡DAC的输出之和进行积分， 其中，到所述比较器的经积分的模拟信号包括经积分的所述第二模拟输入 和所述第二自振荡DAC的输出之和。
示例6.根据示例1至5中任一项或其组合所述的方法，其中，所述 第一参考电压近似等于所述第二参考电压。
示例7.根据示例1至6中任一项或其组合所述的方法，其中，N等 于M。
示例8.根据示例1至7中任一项或其组合所述的方法，其中，所述 模拟信号是电容式传感器的输出。
示例9.根据示例1至8中任一项或其组合所述的方法，其中，所述 积分量化器的部件确定所述采样周期。
示例10.一种积分量化器电路，包括：积分器；时钟比较器电路，其 中，所述时钟比较器电路接收时钟输入和积分器输出信号；数模转换器 (DAC)，其中，所述DAC从所述时钟比较器电路接收比特流信号；以 及开关，其中：响应于阶段一开关控制信号，所述开关向所述积分器输出 模拟输入信号；以及响应于阶段二开关控制信号，所述开关向所述积分器输出来自所述DAC的反馈信号。
示例11.根据示例10所述的积分量化器电路，其中，所述时钟比较 器电路是单比特时钟再生比较器。
示例12.根据示例10至11中任一项或其组合所述的积分量化器电 路，其中，所述DAC是自振荡DAC。
示例13.根据示例10至12中任一项或其组合所述的积分量化器电 路，其中，来自所述DAC的反馈信号包括与来自所述时钟比较器电路的 比特流信号相比负极性的信号，并且来自所述DAC的反馈信号闭合Δ- Σ调制器(DSM)的环路。
示例14.根据示例10至13中任一项或其组合所述的积分量化器电 路，其中，所述开关接收所述阶段二开关控制信号的时长是所述开关接收 所述阶段一开关控制信号的时长的两倍。
示例15.根据示例10至14中任一项或其组合所述的积分量化器电 路，其中，所述积分器是第一积分器，所述模拟输入信号是第一模拟输入 信号，并且所述DAC是第一DAC，所述电路还包括：第二DAC，其中， 所述第二DAC从所述时钟比较器电路接收所述比特流信号；第二积分器， 其中，所述第二积分器：将所述第一模拟输入信号输出至所述开关，接收包括第二模拟输入信号和来自所述第二DAC的DAC输出信号之和的输 入信号。
示例16.根据示例10至15中任一项或其组合所述的积分量化器电 路，其中，所述模拟输入信号是第一模拟输入信号，所述电路还包括环路 滤波器电路，其中，所述环路滤波器电路：将所述第一模拟输入信号输出 至所述开关，接收第二模拟输入信号和来自所述DAC的DAC输出信号。
示例17.一种系统，包括：处理器，其中，所述处理器输出定时信号； 传感器，其中，所述传感器输出模拟信号；以及积分量化器电路，其中， 所述积分量化器电路在第一输入元件处接收来自所述传感器的模拟信号 以及在第二输入元件处接收所述定时信号，所述积分量化器电路包括：积 分器，其中，所述积分器输出积分器输出信号；时钟比较器电路，其中， 所述时钟比较器电路接收来自所述第二输入元件的定时信号和所述积分 器输出信号；数模转换器(DAC)，其中，所述DAC从所述时钟比较器 电路接收比特流信号；以及开关，其中：所述开关在第一开关输入端口处 接收来自所述第一输入元件的模拟信号，并且所述开关在第二开关输入端 口和第三开关输入端口处接收来自所述DAC的反馈信号，所述开关接收 阶段一开关控制信号和阶段二开关控制信号，响应于所述阶段一开关控制 信号，所述开关将所述模拟信号输出至所述积分器；以及响应于所述阶段 二开关控制信号，所述开关将来自所述DAC的反馈信号输出至所述积分 器。
示例18.根据示例17所述的系统，其中，所述DAC是自振荡单比 特DAC，并且来自所述DAC的反馈信号包括与来自所述时钟比较器电路 的比特流信号相比负极性的信号。
示例19.根据示例17至18中任一项或其组合所述的系统，其中，所 述积分量化器电路是连续时间(CT)双斜率积分量化器，其将第一样本 之后的量化误差保持为用于积分下一样本的起始点。
示例20.根据示例17至19中任一项或其组合所述的系统，还包括Δ -Σ调制器(DSM)，其中，来自所述DAC的反馈信号闭合DSM环路。
已经描述了本公开的各种示例。这些和其它示例在所附权利要求的范 围内。

Claims (25)

1.一种操作积分量化器电路的方法，包括：
在所述积分量化器电路的第一输入端处接收模拟信号，其中，所述积分量化器电路包括连续时间CT双斜率积分量化器，所述CT双斜率积分量化器将第一样本之后的量化误差保持为对下一样本进行积分的起始点；
在所述积分量化器电路的第二输入端处接收时钟信号，其中，所述时钟信号限定时钟周期；
确定采样周期，其中，所述采样周期是所述时钟周期乘以N+M之和，其中，N和M是大于零的整数；
响应于接收到阶段一开关控制信号，通过所述积分量化器电路针对M个时钟周期对所述模拟信号进行积分；以及
响应于接收到阶段二开关控制信号，通过所述积分量化器电路针对N个时钟周期对反馈信号进行积分，其中，所述反馈信号包括自振荡数模转换器DAC的输出。
2.根据权利要求1所述的方法，其中，多个采样循环中的第一采样循环的积分最终值是所述多个采样循环中的下一采样循环的积分初始值。
3.根据权利要求1所述的方法，其中，所述自振荡DAC的反馈输入包括比较器的反极性输出，以及其中，所述比较器是单比特时钟再生比较器，所述方法还包括：
响应于接收到阶段一信号，通过所述比较器接收经积分的模拟信号；以及
响应于接收到阶段二信号，通过所述比较器接收经积分的反馈信号。
4.根据权利要求3所述的方法，其中，所述自振荡DAC是单比特DAC，以及其中，来自所述自振荡DAC的反馈信号闭合delta-sigma调制器DSM的环路。
5.根据权利要求4所述的方法，其中，所述模拟信号是第一模拟信号，并且所述自振荡DAC是第一自振荡DAC，所述方法还包括：
在所述积分量化器电路的第三输入端处接收第二模拟信号；
对所述第二模拟信号和第二自振荡DAC的输出求和，其中，所述第二自振荡DAC：
接收所述比较器的反极性输出，以及
接收第二参考电压；以及
对所述第二模拟输入和所述第二自振荡DAC的输出之和进行积分，其中，至所述比较器的经积分的模拟信号包括所述第二模拟输入和所述第二自振荡DAC的输出之和的积分。
6.根据权利要求5所述的方法，其中，用于所述第一自振荡DAC的第一参考电压近似等于所述第二参考电压。
7.根据权利要求1所述的方法，其中，N等于M。
8.根据权利要求1所述的方法，其中，所述模拟信号是电容式传感器的输出。
9.根据权利要求1所述的方法，其中，所述积分量化器电路的部件确定所述采样周期。
10.一种积分量化器电路，包括：
积分器；
时钟比较器电路，其中，所述时钟比较器电路接收时钟输入和积分器输出信号；
数模转换器DAC，其中，所述DAC从所述时钟比较器电路接收比特流信号；以及
开关，其中：
响应于阶段一开关控制信号，所述开关向所述积分器输出模拟输入信号；以及
响应于阶段二开关控制信号，所述开关向所述积分器输出来自所述DAC的反馈信号，
并且其中，所述积分量化器电路包括连续时间CT双斜率积分量化器，所述CT双斜率积分量化器将第一样本之后的量化误差保持为对下一样本进行积分的起始点。
11.根据权利要求10所述的积分量化器电路，其中，所述时钟比较器电路是单比特时钟再生比较器。
12.根据权利要求10所述的积分量化器电路，其中，所述DAC是自振荡DAC。
13.根据权利要求10所述的积分量化器电路，其中，来自所述DAC的反馈信号包括与来自所述时钟比较器电路的比特流信号相比具有负极性的信号，并且来自所述DAC的反馈信号闭合delta-sigma调制器DSM的环路。
14.根据权利要求10所述的积分量化器电路，其中，所述开关接收所述阶段二开关控制信号的时长是所述开关接收所述阶段一开关控制信号的时长的两倍。
15.根据权利要求10所述的积分量化器电路，其中，所述积分器是第一积分器，所述模拟输入信号是第一模拟输入信号，并且所述DAC是第一DAC，所述电路还包括：
第二DAC，其中，所述第二DAC从所述时钟比较器电路接收所述比特流信号；
第二积分器，其中，所述第二积分器：
将所述第一模拟输入信号输出至所述开关，
接收包括第二模拟输入信号和来自所述第二DAC的DAC输出信号之和的输入信号。
16.根据权利要求10所述的积分量化器电路，其中，所述模拟输入信号是第一模拟输入信号，所述积分量化器电路还包括环路滤波器电路，其中，所述环路滤波器电路：
将所述第一模拟输入信号输出至所述开关，
接收第二模拟输入信号和来自所述DAC的DAC输出信号。
17.一种使用积分量化器电路的系统，包括：
处理器，其中，所述处理器输出定时信号；
传感器，其中，所述传感器输出模拟信号；以及
所述积分量化器电路，其中：所述积分量化器电路包括连续时间CT双斜率积分量化器，所述CT双斜率积分量化器将第一样本之后的量化误差保持为对下一样本进行积分的起始点，并且所述积分量化器电路在第一输入元件处接收来自所述传感器的模拟信号以及在第二输入元件处接收所述定时信号，所述积分量化器电路包括：
积分器，其中，所述积分器输出积分器输出信号；
时钟比较器电路，其中，所述时钟比较器电路接收所述定时信号和所述积分器输出信号；
数模转换器DAC，其中，所述DAC从所述时钟比较器电路接收比特流信号；以及
开关，其中：
所述开关在第一开关输入端口处接收所述模拟信号，并且所述开关在第二开关输入端口处接收来自所述DAC的反馈信号，并且所述开关在第三开关输入端口处接收阶段一开关控制信号和阶段二开关控制信号，
响应于所述阶段一开关控制信号，所述开关将所述模拟信号输出至所述积分器；以及
响应于所述阶段二开关控制信号，所述开关将来自所述DAC的反馈信号输出至所述积分器。
18.根据权利要求17所述的系统，其中，所述DAC是自振荡单比特DAC，并且来自所述DAC的反馈信号包括与来自所述时钟比较器电路的比特流信号相比具有负极性的信号。
19.根据权利要求17所述的系统，还包括delta-sigma调制器DSM，其中，来自所述DAC的反馈信号闭合DSM环路。
20.一种积分量化器电路，包括：
积分器；
时钟比较器电路，其中，所述时钟比较器电路接收时钟输入和积分器输出信号，并且所述时钟比较器电路是单比特时钟再生比较器；
数模转换器DAC，其中，所述DAC从所述时钟比较器电路接收比特流信号；以及
开关，其中：
响应于阶段一开关控制信号，所述开关向所述积分器输出模拟输入信号；以及
响应于阶段二开关控制信号，所述开关向所述积分器输出来自所述DAC的反馈信号，
其中，所述积分量化器电路包括连续时间CT双斜率积分量化器，所述CT双斜率积分量化器将第一样本之后的量化误差保持为对下一样本进行积分的起始点。
21.一种积分量化器电路，包括：
积分器；
时钟比较器电路，其中，所述时钟比较器电路接收时钟输入和积分器输出信号；
数模转换器DAC，其中，所述DAC从所述时钟比较器电路接收比特流信号；以及
开关，其中：
响应于阶段一开关控制信号，所述开关向所述积分器输出模拟输入信号；以及
响应于阶段二开关控制信号，所述开关向所述积分器输出来自所述DAC的反馈信号，
其中，来自所述DAC的反馈信号包括与来自所述时钟比较器电路的比特流信号相比具有负极性的信号，并且来自所述DAC的反馈信号闭合delta-sigma调制器DSM的环路；
并且其中，所述积分量化器电路包括连续时间CT双斜率积分量化器，所述CT双斜率积分量化器将第一样本之后的量化误差保持为对下一样本进行积分的起始点。
22.一种积分量化器电路，包括：
积分器；
时钟比较器电路，其中，所述时钟比较器电路接收时钟输入和积分器输出信号；
数模转换器DAC，其中，所述DAC从所述时钟比较器电路接收比特流信号；以及
开关，其中：
响应于阶段一开关控制信号，所述开关向所述积分器输出模拟输入信号；以及
响应于阶段二开关控制信号，所述开关向所述积分器输出来自所述DAC的反馈信号，其中，所述开关接收所述阶段二开关控制信号的时长是所述开关接收所述阶段一开关控制信号的时长的两倍，
并且其中，所述积分量化器电路包括连续时间CT双斜率积分量化器，所述CT双斜率积分量化器将第一样本之后的量化误差保持为对下一样本进行积分的起始点。
23.一种积分量化器电路，包括：
第一积分器；
时钟比较器电路，其中，所述时钟比较器电路接收时钟输入和来自所述第一积分器的积分器输出信号；
第一数模转换器DAC和第二DAC，其中：所述第一DAC从所述时钟比较器电路接收比特流信号，并且所述第二DAC从所述时钟比较器电路接收所述比特流信号；
开关，其中：
响应于阶段一开关控制信号，所述开关向所述第一积分器输出第一模拟输入信号，以及
响应于阶段二开关控制信号，所述开关向所述第一积分器输出来自所述第一DAC的反馈信号；
第二积分器，其中，所述第二积分器：
将所述第一模拟输入信号输出至所述开关，和
接收包含第二模拟输入信号与来自所述第二DAC的DAC输出信号之和的输入信号，
其中，所述积分量化器电路包括连续时间CT双斜率积分量化器，所述CT双斜率积分量化器将第一样本之后的量化误差保持为对下一样本进行积分的起始点。
24.一种积分量化器电路，包括：
积分器；
时钟比较器电路，其中，所述时钟比较器电路接收时钟输入和积分器输出信号；
数模转换器DAC，其中，所述DAC从所述时钟比较器电路接收比特流信号；
开关，其中：
响应于阶段一开关控制信号，所述开关向所述积分器输出第一模拟输入信号，以及
响应于阶段二开关控制信号，所述开关向所述积分器输出来自所述DAC的反馈信号；以及
环路滤波器电路，其中，所述环路滤波器电路：
将所述第一模拟输入信号输出至所述开关，
接收第二模拟输入信号，和
接收来自所述DAC的DAC输出信号；
并且其中，所述积分量化器电路包括连续时间CT双斜率积分量化器，所述CT双斜率积分量化器将第一样本之后的量化误差保持为对下一样本进行积分的起始点。
25.一种使用积分量化器电路的系统，包括：
处理器，其中，所述处理器输出定时信号；
传感器，其中，所述传感器输出模拟信号；
积分量化器电路，其中，所述积分量化器电路在第一输入元件处接收来自所述传感器的模拟信号以及在第二输入元件处接收所述定时信号，所述积分量化器电路包括：
积分器，其中，所述积分器输出积分器输出信号；
时钟比较器电路，其中，所述时钟比较器电路接收所述定时信号和所述积分器输出信号；
数模转换器DAC，其中，所述DAC从所述时钟比较器电路接收比特流信号；和
开关，其中：
所述开关在第一开关输入端口处接收所述模拟信号，并且所述开关在第二开关输入端口处接收来自所述DAC的反馈信号，并且所述开关在第三开关输入端口处接收阶段一开关控制信号和阶段二开关控制信号，
响应于所述阶段一开关控制信号，所述开关将所述模拟信号输出至所述积分器，以及
响应于所述阶段二开关控制信号，所述开关将来自所述DAC的反馈信号输出至所述积分器；以及
delta-sigma调制器DSM，其中，来自所述DAC的输出信号闭合DSM环路。
CN201711406686.4A 2016-12-22 2017-12-22 积分量化器电路、其操作方法和使用它的系统 Active CN108233937B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/389,297 US9825645B1 (en) 2016-12-22 2016-12-22 Self-oscillating dual-slope integrating quantizer for sigma delta modulators
US15/389,297 2016-12-22

Publications (2)

Publication Number Publication Date
CN108233937A true CN108233937A (zh) 2018-06-29
CN108233937B CN108233937B (zh) 2021-07-30

Family

ID=60303355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711406686.4A Active CN108233937B (zh) 2016-12-22 2017-12-22 积分量化器电路、其操作方法和使用它的系统

Country Status (3)

Country Link
US (1) US9825645B1 (zh)
CN (1) CN108233937B (zh)
DE (1) DE102017130934B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114242A (zh) * 2021-03-22 2021-07-13 广西电网有限责任公司电力科学研究院 一种自动校准adc多路采样增益的系统及方法
CN114221655A (zh) * 2021-12-18 2022-03-22 武汉力通通信有限公司 一种模数转换器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018106071B4 (de) * 2018-03-15 2019-12-12 Tdk Electronics Ag Verstärkerschaltungsanordnung und Verfahren zum Kalibrieren derselben
US10511323B1 (en) * 2018-09-26 2019-12-17 Apple Inc. Loop filter initialization technique
US11581895B2 (en) 2019-02-27 2023-02-14 Telefonaktiebolaget Lm Ericsson (Publ) Analog-to-digital converter circuit
EP3734231B1 (en) 2019-04-30 2022-07-13 Nokia Technologies Oy Capacitance-to-digital converter and associated method having an extended measurement range
US10826514B1 (en) * 2019-10-15 2020-11-03 Ciena Corporation Noise-shaping enhanced gated ring oscillator based analog-to-digital converters
US11569826B2 (en) * 2020-02-16 2023-01-31 Board Of Regents, The University Of Texas System Time-domain incremental two-step capacitance-to-digital converter
US20210376844A1 (en) * 2020-06-02 2021-12-02 Short Circuit Technologies Llc Event Driven Quasi-Level Crossing Delta Modulator Analog To Digital Converter With Adaptive Resolution
US11272854B1 (en) 2020-09-02 2022-03-15 Analog Devices International Unlimited Company Noise cancellation in impedance measurement circuits
IT202100010280A1 (it) * 2021-04-22 2022-10-22 St Microelectronics Srl Circuito di auto-calibrazione per modulatori delta-sigma, dispositivo e procedimento corrispondenti

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040036640A1 (en) * 2002-08-12 2004-02-26 Rohm Co., Ltd. Variable-order delta sigma modulator and DA converter
US20040062303A1 (en) * 2002-09-26 2004-04-01 Pallab Midya Full bridge integral noise shaping for quantization of pulse width modulation signals
CN1578156A (zh) * 2003-07-04 2005-02-09 松下电器产业株式会社 级联型δ－∑调制器
US20130194125A1 (en) * 2012-01-27 2013-08-01 Fujitsu Semiconductor Limited Modulator
CN104716964A (zh) * 2013-12-17 2015-06-17 瑞萨电子株式会社 Δς调制器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7379001B2 (en) 2003-09-22 2008-05-27 Tc Electric A/S Self-oscillating A/D-converter
US7084799B1 (en) 2005-05-09 2006-08-01 Sls International, Inc. Sigma-delta modulated amplifier
JP4763644B2 (ja) 2007-03-30 2011-08-31 ルネサスエレクトロニクス株式会社 ディザ回路及びディザ回路を備えたアナログデジタル変換器
JP6056126B2 (ja) * 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040036640A1 (en) * 2002-08-12 2004-02-26 Rohm Co., Ltd. Variable-order delta sigma modulator and DA converter
US20040062303A1 (en) * 2002-09-26 2004-04-01 Pallab Midya Full bridge integral noise shaping for quantization of pulse width modulation signals
CN1578156A (zh) * 2003-07-04 2005-02-09 松下电器产业株式会社 级联型δ－∑调制器
US20130194125A1 (en) * 2012-01-27 2013-08-01 Fujitsu Semiconductor Limited Modulator
CN104716964A (zh) * 2013-12-17 2015-06-17 瑞萨电子株式会社 Δς调制器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HUNG-CHI CHEN 等: "High-Efficiency Current Control Methods Based on Multidimensional Feedback Quantization and Its Application to Three-Phase PMSM", 《 IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS 》 *
范军: "一种高性能多位量化Σ-Δ调制器的设计", 《微电子学》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114242A (zh) * 2021-03-22 2021-07-13 广西电网有限责任公司电力科学研究院 一种自动校准adc多路采样增益的系统及方法
CN113114242B (zh) * 2021-03-22 2023-03-24 广西电网有限责任公司电力科学研究院 一种自动校准adc多路采样增益的系统及方法
CN114221655A (zh) * 2021-12-18 2022-03-22 武汉力通通信有限公司 一种模数转换器

Also Published As

Publication number Publication date
US9825645B1 (en) 2017-11-21
DE102017130934A1 (de) 2018-06-28
DE102017130934B4 (de) 2022-12-15
CN108233937B (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
CN108233937A (zh) 积分量化器电路、其操作方法和使用它的系统
US11184017B2 (en) Method and circuit for noise shaping SAR analog-to-digital converter
US7446686B2 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
US10158369B2 (en) A/D converter
US7576671B2 (en) Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
JP4139332B2 (ja) 増分デルタ・アナログ／ディジタル変換器
US8436672B1 (en) Configurable switched capacitor block
JP6038814B2 (ja) アナログデジタル変換器
US8169352B2 (en) Jitter insensitive sigma-delta modulator
JP2007074714A (ja) デルタシグマａｄｃ
KR102553580B1 (ko) 노이즈-성형 연속 근사 adc 오버샘플링
JPH08125541A (ja) デルタシグマ変調器
US10778239B2 (en) Electronic circuit for implementing modulator configured to perform noise shaping in digital domain
JP2011147116A (ja) 高分解能のオーバーラッピングビットセグメント化デジタル‐アナログ変換器
JP2013042488A (ja) 構成変更可能な連続時間シグマデルタアナログ−デジタル変換器
US20100066455A1 (en) Sigma delta digital to analog converter with wide output range and improved linearity
JP5695629B2 (ja) 逐次比較型ａ／ｄ変換器及びそれを用いたマルチビットデルタシグマ変調器
CN111342842A (zh) 一种新型高速高精度模数转换器
US6700520B1 (en) Multi-bit continuous time sigma-delta ADC
JP2014146893A (ja) マルチビットδς変調器およびそれを用いたマルチビットａ／ｄ変換器
CN211860072U (zh) 一种新型高速高精度模数转换器
JP7146141B2 (ja) 半導体集積回路
US8653997B2 (en) Modulator
JP2007143196A (ja) オーバサンプリングｄ／ａ変換器、オーバサンプリングａ／ｄ変換器、及びスイッチトキャパシタ積分器
Fan et al. Design Considerations of Data Converters for Industrial Technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant