CN108231883A - 晶体管装置 - Google Patents

晶体管装置 Download PDF

Info

Publication number
CN108231883A
CN108231883A CN201710071802.5A CN201710071802A CN108231883A CN 108231883 A CN108231883 A CN 108231883A CN 201710071802 A CN201710071802 A CN 201710071802A CN 108231883 A CN108231883 A CN 108231883A
Authority
CN
China
Prior art keywords
boundary
protrusion
transistor unit
grid
channel part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710071802.5A
Other languages
English (en)
Other versions
CN108231883B (zh
Inventor
王泰瑞
张祖强
冯捷威
颜劭安
陈韦翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN108231883A publication Critical patent/CN108231883A/zh
Application granted granted Critical
Publication of CN108231883B publication Critical patent/CN108231883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种晶体管装置包括半导体材料层、栅极层以及绝缘层。半导体材料层一体地包括第一导电部、第二导电部、通道部以及第一凸出部。通道部位于第一导电部与第二导电部之间。通道部具有第一边界、第二边界、第三边界与第四边界，其中第一边界与第一导电部邻接，第二边界与第二导电部邻接，而第三边界与第四边界连接第一边界与第二边界的端点。第一凸出部由通道部的第三边界向外凸出。栅极层横越并重叠通道部。栅极层的第一栅极边界与第二栅极边界重叠于通道部的第一边界与第二边界。绝缘层设置于栅极层与半导体材料层之间。

Description

晶体管装置
技术领域
本发明涉及一种电子元件，且特别涉及一种晶体管装置。
背景技术
随着电子元件的制作技术的发展，柔性电子产品的研发已越来越蓬勃。柔性电子产品，诸如柔性显示面板，必须克服的主要问题在于电子产品在使用过程中会被不断弯曲，从而导致电子产品中的元件可能因应力的施加而容易损坏。特别是电子元件中，为了实现产品的性能，需要使用半导体材料。很多的半导体材料在承受应力后，其导电性(或是半导体性质)可能改变，这导致了电子元件的操作稳定性不良。举例来说，以半导体材料作为通道层的晶体管元件，可能在受到应力之后发生导通电压(或临界电压)偏移的现象，或是发生漏电流的现象。
发明内容
本发明提供一种晶体管装置，其结构设计有助于减少装置受到应力后发生的不良影响。
本发明的晶体管装置，包括半导体材料层、栅极层以及绝缘层。半导体材料层一体地包括第一导电部、第二导电部、通道部以及第一凸出部。通道部位于第一导电部与第二导电部之间。通道部具有第一边界、第二边界、第三边界与第四边界，其中第一边界与第一导电部邻接，第二边界与第二导电部邻接，而第三边界与第四边界连接第一边界与第二边界的端点。第一凸出部由通道部的第三边界向外凸出。栅极层横越并重叠通道部。栅极层的第一栅极边界与第二栅极边界重叠于通道部的第一边界与第二边界。绝缘层设置于栅极层与半导体材料层之间。
较佳的，在上述晶体管装置中，第一导电部与第二导电部的导电性优于通道部与第一凸出部。
较佳的，在上述晶体管装置中，第一凸出部连接第三边界的连接长度不大于第三边界的长度。
较佳的，在上述晶体管装置中，栅极层包括栅极线与栅极，栅极是从栅极线凸起后伸出的分支，且栅极横越并重叠通道部。
较佳的，在上述晶体管装置中，栅极层与第一凸出部至少部分重叠。
较佳的，在上述晶体管装置中，栅极层的第三栅极边界重叠于所述通道部的所述第三边界。
较佳的，在上述晶体管装置中，栅极层的第三栅极边界还可重叠于第一凸出部的边界。
较佳的，在上述晶体管装置中，第一凸出部的边界即为半导体材料层的边界的一部份。
较佳的，在上述晶体管装置中，半导体材料层还包括第二凸出部，通道部位于第一凸出部与第二凸出部之间。
较佳的，在上述晶体管装置中，第一凸出部从第三边界向外凸出第一凸出宽度，且第二凸出部从第四边界向外凸出第二凸出宽度。
较佳的，在上述晶体管装置中，第一凸出宽度与第二凸出宽度不同。
较佳的，在上述晶体管装置中，第一凸出宽度与第二凸出宽度至少其中之一为非均一宽度。
较佳的，在上述晶体管装置中，第一凸出宽度与第二凸出宽度至少其中之一从第一边界朝向第二边界的变化包括先增加再减少。
较佳的，在上述晶体管装置中，第一导电部与第二导电部各自的掺杂浓度大于通道部与第一凸出部各自的掺杂浓度。
较佳的，在上述晶体管装置中，半导体材料层还包括位于第一导电部周边的第一低导电部与所述第二导电部周边的第二低导电部，第一低导电部与第二低导电部都未重叠于所述栅极层，第一低导电部与第二低导电部的边界构成半导体材料层的边界的一部份。
较佳的，在上述晶体管装置中，第一导电部与第二导电部各自的掺杂浓度大于第一低导电部、第二低导电部、通道部与第一凸出部各自的掺杂浓度。
较佳的，在上述晶体管装置中，栅极层覆盖通道部，且还从通道部的第三边界向外延伸至超出第一凸出部。
较佳的，在上述晶体管装置中，第一导电部包括第一颈缩区以及第一连接区，第一连接区位于第一颈缩区与通道部之间，第一连接区与第一颈缩区的交界在第一栅极边界的投影线为通道部的第一边界，而第一凸出部包括彼此连接的第一内凸出区与第一外凸出区，第一内凸出区从通道部的第三边界向外凸出，且第一外凸出区从第一导电部的第一连接区向外凸出。
较佳的，在上述晶体管装置中，第一外凸出区的面积位于所述栅极层的面积之外。
较佳的，在上述晶体管装置中，在晶体管装置致能时，流经第一颈缩区的电流密度大于所述第一外凸出区的电流密度。
综上所述，本发明实施例的晶体管装置，通过结构的设计改变将半导体材料层的实体边界远离于通道部的边界。如此，当晶体管装置应用于电子产品时，电子产品受到应力后，应力分布不容易集中于通道部，应力集中区甚至可以远离通道部，这可避免应力集中效应影响晶体管装置的性能。
附图说明
结合附图以便进一步理解本发明，且所附附图并入本说明书中并构成本说明书的一部分。附图用于说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1为本发明一实施例的晶体管装置的俯视示意图；
图2为图1的线A-A的截面示意图；
图3为图1的线B-B的截面示意图；
图4至图38为本发明多种实施例的晶体管装置的俯视示意图。
具体实施方式
下面详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。相同元件符号已尽可能在附图和描述中用来表示相同或相似部分。
图1为本发明一实施例的晶体管装置的俯视示意图，图2为图1的线A-A的截面示意图，图3为图1的线B-B的截面示意图。请同时参照图1至图3，晶体管装置100可以设置于基板10上，以作为具有开关功能的元件。晶体管结构100包括半导体材料层110、栅极层120以及绝缘层130。半导体材料层110可直接设置于基板10上，不过，在其他的实施例中，半导体材料层110与基板10之间可存在其他膜层，例如缓冲层等。半导体材料层110包括第一导电部111、第二导电部113与通道部115，其中第一导电部111与第二导电部113位于通道部115的两侧，且栅极层120与半导体材料层110的通道部115重叠。绝缘层130设置于栅极层120与半导体材料层110之间。实现开关功能时，栅极层120可被施加需要的电压，使半导体材料层110的通道部115受到栅极层120的电场作用而允许第一导电部111与第二导电部113之间的电传输。
半导体材料层110还包括第一凸出部117以及第二凸出部119。第一导电部111、第二导电部113、通道部115、第一凸出部117以及第二凸出部119彼此实体上连接而一体地构成半导体材料层110。在其他的实施例中，半导体材料层110还可以包括有其他部分，并不以此为限。通道部115既位于第一导电部111与第二导电部113之间，也位于第一凸出部117与第二凸出部119之间。
栅极层120则包括栅极122与栅极线124。栅极122是由栅极线124凸起后伸出的分支，且栅极122横越并重叠通道部115。另外，绝缘层130可具有从第一导电部111露出的开口V1以及从第二导电部113露出的开口V2，以供连接其他的线路。绝缘层130的材质可以是无机绝缘材料，如氧化硅、氮化硅、氮氧化硅等，也可以是其他的有机绝缘材料，或上述绝缘材料的叠层。在其他实施例中，绝缘层130可以不具有开口V1与开口V2，使得绝缘层130连续地覆盖半导体材料层110。
具体来说，通道部115具有第一边界E1、第二边界E2、第三边界E3与第四边界E4。通道部115在第一边界E1与第一导电部111邻接，在第二边界E2与第二导电部113邻接，而且在第三边界E3与第四边界E4分别邻接第一凸出部117与第二凸出部119。换言之，第一导电部111与第二导电部113分别从第一边界E1与第二边界E2向外凸出，而第一凸出部117与第二凸出部119分别从第三边界E3与第四边界E4向外凸出，其中所谓的“向外凸出”是指凸出方向远离通道部115。此处，第一导电部111、第二导电部113、通道部115、第一凸出部117以及第二凸出部119为一体的，因此第一边界E1、第二边界E2、第三边界E3与第四边界E4并非实体结构的边界，而是通过半导体材料层110中不同部位的作用来进行界定的。
以第一边界E1与第二边界E2而言，第一导电部111与第二导电部113在晶体管装置100中作为源极与漏极，而通道部115作为控制晶体管装置100的开启与关闭的通道，因此第一导电部111与第二导电部113的导电性高于通道部。如此一来，第一边界E1与第二边界E2可以由半导体材料层110中导电特性不同的两部位的交界来界定。此外，以本实施例而言，栅极层120中用以界定栅极122的第一栅极边界G1与第二栅极边界G2分别重叠于通道部115的第一边界E1与第二边界E2，因此也可以利用栅极层120的外型来判定第一边界E1与第二边界E2。
另外，通道部115、第一凸出部117以及第二凸出部119可以具有相同导电特性而不一定通过导电性质来划分。因此，在本实施例以及后续实施例中，都由连接第一边界E1与第二边界E2的端点的连接线界定出第三边界E3与第四边界E4，从而划分出第一凸出部117与第二凸出部119邻接于通道部115的边界。另外，晶体管装置100在操作时，第一凸出部117与第二凸出部119中的电流密度会小于通道部115的电流密度，因此也可以通过测量半导体材料层110的电流分布情况来判定第一凸出部117与通道部115间的第三边界E3以及第二凸出部119与通道部115间的第四边界E4。也就是说，晶体管装置100在操作过程中，第一凸出部117与第二凸出部119大致上不提供通道的功能。
由图1与图3可知，第一凸出部117由第三边界E3向外凸出，第二凸出部119由第四边界E4向外凸出，且第一凸出部117与第二凸出部119的边界为半导体材料层110的实体边界的一部分。因此，第一凸出部117与第二凸出部119的边界处具有结构上的侧壁S1与侧壁S2。当晶体管装置100在使用过程中受到弯曲时，应力的相对集中区往往在侧壁S1与侧壁S2处。在本实施例中，由于侧壁S1与第三边界E3相隔一段距离，而侧壁S2与第四边界E4相隔一段距离，因此可以避免应力集中效应发生在第三边界E1与第四边界E2处，从而有助于降低应力作用对通道部115的影响。如此一来，晶体管装置100可以具有较好的信赖性，且晶体管装置100应用于柔性的电子元件时具有理想的性能。
在本实施例中，半导体材料层110的材质可以为多晶硅，但在其他实施例中也可以是其他硅质半导体、有机半导体或是氧化物半导体材料。以多晶硅材料为例，在制作晶体管装置100的过程中，可以先在基板10上形成所需形状的多晶硅岛状物，其形状可以与图1的半导体材料层110的形状相同。接着，可以进行掺杂处理，以将导电性掺质引入第一导电部111与第二导电部113。掺杂处理可以通过选择性掺杂技术来实现，也就是说，掺杂处理中可以仅针对第一导电部111与第二导电部113进行掺杂而不对通道部115、第一凸出部117与第二凸出部119进行掺杂。
在一实施例中，掺杂处理可以在栅极层120形成之后进行。此时，栅极层120可以提供遮掩作用，以使多晶硅岛状物中被栅极层120所遮蔽的部分不受到掺杂，以形成通道部115、第一凸出部117与第二凸出部119，而多晶硅岛状物中未被栅极层120遮蔽的部分则受到掺杂以形成第一导电部111与第二导电部113。这种方式可以使得栅极层120的轮廓与通道部115的轮廓自对准。
在另一实施例中，可选择在制作完多晶硅岛状物后，在多晶硅岛状物上形成光阻图案以提供遮掩作用，并通过光阻图案的设置，使多晶硅岛状物中被光阻图案所遮蔽的部分不受到掺杂以形成通道部115、第一凸出部117与第二凸出部119，而多晶硅岛状物中未被光阻图案遮蔽的部分则受到掺杂以形成第一导电部111与第二导电部113。此时，在后续制作栅极层120的步骤中，可以采用对应于光阻图案的光罩来形成栅极层120，使得栅极层120的轮廓与通道部115的轮廓对准，但并不以此为限。
图1的晶体管装置100仅示意性的说明本发明的一种实施方式，而在其他实施方式中，半导体材料层110与栅极层120的轮廓可以随不同的设计而改变。以下将以俯视图举例说明多种其他晶体管装置的设计，不过基于本发明的精神，晶体管装置可以包含附图中未绘示的方式，但熟悉本领域的技术人员可以显而易知的实现本发明的精神的晶体管装置的结构。另外，俯视图的附图中虽未绘出晶体管装置的绝缘层，但应理解，在以下实施例中，栅极层与半导体材料层之间均设置有绝缘层(如图2与图3所示)。并且，以下实施例中，以相同元件符号标示的构件表示为具有相同功能，且在结构上也具有相同设计。
在图4中，晶体管装置200由俯视视角来看，其栅极层120的设计可参照图1的实施例，而第一导电部111、第二导电部113与通道部115也可参照图1的实施例。在本实施例中，第一凸出部217与第二凸出部219分别从通道部115的第三边缘E3与第四边缘E4向外凸出，且第一凸出部217与第二凸出部219的边界与栅极122的边界大致平齐。在图4中，为了可以区分出栅极122、第一凸出部217与第二凸出部219的边界，将栅极122的边界略微外移，但应知道，在实体的结构设计上，第一凸出部217与第二凸出部219的边界大致上与栅极122的边界重合或平齐。也就是说，栅极122的第三栅极边界G3实质上重叠于第一凸出部217的边界。
在图5中，晶体管装置300类似于晶体管装置200。不过，第一凸出部317从通道部115的第三边界E3凸出的凸出宽度(第一凸出宽度)P1可不同于第二凸出部319从通道部115的第四边界E4凸出的凸出宽度(第二凸出宽度)P2。在此，以宽度P1小于宽度P2为例。另外，在晶体管装置300中，栅极122从通道部115的第三边界E3向外凸出的凸出宽度P3可以大于第一凸出部317从通道部115的第三边界E3凸出的凸出宽度P1，而栅极122从通道部115的第四边界E4向栅极线124凸出的凸出宽度P4可大致与第二凸出部319从通道部115的第四边界E4凸出的凸出宽度P2相等。因此，栅极122从第一凸出部317向外凸出而使第一凸出部317被栅极122完全覆盖，而第二凸出部319则朝向栅极线124延伸而使第二凸出部319的边界重叠于栅极线124与栅极122的交界。
在图6中，晶体管装置400大致与晶体管装置300相似，不过晶体管装置400的第二凸出部419进一步延伸至栅极线124中以部分地重叠于栅极线124。在图7中，晶体管装置500大致与晶体管装置400相似，不过晶体管装置500的第一凸出部517延伸至其边界与栅极122的边界重叠(与图4的实施例类似)。另外，在图7中，为了可以区分出栅极122、第一凸出部517与第二凸出部519的边界，将栅极122的边界略微外移，但应知道，在实体的结构设计上，第一凸出部517与第二凸出部519的边界大致上与栅极122的边界重合或平齐。
在图8的晶体管装置600中，栅极622自第三边界E3从通道部115向外凸出的凸出宽度P3小于第一凸出部617自第三边界E3从通道部115向外凸出的凸出宽度P1，使得第一凸出部617有一部分未被栅极622遮蔽。此外，栅极622自第四边界E4从通道部115向栅极线124凸出的凸出宽度P4小于第二凸出部619自第四边界E4从通道部115向外凸出的凸出宽度P2，使得第二凸出部619部分地延伸至栅极线124中以与栅极线124重叠。
在前述的实施例中，第一凸出部连续地从通道部的第一边界延伸至第二边界，因此前述实施例均是以第一凸出部连接第三边界的连接长度等于通道部的第三边界为例来进行说明的，且也是以第二凸出部连接第四边界的连接长度等于通道部的第四边界为例来进行说明的，但并不以此为限。图9的晶体管装置700中，第一凸出部717连接第三边界E3的连接长度小于通道部115的第三边界E3的长度且第二凸出部719连接第四边界E4的连接长度小于通道部115的第四边界E4的长度。因此，第一凸出部717与通道部115的第一边界E1相隔一段距离D13，且第一凸出部717与通道部115的第二边界E2相隔一段距离D23。并且，第二凸出部719与通道部115的第一边界E1相隔一段距离D14，同时第二凸出部719与通道部115的第二边界E2相隔一段距离D24。距离D13、D23、D14与D24可彼此相同，或是至少其中两者不同。
图10的晶体管装置800中，第一凸出部817连接第三边界E3的连接长度小于通道部115的第三边界E3的长度，且第一凸出部817从通道部115的第三边界E3向外凸出的凸出宽度P1等于栅极122从通道部115的第三边界E3向外凸出的凸出宽度P3。因此，第一凸出部817在端部的部分边界重叠于栅极122的第三栅极边界G3。另外，第二凸出部819连接第四边界E4的连接长度小于通道部115的第四边界E4的长度，且第二凸出部819从通道部115的第四边界E4向外凸出的凸出宽度P2等于栅极122从通道部115的第四边界E4向栅极线124凸出的凸出宽度P4。此时，第二凸出部819端部的部分边界可以重叠于栅极122与栅极线124的交界。
图11的晶体管装置900中，第一凸出部917连接第三边界E3的连接长度小于通道部115的第三边界E3的长度，且第二凸出部919连接第四边界E4的连接长度小于通道部115的第四边界E4的长度。此外，第一凸出部917从通道部115的第三边界E3向外凸出的凸出宽度P1大于栅极122从通道部115的第三边界E3向外凸出的凸出宽度P3，且第二凸出部919从通道部115的第四边界E4向外凸出的凸出宽度P2大于栅极122从通道部115的第四边界E4向栅极线124凸出的凸出宽度P4。此时，第一凸出部917中一部分位于栅极122之外。
图12的晶体管装置1000中，第一凸出部1017与第二凸出部1019都被栅极122完全遮盖，且第一凸出部1017从通道部115的第三边界E3向外凸出的凸出宽度P1小于第二凸出部1019从通道部115的第四边界E4向外凸出的凸出宽度P2。图13的晶体管装置1100中，第一凸出部1117与第二凸出部1119都被栅极122完全遮盖，且第一凸出部1117从通道部115的第三边界E3向外凸出的凸出宽度P1小于第二凸出部1119从通道部115的第四边界E4向外凸出的凸出宽度P2。此外，第二凸出部1119延伸超过栅极122与栅极线124的交界而部分重叠于栅极线124。
图14的晶体管装置1200中，第一凸出部1217从通道部115的第三边界E3向外凸出的凸出宽度P1与栅极122从通道部115的第三边界E3向外凸出的凸出宽度P3相同。因此，第一凸出部1217自端部的部分边界重叠于栅极122的第三栅极边界G3。另外，第一凸出部1217连接第三边界E3与第二凸出部1219连接第四边界E4的连接长度分别小于通道部115的第三边界E3与第四边界E4的长度。
图15的晶体管装置1300中，栅极1322的第三栅极边界G3大致重叠于通道部115的第三边界E3，因此第一凸出部1317自第三边界E3以及第三栅极边界G3向外凸出而未重叠于栅极1322。图16的晶体管装置1400中，第一凸出部1417连接第三边界E3的连接长度小于通道部115的第三边界E3，且第二凸出部1419连接第四边界E4的连接长度小于通道部115的第四边界E4。此外，栅极1422的第三栅极边界G3大致重叠于通道部115的第三边界E3，因此第一凸出部1417自第三边界E3以及第三栅极边界G3向外凸出而未重叠于栅极1422。
图17的晶体管装置1500中，第二凸出部1519从通道部115的第四边界E4向外凸出的凸出宽度P2大于第一凸出部1517从通道部115的第三边界E3向外凸出的凸出宽度P1。并且，栅极1522的第三栅极边界G3重叠于通道部115的第三边界E3，使得第一凸出部1517未被栅极1522遮掩。图18的晶体管装置1600与图17的晶体管装置相似，不过晶体管装置1600的第二凸出部1619朝向栅极线124延伸而部分重叠于栅极线124。图19的晶体管装置1700与图17的晶体管装置1500相似，不过晶体管装置1700的第一凸出部1717连接第三边界E3的连接长度小于通道部115的第三边界E3且第二凸出部1719连接第四边界E4的连接长度小于通道部的第四边界E4。在此，第二凸出部1719从通道部115的第四边界E4向外凸出的凸出宽度P2大于第一凸出部1717从通道部115的第三边界E3向外凸出的凸出宽度P1。同时，栅极1722的第三栅极边界G3重叠于通道部115的第三边界E3，使得第一凸出部1717未被栅极1522遮掩。图20的晶体管装置1800与图19的晶体管装置1700相似，不过晶体管装置1800的第二凸出部1819朝向栅极线124延伸以部分地重叠栅极线124。
图21的晶体管装置1900中，第一凸出部1917从通道部115的第三边界E3凸出的凸出宽度P1A为非均一宽度，且第二凸出部1919从通道部115的第四边界E4凸出的凸出宽度P2A也为非均一宽度。凸出宽度P1A从通道部115的第一边界E1朝向第二边界E2的变化为先增加、恒定、再减少，而凸出宽度P2A从通道部115的第一边界E1朝向第二边界E2的变化也类似地为先增加、恒定、再减少。因此，第一凸出部1917与第二凸出部1919呈梯形。此外，宽度P1A的最大值小于栅极122从通道部115的第三边界E3向外凸出的凸出宽度P3，而宽度P2A的最大值小于栅极122从通道部115的第四边界E4向栅极线124凸出的凸出宽度P4。
图22的晶体管装置2000中，第一凸出部2017从通道部115的第三边界E3凸出的(第一)凸出宽度P1A为非均一宽度，且第二凸出部2019从通道部115的第四边界E4凸出的(第二)凸出宽度P2A也为非均一宽度。凸出宽度P1A与凸出宽度P2A从通道部115的第一边界E1朝向第二边界E2的变化都是先增加、恒定、再减少。因此，第一凸出部2017与第二凸出部2019呈梯形。此外，宽度P1A的最大值等于栅极122从通道部115的第三边界E3向外凸出的凸出宽度P3，而宽度P2A的最大值等于栅极122从通道部115的第四边界E4向栅极线124凸出的凸出宽度P4。
图23的晶体管装置2100中，第一凸出部2117从通道部115的第三边界E3凸出的凸出宽度P1B为非均一宽度，且第二凸出部2119从通道部115的第四边界E4凸出的凸出宽度P2B也为非均一宽度。凸出宽度P1B与凸出宽度P2B从通道部115的第一边界E1朝向第二边界E2的变化都是先线性增加再线性减少。因此，第一凸出部2017与第二凸出部2019呈三角形。在本实施例中，宽度P1B的最大值可大于栅极122从通道部115的第三边界E3向外凸出的凸出宽度P3，而凸出宽度P2B的最大值可大于栅极122从通道部115的第四边界E4向栅极线124凸出的凸出宽度P4。
图24的晶体管装置2200中，第一凸出部2217从通道部115的第三边界E3凸出的凸出宽度P1A为非均一宽度，且第二凸出部2219从通道部115的第四边界E4凸出的凸出宽度P2A也为非均一宽度。凸出宽度P1A与凸出宽度P2A从通道部115的第一边界E1朝向第二边界E2的变化都是先增加、恒定、再减少。因此，第一凸出部2217与第二凸出部2219呈梯形。此外，凸出宽度P1A的最大值小于凸出宽度P2A的最大值。
图25的晶体管装置2300中，第一凸出部2317从通道部115的第三边界E3凸出的凸出宽度P1A为非均一宽度，且第二凸出部2319从通道部115的第四边界E4凸出的凸出宽度P2B也为非均一宽度。凸出宽度P1A从通道部115的第一边界E1朝向第二边界E2的变化是先增加、恒定、再减少，而凸出宽度P2B从通道部115的第一边界E1朝向第二边界E2的变化是先线性增加再线性减少。因此，第一凸出部2317呈梯形，而第二凸出部2319呈三角形。此外，凸出宽度P1A的最大值小于凸出宽度P2A的最大值。
图26的晶体管装置2400中，第一凸出部2417从通道部115的第三边界E3凸出的凸出宽度P1A为非均一宽度，且第二凸出部2419从通道部115的第四边界E4凸出的凸出宽度P2B也为非均一宽度。凸出宽度P1A从通道部115的第一边界E1朝向第二边界E2的变化是先增加、恒定、再减少，而凸出宽度P2B从通道部115的第一边界E1朝向第二边界E2的变化是先线性增加再线性减少。因此，第一凸出部2417呈梯形，而第二凸出部2419呈三角形。此外，凸出宽度P1A的最大值大致等于栅极122从通道部115的第三边界E3向外凸出的凸出宽度P3，使栅极122在端部的边界重叠于第一凸出部2417在端部的边界。凸出宽度P2B的最大值大于栅极122从通道部115的第四边界E4向栅极线124凸出的凸出宽度P4。
图27的晶体管装置2500中，第一凸出部2517从通道部115的第三边界E3凸出的凸出宽度P1B为非均一宽度，且第二凸出部2519从通道部115的第四边界E4凸出的凸出宽度P2B也为非均一宽度。凸出宽度P1B与凸出宽度P2B从通道部115的第一边界E1朝向第二边界E2的变化都是先非线性增加再非线性减少。因此，第一凸出部2517与第二凸出部2519呈近似半圆形。在本实施例中，宽度P1B的最大值可等于栅极122从通道部115的第三边界E3向外凸出的凸出宽度P3，而宽度P2B的最大值可大于栅极122从通道部115的第四边界E4向栅极线124凸出的凸出宽度P4。图28的晶体管装置2600与图27的晶体管装置2500相似，不过晶体管装置2600的第一凸出部2617连接第三边界E3的连接长度小于通道部115的第三边界E3的长度，且第一凸出部2617从通道部115的第三边界E3凸出的凸出宽度P1B的最大值可小于栅极122从通道部115的第三边界E3向外凸出的凸出宽度P3。
图29的晶体管装置2700中，第一凸出部2717从通道部115的第三边界E3凸出的凸出宽度P1B为非均一宽度，且第二凸出部2719从通道部115的第四边界E4凸出的凸出宽度P2B也为非均一宽度。凸出宽度P1B与凸出宽度P2B从通道部115的第一边界E1朝向第二边界E2的变化都是先非线性增加再非线性减少。因此，第一凸出部2717与第二凸出部2719呈近似半圆形。在本实施例中，宽度P1B的最大值可等于栅极122从通道部115的第三边界E3向外凸出的凸出宽度P3，而宽度P2B的最大值可小于栅极122从通道部115的第四边界E4向栅极线124凸出的凸出宽度P4。此外，第一凸出部2717连接第三边界E3的连接长度小于通道部115的第三边界E3的长度，且第二凸出部2719连接第四边界E4的连接长度小于通道部115的第四边界E4的长度。
图30的晶体管装置2800中，第一凸出部2817与第二凸出部2819呈近似半圆形。在本实施例中，宽度P1B的最大值小于栅极122从通道部115的第三边界E3向外凸出的凸出宽度P3，而宽度P2B的最大值也小于栅极122从通道部115的第四边界E4向栅极线124凸出的凸出宽度P4。此外，第一凸出部2717连接第三边界E3的连接长度小于通道部115的第三边界E3的长度，且第二凸出部2719连接第四边界E4的连接长度小于通道部115的第四边界E4的长度。
图31的晶体管装置2900中，第一凸出部2917从通道部115的第三边界E3凸出的凸出宽度P1C为非均一宽度，且第二凸出部2919从通道部115的第四边界E4凸出的凸出宽度P2C也为非均一宽度。凸出宽度P1C与凸出宽度P2C从通道部115的第一边界E1朝向第二边界E2的变化都是先增加、恒定、减少、增加、恒定、再减少。因此，第一凸出部2917与第二凸出部2919呈近似似双峰型。
图32的晶体管装置3000与图31的晶体管装置3000相似，不过晶体管装置3000中，栅极3022从通道部115的第三边界E3向外凸出的凸出宽度P3A为非均一宽度，且凸出宽度P3A从通道部115的第一边界E1朝向第二边界E2的变化都是先增加、恒定、减少、增加、恒定、再减少。因此栅极3022具有双峰外型。
图33的晶体管装置3100中，半导体材料层3110包括第一导电部3111、第二导电部3113、通道部3115、第一凸出部3117以及第二凸出部3119外，还包括第一低导电部3111A与第二低导电部3113A。第一低导电部3111A位于第一导电部3111周围，且第二低导电部3113A位于第二导电部3113周围。第一低导电部3111A与第二低导电部3113A都未重叠于栅极层120。第一低导电部3111A与第二低导电部3113A的边界构成半导体材料层3110的边界的一部份。
具体而言，第一导电部3111、第二导电部3113、通道部3115、第一凸出部3117、第二凸出部3119、第一低导电部3111A与第二低导电部3113A可以在单一半导体岛状物上进行选择性掺杂处理来形成，其中选择性掺杂处理仅在第一导电部3111、第二导电部3113执行掺杂。第一导电部3111与第二导电部3113各自的掺杂浓度大于第一低导电部3111A、第二低导电部3113A、通道部3115、第一凸出部3117与第二凸出部3119各自的掺杂浓度。另外，栅极层120的栅极122覆盖通道部3115且进一步从通道部3115的第三边界E3向外延伸至超出第一凸出部3117。在此，第一凸出部3117与第二凸出部3119的边界可与第一低导电部3111A及第二低导电部3113A的边界共线。
以上的实施例都是以第一凸出部不超出通道部的第三边界且第二凸出部不超出通道部的第四边界为例进行说明的，但并不以此为限。以图34为例，晶体管装置3200大致上由图1的半导体装置改变而来，其中栅极层120以同样的元件符号进行标示。晶体管装置3200中，半导体材料层3210包括第一导电部3211、第二导电部3213、通道部3215与第一凸出部3217与第二凸出部3219。第一导电部3211包括第一颈缩区3211A以及一第一连接区3211B。第一连接区3211B位于第一颈缩区3211A与通道部3215之间。第二导电部3213也具有与第一导电部3211类似的设计，包括第二颈缩区3213A与第二连接区3213B。第一凸出部3217包括彼此连接第一内凸出区3217A与第一外凸出区3217B，其中第一内凸出区3217A从通道部3215的第三边界E3向外凸出且第一外凸出区3217B从第一导电部3211的第一连接区3211B向外凸出，使得第一外凸出区3217B位于栅极层120之外。第二凸出部3219也具有与第一凸出部3217类似的结构设计。第一凸出部3217从通道部3215向外凸出使得第一凸出部3217的边界在结构上造成的坡度变化不致影响通道部3215的性能。第二凸出部3219也提供相似的功能。
由于晶体管装置3200致能时，电流会具有选择最短距离流动的特性，第一颈缩区3211A在第一导电部3211中相对较窄将使得电流分布受限于第一颈缩区3211A的宽度W3211A。即，晶体管装置3200致能时，流经第一连接区3211B的电流密度可大于流经第一外凸出区3217B的电流密度。因此，通道部3215的第一边界E1可以从第一连接区3211B与第一颈缩区3211A的交界I1在第一栅极边界G1的投影线来界定。另外，通道部3215的第二边界E2可以从第二连接区3213B与第二颈缩区3213A的交界I2在第二栅极边界G2的投影线来界定。
图35的晶体管装置3300与图34的晶体管装置3200相似，不过第一凸出部3317与第二凸出部3319的边界与栅极122的边界大致平齐。第一凸出部3317从通道部3215的第三边界E3凸出的凸出宽度P1等于栅极122从通道部3215的第三边界E3向外凸出的凸出宽度P3，且第二凸出部3319从通道部3215的第四边界E4凸出的凸出宽度P2等于栅极122从通道部3215的第四边界E4向外凸出至栅极线124的凸出宽度P4。
在图36的晶体管装置3400中，第一凸出部3317与栅极线124的设计与图35的实施例相同，不过第二凸出部3419从通道部3215的第四边界E4凸出的凸出宽度P2大于栅极122从通道部3215的第四边界E4向外凸出至栅极线124的凸出宽度P4。因此，第二凸出部3419部分的重叠栅极线124。在图37的晶体管装置3500中，第二凸出部3419与栅极线124的设计与图36的实施例相同，不过第一凸出部3217从通道部3215的第三边界E3凸出的凸出宽度P1小于栅极122从通道部3215的第三边界E3向外凸出的凸出宽度P3。在图38的晶体管装置3600中，第二凸出部3319与栅极线124的设计与图35的实施例相同，不过第一凸出部3217从通道部3215的第三边界E3凸出的凸出宽度P1小于栅极122从通道部3215的第三边界E3向外凸出的凸出宽度P3。
综上所述，本发明实施例的晶体管装置中，半导体材料层的实体轮廓比作为通道的通道部的轮廓更大，因此晶体管装置在受到应力时，相对的应力集中区域可以远离通道部而有助于避免应力导致晶体管装置的性能受到影响。具体而言，本发明实施例的晶体管装置可以应用于柔性产品中，而有助于减缓或是抑制柔性产品被弯曲时可能导致晶体管装置的性能改变。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何熟悉所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围通过所附权利要求来界定。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其进行限制；尽管参照前述各实施例对本发明进行了详细的说明，熟悉本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (20)

1.一种晶体管装置，其特征在于，包括：
半导体材料层，一体的包括第一导电部、第二导电部、通道部以及第一凸出部，所述通道部位于所述第一导电部与所述第二导电部之间，其中所述通道部具有第一边界、第二边界、第三边界与第四边界，所述第一边界与所述第一导电部邻接，所述第二边界与所述第二导电部邻接，而所述第三边界与所述第四边界连接所述第一边界与所述第二边界的端点，所述第一凸出部从所述通道部的所述第三边界向外凸出；
栅极层，横越并重叠所述通道部，所述栅极层的第一栅极边界与第二栅极边界重叠于所述通道部的所述第一边界与所述第二边界；以及
绝缘层，设置于所述栅极层与所述半导体材料层之间。
2.如权利要求1所述的晶体管装置，其特征在于，所述第一导电部与所述第二导电部的导电性优于所述通道部与所述第一凸出部。
3.如权利要求1所述的晶体管装置，其特征在于，所述第一凸出部连接所述第三边界的连接长度不大于所述第三边界的长度。
4.如权利要求1所述的晶体管装置，其特征在于，所述栅极层包括栅极线与栅极，所述栅极是从所述栅极线凸起后伸出的分支，且所述栅极横越并重叠所述通道部。
5.如权利要求1所述的晶体管装置，其特征在于，所述栅极层与所述第一凸出部至少部分重叠。
6.如权利要求1所述的晶体管装置，其特征在于，所述栅极层的第三栅极边界重叠于所述通道部的所述第三边界。
7.如权利要求1所述的晶体管装置，其特征在于，所述栅极层的第三栅极边界重叠于所述第一凸出部的边界。
8.如权利要求1所述的晶体管装置，其特征在于，所述第一凸出部的边界即为所述半导体材料层的边界的一部份。
9.如权利要求1所述的晶体管装置，其特征在于，所述半导体材料层还包括第二凸出部，所述通道部位于所述第一凸出部与所述第二凸出部之间。
10.如权利要求9所述的晶体管装置，其特征在于，所述第一凸出部从所述第三边界向外凸出第一凸出宽度，且所述第二凸出部从所述第四边界向外凸出第二凸出宽度。
11.如权利要求10所述的晶体管装置，其特征在于，所述第一凸出宽度与所述第二凸出宽度不同。
12.如权利要求10所述的晶体管装置，其特征在于，所述第一凸出宽度与所述第二凸出宽度至少其中之一为非均一宽度。
13.如权利要求10所述的晶体管装置，其特征在于，所述第一凸出宽度与所述第二凸出宽度至少其中之一从所述第一边界朝向所述第二边界的变化包括先增加再减少。
14.如权利要求1所述的晶体管装置，其特征在于，所述第一导电部与所述第二导电部各自的掺杂浓度大于所述通道部与所述第一凸出部各自的掺杂浓度。
15.如权利要求1所述的晶体管装置，其特征在于，所述半导体材料层还包括位于所述第一导电部周边的第一低导电部与位于所述第二导电部周边的第二低导电部，所述第一低导电部与所述第二低导电部都未重叠于所述栅极层，所述第一低导电部与所述第二低导电部的边界构成所述半导体材料层的边界的一部份。
16.如权利要求15所述的晶体管装置，其特征在于，所述第一导电部与所述第二导电部各自的掺杂浓度大于所述第一低导电部、所述第二低导电部、所述通道部与所述第一凸出部各自的掺杂浓度。
17.如权利要求1所述的晶体管装置，其特征在于，所述栅极层覆盖所述通道部，且还从所述通道部的所述第三边界向外延伸至超出所述第一凸出部。
18.如权利要求1所述的晶体管装置，其特征在于，所述第一导电部包括第一颈缩区以及第一连接区，所述第一连接区位于所述第一颈缩区与所述通道部之间，所述第一连接区与所述第一颈缩区的交界在所述第一栅极边界的投影线为所述通道部的所述第一边界，而所述第一凸出部包括彼此连接的第一内凸出区与第一外凸出区，所述第一内凸出区从所述通道部的所述第三边界向外凸出，且所述第一外凸出区从所述第一导电部的所述第一连接区向外凸出。
19.如权利要求18所述的晶体管装置，其中所述第一外凸出区的面积位于所述栅极层的面积之外。
20.如权利要求18所述的晶体管装置，其中所述晶体管装置致能时，流经所述第一颈缩区的电流密度大于流经所述第一外凸出区的电流密度。
CN201710071802.5A 2016-12-15 2017-02-09 晶体管装置 Active CN108231883B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105141523 2016-12-15
TW105141523A TWI668870B (zh) 2016-12-15 2016-12-15 電晶體裝置

Publications (2)

Publication Number Publication Date
CN108231883A true CN108231883A (zh) 2018-06-29
CN108231883B CN108231883B (zh) 2020-09-25

Family

ID=62016515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710071802.5A Active CN108231883B (zh) 2016-12-15 2017-02-09 晶体管装置

Country Status (3)

Country Link
US (1) US9960245B1 (zh)
CN (1) CN108231883B (zh)
TW (1) TWI668870B (zh)

Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250671A (ja) * 1986-04-24 1987-10-31 Agency Of Ind Science & Technol 半導体装置
US5144394A (en) * 1989-09-01 1992-09-01 Hitachi, Ltd. Semiconductor device and method for fabricating same
CN1310479A (zh) * 2000-01-31 2001-08-29 松下电子工业株式会社 半导体器件
US20050045963A1 (en) * 2003-07-23 2005-03-03 Frank Lau Charge trapping memory cell
US20050110039A1 (en) * 2003-11-21 2005-05-26 Min-Hwa Chi Modification of carrier mobility in a semiconductor device
US20060243974A1 (en) * 2005-04-29 2006-11-02 Keng-Li Su Thin-film transistor
US7221012B2 (en) * 2005-09-13 2007-05-22 Industrial Technology Research Institute Pixel array
CN101060083A (zh) * 2006-04-17 2007-10-24 财团法人工业技术研究院 薄膜晶体管及其制造方法
CN101083285A (zh) * 2006-05-31 2007-12-05 松下电器产业株式会社 半导体器件
CN101114595A (zh) * 2006-07-26 2008-01-30 财团法人工业技术研究院 多晶硅薄膜晶体管及其制造方法
US7491592B2 (en) * 2006-03-17 2009-02-17 Industrial Technology Research Institute Thin film transistor device with high symmetry
US7551255B2 (en) * 2005-07-20 2009-06-23 Samsung Mobile Display Co., Ltd. Organic light emitting display device
US20100127270A1 (en) * 2008-11-24 2010-05-27 Industrial Technology Research Institute Thin film transistor
CN101752424A (zh) * 2008-12-17 2010-06-23 财团法人工业技术研究院 薄膜晶体管
US20110168893A1 (en) * 2010-01-13 2011-07-14 Tegam, Inc. Coaxial to Dual Co-Planar Waveguide Launcher for Microwave Bolometry
US20130032866A1 (en) * 2006-03-08 2013-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20130222219A1 (en) * 2010-11-15 2013-08-29 Sharp Kabushiki Kaisha Thin-film transistor substrate, display device provided with same, and method for producing thin-film transistor substrate
CN103545213A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 半导体器件及其制造方法
CN103779354A (zh) * 2012-10-24 2014-05-07 财团法人工业技术研究院 薄膜晶体管矩阵面板及其制造方法
US20140131678A1 (en) * 2012-11-14 2014-05-15 Samsung Display Co., Ltd. Thin film transistor and organic light emitting pixel having the same
TWI483401B (zh) * 2010-10-12 2015-05-01 Au Optronics Corp 薄膜電晶體與顯示面板
US20150162354A1 (en) * 2013-12-09 2015-06-11 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing a thin film transistor substrate
CN105140208A (zh) * 2014-05-27 2015-12-09 财团法人工业技术研究院 电子元件及其制法
US9252165B2 (en) * 2013-02-20 2016-02-02 Industrial Technology Research Institute Semiconductor device structure, method for manufacturing the same and pixel structure using the same
US20160111551A1 (en) * 2014-10-17 2016-04-21 Industrial Technology Research Institute Electronic device and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI300625B (en) * 2006-05-16 2008-09-01 Ind Tech Res Inst Structure of semiconductor device and fabrication method

Patent Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250671A (ja) * 1986-04-24 1987-10-31 Agency Of Ind Science & Technol 半導体装置
US5144394A (en) * 1989-09-01 1992-09-01 Hitachi, Ltd. Semiconductor device and method for fabricating same
CN1310479A (zh) * 2000-01-31 2001-08-29 松下电子工业株式会社 半导体器件
US20050045963A1 (en) * 2003-07-23 2005-03-03 Frank Lau Charge trapping memory cell
US20050110039A1 (en) * 2003-11-21 2005-05-26 Min-Hwa Chi Modification of carrier mobility in a semiconductor device
US20060243974A1 (en) * 2005-04-29 2006-11-02 Keng-Li Su Thin-film transistor
US7551255B2 (en) * 2005-07-20 2009-06-23 Samsung Mobile Display Co., Ltd. Organic light emitting display device
US7221012B2 (en) * 2005-09-13 2007-05-22 Industrial Technology Research Institute Pixel array
US20130032866A1 (en) * 2006-03-08 2013-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7491592B2 (en) * 2006-03-17 2009-02-17 Industrial Technology Research Institute Thin film transistor device with high symmetry
CN101060083A (zh) * 2006-04-17 2007-10-24 财团法人工业技术研究院 薄膜晶体管及其制造方法
CN101083285A (zh) * 2006-05-31 2007-12-05 松下电器产业株式会社 半导体器件
CN101114595A (zh) * 2006-07-26 2008-01-30 财团法人工业技术研究院 多晶硅薄膜晶体管及其制造方法
US20100127270A1 (en) * 2008-11-24 2010-05-27 Industrial Technology Research Institute Thin film transistor
CN101752424A (zh) * 2008-12-17 2010-06-23 财团法人工业技术研究院 薄膜晶体管
US20110168893A1 (en) * 2010-01-13 2011-07-14 Tegam, Inc. Coaxial to Dual Co-Planar Waveguide Launcher for Microwave Bolometry
TWI483401B (zh) * 2010-10-12 2015-05-01 Au Optronics Corp 薄膜電晶體與顯示面板
US20130222219A1 (en) * 2010-11-15 2013-08-29 Sharp Kabushiki Kaisha Thin-film transistor substrate, display device provided with same, and method for producing thin-film transistor substrate
CN103545213A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 半导体器件及其制造方法
CN103779354A (zh) * 2012-10-24 2014-05-07 财团法人工业技术研究院 薄膜晶体管矩阵面板及其制造方法
US20140131678A1 (en) * 2012-11-14 2014-05-15 Samsung Display Co., Ltd. Thin film transistor and organic light emitting pixel having the same
US9252165B2 (en) * 2013-02-20 2016-02-02 Industrial Technology Research Institute Semiconductor device structure, method for manufacturing the same and pixel structure using the same
US20150162354A1 (en) * 2013-12-09 2015-06-11 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing a thin film transistor substrate
CN105140208A (zh) * 2014-05-27 2015-12-09 财团法人工业技术研究院 电子元件及其制法
US20160111551A1 (en) * 2014-10-17 2016-04-21 Industrial Technology Research Institute Electronic device and method of manufacturing the same
US9391208B2 (en) * 2014-10-17 2016-07-12 Industrial Technology Research Institute Electronic device and method of manufacturing the same

Also Published As

Publication number Publication date
TWI668870B (zh) 2019-08-11
CN108231883B (zh) 2020-09-25
TW201822356A (zh) 2018-06-16
US9960245B1 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
US7932567B2 (en) Semiconductor device
CN103646966B (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN110888272B (zh) 薄膜晶体管阵列面板及其制造方法
WO2015039492A1 (zh) 阵列基板及其制作方法
CN103872051B (zh) 半导体器件
CN109326612A (zh) 显示基板和显示装置
US9082739B2 (en) Semiconductor device having test structure
TW201424478A (zh) 接墊結構
CN110164914A (zh) 半导体器件、显示面板、显示装置和制造方法
CN107808886A (zh) 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
CN108281104A (zh) 显示面板和显示装置
CN107431044A (zh) 半导体器件
CN105655345A (zh) 液晶显示装置及其制造方法
US7193275B2 (en) Semiconductor device allowing modulation of a gain coefficient and a logic circuit provided with the same
CN105824160A (zh) 显示面板
CN108231883A (zh) 晶体管装置
CN103794599B (zh) 半导体装置
JP2012079992A (ja) 半導体装置
KR20100105992A (ko) 반도체 장치
KR101616490B1 (ko) 반도체 디바이스
CN105428370B (zh) 液晶显示面板及液晶显示装置
JP2008198784A (ja) 半導体装置
US10276600B2 (en) Pixel structure and related fabrication method
TWI509772B (zh) 高壓開關裝置及其製作方法
CN103985714B (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220331

Address after: 26, 1 song Chi Road, Xinyi District, Taipei, Taiwan, China

Patentee after: HANNSTAR DISPLAY Corp.

Address before: China Taiwan Hsinchu County town of bamboo East Zhongxing Road four paragraph 195

Patentee before: Industrial Technology Research Institute