CN110164914A - 半导体器件、显示面板、显示装置和制造方法 - Google Patents

半导体器件、显示面板、显示装置和制造方法 Download PDF

Info

Publication number
CN110164914A
CN110164914A CN201811194732.3A CN201811194732A CN110164914A CN 110164914 A CN110164914 A CN 110164914A CN 201811194732 A CN201811194732 A CN 201811194732A CN 110164914 A CN110164914 A CN 110164914A
Authority
CN
China
Prior art keywords
conducting wire
conductive
light shield
hole
shield layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811194732.3A
Other languages
English (en)
Other versions
CN110164914B (zh
Inventor
田宏伟
牛亚男
王纯阳
李栋
刘政
张帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811194732.3A priority Critical patent/CN110164914B/zh
Priority to US16/493,096 priority patent/US11380715B2/en
Priority to PCT/CN2019/079016 priority patent/WO2020077948A1/en
Publication of CN110164914A publication Critical patent/CN110164914A/zh
Priority to US17/589,810 priority patent/US20220157919A1/en
Application granted granted Critical
Publication of CN110164914B publication Critical patent/CN110164914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本公开提供了一种半导体器件、显示面板、显示装置和制造方法，涉及显示技术领域。该半导体器件包括基底、在该基底上的遮光层、覆盖该述遮光层的绝缘层和在该绝缘层的背离该遮光层的一侧的导线。该遮光层的材料包括导电材料。该导线与该遮光层并联。这样相当于减小了导线的电阻。当电流流过该导线时会减小该导线所产生的热量。

Description

半导体器件、显示面板、显示装置和制造方法
技术领域
本公开涉及显示技术领域，特别涉及一种半导体器件、显示面板、显示装置和制造方法。
背景技术
有机电致发光显示面板(Organic Electro luminesecent Display，OLED)凭借其低功耗、高色饱和度、广视角、薄厚度、能实现柔性化等优异性能，逐渐成为显示领域的主流。其可以广泛应用于智能手机、平板电脑、电视等终端产品。其中，又以柔性OLED产品最为显著。该柔性OLED产品逐渐以其可以满足各种特殊结构而成为OLED显示的主流。
随着分辨率向着FHD(Full High Definition，全高清)、QHD(Quarter HighDefinition，全高清屏分辨率的1/4)乃至更高分辨率提升，布线密度不断增加，在相关技术中的电路结构已经难以满足设计余裕(margin)。而且，随着全面屏的崭露头角，未来窄边框技术需要更加有效的边框缩窄技术。在相关技术中，出现了双源漏层技术来实现边框缩窄技术。另外，随着指纹识别技术的发展，遮光(Light Shield，简称为LS)层逐渐成为指纹识别技术的常规配置。LS层可以起到对于底部光线遮挡的作用。
发明内容
本公开的发明人发现，在相关技术的显示器件中，在电流流过一些导线的情况下会导致这些导线发热的问题。
鉴于此，本公开的实施例解决的一个技术问题是：提供一种用于显示面板的半导体器件，以减小由于电流流过导线所产生的热量。
根据本公开实施例的一个方面，提供了一种半导体器件，包括：基底；在所述基底上的遮光层，所述遮光层的材料包括导电材料；覆盖所述遮光层的绝缘层；以及在所述绝缘层的背离所述遮光层的一侧的导线，其中，所述导线与所述遮光层并联。
在一些实施例中，所述半导体器件还包括：穿过所述绝缘层的至少两个导电通孔，其中，所述导线与所述遮光层通过所述至少两个导电通孔并联。
在一些实施例中，所述遮光层至少包括第一部分；所述导线包括在阵列上的栅极驱动器GOA导线，其中，所述GOA导线与所述第一部分并联。
在一些实施例中，所述至少两个导电通孔包括至少两个第一导电通孔，其中，所述GOA导线与所述第一部分通过所述至少两个第一导电通孔并联。
在一些实施例中，所述GOA导线包括第一时钟信号线、第二时钟信号线、高电平电源线或低电平电源线。
在一些实施例中，所述GOA导线包括第一时钟信号线、第二时钟信号线、高电平电源线和低电平电源线；所述遮光层包括多个所述第一部分；其中，所述第一时钟信号线、所述第二时钟信号线、所述高电平电源线和所述低电平电源线分别与相应的第一部分并联。
在一些实施例中，所述遮光层还包括与所述第一部分隔离开的第二部分；所述绝缘层包括覆盖所述GOA导线或在所述GOA导线上方的平坦化层；所述导线还包括在所述平坦化层的背离所述GOA导线的一侧的第一导线，其中，所述第一导线与所述第二部分并联。
在一些实施例中，所述至少两个导电通孔包括至少两个第二导电通孔，其中，所述第一导线与所述第二部分通过所述至少两个第二导电通孔并联。
在一些实施例中，所述第一部分设置有至少一个开孔；和/或所述第二部分设置有至少一个开孔。
在一些实施例中，所述遮光层还包括与所述第一部分和所述第二部分分别隔离开的第三部分；所述导线还包括在所述平坦化层的背离所述GOA导线的一侧的第二导线，其中，所述第二导线与所述第三部分并联。
在一些实施例中，所述至少两个导电通孔包括至少两个第三导电通孔，其中，所述第二导线与所述第三部分通过所述至少两个第三导电通孔并联。
根据本公开实施例的另一个方面，提供了一种显示面板，包括：如前所述的半导体器件。
根据本公开实施例的另一个方面，提供了一种显示装置，包括：如前所述的显示面板。
根据本公开实施例的另一个方面，提供了一种半导体器件的制造方法，包括：在基底上形成遮光层，所述遮光层的材料包括导电材料；形成覆盖所述遮光层的绝缘层；形成穿过所述绝缘层的至少两个导电通孔；以及在所述绝缘层的背离所述遮光层的一侧形成导线，其中，所述导线与所述遮光层通过所述至少两个导电通孔并联。
在一些实施例中，在形成所述遮光层的步骤中，所述遮光层至少包括第一部分；在形成所述至少两个导电通孔的步骤中，所述至少两个导电通孔包括至少两个第一导电通孔；在形成所述导线的步骤中，所述导线包括GOA导线，其中，所述GOA导线与所述第一部分通过所述至少两个第一导电通孔并联。
在一些实施例中，在形成所述遮光层的步骤中，所述遮光层还包括与所述第一部分隔离开的第二部分；形成所述绝缘层的步骤中，所述绝缘层包括覆盖所述GOA导线或在所述GOA导线上方的平坦化层；在形成所述至少两个导电通孔的步骤中，所述至少两个导电通孔还包括至少两个第二导电通孔；在形成所述导线的步骤中，所述导线还包括在所述平坦化层的背离所述GOA导线的一侧的第一导线，其中，所述第一导线与所述第二部分通过所述至少两个第二导电通孔并联。
在一些实施例中，在形成所述遮光层的步骤中，所述遮光层还包括与所述第一部分和所述第二部分分别隔离开的第三部分；在形成所述至少两个导电通孔的步骤中，所述至少两个导电通孔还包括至少两个第三导电通孔；在形成所述导线的步骤中，所述导线还包括在所述平坦化层的背离所述GOA导线的一侧的第二导线，其中，所述第二导线与所述第三部分通过所述至少两个第三导电通孔并联。
上述半导体器件包括基底、在该基底上的遮光层、覆盖该遮光层的绝缘层和在该绝缘层的背离该遮光层的一侧的导线。该遮光层的材料包括导电材料。该导线与该遮光层并联。这样相当于减小了导线的电阻。当电流流过该导线时会减小该导线所产生的热量。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1是示出根据本公开一些实施例的半导体器件的截面图；
图2是示出根据本公开一些实施例的半导体器件沿着图1中的线A-A’截取的结构的截面图；
图3是示出根据本公开另一些实施例的半导体器件的截面图；
图4是示出根据本公开另一些实施例的半导体器件的截面图；
图5是示出根据本公开另一些实施例的半导体器件沿着图4中的线B-B’截取的结构的截面图；
图6是示出根据本公开另一些实施例的半导体器件沿着图4中的线C-C’截取的结构的截面图；
图7是示出根据本公开另一些实施例的半导体器件沿着图4中的线D-D’截取的结构的截面图；
图8是示出根据本公开一些实施例的半导体器件的制造方法的流程图；
图9A至图9F是示出根据本公开一些实施例的半导体器件的制造过程中若干阶段的结构的截面图。
应当明白，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分、数字表达式和数值应被解释为仅仅是示例性的，而不是作为限制。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在本公开中，当描述到特定器件位于第一器件和第二器件之间时，在该特定器件与第一器件或第二器件之间可以存在居间器件，也可以不存在居间器件。当描述到特定器件连接其它器件时，该特定器件可以与所述其它器件直接连接而不具有居间器件，也可以不与所述其它器件直接连接而具有居间器件。
本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
本公开的发明人发现，在相关技术的显示器件中，在电流流过导线(例如GOA(GateDriver on Array，在阵列上的栅极驱动器)导线)的情况下会导致该导线发热的问题。
鉴于此，本公开的实施例解决的一个技术问题是：提供一种用于显示面板的半导体器件，以减小由于电流流过导线所产生的热量。
在本公开的一些实施例中，提供了一种半导体器件。该半导体器件可以包括基底、在该基底上的遮光层、覆盖该遮光层的绝缘层和在该绝缘层的背离该遮光层的一侧的导线。该导线与该遮光层并联。通过将该导线与该遮光层并联，相当于减小了导线的电阻，这样可以减小由于电流流过导线所产生的热量。
例如，该遮光层的材料包括诸如金属等的导电材料。
在一些实施例中，该半导体器件还包括穿过绝缘层的至少两个导电通孔。该导线与该遮光层通过该至少两个导电通孔并联。
下面结合附图详细描述根据本公开一些实施例的用于显示面板的半导体器件。
在一些实施例中，遮光层至少包括第一部分。该导线包括GOA导线。该GOA导线与该第一部分并联。下面结合图1描述在GOA导线与遮光层的第一部分并联的情况下的结构。
图1是示出根据本公开一些实施例的半导体器件的截面图。
如图1所示，该半导体器件可以包括基底100。例如，该基底100可以是柔性基底或刚性基底。该半导体器件还可以包括在该基底100上的遮光层。例如，该遮光层至少包括第一部分111。例如，该遮光层的材料可以包括导电材料(例如金属)。该半导体器件还可以包括覆盖该遮光层的绝缘层120。该绝缘层120的材料可以包括氧化硅和氮化硅等中的至少一个。该半导体器件还可以包括在该绝缘层120的背离遮光层的一侧的导线。如图1所示，该导线可以包括GOA导线130。该GOA导线130在绝缘层120上。该GOA导线130与遮光层的第一部分111并联。
在一些实施例中，所述至少两个导电通孔可以包括至少两个第一导电通孔141。图1中示出了其中的一个第一导电通孔141。例如，该GOA导线130与该第一部分111可以通过至少两个第一导电通孔141并联。
在该实施例中，提供了根据本公开一些实施例的半导体器件。该半导体器件包括基底、在该基底上的遮光层、覆盖该遮光层的绝缘层和在该绝缘层的背离该遮光层的一侧的GOA导线。该遮光层的材料包括导电材料。该遮光层至少包括第一部分。该GOA导线与该第一部分并联。这样相当于减小了GOA导线的电阻。当电流流过该GOA导线时会减小GOA导线所产生的热量。
图2是示出根据本公开一些实施例的半导体器件沿着图1中的线A-A’截取的结构的截面图。
在一些实施例中，如图2所示，该半导体器件可以包括穿过绝缘层120的至少两个第一导电通孔141。例如，图2中示出了两个第一导电通孔141。该第一导电通孔141可以包括穿过绝缘层120的第一通孔和填充在该第一通孔中的导电材料(例如金属)。
该GOA导线130与遮光层的第一部分111通过该至少两个第一导电通孔141并联。如图2所示，该GOA导线130的一部分与遮光层的第一部分111的一部分通过一个第一导电通孔141电连接，该GOA导线130的另一部分与该第一部分111的另一部分通过另一个第一导电通孔141电连接。例如，该GOA导线130的一端与第一部分111的一端通过一个第一导电通孔141电连接，该GOA导线130的另一端与该第一部分111的另一端通过另一个第一导电通孔141电连接。这里，GOA导线的一端和另一端分别是指GOA导线的沿着该GOA导线的长度方向上的两个端部。第一部分的一端和另一端分别是指第一部分的沿着该第一部分的长度方向上的两个端部。该实施例实现了将GOA导线与遮光层的第一部分并联。
需要说明的是，第一导电通孔的数量可以不仅限于两个，例如，可以设置三个或更多个第一导电通孔。因此，本公开实施例的范围并不仅限于此。
在一些实施例中，GOA导线可以包括第一时钟信号线、第二时钟信号线、高电平电源线或低电平电源线。
图3是示出根据本公开另一些实施例的半导体器件的截面图。
在一些实施例中，如图3所示，GOA导线130可以包括第一时钟信号线131、第二时钟信号线132、高电平电源线133和低电平电源线134。遮光层可以包括多个第一部分111。该第一时钟信号线131、该第二时钟信号线132、该高电平电源线133和该低电平电源线134分别与相应的第一部分111并联。
例如，该第一时钟信号线131、该第二时钟信号线132、该高电平电源线133和该低电平电源线134可以分别通过至少两个第一导电通孔141来与各自相应的第一部分111并联。
在上述实施例中，通过使得GOA导线中的第一时钟信号线、第二时钟信号线、高电平电源线和低电平电源线分别与相应的第一部分并联，从而可以减小这些导线在传输电流时所产生的热量。
图4是示出根据本公开另一些实施例的半导体器件的截面图。
如图4所示，该半导体器件包括基底100、遮光层110、绝缘层120和GOA导线130。该GOA导线130与遮光层110的第一部分111通过至少两个第一导电通孔141并联。
在一些实施例中，如图4所示，该遮光层110还可以包括与该第一部分111隔离开的第二部分112。该绝缘层120可以包括覆盖该GOA导线130的平坦化层125。在另一些实施例中，该绝缘层可以包括在GOA导线上方的平坦化层。例如，该绝缘层可以包括覆盖该GOA导线的钝化层(图中未示出)和在该钝化层上的平坦化层。例如，该平坦化层125的材料可以包括氧化硅、氮化硅或氮氧化硅等。例如，该钝化层的材料可以包括氧化硅、氮化硅或氮氧化硅等。
如图4所示，所述导线可以包括在该平坦化层125的背离GOA导线130的一侧的第一导线451。该第一导线451在该平坦化层125上。例如，该第一导线451可以是接地线(Vss)。该第一导线451与该第二部分112并联。关于该第一导线451与该第二部分112并联的具体方式将在后面结合图5描述。
在相关技术中，第一导线的电阻较大可能会导致IR-Drop(电压降)偏大进而导致显示不均的问题。在本公开的上述实施例中，将第一导线与遮光层的第二部分并联，这样相当于减小了第一导线的电阻，从而可以减小电压降，提高显示的均匀性。
在一些实施例中，如图4所示，该遮光层110还可以包括与第一部分111和第二部分112分别隔离开的第三部分113。所述导线还可以包括在平坦化层125的背离GOA导线130的一侧的第二导线452。该第二导线452在该平坦化层125上。例如，该第二导线452可以是电源电压(Vdd)线或参考电压(Vref)线。该第二导线452与该第三部分113并联。关于该第二导线452与该第三部分113并联的具体方式将在后面结合图6描述。
在本公开的上述实施例中，通过将第二导线与遮光层的第三部分并联，这样相当于减小了第二导线的电阻，进而减小电压降，提高显示的均匀性。
在一些实施例中，如图4所示，该绝缘层120可以包括在基底100上覆盖遮光层110的缓冲层123。例如，该缓冲层123的材料可以包括但不限于氧化硅和氮化硅等中的至少一种。该绝缘层120还可以包括在缓冲层123的背离遮光层110的一侧的第一绝缘层121。该第一绝缘层121在该缓冲层123上。例如该第一绝缘层121的材料可以包括氧化硅或氮化硅等。该绝缘层120还可以包括在该第一绝缘层121的背离该缓冲层123的一侧的第二绝缘层122。该第二绝缘层122在该第一绝缘层121上。例如该第二绝缘层122的材料可以包括氧化硅或氮化硅等。该绝缘层120还可以包括在该第二绝缘层122的背离该第一绝缘层121的一侧的层间电介质层(Interlevel Dielectric，简称为ILD)124。该层间电介质层124在该第二绝缘层122上。例如该层间电介质层124的材料可以包括氧化硅或氮化硅等。如图4所示，该GOA导线130在该层间电介质层124的背离该第二绝缘层122的一侧。该GOA导线130在该层间电介质层124上。第一导电通孔141穿过该缓冲层123、该第一绝缘层121、该第二绝缘层122和该层间电介质层124。在一些实施例中，该绝缘层120还可以包括平坦化层125。
在一些实施例中，如图4所示，该半导体器件还可以包括在缓冲层123和第一绝缘层121之间的有源层471。例如，该有源层471可以包括半导体层(例如多晶硅)。该半导体器件还可以包括在第一绝缘层121和第二绝缘层122之间的栅极层472。该半导体器件还可以包括在层间电介质层124的背离第二绝缘层122的一侧的源极473和漏极474。该源极473和该漏极474在层间电介质层124上。该源极473、该漏极474与GOA导线130处于同一层。该源极473和该漏极474分别与该GOA导线130隔离开。
在一些实施例中，如图4所示，该半导体器件还可以包括穿过第一绝缘层121、第二绝缘层122和层间电介质层124的第四导电通孔475和第五导电通孔476。该第四导电通孔475可以包括穿过第一绝缘层121、第二绝缘层122和层间电介质层124的第四通孔和填充在该第四通孔中的导电材料(例如金属)。该第五导电通孔476可以包括穿过第一绝缘层121、第二绝缘层122和层间电介质层124的第五通孔和填充在该第五通孔中的导电材料(例如金属)。该源极473通过该第四导电通孔475与该有源层471的一部分电连接，该漏极474通过该第五导电通孔476与该有源层471的另一部分电连接。
在上面的实施例中，该半导体器件包括了TFT(thin-film transistor，薄膜晶体管)晶体管。该TFT晶体管包括但不限于有源层471、栅极层472、源极473、漏极474、第四导电通孔475和第五导电通孔476等。例如，该TFT晶体管还可以包括第一绝缘层121的一部分(例如在有源层471与栅极层472之间的部分)、第二绝缘层122的一部分(例如在栅极层472与源极473、漏极474之间的部分)和层间电介质层124的一部分(例如在栅极层472与源极473、漏极474之间的部分)等。
在一些实施例中，如图4所示，所述导线还可以包括在平坦化层125的第三导线453。例如该第三导线可以包括电源电压线。该第三导线453与例如漏极474通过第六导电通孔486电连接。
在一些实施例中，如图4所示，遮光层110还可以包括与第一部分111、第二部分112和第三部分113分别隔离开的第四部分114。该第四部分114在与有源层471对应的位置处。例如，该第四部分114在该有源层471的下方。例如，该第四部分114设置有指纹识别孔1141。
在一些实施例中，可以为遮光层的第四部分提供恒定电压(例如接地电压)，这样可以减轻遮光层对其上方的像素区的薄膜晶体管的浮体效应。
图5是示出根据本公开另一些实施例的半导体器件沿着图4中的线B-B’截取的结构的截面图。
在一些实施例中，如图5所示，所述至少两个导电通孔可以包括穿过绝缘层120的至少两个第二导电通孔142。例如，图5中示出了两个第二导电通孔142。该第二导电通孔142可以包括穿过绝缘层120的第二通孔和填充在该第二通孔中的导电材料(例如金属)。例如，该绝缘层120可以包括如图4中所示的缓冲层123、第一绝缘层121、第二绝缘层122、层间电介质层124和平坦化层125。
该第一导线451与遮光层的第二部分112通过该至少两个第二导电通孔142并联。如图5所示，该第一导线451的一部分与遮光层的第二部分112的一部分通过一个第二导电通孔142电连接，该第一导线451的另一部分与该第二部分112的另一部分通过另一个第二导电通孔142电连接。例如，该第一导线451的一端与第二部分112的一端通过一个第二导电通孔142电连接，该第一导线451的另一端与该第二部分112的另一端通过另一个第二导电通孔142电连接。这里，第一导线的一端和另一端分别是指第一导线的沿着该第一导线的长度方向上的两个端部。第二部分的一端和另一端分别是指第二部分的沿着该第二部分的长度方向上的两个端部。该实施例实现了将第一导线与遮光层的第二部分并联。
需要说明的是，第二导电通孔的数量可以不仅限于两个，例如，可以设置三个或更多个第二导电通孔。因此，本公开实施例的范围并不仅限于此。
图6是示出根据本公开另一些实施例的半导体器件沿着图4中的线C-C’截取的结构的截面图。
在一些实施例中，如图6所示，所述至少两个导电通孔包括穿过绝缘层120的至少两个第三导电通孔143。例如，图6中示出了两个第三导电通孔143。该第三导电通孔143可以包括穿过绝缘层120的第三通孔和填充在该第三通孔中的导电材料(例如金属)。例如，该绝缘层120可以包括如图4中所示的缓冲层123、第一绝缘层121、第二绝缘层122、层间电介质层124和平坦化层125。
第二导线452与遮光层的第三部分113通过该至少两个第三导电通孔143并联。如图6所示，该第二导线452的一部分与遮光层的第三部分113的一部分通过一个第三导电通孔143电连接，该第二导线452的另一部分与该第三部分113的另一部分通过另一个第三导电通孔143电连接。例如，该第二导线452的一端与第三部分113的一端通过一个第三导电通孔143电连接，该第二导线452的另一端与该第三部分113的另一端通过另一个第三导电通孔143电连接。这里，第二导线的一端和另一端分别是指第二导线的沿着该第二导线的长度方向上的两个端部。第三部分的一端和另一端分别是指第三部分的沿着该第三部分的长度方向上的两个端部。该实施例实现了将第二导线与遮光层的第三部分并联。
需要说明的是，第三导电通孔的数量可以不仅限于两个，例如，可以设置三个或更多个第三导电通孔。因此，本公开实施例的范围并不仅限于此。
图7是示出根据本公开另一些实施例的半导体器件沿着图4中的线D-D’截取的结构的截面图。
如图7所示，图7中示出了遮光层110的第一部分111、第二部分112、第三部分113和第四部分114。第四部分114包括指纹识别孔1141。
在一些实施例中，如图7所示，该第一部分111设置有至少一个开孔1111。通过在第一部分中设置开孔，可以减小遮光层与GOA导线的正对面积，减小遮光层对GOA导线的影响。例如，第一部分的开孔的面积占第一部分的面积的0.5％～60％。
在一些实施例中，如图7所示，该第二部分112设置有至少一个开孔1121。通过在第二部分中设置开孔，也可以减小遮光层对GOA导线的影响。例如，第二部分的开孔的面积占第二部分的面积的0.5％～60％。
在本公开的一些实施例中，还提供了一种显示面板。该显示面板包括如前所述的半导体器件，例如图1、图3或图4所示的半导体器件。
在本公开的一些实施例中，还提供了一种显示装置。该显示装置包括如上所述的显示面板。例如，该显示装置可以为显示屏、显示器、手机、计算机或平板电脑等。
图8是示出根据本公开一些实施例的半导体器件的制造方法的流程图。如图8所示，该制造方法可以包括步骤S802～S808。
在步骤S802，在基底上形成遮光层。例如，该遮光层的材料可以包括导电材料(诸如钼等金属)。例如，该遮光层的材料可以是导电遮光材料。
在步骤S804，形成覆盖遮光层的绝缘层。
在步骤S806，形成穿过绝缘层的至少两个导电通孔。
在步骤S808，在绝缘层的背离遮光层的一侧形成导线。该导线与遮光层通过至少两个导电通孔并联。
在上述实施例中，提供了一种半导体器件的制造方法。在该制造方法中，形成了遮光层和至少两个导电通孔，并使得导线与该遮光层通过该至少两个导电通孔电连接，从而实现了将导线与遮光层并联。这样，当电流流过该导线时可以减小该导线所产生的热量。
在一些实施例中，在步骤S802中，该遮光层至少包括第一部分。在步骤S806中，所述至少两个导电通孔可以包括至少两个第一导电通孔。在步骤S808中，所述导线可以包括GOA导线。该GOA导线与该第一部分通过该至少两个第一导电通孔并联。
在一些实施例中，在步骤S802中，该遮光层还可以包括与第一部分隔离开的第二部分。在步骤S804中，绝缘层可以包括覆盖GOA导线或在该GOA导线上方的平坦化层。在步骤S806中，该至少两个导电通孔还可以包括至少两个第二导电通孔。在步骤S808中，所述导线还可以包括在平坦化层的背离GOA导线的一侧的第一导线。该第一导线与该第二部分通过该至少两个第二导电通孔并联。
在一些实施例中，在步骤S802中，该遮光层还可以包括与第一部分和第二部分分别隔离开的第三部分。在步骤S806中，该至少两个导电通孔还可以包括至少两个第三导电通孔。在步骤S808中，所述导线还可以包括在平坦化层的背离GOA导线的一侧的第二导线。该第二导线与该第三部分通过该至少两个第三导电通孔并联。
图9A至图9F是示出根据本公开一些实施例的半导体器件的制造过程中若干阶段的结构的截面图。下面结合图9A至图9F详细描述根据本公开一些实施例的半导体器件的制造过程。
首先，如图9A所示，在基底(例如柔性基底或刚性基底)100上上形成图案化的遮光层110。该遮光层100可以包括互相隔离开的第一部分111、第二部分112、第三部分113和第四部分114。例如，第一部分111位于与后面将形成的GOA导线对应的位置处，第二部分112位于与后面将形成的第一导线对应的位置处，第三部分113位于与后面将形成的第二导线对应的位置处，第四部分114位于与后面将形成的TFT晶体管对应的位置处。另外，该第四部分114可以包括指纹识别孔1141。
接下来，如图9B所示，例如通过沉积等工艺在基底100上形成覆盖遮光层110的缓冲层123。接下来，例如通过LTPS(Low Temperature Poly-silicon，低温多晶硅技术)等工艺在该缓冲层123上形成有源层471。接下来，例如通过沉积等工艺在该缓冲层123上形成覆盖该有源层471的第一绝缘层121。接下来，例如通过沉积和图案化等工艺在该第一绝缘层121上形成栅极层472。接下来，例如通过沉积等工艺在该第一绝缘层121上形成覆盖该栅极层472的第二绝缘层122。接下来，例如通过沉积等工艺在该第二绝缘层122上形成层间电介质层124。这样形成了绝缘层120的部分。
接下来，如图9C所示，例如通过光刻、刻蚀和沉积等工艺形成连接到遮光层的第一部分111的第一导电通孔141、连接到有源层471的第四导电通孔475和第五导电通孔476。另外，在该步骤中，还可以形成连接到遮光层的第二部分112的第二导电通孔的第一部分1421、和连接到遮光层的第三部分113的第三导电通孔的第一部分1431。
接下来，如图9D所示，例如通过沉积和图案化等工艺在层间电介质层124上形成源极473、漏极474和GOA导线130。该源极473与第四导电通孔475连接。该漏极474与第五导电通孔476连接。该GOA导线130与第一导电通孔141连接。
接下来，如图9D所示，例如通过沉积和平坦化等工艺在层间电介质层124上形成覆盖源极473、漏极474和GOA导线130的平坦化层125。这样形成了根据一些实施例的绝缘层120。该绝缘层120可以包括缓冲层123、第一绝缘层121、第二绝缘层122、层间电介质层124和平坦化层125。
在一些实施例中，在形成平坦化层之前，还可以在层间电介质层上形成覆盖源极、漏极和GOA导线的钝化层(图中未示出)。然后在钝化层上形成平坦化层。
接下来，如图9E所示，例如通过光刻、刻蚀和沉积等工艺形成穿过平坦化层125的第二导电通孔的第二部分1422、第三导电通孔的第二部分1432和第六导电通孔486。该第二导电通孔的第二部分1422与该第二导电通孔的第一部分1421连接，并且这两部分一起作为第二导电通孔142。第三导电通孔的第二部分1432与该第三导电通孔的第一部分1431连接，并且这两部分一起作为第三导电通孔143。这样形成了连接到遮光层的第二部分112的第二导电通孔142和连接到遮光层的第三部分113的第三导电通孔143。例如，第六导电通孔486与漏极474连接。
在另一些实施例中，在形成第二导电通孔的过程中，可以在形成平坦化层125之后，通过对平坦化层125、层间电介质层124、第二绝缘层122、第一绝缘层121和缓冲层123进行刻蚀来形成露出遮光层的第二部分112的第二通孔。然后在第二通孔中填充导电材料以形成第二导电通孔。
在另一些实施例中，在形成第三导电通孔的过程中，可以在形成平坦化层125之后，通过对平坦化层125、层间电介质层124、第二绝缘层122、第一绝缘层121和缓冲层123进行刻蚀来形成露出遮光层的第三部分113的第三通孔。然后在第三通孔中填充导电材料以形成第三导电通孔。
接下来，如图9F所示，例如通过沉积和图案化等工艺在平坦化层125上形成第一导线451、第二导线452和第三导线453。该第一导线451与第二导电通孔142连接。该第二导线452与第三导电通孔143连接。该第三导线453与第六导电通孔486连接。
至此，提供了根据本公开一些实施例的半导体器件的制造方法。通过上述制造方法，实现了GOA导线与遮光层的第一部分并联、第一导线与遮光层的第二部分并联、以及第二导线与遮光层的第三部分并联。这可以减小GOA导线的发热，而且降低GOA导线、第一导线和第二导线的电阻，从而提高显示的均匀性。
至此，已经详细描述了本公开的各实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。

Claims (17)

1.一种半导体器件，包括：
基底；
在所述基底上的遮光层，所述遮光层的材料包括导电材料；
覆盖所述遮光层的绝缘层；以及
在所述绝缘层的背离所述遮光层的一侧的导线，其中，所述导线与所述遮光层并联。
2.根据权利要求1所述的半导体器件，还包括：
穿过所述绝缘层的至少两个导电通孔，其中，所述导线与所述遮光层通过所述至少两个导电通孔并联。
3.根据权利要求2所述的半导体器件，其中，
所述遮光层至少包括第一部分；
所述导线包括在阵列上的栅极驱动器GOA导线，其中，所述GOA导线与所述第一部分并联。
4.根据权利要求3所述的半导体器件，其中，
所述至少两个导电通孔包括至少两个第一导电通孔，其中，所述GOA导线与所述第一部分通过所述至少两个第一导电通孔并联。
5.根据权利要求3所述的半导体器件，其中，
所述GOA导线包括第一时钟信号线、第二时钟信号线、高电平电源线或低电平电源线。
6.根据权利要求3所述的半导体器件，其中，
所述GOA导线包括第一时钟信号线、第二时钟信号线、高电平电源线和低电平电源线；
所述遮光层包括多个所述第一部分；
其中，所述第一时钟信号线、所述第二时钟信号线、所述高电平电源线和所述低电平电源线分别与相应的第一部分并联。
7.根据权利要求3所述的半导体器件，其中，
所述遮光层还包括与所述第一部分隔离开的第二部分；
所述绝缘层包括覆盖所述GOA导线或在所述GOA导线上方的平坦化层；
所述导线还包括在所述平坦化层的背离所述GOA导线的一侧的第一导线，其中，所述第一导线与所述第二部分并联。
8.根据权利要求7所述的半导体器件，其中，
所述至少两个导电通孔包括至少两个第二导电通孔，其中，所述第一导线与所述第二部分通过所述至少两个第二导电通孔并联。
9.根据权利要求7所述的半导体器件，其中，
所述第一部分设置有至少一个开孔；和/或
所述第二部分设置有至少一个开孔。
10.根据权利要求7所述的半导体器件，其中，
所述遮光层还包括与所述第一部分和所述第二部分分别隔离开的第三部分；
所述导线还包括在所述平坦化层的背离所述GOA导线的一侧的第二导线，其中，所述第二导线与所述第三部分并联。
11.根据权利要求10所述的半导体器件，其中，
所述至少两个导电通孔包括至少两个第三导电通孔，其中，所述第二导线与所述第三部分通过所述至少两个第三导电通孔并联。
12.一种显示面板，包括：如权利要求1至11任意一项所述的半导体器件。
13.一种显示装置，包括：如权利要求12所述的显示面板。
14.一种半导体器件的制造方法，包括：
在基底上形成遮光层，所述遮光层的材料包括导电材料；
形成覆盖所述遮光层的绝缘层；
形成穿过所述绝缘层的至少两个导电通孔；以及
在所述绝缘层的背离所述遮光层的一侧形成导线，其中，所述导线与所述遮光层通过所述至少两个导电通孔并联。
15.根据权利要求14所述的制造方法，其中，
在形成所述遮光层的步骤中，所述遮光层至少包括第一部分；
在形成所述至少两个导电通孔的步骤中，所述至少两个导电通孔包括至少两个第一导电通孔；
在形成所述导线的步骤中，所述导线包括GOA导线，其中，所述GOA导线与所述第一部分通过所述至少两个第一导电通孔并联。
16.根据权利要求15所述的制造方法，其中，
在形成所述遮光层的步骤中，所述遮光层还包括与所述第一部分隔离开的第二部分；
形成所述绝缘层的步骤中，所述绝缘层包括覆盖所述GOA导线或在所述GOA导线上方的平坦化层；
在形成所述至少两个导电通孔的步骤中，所述至少两个导电通孔还包括至少两个第二导电通孔；
在形成所述导线的步骤中，所述导线还包括在所述平坦化层的背离所述GOA导线的一侧的第一导线，其中，所述第一导线与所述第二部分通过所述至少两个第二导电通孔并联。
17.根据权利要求16所述的制造方法，其中，
在形成所述遮光层的步骤中，所述遮光层还包括与所述第一部分和所述第二部分分别隔离开的第三部分；
在形成所述至少两个导电通孔的步骤中，所述至少两个导电通孔还包括至少两个第三导电通孔；
在形成所述导线的步骤中，所述导线还包括在所述平坦化层的背离所述GOA导线的一侧的第二导线，其中，所述第二导线与所述第三部分通过所述至少两个第三导电通孔并联。
CN201811194732.3A 2018-10-15 2018-10-15 半导体器件、显示面板、显示装置和制造方法 Active CN110164914B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811194732.3A CN110164914B (zh) 2018-10-15 2018-10-15 半导体器件、显示面板、显示装置和制造方法
US16/493,096 US11380715B2 (en) 2018-10-15 2019-03-21 Display substrate, display panel, display apparatus, and method of fabricating display substrate
PCT/CN2019/079016 WO2020077948A1 (en) 2018-10-15 2019-03-21 Display substrate, display panel, display apparatus, and method of fabricating display substrate
US17/589,810 US20220157919A1 (en) 2018-10-15 2022-01-31 Display substrate, display panel, display apparatus, and method of fabricating display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811194732.3A CN110164914B (zh) 2018-10-15 2018-10-15 半导体器件、显示面板、显示装置和制造方法

Publications (2)

Publication Number Publication Date
CN110164914A true CN110164914A (zh) 2019-08-23
CN110164914B CN110164914B (zh) 2022-02-08

Family

ID=67645064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811194732.3A Active CN110164914B (zh) 2018-10-15 2018-10-15 半导体器件、显示面板、显示装置和制造方法

Country Status (3)

Country Link
US (1) US11380715B2 (zh)
CN (1) CN110164914B (zh)
WO (1) WO2020077948A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103316A (zh) * 2020-09-15 2020-12-18 合肥维信诺科技有限公司 一种显示面板及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN212033021U (zh) * 2020-06-29 2020-11-27 京东方科技集团股份有限公司 Tft基板及显示装置
KR20220075071A (ko) * 2020-11-27 2022-06-07 삼성디스플레이 주식회사 표시 장치 및 이의 불량 검사 방법
CN114019736B (zh) * 2021-11-05 2023-10-20 京东方科技集团股份有限公司 显示基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104965368A (zh) * 2015-07-27 2015-10-07 武汉华星光电技术有限公司 液晶面板及显示装置
CN107093618A (zh) * 2017-05-04 2017-08-25 京东方科技集团股份有限公司 像素电路结构及使用其的显示器件
CN107121852A (zh) * 2017-06-20 2017-09-01 武汉华星光电技术有限公司 一种阵列基板及液晶面板
CN107623023A (zh) * 2017-10-17 2018-01-23 京东方科技集团股份有限公司 一种oled显示面板及其制备方法、oled显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576659A (zh) * 2015-02-09 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US10360862B2 (en) * 2017-09-07 2019-07-23 Apple Inc. Displays with supplemental loading structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104965368A (zh) * 2015-07-27 2015-10-07 武汉华星光电技术有限公司 液晶面板及显示装置
CN107093618A (zh) * 2017-05-04 2017-08-25 京东方科技集团股份有限公司 像素电路结构及使用其的显示器件
CN107121852A (zh) * 2017-06-20 2017-09-01 武汉华星光电技术有限公司 一种阵列基板及液晶面板
CN107623023A (zh) * 2017-10-17 2018-01-23 京东方科技集团股份有限公司 一种oled显示面板及其制备方法、oled显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103316A (zh) * 2020-09-15 2020-12-18 合肥维信诺科技有限公司 一种显示面板及显示装置
CN112103316B (zh) * 2020-09-15 2023-08-01 合肥维信诺科技有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
WO2020077948A1 (en) 2020-04-23
US20210384224A1 (en) 2021-12-09
CN110164914B (zh) 2022-02-08
US11380715B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
CN110164914A (zh) 半导体器件、显示面板、显示装置和制造方法
US9711541B2 (en) Display panel and method for forming an array substrate of a display panel
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
CN104752477B (zh) 有机发光显示设备及其制造方法
CN104752420B (zh) 显示设备的抗静电装置及其制造方法
CN108155195A (zh) 显示设备
CN103151304B (zh) 显示面板的阵列基板及其制作方法
TWI317557B (en) Liquid crystal display device and method for manufacturing the same
CN106354347A (zh) 内嵌式触控显示面板以及其制作方法
CN105452949B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN106098726A (zh) 有机发光显示设备和制造有机发光显示设备的方法
CN108711575A (zh) 显示面板和显示装置
CN106356376B (zh) 具有低线电阻结构的超高密度薄膜晶体管基板及制造方法
CN104201152A (zh) 制作显示面板的方法
TWI809075B (zh) 電子裝置及具有其之顯示器
TWI539592B (zh) 畫素結構
CN102645801B (zh) 薄膜晶体管阵列基板、彩膜基板、制作方法和显示设备
CN107065344A (zh) 液晶显示装置及其制造方法
WO2020177209A1 (zh) 阵列基板的制作方法及阵列基板
AU2020376100B2 (en) Display substrate and method for manufacturing same, and display apparatus
CN104914639A (zh) 一种tft基板及显示装置
CN108447883A (zh) 微型发光装置
CN207781601U (zh) 显示装置
TWI684045B (zh) 顯示裝置
US9373683B2 (en) Thin film transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant