CN108231685B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN108231685B
CN108231685B CN201711051864.6A CN201711051864A CN108231685B CN 108231685 B CN108231685 B CN 108231685B CN 201711051864 A CN201711051864 A CN 201711051864A CN 108231685 B CN108231685 B CN 108231685B
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor
layer
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711051864.6A
Other languages
English (en)
Other versions
CN108231685A (zh
Inventor
陈文进
吴正一
郑有宏
郭人华
刘响
李锦思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108231685A publication Critical patent/CN108231685A/zh
Application granted granted Critical
Publication of CN108231685B publication Critical patent/CN108231685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching

Abstract

一种方法包括提供半导体结构，该半导体结构具有有源区域和邻近于有源区域的隔离结构，该有源区域具有夹置晶体管的沟道区域的源极和漏极区域，该半导体结构还具有位于沟道区域上方的栅极结构。该方法还包括在源极和漏极区域的一个中蚀刻沟槽，其中，该沟槽暴露隔离结构的侧壁的部分，在沟槽中外延生长第一半导体层，在第一半导体层上方外延生长第二半导体层，通过蚀刻工艺改变第二半导体层的顶面的部分的晶体刻面取向，并且在改变晶体刻面取向之后，在第二半导体层上方外延生长第三半导体层。

Description

半导体器件及其形成方法
技术领域
本发明的实施例一般地涉及半导体技术领域，更具体地，涉及半导体器件及其形成方法。
背景技术
随着半导体器件逐渐按比例缩小，使用外延生长半导体材料已经实现应变的源极/漏极(S/D)部件(例如，应力源区域)以增强电荷载流子迁移率和提高器件性能。例如，形成具有应力源区域的金属氧化物半导体场效应晶体管(MOSFET)可以外延生长硅(Si)以形成用于n-型器件的凸起的S/D部件，并且外延生长硅锗(SiGe)以形成用于p-型器件的凸起的S/D部件。已经实现针对这些S/D部件的形状、配置和材料的各种技术，以进一步提高晶体管的器件性能。然而，凸起的S/D形成的现有方法不能完全符合要求。
例如，在靠近隔离区域(或结构)的有源区域处形成凸起的S/D区域是有问题的。例如，用于在两个区域的边界处生长外延部件的沟槽可能不具有理想的形状。此外，仅由半导体材料部分地围绕这些沟槽。结果，从这些沟槽生长的外延部件可能比完全在有源区域内生长的外延部件更薄。因此，当在这些外延部件之上形成接触部件时，接触接合可能是倾斜的并且接触电阻可能很高。期望这些领域中的改进。
发明内容
根据本发明的一方面，提供了一种用于形成半导体器件的方法，包括：提供半导体结构，所述半导体结构具有有源区域和邻近于所述有源区域的隔离结构，所述有源区域具有夹置晶体管的沟道区域的源极区域和漏极区域，所述半导体结构还具有位于所述沟道区域上方的栅极结构；在所述源极区域和所述漏极区域的一个中蚀刻沟槽，其中，所述沟槽暴露所述隔离结构的侧壁的部分；在所述沟槽中外延生长第一半导体层；在所述第一半导体层上方外延生长第二半导体层；通过蚀刻工艺改变所述第二半导体层的顶面的部分的晶体刻面取向；以及在改变所述晶体刻面取向之后，在所述第二半导体层上方外延生长第三半导体层。
根据本发明的另一方面，提供了一种用于形成半导体器件的方法，包括：提供半导体结构，所述半导体结构具有有源区域和邻近于所述有源区域的隔离结构，所述有源区域具有夹置晶体管的沟道区域的源极区域和漏极区域，所述半导体结构还具有位于所述沟道区域上方的栅极结构；在所述源极区域和所述漏极区域的一个中蚀刻沟槽，其中，所述沟槽的第一侧面是所述隔离结构的侧壁的部分，并且所述沟槽的第二侧面定向为晶面(1,1,1)；在所述沟槽中外延生长第一半导体层；在所述第一半导体层上方外延生长第二半导体层，其中，所述第二半导体层的顶面定向为晶面(1,1,1)；蚀刻所述第二半导体层，从而改变所述第二半导体层的顶面的部分的晶体刻面取向；在蚀刻所述第二半导体层之后，在所述第二半导体层上方外延生长第三半导体层。
根据本发明的又一方面，提供了一种半导体器件，包括：衬底，具有有源区域，所述有源区域具有夹置沟道区域的源极区域和漏极区域；栅极结构，位于所述沟道区域上方；隔离结构，至少部分地嵌入所述衬底中；第一半导体层，嵌入所述源极区域和所述漏极区域中的一个的沟槽内；第二半导体层，位于所述第一半导体层上方；以及第三半导体层，位于所述第二半导体层上方，其中，所述第二半导体层和所述第三半导体层中的每个均与所述隔离结构直接接触，其中，所述第二半导体层的第一侧面定向为晶面(1,1,1)，并且所述第二半导体层的第二侧面定向为以下晶面中的一个：{3,1,1}、{5,1,1}、{7,1,1}和{9,1,1}。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据本发明的各个方面的形成半导体器件的方法的流程图。
图2、图3、图4、图5、图6、图7、图8和图9示出了根据一些实施例的根据图1的方法形成目标半导体器件的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
本发明在各个实施例中通常涉及半导体器件及其形成方法。具体地，本发明涉及在场效应晶体管(FET)的源极和漏极(S/D)区域中形成凸起的外延部件。根据实施例，一些凸起的外延部件形成为邻近于(或邻接)隔离结构，并且包括半导体材料的至少三层。半导体材料的第一层(例如，硅锗)外延生长在由半导体材料(例如，硅)部分地围绕的沟槽中。半导体材料的第二层(例如，硅)外延生长在第一层上方，并且之后蚀刻以改变其顶面的至少部分的刻面取向。半导体材料的第三层(例如，硅)外延生长在第二层上方，其中，第二层的改变的刻面有助于半导体材料的第三层的垂直生长。有利地，半导体材料的第三层获得了用于S/D接触接合的期望的膜厚度和刻面。通过参照图1至图9进一步描述本发明的这个和其它实施例。
图1示出了根据本发明的用于形成半导体器件的方法100的流程图。方法100是实例，并且除了权利要求中的明确表述之外，该方法不旨在限制本发明。可以在方法100之前、期间和之后提供额外的操作，并且对于该方法的额外的实施例，可以替换、消除或重新定位所描述的一些操作。以下结合图2至图9描述方法100，其中，图2至图9示出了根据方法100的实施例的各个制造步骤期间的半导体器件200的截面图。器件200可以是集成电路(IC)或其中的一部分的处理期间制造的中间器件，该集成电路可以包括静态随机存取存储器(SRAM)和/或逻辑电路；诸如电阻器、电容器和电感器的无源组件；诸如p-型FET(PFET)、n-型FET(NFET)、FinFET、金属氧化物半导体场效应晶体管(MOSFET)和互补金属氧化物半导体(CMOS)晶体管、双极晶体管、高压晶体管、高频晶体管的有源组件；其它存储单元和它们的组合。此外，为了简化和易于理解，提供了本发明的各个实施例中的包括晶体管、栅极堆叠件、有源区域、隔离结构的各个部件和其它部件，并且没有必要将实施例限制于任何类型的器件、任何数量的器件、任何数量的区域或任何配置的结构或区域。
参照图1，在操作102中，方法100提供了结构(或半导体结构)200，该结构200包括具有用于形成晶体管的各个有源区域的半导体衬底、位于有源区域上方的栅极结构和邻近于有源区域的隔离结构。在图2中示出了结构200的实施例。
参照图2，结构200包括衬底202。在本实施例中，衬底202是硅衬底(例如，包括硅晶体定向{110}面)。可选地，衬底202可以包括诸如锗的另一元素半导体；诸如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；诸如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或它们的组合。在又另一可选实施例中，衬底202是绝缘体上半导体(SOI)。
衬底202包括有源区域204，该有源区域204通过隔离结构212a和212b与衬底202的其它有源区域隔离。在本实施例中，有源区域204是用于形成PFET的p-型场效应晶体管(FET)区域，诸如p-型衬底中的n-阱。在另一实施例中，有源区域204是用于形成NFET的n-型FET区域。在又另一实施例中，有源区域204包括用于形成CMOS器件的(或多个)p-型FET区域和(或多个)n-型FET区域。在本实施例中，有源区域204包括各个源极和漏极(S/D)区域206a、206b和206c以及夹置于S/D区域206a至206c中的一对之间的沟道区域208a和208b。S/D区域206a至206c可以包括轻掺杂源极/漏极(LDD)部件，和/或重掺杂源极/漏极(HDD)部件。例如，可以通过光晕注入或轻掺杂漏极(LDD)注入、源极/漏极注入、源极/漏极激活和/或其它合适的工艺形成LDD和HDD部件。具体地，S/D区域206a邻近于隔离结构212a，S/D区域206c邻近于隔离结构212b，并且S/D区域206b完全位于有源区域204内。
隔离结构212a和212b至少部分地嵌入在衬底202中并且可以由氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐玻璃(FSG)、低k介电材料和/或其它合适的绝缘材料形成。隔离结构212a至212b可以是浅沟槽隔离(STI)部件。在实施例中，隔离结构212a至212b是通过以下步骤形成的STI部件：在衬底202中蚀刻沟槽，用一种或多种隔离材料填充沟槽并且用化学机械平坦化(CMP)工艺平坦化隔离材料。隔离结构212a至212b可以是诸如场氧化物和硅的局部氧化(LOCOS)的其它类型的隔离部件。隔离结构212a至212b可以包括多层结构，例如，具有一个或多个衬垫层。
结构200还包括各个栅极结构220a、220b和220c。在本实施例中，栅极结构220b和220c设置在有源区域204上方，而栅极结构220a设置在隔离结构212a上方。具体地，栅极结构220b和220c分别设置在沟道区域208a和208b上方，以用于形成场效应晶体管。在实施例中，栅极结构220a用作局部互连件，诸如用于将S/D 206a连接至器件200的其它部分。栅极结构220a包括栅极介电层222a、栅电极层224a、L形间隔件226a和侧壁间隔件228a。栅极结构220b包括栅极介电层222b、栅电极层224b、L形间隔件226b和侧壁间隔件228b。栅极结构220c包括栅极介电层222c、栅电极层224c、L形间隔件226c和侧壁间隔件228c。
栅极介电层222a至222c可以包括氧化硅层(SiO2)；或高k介电层，诸如氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)、氧化钛(TiO2)、氧化钇(Y2O3)、钛酸锶(SrTiO3)、其它合适的金属氧化物或它们的组合。可以通过ALD和/或其它合适的方法来形成栅极介电层222a至222c。
在实施例中，栅电极层224a至224c包括多晶硅。可选地，栅电极层224a至224c包括诸如铝(Al)、钨(W)、钴(Co)、铜(Cu)的金属和/或其它合适的材料。可以通过CVD、PVD、镀和/或其它合适的工艺形成栅电极层224a至224c。
L形间隔件226a至226c可以包括诸如氧化硅、氮氧化硅的介电材料、其它介电材料或它们的组合。侧壁间隔件228a至228c可以包括诸如氧化硅、氮化硅、氮氧化硅的介电材料、其它介电材料或它们的组合。可以通过沉积(例如，CVD)和蚀刻技术形成L形间隔件226a至226c和侧壁间隔件228a至228c。
栅极结构220a至220c中的每个还可以包括位于相应的栅极介电层下方的界面层、位于相应的栅电极层上方的一个或多个介电硬掩模层和/或功函金属层。例如，界面层可以包括诸如氧化硅层(SiO2)或氮氧化硅的介电材料，并且该界面层可以通过化学氧化、热氧化、原子层沉积(ALD)、CVD和/或其它合适的电介质形成。例如，硬掩模层可以包括氮化硅、氮氧化硅和/或其它合适的介电材料。例如，功函金属层可以是p-型或n-型功函层。P-型功函层包括具有足够大的有效功函数的金属，其选自但不限于氮化钛(TiN)、氮化钽(TaN)、钌(Ru)、钼(Mo)、钨(W)、铂(Pt)或它们的组合的组。n-型功函层包括具有足够低的有效功函数的金属，其选自但不限于钛(Ti)、铝(Al)、碳化钽(TaC)、碳氮化钽(TaCN)、氮化钽硅(TaSiN)或它们的组合的组。功函金属层可以包括多个层并且可以通过CVD、PVD和/或其它合适的工艺沉积。
在操作104中，方法100(图1)将沟槽蚀刻至邻近栅极结构220b至220c的S/D区域206a至206c内。参照图3，分别在S/D区域206a、206b和206c内形成沟槽230a、230b和230c，以用于在随后的步骤中在其中生长外延部件。在本实施例中，操作104包括诸如干蚀刻工艺、离子注入工艺、湿蚀刻工艺和/或清洗工艺的多个工艺。例如，可以实施干(各向异性)蚀刻工艺以在衬底202内形成基本的U形沟槽。然后，将诸如硼的离子注入至有源区域204以改变有源区域的部分的晶体结构。随后，实施湿(各向同性)蚀刻工艺以扩展该U形沟槽。有源区域204的离子注入部分的蚀刻速率高于其它部分。因此，该U形沟槽变成与图3中所示的沟槽230b一样的六边形。然后，清洗工艺可以用DHF、HF或其它合适的溶液清洗沟槽230a至230c。例如，干蚀刻工艺可以实施含氧气体、含氟气体(例如，CF4、SF6、CH2F2、CHF3和/或C2F6)、含氯气体(例如，Cl2、CHCl3、CCl4和/或BCl3)、含溴气体(例如，HBr和/或CHBR3)、含碘气体、其它合适的气体和/或等离子体和/或它们的组合。例如，湿蚀刻工艺可包括在以下蚀刻剂或其它合适的湿蚀刻剂中的进行蚀刻：稀释的氢氟酸(DHF)；氢氧化钾(KOH)溶液；氨水；TMAH溶液；包含氢氟酸(HF)、硝酸(HNO3)和/或醋酸(CH3COOH)的溶液。蚀刻工艺对衬底202的材料具有选择性。换句话说，调整蚀刻工艺以去除衬底202的材料，但不去除隔离结构212a至212b和栅极结构220a至220c的外层。结果，因为由相应的隔离结构212a和212b限制了它们的一个或多个侧壁，所以沟槽230a和230c不是六边形。
仍参照图3，沟槽230a暴露了隔离结构212a的侧壁(或侧面)的部分232a。该部分232a变成沟槽230a的侧壁。沟槽230a的侧壁234a相对于沟槽230a的中心线与侧壁232a相对。在本实施例中，侧壁234a定向为晶面(1,1,1)。类似地，沟槽230c暴露了隔离结构212b的侧壁的部分232c。该部分232c变成沟槽230c的侧壁。沟槽230c的侧壁234c相对于沟槽230c的中心线与侧壁232c相对。在本实施例中，侧壁234c定向为晶面(1,1,1)。与沟槽230a和230c不同，沟槽230b由衬底202的半导体材料围绕，并且在该实施例中具有六边形形状。沟槽230a至230c的形状可以通过调整蚀刻工艺的参数实现，诸如使用的蚀刻剂、蚀刻温度、蚀刻溶液浓度、蚀刻压力、电源功率、射频(RF)偏置电压、RF偏置功率、蚀刻剂流率和其它合适的参数。
在操作106中，方法100(图1)在沟槽230a至230c中外延生长第一半导体层236，包括部件236a、236b和236c。参照图4，在本实施例中，第一半导体层236a和236c分别仅部分地填充沟槽230a和230c，而第一半导体层236b完全地填充沟槽230b。由沟槽的侧壁上的不同材料部分地导致第一半导体层236a至236c的不同体积。由于由半导体材料围绕沟槽230b(图3)，所以沟槽230b的所有侧面都促进第一半导体层236b的外延生长。相反，第一半导体层236a和236c的外延生长受限于包括介电材料的隔离结构212a和212b。结果，第一半导体层236a和236c的顶面(也是侧面)238a和238c分别相对于有源区域204的顶面倾斜。在本实施例中，顶面238a和238c定向为晶面(1,1,1)。此外，第一半导体层236b的顶面定向为晶面(0,0,1)或其等效面。根据沟槽230a和230c的轮廓以及隔离结构212a和212b的侧壁与相应的沟槽230a和230c的中心线之间的距离，半导体层236a和236c可以分别与隔离结构212a和212b直接接触或不直接接触。
第一半导体层236a至236c可以包括硅、硅锗(Si1-xGex或简单的SiGe)或其它合适的半导体材料。在实施例中，通过一种或多种选择性外延生长(SEG)工艺形成第一半导体层236a至236c。在实施例中，SEG工艺是使用硅基前体气体的低压化学汽相沉积(LPCVD)工艺。可选地，可以通过循环沉积和蚀刻(CDE)外延、分子束外延(MBE)或其它合适的外延技术形成第一半导体层236a至236c。
在操作108中，方法100(图1)用适当的掺杂剂掺杂第一半导体层236a至236c。在实施例中，第一半导体层236a至236c包括硅锗(SiGe)以用于施加应力并且提高PMOS器件的电荷载流子迁移率。为了进一步说明该实施例，操作108用诸如硼的p-型掺杂剂掺杂硅锗层236a至236c。可以原位实施硅锗层236a至236c的掺杂。在这种情况下，同时实施操作106和108。例如，外延生长工艺可以使用诸如乙硼烷(B2H6)的含硼气体、其它含p-型掺杂剂的气体或它们的组合以用p-型掺杂剂原位掺杂硅锗层236a至236c。可选地，如果在外延生长工艺期间没有掺杂硅锗层236a至236c，则可以在随后的工艺(非原位)中例如通过离子注入工艺、等离子体浸没离子注入(PIII)工艺、其它工艺或它们的组合进行掺杂。在这种情况下，在操作106之后实施操作108。可以实施诸如快速热退火和/或激光热退火的退火工艺，以激活硅锗层236a至236c中的掺杂剂。
在另一实施例中，第一半导体层236a至236c包括硅以用于施加应力并且提高NMOS器件的电荷载流子迁移率。为了进一步说明该实施例，操作108用诸如磷、砷或它们的组合的n-型掺杂剂掺杂硅层236a至236c。与以上讨论类似，可以原位或非原位实施硅层236a至236c的掺杂。
在操作110中，方法100(图1)在第一半导体层236a至236c上方外延生长第二半导体层240，包括部件240a、240b和240c。参照图5，第二半导体层240a至240c设置在第一半导体层236a至236c的顶面上方。在本实施例中，第二半导体层240a至240c包括硅。在可选实施例中，第二半导体层240a至240c包括其它元素、化合物或合金半导体材料。在本实施例中，第二半导体层240a具有定向为晶面(1,1,1)的顶面(也是侧面)242a，第二半导体层240b具有定向为晶面(0,0,1)或其等效面的顶面242b，并且第二半导体层240c具有定向为晶面(1,1,1)的顶面(也是侧面)242c。在实施例中，可以使用SEG、MBE、CDE或其它合适的外延技术外延生长第二半导体层240a至240c。例如，可以使用诸如SiH2Cl2(DCS)的含硅前体气体外延生长第二半导体层240a至240c。
应该注意，因为外延生长受到隔离结构212a至212b限制，所以第一半导体层236和第二半导体层240仍仅部分地填充沟槽230a和230c。如果S/D接触部件直接形成在第二半导体层240a至240c上方，则由于倾斜的表面，接触部件将不能正确地接合在部件240a和240c上，这可能导致器件缺陷(例如，开路)。此外，沿着垂直于相应的顶面242a、242b和242c的方向测量的部件240a和240c比部件240b更薄。这是因为第二半导体层240(例如，硅)在晶面(1,1,1)中比在晶面(0,0,1)中具有更小的生长速率。因此，层240a和240c可能不具有用于S/D接触件形成的足够厚度。例如，S/D接触孔蚀刻可以完全穿透层240a和240c，从而增加了S/D接触电阻。另一方面，层240a至240c的持续生长可能引起层240b的过生长，这可能导致层240b与附近的电路部件(未示出)的短路。在本实施例中，方法100实施一些随后的工艺以克服上述问题。
在操作112中，方法100(图1)蚀刻第二半导体层240以改变表面242a和242c的至少部分的晶体刻面取向(facet orientation)。参照图6，操作112分别在第二半导体层240a、240b和240c上产生了新的表面244a、244b和244c。尽管层240b可能沿着垂直于有源区域204的顶面的Z方向减小了其厚度，但是表面244b的晶体刻面取向与表面242b的大致相同。表面244a和244c分别具有与表面242a和242c不同的晶体刻面取向。在本实施例中，表面242a和242c的每个均在晶面(1,1,1)中，并且表面244a和244c的每个均在晶面(3,1,1)或其等效面(1,3,1)和(1,1,3)中。在各个实施例中，表面244a和244c的每个均可以定向为晶面(3,1,1)、(5,1,1)、(7,1,1)、(9,1,1)、(1,3,1)、(1,5,1)、(1,7,1)、(1,9,1)、(1,1,3)、(1,1,5)、(1,1,7)和(1,1,9)中的一个晶面，为了简化，也可以表示为{3,1,1}、{5,1,1}、{7,1,1}和{9,1,1}。在本实施例中，操作112使用具有氯化氢(HCl)的化学物质蚀刻第二半导体层240。可选地，操作112可以采用诸如氢化物(例如，HCl、HBr、HI或HAt)的其它化学物质。化学物质蚀刻层240a和240c的上拐角(见图5)比化学物质蚀刻层240a和240c的下主体更快，从而形成表面244a和244c。此外，在本实施例中，调整化学物质以选择性蚀刻第二半导体层240但不蚀刻栅极结构220a至220c和隔离结构212a至212b。
在操作114中，方法100(图1)在第二半导体层240a至240c上方外延生长第三半导体层246(图7)，该第三半导体层包括部件246a、246b和246c。第三半导体层246可以包括硅或其它合适的半导体材料。在各个实施例中，操作114可以使用SEG、MBE、CDE或其它外延技术生长第三半导体层246。例如，操作114可以使用诸如SiH2Cl2(DCS)的含硅前体气体与1％的B2H6气体外延生长第三半导体层246。
参照图7，在本实施例中，部件246a至246c在它们相应的外表面中具有多个刻面。例如，部件246a具有侧面247a和顶面248a。在实施例中，侧面247a定向为晶面(1,1,1)，并且顶面248a定向为晶面(0,0,1)或其等效面，从而平行于有源区域204的顶面。侧面247a通过一个或多个刻面过渡至顶面248a。层246a的厚度从其下部(邻近隔离结构212a)至其上部(有源区域204的顶面之上)增加。
类似地，部件246c具有侧面247c和顶面248c。在实施例中，侧面247c定向为晶面(1,1,1)，并且顶面248c定向为晶面(0,0,1)或其等效面，从而平行于有源区域204的顶面。层246c的厚度从其下部(邻近隔离结构212b)至其上部(有源区域204的顶面之上)增加。在本实施例中，部件246b提供了定向为晶面(0,0,1)的顶面248b。
第二半导体层240和第三半导体层246共同提供了用于S/D接触件接合的期望厚度的半导体层。具体地，顶面248a和248c提供了用于支撑要形成在其上的S/D接触件的平坦或近乎平坦的表面。
在操作116中，方法100(图1)用适当的掺杂剂掺杂第三半导体层246a至246c。如以上关于操作108讨论的，可以原位掺杂(在这种情况下，可以同时实施操作116和114)或非原位掺杂(在这种情况下，在操作114之后实施操作116)第三半导体层246a至246c。在示例性实施例中，第三半导体层246a至246c包括硅并且在外延生长工艺期间通过使用诸如乙硼烷(B2H6)的含硼气体原位掺杂硼。
在本实施例中，施加至第三半导体层246a至246c的掺杂剂与施加至第一半导体层236a至236c的掺杂剂具有相同类型。例如，它们都是p-型掺杂剂或都是n-型掺杂剂。在另一实施例中，第一半导体层236a至236c和第三半导体层246a至246c掺杂有相同的掺杂剂，但是层246a至246c具有比层236a至236c更高的掺杂浓度。这种配置的一个目的是减小层246a至246c与要形成在其上的S/D接触部件之间的接触电阻。在实例中，第一半导体层236a至236c包括掺杂有硼(硼浓度在1E17至1E20atoms/cm3(原子/立方厘米)的范围的)的硅锗，并且第三半导体层246a至246c包括掺杂有硼(硼浓度在1E20至1E21atoms/cm3以上的范围的)的硅。应该注意，第二半导体层240a至240c可以是或可以不是有意掺杂的。在一些实施例中，层236a至236c和层246a至246c中的掺杂剂可以扩散至第二半导体层240a至240c中，从而仍然掺杂第二半导体层240a至240c。在一些实施例中，第二半导体层240a至240c的掺杂浓度低于第三半导体层246a至246c的掺杂浓度，并且至少在第一半导体层和第二半导体层的边界处也低于第一半导体层236a至236c的掺杂浓度。在一个实例中，第二半导体层240a至240c包括掺杂有硼的硅(硼浓度在1E19至1E20atoms/cm3的范围的)。
仍参照图7，方法100具有形成的三个外延半导体层236a至236c、240a至240c和246a至246c。具体地，在S/D区域206a至206c的每个中均形成三层外延结构(图1)。在S/D区域206a中，三层外延结构包括邻接隔离结构212a的层236a、240a和246a。具体地，层240a和246a中的每个均与隔离结构212a直接接触。在S/D区域206b中，三层外延结构包括由半导体材料围绕的层236b、240b和246b。在S/D区域206c中，三层外延结构包括邻接隔离结构212b的层236c、240c和246c。具体地，层240c和246c中的每个均与隔离结构212b直接接触。在实施例中，第一半导体层236a至236c具有在20nm至40nm范围内的厚度，第二半导体层240a至240c具有在2nm至10nm范围内的厚度，并且第三半导体层246a至246c具有在5nm至10nm范围内的厚度。
在操作118中，方法100(图1)在衬底202、栅极结构220a至220c、隔离结构212a至212b和第三半导体层246a至246c上方形成层间介电(ILD)层250(图8)。在实施例中，方法100在形成ILD层250之前，在各个结构上方形成蚀刻停止层(未示出)。可以用于形成蚀刻停止层的材料的实例包括氮化硅、氧化硅、氮氧化硅和/或其它的材料。可以通过PECVD工艺和/或其它合适的沉积或氧化工艺形成蚀刻停止层。ILD层250可以包括诸如正硅酸乙酯(TEOS)氧化物、未掺杂的硅酸盐玻璃或掺杂的氧化硅(诸如硼磷硅酸盐玻璃(BPSG)、熔融石英玻璃(FSG)、磷硅酸盐玻璃(PSG)、掺硼硅玻璃(BSG))和/或其它合适的介电材料的材料。可以通过PECVD工艺、可流动CVD工艺或其它合适的沉积技术沉积ILD层250。
在操作120中，方法100(图1)在ILD层250中形成导电部件252a至252c并且导电部件分别电接触第三半导体层246a至246c。参照图9，导电部件252b设置在第三半导体层246b的平坦表面上，并且导电部件252a和252c分别设置在第三半导体层246a和246c的相对平坦和较厚的部分上。这有利地提供相应的导电部件和半导体层之间的良好接触，并且减小了其接触电阻。操作120可以包括以下多种工艺：包括蚀刻接触孔以暴露第三半导体层246a至246c并且在接触孔中沉积导电部件252a至252c。导电部件252a至252c中的每个均可以包括多个层，诸如阻挡/粘合层和位于阻挡/粘合层上方的金属填充层。例如，阻挡/粘合层可以包括钛、氮化钛、钽、氮化钽、它们的组合或其它合适的材料。可以通过CVD、PVD或其它合适的工艺形成阻挡/粘合层。例如，金属填充层可以包括铝(Al)、钨(W)、钴(Co)、铜(Cu)和/或其它合适的材料。可以通过CVD、PVD、镀和/或其它合适的工艺形成金属填充层。
在操作122中，方法100(图1)对结构200实施其它制造步骤以形成最终IC产品。例如，方法100可以实施栅极置换工艺。栅极置换工艺用高k栅极介电层和金属栅电极层替换在实施例中最初为氧化硅和多晶硅的栅极介电层222a至222c和栅电极层224a至224c。可以在操作120之前或之后实施栅极置换工艺。对于另一实例，方法100可以在栅极结构220a至220c上方形成栅极接触件。可以在操作120之前、期间或之后形成栅极接触件。对于又另一实例，方法100可以形成连接栅极结构220a至220c、导电部件252a至252c和器件200的其它部分的互连结构(未示出)。在具体实例中，互连结构可以连接栅极结构220a与导电部件252a，在这种情况下，栅极结构220a用作将S/D部件(236a/240a/246a)电连接至另一晶体管的源极、漏极或栅极端的局部互连件。
虽然不旨在限制，但是本发明的一个或多个实施例提供了半导体器件及其形成的许多益处。例如，本发明的实施例提供了三层外延部件。三层外延部件提供了用于S/D接触件的良好接合区，这导致减小的S/D接触电阻。
在一个示例性方面，本发明涉及用于半导体制造的方法。该方法包括提供半导体结构，该半导体结构具有有源区域和邻近于有源区域的隔离结构，该有源区域具有夹置晶体管的沟道区域的源极和漏极区域，该半导体结构还具有位于沟道区域上方的栅极结构。该方法还包括在源极和漏极区域的一个中蚀刻沟槽，其中，该沟槽暴露了隔离结构的侧壁的部分，在沟槽中外延生长第一半导体层，在第一半导体层上方外延生长第二半导体层，通过蚀刻工艺改变第二半导体层的顶面的部分的晶体刻面取向，并且在改变晶体刻面取向之后，在第二半导体层上方外延生长第三半导体层。
在实施例中，所述第一半导体层包括硅锗。
在实施例中，用于形成半导体器件的方法还包括：在外延生长所述第二半导体层之前，用p-型掺杂剂掺杂所述第一半导体层。
在实施例中，所述第二半导体层和所述第三半导体层中的每个均包括硅。
在实施例中，用于形成半导体器件的方法还包括：用所述p-型掺杂剂掺杂所述第三半导体层。
在实施例中，所述第三半导体层比所述第一半导体层掺杂有更高浓度的所述p-型掺杂剂。
在实施例中，在改变所述晶体刻面取向之前，所述第二半导体层的顶面的部分位于晶面(1,1,1)中，并且在改变所述晶体刻面取向之后，所述第二半导体层的顶面的部分位于以下晶面的一个中：(3,1,1)、(5,1,1)、(7,1,1)、(9,1,1)、(1,3,1)、(1,5,1)、(1,7,1)、(1,9,1)、(1,1,3)、(1,1,5)、(1,1,7)和(1,1,9)。
在实施例中，用于形成半导体器件的方法还包括：在所述第三半导体层上方形成层间介电(ILD)层；以及在所述层间介电层中形成接触部件并且所述接触部件与所述第三半导体层接触。
在实施例中，所述蚀刻工艺使用包括氯化氢(HCl)的化学物质。
在另一示例性方面，本发明涉及用于制造半导体器件的方法。该方法包括提供半导体结构，该半导体结构具有有源区域和邻近于有源区域的隔离结构，有源区域具有夹置晶体管的沟道区域的源极和漏极区域，该半导体结构还具有位于沟道区域上方的栅极结构。该方法还包括在源极和漏极区域的一个中蚀刻沟槽，其中，沟槽的第一侧面是隔离结构的侧壁的部分，并且沟槽的第二侧面定向为晶面(1,1,1)。该方法还包括在沟槽中外延生长第一半导体层，并且在第一半导体层上方外延生长第二半导体层，其中，第二半导体层的顶面定向为晶面(1,1,1)。该方法还包括蚀刻第二半导体层，从而改变第二半导体层的顶面的部分的晶体刻面取向。该方法还包括在蚀刻第二半导体层之后，在第二半导体层上方外延生长第三半导体层。
在实施例中，在蚀刻所述第二半导体层之后，所述第二半导体层的顶面的部分的所述晶体刻面取向位于以下晶面的一个中：{3,1,1}、{5,1,1}、{7,1,1}和{9,1,1}。
在实施例中，所述第一半导体层包括掺杂有硼的硅锗。
在实施例中，所述第二半导体层和所述第三半导体层中的每个均包括掺杂有硼的硅。
在实施例中，所述第一半导体层包括掺杂有n-型掺杂剂的硅。
在实施例中，蚀刻所述第二半导体层使用包括氯化氢(HCl)的化学物质。
在另一示例性方面，本发明涉及半导体器件。该半导体器件包括具有有源区域的衬底，该有源区域具有夹置沟道区域的源极和漏极区域。该半导体器件还包括位于沟道区域上方的栅极结构、至少部分地嵌入在衬底内的隔离结构、嵌入在源极和漏极区域的一个中的沟槽内的第一半导体层、位于第一半导体层上方的第二半导体层和位于第二半导体层上方的第三半导体层。第二半导体层和第三半导体层中的每个均与隔离结构直接接触。第二半导体层的第一侧面定向为晶面(1,1,1)，并且第二半导体层的第二侧面定向为晶面{3,1,1}、{5,1,1}、{7,1,1}和{9,1,1}中的一个。
在实施例中，半导体器件还包括：层间介电(ILD)层，位于所述有源区域、所述隔离结构和所述栅极结构上方；以及导电部件，嵌入所述层间介电层中并且接触所述第三半导体层。
在实施例中，半导体器件还包括：位于所述隔离结构上方的另一栅极结构。
在实施例中，所述第一半导体层包括掺杂有p-型掺杂剂的硅锗，并且所述第二半导体层和所述第三半导体层中的每个均包括掺杂有所述p-型掺杂剂的硅。
在实施例中，所述第三半导体层的顶面平行于所述有源区域的顶面。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的各个方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种用于形成半导体器件的方法，包括：
提供半导体结构，所述半导体结构具有有源区域和邻近于所述有源区域的隔离结构，所述有源区域具有夹置晶体管的沟道区域的源极区域和漏极区域，所述半导体结构还具有位于所述沟道区域上方的栅极结构；
在所述源极区域和所述漏极区域的一个中蚀刻沟槽，其中，所述沟槽暴露所述隔离结构的侧壁的部分；
在所述沟槽中外延生长第一半导体层；
在所述第一半导体层上方外延生长第二半导体层；
通过蚀刻工艺改变所述第二半导体层的顶面的部分的晶体刻面取向；以及
在改变所述晶体刻面取向之后，在所述第二半导体层上方外延生长第三半导体层。
2.根据权利要求1所述的用于形成半导体器件的方法，其中，所述第一半导体层包括硅锗。
3.根据权利要求2所述的用于形成半导体器件的方法，还包括：
在外延生长所述第二半导体层之前，用p-型掺杂剂掺杂所述第一半导体层。
4.根据权利要求3所述的用于形成半导体器件的方法，其中，所述第二半导体层和所述第三半导体层中的每个均包括硅。
5.根据权利要求4所述的用于形成半导体器件的方法，还包括：
用所述p-型掺杂剂掺杂所述第三半导体层。
6.根据权利要求5所述的用于形成半导体器件的方法，其中，所述第三半导体层比所述第一半导体层掺杂有更高浓度的所述p-型掺杂剂。
7.根据权利要求1所述的用于形成半导体器件的方法，其中，在改变所述晶体刻面取向之前，所述第二半导体层的顶面的部分位于晶面(1,1,1)中，并且在改变所述晶体刻面取向之后，所述第二半导体层的顶面的部分位于以下晶面的一个中：(3,1,1)、(5,1,1)、(7,1,1)、(9,1,1)、(1,3,1)、(1,5,1)、(1,7,1)、(1,9,1)、(1,1,3)、(1,1,5)、(1,1,7)和(1,1,9)。
8.根据权利要求1所述的用于形成半导体器件的方法，还包括：
在所述第三半导体层上方形成层间介电(ILD)层；以及
在所述层间介电层中形成接触部件并且所述接触部件与所述第三半导体层接触。
9.根据权利要求1所述的方法，其中，所述蚀刻工艺使用包括氯化氢(HCl)的化学物质。
10.一种用于形成半导体器件的方法，包括：
提供半导体结构，所述半导体结构具有有源区域和邻近于所述有源区域的隔离结构，所述有源区域具有夹置晶体管的沟道区域的源极区域和漏极区域，所述半导体结构还具有位于所述沟道区域上方的栅极结构；
在所述源极区域和所述漏极区域的一个中蚀刻沟槽，其中，所述沟槽的第一侧面是所述隔离结构的侧壁的部分，并且所述沟槽的第二侧面定向为晶面(1,1,1)；
在所述沟槽中外延生长第一半导体层；
在所述第一半导体层上方外延生长第二半导体层，其中，所述第二半导体层的顶面定向为晶面(1,1,1)；
蚀刻所述第二半导体层，从而改变所述第二半导体层的顶面的部分的晶体刻面取向；
在蚀刻所述第二半导体层之后，在所述第二半导体层上方外延生长第三半导体层。
11.根据权利要求10所述的用于形成半导体器件的方法，其中，在蚀刻所述第二半导体层之后，所述第二半导体层的顶面的部分的所述晶体刻面取向位于以下晶面的一个中：{3,1,1}、{5,1,1}、{7,1,1}和{9,1,1}。
12.根据权利要求10所述的用于形成半导体器件的方法，其中，所述第一半导体层包括掺杂有硼的硅锗。
13.根据权利要求12所述的用于形成半导体器件的方法，其中，所述第二半导体层和所述第三半导体层中的每个均包括掺杂有硼的硅。
14.根据权利要求10所述的用于形成半导体器件的方法，其中，所述第一半导体层包括掺杂有n-型掺杂剂的硅。
15.根据权利要求10所述的用于形成半导体器件的方法，其中，蚀刻所述第二半导体层使用包括氯化氢(HCl)的化学物质。
16.一种半导体器件，包括：
衬底，具有有源区域，所述有源区域具有夹置沟道区域的源极区域和漏极区域；
栅极结构，位于所述沟道区域上方；
隔离结构，至少部分地嵌入所述衬底中；
第一半导体层，嵌入所述源极区域和所述漏极区域中的一个的沟槽内；
第二半导体层，位于所述第一半导体层上方；
第三半导体层，位于所述第二半导体层上方，其中，所述第二半导体层和所述第三半导体层中的每个均与所述隔离结构的侧壁直接接触，其中，所述第二半导体层的第一侧面定向为晶面(1,1,1)，并且所述第二半导体层的第二侧面定向为以下晶面中的一个：{3,1,1}、{5,1,1}、{7,1,1}和{9,1,1}；以及
层间介电(ILD)层，位于所述有源区域、所述隔离结构和所述栅极结构上方，其中，所述层间介电层与所述隔离结构的所述侧壁直接接触。
17.根据权利要求16所述的半导体器件，还包括：
导电部件，嵌入所述层间介电层中并且接触所述第三半导体层。
18.根据权利要求16所述的半导体器件，还包括：
位于所述隔离结构上方的另一栅极结构。
19.根据权利要求16所述的半导体器件，其中，所述第一半导体层包括掺杂有p-型掺杂剂的硅锗，并且所述第二半导体层和所述第三半导体层中的每个均包括掺杂有所述p-型掺杂剂的硅。
20.根据权利要求16所述的半导体器件，其中，所述第三半导体层的顶面平行于所述有源区域的顶面。
CN201711051864.6A 2016-12-15 2017-10-30 半导体器件及其形成方法 Active CN108231685B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662434966P 2016-12-15 2016-12-15
US62/434,966 2016-12-15
US15/475,826 2017-03-31
US15/475,826 US10147609B2 (en) 2016-12-15 2017-03-31 Semiconductor epitaxy bordering isolation structure

Publications (2)

Publication Number Publication Date
CN108231685A CN108231685A (zh) 2018-06-29
CN108231685B true CN108231685B (zh) 2020-08-25

Family

ID=62556358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711051864.6A Active CN108231685B (zh) 2016-12-15 2017-10-30 半导体器件及其形成方法

Country Status (4)

Country Link
US (4) US10147609B2 (zh)
KR (1) KR102016795B1 (zh)
CN (1) CN108231685B (zh)
TW (1) TWI650806B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084063B2 (en) * 2014-06-23 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10147609B2 (en) 2016-12-15 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor epitaxy bordering isolation structure
US10593659B2 (en) 2017-03-30 2020-03-17 International Business Machines Corporation Deep high capacity capacitor for bulk substrates
US11037783B2 (en) 2018-09-25 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor using transition metal dichalcogenide and a method for forming the same
US11342422B2 (en) * 2020-07-30 2022-05-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing semiconductor device and associated memory device
US20230207560A1 (en) * 2021-12-23 2023-06-29 Intel Corporation Transistors with doped intrinsic germanium caps on source drain regions for improved contact resistance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797783A (zh) * 2004-12-28 2006-07-05 富士通株式会社 半导体器件及其制造方法
CN1885556A (zh) * 2005-06-22 2006-12-27 富士通株式会社 半导体器件及其制造方法
CN101308847A (zh) * 2007-05-18 2008-11-19 松下电器产业株式会社 半导体装置及其制造方法
CN102931232A (zh) * 2011-08-08 2013-02-13 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US522353A (en) * 1894-07-03 sanner
US147609A (en) * 1874-02-17 Improvement in saws
KR100437856B1 (ko) * 2002-08-05 2004-06-30 삼성전자주식회사 모스 트랜지스터 및 이를 포함하는 반도체 장치의 형성방법.
US7045407B2 (en) 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
US7291539B2 (en) * 2005-06-01 2007-11-06 International Business Machines Corporation Amorphization/templated recrystallization method for hybrid orientation substrates
US8263451B2 (en) 2010-02-26 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy profile engineering for FinFETs
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
JP5915181B2 (ja) 2011-04-05 2016-05-11 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US8946064B2 (en) 2011-06-16 2015-02-03 International Business Machines Corporation Transistor with buried silicon germanium for improved proximity control and optimized recess shape
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
KR101986534B1 (ko) 2012-06-04 2019-06-07 삼성전자주식회사 내장된 스트레인-유도 패턴을 갖는 반도체 소자 및 그 형성 방법
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
JP2015008206A (ja) 2013-06-25 2015-01-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9246002B2 (en) 2014-03-13 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for semiconductor device
US9337316B2 (en) 2014-05-05 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for FinFET device
US10147609B2 (en) 2016-12-15 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor epitaxy bordering isolation structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797783A (zh) * 2004-12-28 2006-07-05 富士通株式会社 半导体器件及其制造方法
CN100470838C (zh) * 2004-12-28 2009-03-18 富士通微电子株式会社 半导体器件及其制造方法
CN1885556A (zh) * 2005-06-22 2006-12-27 富士通株式会社 半导体器件及其制造方法
CN100440536C (zh) * 2005-06-22 2008-12-03 富士通株式会社 半导体器件及其制造方法
CN101308847A (zh) * 2007-05-18 2008-11-19 松下电器产业株式会社 半导体装置及其制造方法
CN102931232A (zh) * 2011-08-08 2013-02-13 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法

Also Published As

Publication number Publication date
US10957540B2 (en) 2021-03-23
US20180175196A1 (en) 2018-06-21
CN108231685A (zh) 2018-06-29
KR20180069679A (ko) 2018-06-25
US11658032B2 (en) 2023-05-23
US10522353B2 (en) 2019-12-31
KR102016795B1 (ko) 2019-08-30
TW201837997A (zh) 2018-10-16
US20180350601A1 (en) 2018-12-06
US20200126793A1 (en) 2020-04-23
US10147609B2 (en) 2018-12-04
TWI650806B (zh) 2019-02-11
US20210210350A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
US10923598B2 (en) Gate-all-around structure and methods of forming the same
CN108231664B (zh) 半导体器件及其形成方法
CN108231685B (zh) 半导体器件及其形成方法
CN108122909B (zh) 半导体器件及其制造方法
US10276676B1 (en) Methods of forming metal gate isolation
CN107104147B (zh) 用于半导体器件的结构和方法
US11923430B2 (en) Gate structure and patterning method for multiple threshold voltages
TWI776954B (zh) 半導體結構形成方法及半導體結構
US11749742B2 (en) Self-aligned inner spacer on gate-all-around structure and methods of forming the same
US20190237543A1 (en) Method for FinFET LDD Doping
CN112018113A (zh) 半导体装置及其形成方法
US20240113188A1 (en) Integrated circuit structure and method for fabricating the same
KR20240020190A (ko) 반도체 구조체 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant