TW201837997A - 具有共邊界磊晶隔離結構的半導體裝置及其製造方法 - Google Patents

具有共邊界磊晶隔離結構的半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201837997A
TW201837997A TW106120763A TW106120763A TW201837997A TW 201837997 A TW201837997 A TW 201837997A TW 106120763 A TW106120763 A TW 106120763A TW 106120763 A TW106120763 A TW 106120763A TW 201837997 A TW201837997 A TW 201837997A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
semiconductor
isolation structure
source
trench
Prior art date
Application number
TW106120763A
Other languages
English (en)
Other versions
TWI650806B (zh
Inventor
陳文進
吳正一
鄭有宏
郭人華
劉响
李錦思
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201837997A publication Critical patent/TW201837997A/zh
Application granted granted Critical
Publication of TWI650806B publication Critical patent/TWI650806B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching

Abstract

方法包含提供具有主動區和與主動區相鄰之隔離結構的半導體結構，主動區具有複數個源極和汲極區且電晶體之通道區被夾於源極和汲極區之間，半導體結構更具有於通道區上方之閘極結構。上述方法更包括蝕刻溝渠於複數個源極和汲極區之其中一者中，其中溝渠暴露出隔離結構之側壁的一部分；磊晶地成長第一半導體層於溝渠中；磊晶地成長第二半導體層於第一半導體層上方；藉由蝕刻製程，改變第二半導體層之頂面的一部分之晶面方向；以及，於改變晶面方向後，磊晶地成長第三半導體層於第二半導體層上方。

Description

具有共邊界磊晶隔離結構的半導體裝置 及其製造方法
本揭露是有關於一種半導體裝置及其製造方法，且特別是有關於一種藉由三層磊晶特徵提供源極/汲極特徵良好的著陸區域之半導體裝置及其製造方法。
因著半導體裝置的尺寸逐步縮減，目前已施行使用磊晶成長半導體材料之應變源極/汲極特徵(例如應力源區)，以強化電荷載子流通性以及改善裝置效能。例如：形成具有應力源區的金氧半場效電晶體(MOSFET)可磊晶地成長矽，以為n型裝置形成高起的源極/汲極特徵，且磊晶地成長矽鍺，以為p型裝置形成高起的源極/汲極特徵。雖然目前已施行針對源極/汲極特徵之形狀、配置以及材料的許多技術，以進一步改善電晶體裝置效能。然而，現存的方法在形成高起的源極/汲極上，尚無法完全達到令人滿意的效果。
例如：要形成與隔離區(或結構)相鄰之主動區上的高起的源極/汲極區是有問題的。例如：用以形成磊晶特徵於二個區域間的邊界之溝渠可能不具有理想的形狀。再者，這些溝渠可能僅部分地被半導體材料圍繞。因此，從上述溝渠中成長的磊晶特徵可能薄於完全於主動區中生長的磊晶特徵。因此，當接觸特徵形成於上述磊晶特徵上時，接觸著陸處可能傾斜且接觸阻抗可能較高。目前亟需上述問題的改善方法。
在一示範態樣中，本揭露指出半導體的製造方法。上述方法包含提供具有主動區和與主動區相鄰之隔離結構的半導體結構，主動區具有複數個源極和汲極區且電晶體之通道區被夾於源極和汲極區之間，半導體結構更具有於通道區上方之閘極結構。上述方法更包括蝕刻溝渠於複數個源極和汲極區之其中一者之中，其中溝渠暴露出隔離結構之側壁的一部分；磊晶地成長第一半導體層於溝渠中；磊晶地成長第二半導體層於第一半導體層上方；藉由蝕刻製程，改變第二半導體層之頂面的一部分之晶面方向；以及，於改變晶面方向後，磊晶地成長第三半導體層於第二半導體層上方。
在另一示範態樣中，本揭露指出製造半導體裝置的方法。上述方法包含提供具有主動區和與主動區相鄰之隔離結構的半導體結構，主動區具有複數個源極和汲極區且源極和汲極區之間夾有電晶體之通道區，半導體結構更具有 於通道區上方之閘極結構。上述方法更包括蝕刻溝渠於複數個源極和汲極區之其中一者中，其中溝渠之第一側表面為隔離結構之側壁的一部分，且溝渠之一第二側表面係定向於晶面(1,1,1)。上述方法更包括磊晶地成長第一半導體層於溝渠中；以及，磊晶地成長第二半導體層於第一半導體層上方，其中第二半導體層之一頂面係定向於晶面(1,1,1)。上述方法更包括蝕刻第二半導體層，以改變第二半導體層之頂面之一部分的晶面方向。上述方法更包括於蝕刻第二半導體層後，磊晶地成長第三半導體層於第二半導體層上方。
在另一示範態樣中，本揭露指出一種半導體裝置。半導體裝置包含具有主動區之基材，主動區具有複數個源極和汲極區，且通道區被夾於源極和汲極區之間。半導體裝置更包含位於通道區上方之閘極結構、至少部分地埋設於基材中的隔離結構、埋設於複數個源極和汲極區之其中一者之中的溝渠中的第一半導體層、位於第一半導體層上方的第二半導體層，以及位於第二半導體層上方的第三半導體層。第二半導體層和第三半導體層之每一者與隔離結構直接接觸。第二半導體層之第一側表面定向於晶面(1,1,1)，且第二半導體層之第二側表面定向於晶面{3,1,1}、{5,1,1}、{7,1,1}以及{9,1,1}中的一者。
100‧‧‧方法
102、104、106、108、110、112、114、116、118、120、122‧‧‧操作
200‧‧‧結構
202‧‧‧基材
204‧‧‧主動區
206a、206b、206c‧‧‧源極/汲極區
208‧‧‧通道區
212a、212b‧‧‧隔離結構
220a、220b、220c‧‧‧閘極結構
222a、222b、222c‧‧‧閘極介電層
224a、224b、224c‧‧‧閘極電極層
226a、226b、226c‧‧‧L形間隙壁
228a、228b、228c‧‧‧側壁間隙壁
230a、230b、230c‧‧‧溝渠
232a、232c‧‧‧部分
234a、234c‧‧‧側壁
236a、236b、236c‧‧‧第一半導體層
238a、238c‧‧‧頂面
240a、240b、240c‧‧‧第二半導體層
242a、242b、242c‧‧‧頂面
244a、244b、244c‧‧‧表面
246a、246b、246c‧‧‧第三半導體層
247a、247b、247c‧‧‧側表面
248a、248b、248c‧‧‧頂面
250‧‧‧層間介電層
252a、252b、252c‧‧‧導電特徵
X、Z‧‧‧方向
藉由以下詳細說明並配合圖式閱讀，可更容易理解本揭露。在此強調的是，按照產業界的標準做法，各種 特徵並未按比例繪製，僅為說明之用。事實上，為了清楚的討論，各種特徵的尺寸可任意放大或縮小。
[圖1]繪示根據本揭露之各個態樣所述之半導體裝置的製造方法之流程圖。
[圖2]、[圖3]、[圖4]、[圖5]、[圖6]、[圖7]、[圖8]以及[圖9]係根據本揭露之一些實施例繪示根據圖1所述之方法而形成目標半導體裝置的剖面圖。
下面的揭露提供了許多不同的實施例或例示，用於實現本揭露的不同特徵。部件和安排的具體實例描述如下，以簡化本揭露之揭露。當然，這些是僅僅是例示並且不意在進行限制。例如，在接著的說明中敘述在第二特徵上方或上形成第一特徵可以包括在第一和第二特徵形成直接接觸的實施例，並且還可以包括一附加特徵可以形成第一特徵的形成第一和第二特徵之間的實施例，從而使得第一和第二特徵可以不直接接觸。此外，本公開可以在各種例示重複元件符號和/或字母。這種重複是為了簡化和清楚的目的，並不在本身決定所討論的各種實施例和/或配置之間的關係。
此外，空間相對術語，如“之下”、“下方”、“低於”、“上方”、“高於”等，在本文中可以用於簡單說明如圖中所示元件或特徵對另一元件(多個)或特徵(多個特徵)的關係。除了在圖式中描述的位向，空間相對術語意欲包含元件使用或步驟時的不同位向。元件可以其他方式定 位(旋轉90度或者在其它方位)，並且本文中所使用的相對的空間描述，同樣可以相應地進行解釋。
本揭露的各個實施例大致是關於半導體裝置及其製造方法。特別是，本揭露是有關於形成高起的磊晶特徵於場效電晶體(field effect transistors；FETs)之源極和汲極區(S/D)中。根據一實施例，所形成的一些高起的磊晶特徵係與隔離結構相鄰(或有共同邊界(bordering))，且上述高起的磊晶特徵包括至少三層的半導體材料。第一層的半導體材料(例如矽鍺)係磊晶地從溝渠中長出，而溝渠部分地被半導體材料(例如矽)圍繞。第二層的半導體材料(例如矽)係磊晶地成長於上述第一層的上方，而後第二層被蝕刻以改變其頂面的至少一部分之晶面方向(crystalline facet orientation)。第三層的半導體材料(例如矽)係磊晶地成長於上述第二層的上方，其中第二層之改變後的晶面有助於第三層半導體材料的垂直成長。第三層半導體材料有利於達到預定的膜厚和平面(facet)，以助於源極/汲極接觸的著陸。本揭露的此實施例和其他實施例係參考圖1至圖9進一步說明。
圖1係根據本揭露繪示形成半導體裝置的方法100之流程圖。方法100為一例子，並非用以限制本揭露於申請專利範圍明確記載之內容。可提供額外的操作於方法100前、中以及後，且方法中所述的一些操作可被取代、刪除或變更順序，以進行所述方法之其他實施例。以下結合圖2至圖9說明方法100，圖2至圖9係根據方法100之一實施例 繪示半導體裝置200於各個製程操作中的剖面圖。裝置200可為積體電路製程中所製造的中間元件，或其一部分，其可包含靜態隨機存取記憶體(static random access memory；SRAM)及/或邏輯電路、如電阻、電容和電感器之被動元件、如p型場效電晶體(PFETs)、n型場效電晶體(NFETs)、鰭狀場效電晶體(FinFETs)、金氧半場效電晶體(MOSFET)以及互補式金氧半(CMOS)電晶體、二極式電晶體、高壓電晶體、高頻率電晶體、其他儲存元件等之主動元件以及其組合。再者，本揭露之各個實施例所提供的包含電晶體、閘極堆疊、主動區、隔離結構之各種特徵以及其他特徵，僅為簡化和容易了解，而非用以限定所述實施例為任何形態之裝置、任何數量之裝置、任何數量的區域或任何配置之結構或區域。
請參考圖1，在操作102中，方法100提供結構(或稱半導體結構或裝置)200，其包含半導體基材，半導體基材具有多個主動區以形成電晶體、位於主動區上方的閘極結構以及與主動區相鄰的隔離結構。結構200的結構如圖2所示。
請參考圖2，結構200包括基材202。在本實施例中，基材202為矽基材(例如包含位於晶面{110}(crystalline{110}faces)的矽)。選擇性地，基材202可包含如鍺之其他元素半導體；如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銦銻之化合物半導體；如矽鍺(SiGe)、磷砷化鎵(GaAsP)、砷化銦鋁(AlInAs)、砷化鎵 鋁(AlGaAs)、砷化銦鎵(GaInAs)、磷化銦鎵(GaInP)及/或磷砷化銦鎵(GaInAsP)之合金半導體；或上述之組合。在又一選擇中，基材202為絕緣層上覆矽(semiconductor on insulator；SOI)。
基材202包括主動區204，並藉由隔離結構212a和隔離結構212b將主動區204與基材202之其他主動區隔開。在目前的實施例中，主動區204為p型場效電晶體(FET)區，例如p型基材中的n型井，以形成p型場效電晶體(PFET)。在另一實施例中，主動區204為n型場效電晶體區以形成n型場效電晶體(NFET)。在又一實施例中，主動區204包括p型場效電晶體區和n型場效電晶體區，以形成互補式金氧半導體(CMOS)元件。在目前的實施例中，主動區204包括多個源極和汲極(源極/汲極；S/D)區206a、源極/汲極區206b以及源極/汲極區206c，以及分別被夾於一對源極/汲極區206a-206c之間的通道區208a和通道區208b。源極/汲極區206a-206c可包括輕摻雜源極/汲極(lightly doped source/drain；LDD)特徵，及/或重摻雜源極/汲極特徵(heavily doped source/drain；HDD)。例如：可藉由鹵素或輕摻雜汲極植入、源極/汲極植入、源極/汲極活化及/或其他適合的製程，形成輕摻雜源極/汲極特徵和重摻雜源極/汲極特徵。特別是，源極/汲極區206a係與隔離結構212a相鄰，源極/汲極區206c係與隔離結構212b相鄰，以及源極/汲極區206b係完全於主動區204中。
隔離結構212a和隔離結構212b係至少部分地 埋設於基材202中，且隔離結構212a和隔離結構212b可由氧化矽、氮化矽、氮氧化矽、氟摻雜矽玻璃(fluoride-doped silicate glass；FSG)、低介電常數之介電材料及/或其他適合的絕緣材料所形成。隔離結構212a和隔離結構212b可為淺溝渠隔離(STI)特徵。在一實施例中，藉由於基材202中蝕刻出溝渠、於溝渠中填入一或多種隔離材料，以及以化學機械平坦化製程來平坦化隔離材料，以形成隔離結構212a和隔離結構212b為淺溝渠隔離特徵。隔離結構212a和隔離結構212b可為其他類型的隔離特徵，如場氧化物和矽局部氧化隔離(LOCal Oxidation of Silicon；LOCOS)。隔離結構212a和隔離結構212b可包括多層結構，例如：具有一或多個襯墊層。
結構200更包括多個閘極結構220a、閘極結構220b以及閘極結構220c。在目前的實施例中，閘極結構220b和閘極結構220c係設於主動區204上方，而閘極結構220a係設於隔離結構212a的上方。特別是，閘極結構220b和閘極結構220c係分別設於通道區208a和通道區208b上方，以形成場效電晶體。在一實施例中，閘極結構220a用做局部互連結構(local interconnect)，例如為連接源極/汲極區206a至裝置200的其他部分。閘極結構220a包括閘極介電層222a、閘極電極層224a、L形間隙壁226a以及側壁間隙壁228a。閘極結構220b包括閘極介電層222b、閘極電極層224b、L形間隙壁226b以及側壁間隙壁228b。閘極結構220c包括閘極介電層222c、閘極電極層224c、L形間 隙壁226c以及側壁間隙壁228c。
閘極介電層222a-222c可包括氧化矽層(SiO2)或如氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鑭(La2O3)、氧化鈦(TiO2)、氧化釔(Y2O3)、鈦酸鍶(SrTiO3)的高介電常數介電層、其他適合之金屬氧化物，或上述之組合。閘極介電層222a-222c可經由原子層沉積及/或其他適合的方法形成。
在一實施例中，閘極電極層224a-224c包括多晶矽。選擇性地，閘極電極層224a-224c包括如鋁、鎢、鈷、銅及/或其他適合材料的金屬。閘極電極層224a-224c可經由化學氣相沉積、物理氣相沉積、電鍍及/或其他適合的製程來形成。
L形間隙壁226a-226c可包括介電材料，如氧化矽、氮氧化矽、其他介電材料或上述之組合。側壁間隙壁228a-228c可包括介電材料，如氧化矽、氮化矽、氮氧化矽、其他介電材料或上述之組合。L形間隙壁226a-226c以及側壁間隙壁228a-228c可由沉積(例如化學氣相沉積)和蝕刻技術來形成。
閘極結構220a-220c的每一者可更包括位於個別的閘極介電層下的界面層、位於個別的閘極電極層上方的一或多個介電硬式罩幕層，及/或功函數金屬層。例如：界面層可包括如氧化矽(SiO2)或氮氧化矽(SiON)之介電材料，且界面層可藉由化學氧化、熱氧化、原子層沉積、化學氣相沉積及/或其他適合的製程來形成。例如：硬式罩幕層 可包括氮化矽、氮氧化矽及/或其他適合的介電材料。例如：功函數金屬層可為p型或n型功函數層。p型功函數層包含具有足夠大的有效功函數之金屬，上述金屬可選自但不限於由氮化鈦(TiN)、氮化鉭(TaN)、釕(Ru)，、鉬(Mo)、鎢(W)、鉑(Pt)或上述之組合所組成之族群。n型功函數層包括具有足夠低的有效功函數之金屬，其可選自但不限於由鈦、鋁、碳化鉭(TaC)、碳氮化鉭(TaCN)、氮矽化鉭(TaSiN)或上述之組合所組成之一族群。功函數金屬層可包括複數層，且可藉由化學氣相沉積、物理氣相沉積及/或其他適合的製程來形成。
在操作104中，方法100(圖1)蝕刻溝於在與閘極結構208b和閘極結構208c相鄰的源極/汲極區206a-206c中。請參考圖3，溝渠230a、溝渠230b和溝渠230c分別形成於源極/汲極區206a、源極/汲極區206b和源極/汲極區206c中，以在後續的操作中成長磊晶特徵。在本實施例中，操作104包括如乾式蝕刻製程、離子植入製程、濕式蝕刻製程及/或清潔製程之多個製程。例如：可進行乾式(非等向性)蝕刻製程，以形成實質為U形的溝渠至基材202中。然後，如硼之離子係植入主動區204以改變主動區之一部分的晶體結構。接著，進行濕式(等向性)蝕刻製程以擴大上述U形溝渠。主動區204之被離子植入的部分之蝕刻速率高於其他部分。因此，U形溝渠轉變成六角形，如圖3之溝渠230b所示。然後，清潔製程可利用稀釋氫氟酸(DHF)、氫氟酸(HF)或其他適合的溶液，以清潔溝渠 230a-230c。例如：乾式蝕刻製程可使用含氧氣體、含氟氣體(例如四氟甲烷(CF4)、六氟化硫(SF6)、二氟甲烷(CH2F2)、三氟甲烷(CHF3)、及/或六氟乙烷(C2F6))、含氯氣體(例如氯氣(Cl2)、三氯甲烷(CHCl3)、四氯化碳(CCl4)、及/或三氯化硼(BCl3))、含溴氣體(例如溴化氫(HBr))及/或溴仿(CHBr3))、含碘氣體、其他適合的氣體及/或電漿，及/或上述之組合。例如：濕式蝕刻製程可包含以蝕刻劑進行，所述蝕刻劑包含稀釋氫氟酸、氫氧化鉀(KOH)溶液、氨水、四甲基氫氧化銨(TMAH)溶液、含氫氟酸、硝酸(HNO3)及/或乙酸(CH3COOH)之溶液，或其他適合的濕式蝕刻劑。蝕刻製程對基材202的材料具有選擇性。換言之，蝕刻製程調整至移除基材202的材料但不移除隔離結構212a和隔離結構212b以及閘極結構220a-220c的外層。因此，溝渠230a和溝區230c並非六角形，因為溝渠230a和溝渠230c的一或多個側壁分別被隔離結構212a和隔離結構212b所限制。
請繼續參考圖3，溝渠230a暴露出隔離結構212a的側壁(或側表面)之一部分232a。部分232a變成溝渠230a的側壁。基於溝渠230a的中心線，溝渠230a的側壁234a與側壁232a相對。在本實施例中，側壁234a定向於(oriented in)晶面(crystalline plane)(1,1,1)。相似地，溝渠230c暴露出隔離結構212b的一部分232c。部分232c變成溝渠230c的側壁。基於溝渠230c的中心線，溝渠230c的側壁234c與側壁232c相對。在本實施例中，側壁234c亦 定向於晶面(1,1,1)。在本實施例中，與溝渠230a和溝渠230c不同，溝渠230b被基材202之半導體材料圍繞，且具有六角形之形狀。溝渠230a-230c的形狀可藉由調整蝕刻製程的參數來達成，參數例如所使用的蝕刻劑、蝕刻溫度、蝕刻溶液濃度、蝕刻壓力、電源功率、射頻偏壓、射頻偏功率、蝕刻劑流速以及其他適合的參數。
在操作106中，方法100(圖1)磊晶地成長第一半導體層236，包括特徵236a、特徵236b和特徵236c，於溝渠230a-230c中。請參考圖4，在本實施例中，第一半導體層236a和第一半導體層236c僅分別部分地填滿溝渠230a和溝渠230c中，然而第一半導體層236b填滿溝渠230b。造成第一半導體層236a-236c之不同體積部分原因係在於溝渠側壁上的不同材料。因為溝渠230b(圖3)被半導體材料環繞，溝渠230b的所有側壁促進第一半導體層236b之磊晶成長。相反地，第一半導體層236a和第一半導體層236c的磊晶成長受限於包含介電材料的隔離結構212a和隔離結構212b。因此，第一半導體層236a和第一半導體層236c的頂面238a和頂面238c分別傾斜於主動區204的頂面。在目前的實施例中，頂面238a和頂面238c定向於晶面(1,1,1)。再者，第一半導體層236b的頂面定向於晶面(0,0,1)或其等效晶面。第一半導體層236a和第一半導體層236c分別可或可不與隔離結構212a和隔離結構212b接觸，其係視溝渠230a和溝渠230c的型態，以及隔離結構212a和隔離結構212b之側壁與個別溝渠230a和溝渠230c 之中心線間的距離而定。
第一半導體層236a-236c可包含矽、矽鍺(Si1-xGex或僅SiGe)，或其他適合的半導體材料。在一實施例中，第一半導體層236a-236c係經由一或多個選擇性磊晶成長(selective epitaxial growth；SEG)製程而形成。在一實施例中，選擇性磊晶成長製程為使用矽基先驅氣體之低壓化學氣相沉積(low pressure chemical vapor deposition；LPCVD)製程。二者擇一地，第一半導體層236a-236c可藉由循環沉積和蝕刻(cyclic deposition and etching；CDE)磊晶、分子束磊晶(molecular beam epitaxy；MBE)或其他適合的磊晶技術來形成。
在操作108中，方法100(圖1)以適當摻質摻雜第一半導體層236a-236c。在一實施例中，第一半導體層236a-236c包括矽鍺(SiGe)以施予應力並改善p型金氧半導體裝置的電荷載子流動性。進一步而言，操作108以如硼之p型摻質摻雜矽鍺層236a-236c。矽鍺層236a-236c之摻雜可於原位(in-situ)進行。在此例子中，操作106和操作108係同時進行。例如：磊晶成長製程可使用如二硼烷(B2H6)的含硼氣體、含有其他p型摻質的氣體或上述之組合，以利用p型摻質原位地摻雜矽鍺層236a-236c。二者擇一地，若矽鍺層236a-236c不在磊晶成長製程中進行摻雜，其可於後續的製程中進行摻雜(異地(ex-situ))，例如：藉由離子植入製程、電漿離子佈植(plasma immersion ion implantation；PIII)、其他製程或上述之組合。在此例子 中，操作108係於操作106後進行。可進行如快速熱退火及/或雷射熱退火之退火製程，以活化矽鍺層236a-236c中的摻質。
在另外的實施例中，第一半導體層236a-236c包含矽，以施予應力並改善n型金氧半導體裝置的電荷載子流通性。進一步而言，操作108以如磷、砷或其組合之n型摻質摻雜矽層236a-236c。類似於上述內容，矽層236a-236c的摻雜可原位進行或異地進行。
在操作110中，方法100(圖1)磊晶地成長第二半導體層240，包括特徵240a、特徵240b和特徵240c，於第一半導體層236a-236c的上方。請參考圖5，第二半導體層240a-240c係設於第一半導體層236a-236c之頂面的上方。在本實施例中，第二半導體層240a-240c包含矽。在其他實施例中，第二半導體層240a-240c包含其他元素、化合物或合金半導體材料。在本實施例中，第二半導體層240a具有頂面(其也為側面)242a定向於晶面(1,1,1)，第二半導體層240b具有頂面242b定向於晶面(0,0,1)或其等效晶面，以及第二半導體層240c具有頂面(其也為側面)242c定向於晶面(1,1,1)。在一些實施例中，第二半導體層240a-240c可使用選擇性磊晶成長、分子束磊晶、循環沉積和蝕刻或其他適合的磊晶技術來磊晶地成長。例如：可使用如二氯矽烷(SiH2Cl2；DCS)之含矽先驅氣體，磊晶地成長第二半導體層240a-240c。
特別說明的是，第一半導體層236和第二半導 體層240仍僅部分地填滿溝渠230a和溝渠230c，因為磊晶成長係被隔離結構212a和隔離結構212b所限制。若源極/汲極接觸特徵直接形成於第二半導體層240a-240c上，因前述之傾斜表面，接觸特徵無法適當地著陸於特徵240a和特徵240c上，從而可能造成裝置缺陷(例如開路)。再者，當分別沿垂直頂面242a、頂面242b和頂面242c的方向測量時，特徵240a和特徵240c薄於特徵240b。其是因為第二半導體層240(例如矽)在晶面(1,1,1)上的成長速率小於在晶面(0,0,1)。因此，半導體層240a和半導體層240c可能不具有足夠的厚度來形成源極/汲極接觸。例如：源極/汲極接觸孔的蝕刻可能完全穿透半導體層240a和半導體層240c，致使源極/汲極接觸的阻抗增加。另一方面，持續成長半導體層240a-240c可能造成半導體層240b的過度成長，其可能導致半導體層240b與鄰近的電路特徵(未繪示)間的短路。在本實施例中，方法100進行一些後續的製程以克服上述問題。
在操作112中，方法100(圖1)蝕刻第二半導體層240，以改變頂面242a和頂面242c的至少一部分的晶面方向(crystalline facet orientation)。請參考圖6，操作112分別製造新表面244a、表面244b和表面244c於第二半導體層240a、第二半導體層240b和第二半導體層240c上。表面244b的晶面方向與頂面242b大致相同，但層240b可沿垂直於主動區204之頂面的Z方向減少其厚度。表面244a和表面244c分別具有與頂面242a和頂面242c不同的晶面方 向。在本實施例中，頂面242a和頂面242c之每一者位於晶面(1,1,1)，而表面244a和表面244c的每一者位於晶面(3,1,1)或其等效晶面(1,3,1)以及(1,1,3)。在多個例子中，表面244a和表面244c的每一者可定向於晶面(3,1,1)、(5,1,1)、(7,1,1)、(9,1,1)、(1,3,1)、(1,5,1)、(1,7,1)、(1,9,1)、(1,1,3)、(1,1,5)、(1,1,7)及(1,1,9)之一者，其也可簡化表示為{3,1,1}、{5,1,1}、{7,1,1}以及{9,1,1}。在本實施例中，操作112使用具有氯化氫(HCl)之化學物質來蝕刻第二半導體層240。選擇性地，操作112可使用如氫化物(例如氯化氫(HCl)、溴化氫(HBr)、碘化氫(HI)或砈化氫(HAt))之其他化學物質。化學物質蝕刻半導體層240a和半導體層240c的頂角(如圖5)的速度快於其蝕刻半導體層240a和半導體層240c之下半部，從而形成表面244a和表面244c。再者，在本實施例中，化學物質調整至選擇性地蝕刻第二半導體層240但不蝕刻閘極結構220a和閘極結構220c以及隔離結構212a和隔離結構212b。
在操作114中，方法100(圖1)磊晶地成長第三半導體層246，包括特徵246a、特徵246b和特徵246c，於第二半導體層240a-240c上方(圖7)。第三半導體層246可包含矽或其他適合的半導體材料。在多個實施例中，操作114可使用選擇性磊晶成長、分子束磊晶、循環沉積和蝕刻或其他適合的磊晶技術，以成長第三半導體層246。例如：操作114可使用如含有1%二硼烷氣體之二氯矽烷(SiH2Cl2；DCS)做為含矽先驅氣體，磊晶地成長第三半導 體層246。
請參考圖7，在本實施例中，特徵246a-246c具有多個小平面(facet)於其個別的外表面中。例如：特徵246a具有側表面247a和頂面248a。側表面247a定向於晶面(1,1,1)，以及頂面248a定向於晶面(0,0,1)或其等效晶面，在一實施例中，頂面248a平行於主動區204之頂面。側表面247a經由一或多個小平面轉變至頂面248a。半導體層246a的厚度從低部分(與隔離結構212a相鄰)往高部分(高於主動區204的頂面)增加。
類似地，特徵246c具有側表面247c和頂面248c。側表面247c定向於晶面(1,1,1)，以及頂面248c定向於晶面(0,0,1)或其等效晶面，在一實施例中，頂面248c平行於主動區204之頂面。半導體層246c的厚度從低部分(與隔離結構212b相鄰)往高部分(高於主動區204的頂面)增加。在本實施例中，特徵246b提供定向於晶面(0,0,1)的頂面248b。
第二半導體層240和第三半導體層246共同提供預定厚度的半導體層，以使源極/汲極接觸著陸。特別是，頂面248a和頂面248c提供一平坦或近乎平坦之表面，以支撐將著陸於所述表面上的源極/汲極。
在操作116中，方法100(圖1)以適當的摻質摻雜第三半導體層246a-246c。第三半導體層246a-246c可在原位(在此例子中，同時進行操作116和操作114)摻雜，或異地(在此例子中，操作116係於操作114後進行)摻雜，如 上關於操作108所述。在一示範例子中，第三半導體層246a-246c包含矽，並在磊晶成長製程中，使用如二硼烷(B2H6)之含硼氣體進行硼的原位摻雜。
在本實施例中，施加於第三半導體層246a-246c的摻質與施加於第一半導體層236a-236c的摻質為相同類型。例如：上述摻質可皆為p型摻質，或可皆為n型摻質。在又一實施例中，第一半導體層236a-236c和第三半導體層246a-246c係以相同摻質摻雜，但半導體層246a-246c之摻質濃度高於半導體層236a-236c。上述配置的一目的在於減少半導體層246a-246c與將形成於其上之源極/汲極接觸特徵之間的阻抗。在一例子中，第一半導體層236a-236c包含硼濃度為1E17至1E20原子(atom)/立方公分(cm3)之硼摻雜的矽鍺，且第三半導體層246a-246c包含硼濃度為1E20至大於1E21原子/立方公分之硼摻雜的矽。特別說明的是，第二半導體層240a-240c可或可不有意地摻雜。然而，在一些實施例中，半導體層236a-236c以及半導體層246a-246c中的摻質，可擴散入第二半導體層240a-240c中，從而摻雜第二半導體層240a-240c。在一些實施例中，第二半導體層240a-240c的摻質濃度低於第三半導體層246a-246c，且至少在第一半導體層和第二半導體層之交界處，第二半導體層240a-240c的摻質濃度也低於第一半導體層236a-236c。在一例子中，第二半導體層240a-240c包含硼濃度為1E19至1E20原子/立方公分之硼摻雜的矽。
請繼續參考圖7，方法100已形成3個磊晶半導體層(半導體層236a-236c、半導體層240a-240c以及半導體層246a-246c)。特別是，三層磊晶結構形成於各個源極/汲極區206a-206c中(圖2)。在源極/汲極區206a中，三層磊晶結構包括與隔離結構212a共邊界的半導體層236a、半導體層240a和半導體層246a。特別是，半導體層240a和半導體層246a的每一者直接接觸隔離結構212a。在源極/汲極區206b中，三層磊晶結構包含由半導體材料所環繞的半導體層236b、半導體層240b和半導體層246b。在源極/汲極區206c中，三層磊晶結構包含與隔離結構212b共邊界的半導體層236c、半導體層240c和半導體層246c。特別是，半導體層240c和半導體層246c的每一者直接接觸隔離結構212b。在一實施例中，第一半導體層236a-236c具有20奈米至40奈米之厚度，第二半導體層240a-240c具有2奈米至10奈米之厚度，以及第三半導體層246a-246c具有5奈米至10奈米之厚度。
在操作118中，方法100(圖1)形成層間介電層(inter-layer dielectric；ILD)250於基材202、閘極結構220a-220c、隔離結構212a和隔離結構212b以及第三半導體層246a-246c上方(圖8)。在一實施例中，在形成層間介電層250前，方法100形成蝕刻停止層(未繪示)於上述各種結構上方。用以形成蝕刻停止層的材料之例子包括氮化矽、氧化矽、氮氧化矽及/或其他材料。可由電漿加強化學氣相沉積(PECVD)及/或其他適合的沉積或氧化製程，以形成蝕 刻停止層。層間介電層250可包括如正矽酸乙酯(tetraethylorthosilicate；TEOS)氧化物、未摻雜的矽玻璃或如硼磷矽酸鹽玻璃(borophosphosilicate glass；BPSG)、熔融石英玻璃、磷矽酸玻璃、硼摻雜矽玻璃等經摻雜的矽玻璃，及/或其他適合的介電材料。可藉由電漿加強化學氣相沉積、可流動化學氣相沉積或其他適合的沉積技術，沉積層間介電層250。
在操作120中，方法100(圖1)形成導電特徵252a-252c於層間介電層250中，且導電特徵252a-252c分別與第三半導體層246a-246c電性連接。請參考圖9，導電特徵252b設置於第三半導體層246b之平坦表面上，且導電特徵252a和導電特徵252c分別設置於第三半導體層246a和第三半導體層246c之相對平坦且厚的部分上。上述設置方法有利地提供了個別的導電特徵和半導體層之間的良好接觸，並減少其之間的接觸阻抗。操作120可包括許多製程，包含蝕刻接觸孔以暴露出第三半導體層246a-246c，以及沉積導電特徵252a-252c於接觸孔中。導電特徵252a-252c的每一者可包括多層，如阻障/黏著層以及於阻障/黏著層上方的金屬填充層。例如：阻障/黏著層可包括鈦、氮化鈦、鉭、氮化鉭、上述之組合或其他適合的材料。可藉由化學氣相沉積、物理氣相沉積或其他適合的製程，來形成阻障/黏著層。例如：金屬填充層可包括鋁、鎢、鈷、銅及/或其他適合的材料。可藉由化學氣相沉積、物理氣相沉積、電鍍或其他適合的製程，來形成金屬填充層。
在操作122中，方法100(圖1)對結構200進行其他製程操作，以形成最終積體電路產品。例如：方法100可進行閘極取代製程。在一實施例中，閘極取代製程將原本是氧化矽的閘極介電層222a-222c和多晶矽的閘極電極層224a-224c，取代為高介電常數閘極介電層和金屬閘極電極層。閘極取代製程可於操作120之前或後進行。在另一例子中，方法100可形成閘極接觸於閘極結構220a-220c的上方。閘極接觸可於操作120前、中或後形成。在又一例子中，方法100可形成互連結構，其連接閘極結構220a-220c、導電特徵252a-252c以及裝置200的其他部分(未繪示)。在特定的例子中，互連結構可連結閘極結構220a與導電特徵252a，在此例子中閘極結構220a做為局部互連結構，以電性地連接源極/汲極特徵(236a/240a/246a)至另一電晶體的源極、汲極或閘極端點。
本揭露之一或多個實施例提供半導體裝置和其形成方法之許多優點，然本揭露不限於上述實施例。例如：本揭露的實施例提供三層磊晶特徵。三層磊晶特徵提供良好的著陸區域給源極/汲極接觸，使得源極/汲極接觸阻抗減少。
在一示範態樣中，本揭露指出半導體的製造方法。上述方法包含提供具有主動區和與主動區相鄰之隔離結構的半導體結構，主動區具有複數個源極和汲極區且電晶體之通道區被夾於源極和汲極區之間，半導體結構更具有於通道區上方之閘極結構。上述方法更包括蝕刻溝渠於源極和汲 極區之其中一者之中，其中溝渠暴露出隔離結構之側壁的一部分；磊晶地成長第一半導體層於溝渠中；磊晶地成長第二半導體層於第一半導體層上方；藉由蝕刻製程，改變第二半導體層之頂面的一部分之晶面方向；以及，於改變晶面方向後，磊晶地成長第三半導體層於第二半導體層上方。
在另一示範態樣中，本揭露指出製造半導體裝置的方法。上述方法包含提供具有主動區和與主動區相鄰之隔離結構的半導體結構，主動區具有複數個源極和汲極區且源極和汲極區之間夾有電晶體之通道區，半導體結構更具有於通道區上方的閘極結構。上述方法更包括蝕刻溝渠於源極和汲極區之其中一者之中，其中溝渠之第一側表面為隔離結構之側壁的一部分，且溝渠之一第二側表面係定向於晶面(1,1,1)。上述方法更包括磊晶地成長第一半導體層於溝渠中；以及，磊晶地成長第二半導體層於第一半導體層上方，其中第二半導體層之一頂面係定向於晶面(1,1,1)。上述方法更包括蝕刻第二半導體層，以改變第二半導體層之頂面之一部分的晶面方向。上述方法更包括於蝕刻第二半導體層後，磊晶地成長第三半導體層於第二半導體層上方。
在另一示範態樣中，本揭露指出一種半導體裝置。半導體裝置包含具有主動區之基材，主動區具有複數個源極和汲極區，且通道區被夾於源極和汲極區之間。半導體裝置更包含於通道區上方之閘極結構、至少部分地埋設於基材中的隔離結構、埋設於複數個源極和汲極區之其中一者之中的溝渠中的第一半導體層、位於第一半導體層上方的第二 半導體層，以及位於第二半導體層上方的第三半導體層。第二半導體層和第三半導體層之每一者與隔離結構直接接觸。第二半導體層之第一側表面定向於晶面(1,1,1)，且第二半導體層之第二側表面定向於晶面{3,1,1}、{5,1,1}、{7,1,1}以及{9,1,1}中的一者。
前述內容概述多個實施例之特徵，以使於本技術領域具有通常知識者可進一步了解本揭露之態樣。本技術領域具通常知識者應可輕易利用本揭露作為基礎，設計或潤飾其他製程及結構，藉以執行此處所描述之實施例的相同的目的及/或達到相同的優點。本技術領域具有通常知識者亦應可了解，上述相等的結構並未脫離本揭露之精神和範圍，且在不脫離本揭露之精神及範圍下，其可經潤飾、取代或替換。

Claims (10)

  1. 一種具有共邊界磊晶隔離結構的半導體裝置的製造方法，包含：提供具有一主動區和與該主動區相鄰之一隔離結構的一半導體結構，該主動區具有複數個源極和汲極區，一電晶體之一通道區被夾於該些源極和汲極區之間，該半導體結構更具有位於該通道區上方之一閘極結構；蝕刻一溝渠於該些源極和汲極區其中一者之中，其中該溝渠暴露出該隔離結構之一側壁的一部分；磊晶地成長一第一半導體層於該溝渠中；磊晶地成長一第二半導體層於該第一半導體層上方；藉由一蝕刻製程，改變該第二半導體層之一頂面的一部分之一晶面方向(crystalline facet orientation)；以及於改變該晶面方向後，磊晶地成長一第三半導體層於該第二半導體層上方。
  2. 如申請專利範圍第1項所述之具有共邊界磊晶隔離結構的半導體裝置的製造方法，更包含：於磊晶地成長該第二半導體層之操作前，以一p型摻質摻雜該第一半導體層，其中該第一半導體層包括矽鍺；及以該p型摻質摻雜該第三半導體層，其中該第二半導體層和該第三半導體層之每一者包含矽，且該第三半導體層所摻雜之該p型摻質的濃度高於該第一半導體層。
  3. 如申請專利範圍第1項所述之具有共邊界磊晶隔離結構的半導體裝置的製造方法，其中該蝕刻製程使用一化學物質，且該化學物質包含氯化氫(HCl)，或於改變晶面方向之操作前，該第二半導體層之該頂面的該部分係位於晶面(crystalline plane)(1,1,1)中，且於改變晶面方向之操作後，該第二半導體層之該頂面的該部分係位於晶面(3,1,1)、(5,1,1)、(7,1,1)、(9,1,1)、(1,3,1)、(1,5,1)、(1,7,1)、(1,9,1)、(1,1,3)、(1,1,5)、(1,1,7)及(1,1,9)其中一者。
  4. 如申請專利範圍第1項所述之具有共邊界磊晶隔離結構的半導體裝置的製造方法，更包含：形成一層間介電層(inter-layer dielectric；ILD)於該第三半導體層上方；以及形成一接觸特徵於該層間介電層中並使該接觸特徵接觸該第三半導體層。
  5. 一種具有共邊界磊晶隔離結構的半導體裝置的製造方法，包含：提供具有一主動區和與該主動區相鄰之一隔離結構的一半導體結構，該主動區具有複數個源極和汲極區，該些源極和汲極區間夾有一電晶體之一通道區，該半導體結構更具有位於該通道區上方之一閘極結構；於該些源極和汲極區其中一者中，蝕刻一溝渠，其中 該溝渠之一第一側表面為該隔離結構之一側壁的一部分，且該溝渠之一第二側表面係定向於晶面(1,1,1)；磊晶地成長一第一半導體層於該溝渠中；磊晶地成長一第二半導體層於該第一半導體層上方，其中該第二半導體層之一頂面係定向於晶面(1,1,1)；蝕刻該第二半導體層，以改變該第二半導體層之該頂面之一部分的晶面方向；以及於蝕刻該第二半導體層後，磊晶地成長一第三半導體層於該第二半導體層上方。
  6. 如申請專利範圍第5項所述之具有共邊界磊晶隔離結構的半導體裝置的製造方法，其中該蝕刻該第二半導體層係使用一化學物質，且該化學物質包含氯化氫(HCl)，或於蝕刻該第二半導體層之操作後，該第二半導體層之該頂面的該部分之該晶面方向位於晶面{3,1,1}、{5,1,1}、{7,1,1}和{9,1,1}的一者。
  7. 如申請專利範圍第5項所述之具有共邊界磊晶隔離結構的半導體裝置的製造方法，其中該第一半導體層包含硼摻雜之矽鍺，該第二半導體層和該第三半導體層之每一者包含硼摻雜的矽；或該第一半導體層包含摻雜一n型摻質的矽。
  8. 一種具有共邊界磊晶隔離結構的半導體裝置，包含： 具有一主動區之一基材，該主動區具有複數個源極和汲極區且一通道區夾層於該些源極和汲極區之間；一閘極結構，位於該通道區上方；一隔離結構，至少部分地埋設於該基材中；一第一半導體層，埋設於一溝渠中，且該溝渠位於該些源極和汲極區之其中一者之中；一第二半導體層，位於該第一半導體層上方；以及一第三半導體層，位於該第二半導體層上方，其中該第二半導體層和該第三半導體層之每一者與該隔離結構直接接觸，其中該第二半導體層之一第一側表面定向於晶面(1,1,1)，且該第二半導體層之一第二側表面定向於晶面{3,1,1}、{5,1,1}、{7,1,1}以及{9,1,1}中的一者。
  9. 如申請專利範圍第8項所述之具有共邊界磊晶隔離結構的半導體裝置，更包含：一層間介電層，於該主動區、該隔離結構和該閘極結構上方；以及一導電特徵，埋設於該層間介電層中並接觸該第三半導體層，其中該第一半導體層包含一p型摻質摻雜的矽鍺，第二導體層和第三半導體層之每一者包含該p型摻質摻雜的矽，及/或該第三半導體層之一頂面平行於該主動區之一頂面。
  10. 如申請專利範圍第8項所述之具有共邊 界磊晶隔離結構的半導體裝置，更包含：又一閘極結構於該隔離結構上方。
TW106120763A 2016-12-15 2017-06-21 具有共邊界磊晶隔離結構的半導體裝置及其製造方法 TWI650806B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662434966P 2016-12-15 2016-12-15
US62/434,966 2016-12-15
US15/475,826 2017-03-31
US15/475,826 US10147609B2 (en) 2016-12-15 2017-03-31 Semiconductor epitaxy bordering isolation structure

Publications (2)

Publication Number Publication Date
TW201837997A true TW201837997A (zh) 2018-10-16
TWI650806B TWI650806B (zh) 2019-02-11

Family

ID=62556358

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106120763A TWI650806B (zh) 2016-12-15 2017-06-21 具有共邊界磊晶隔離結構的半導體裝置及其製造方法

Country Status (4)

Country Link
US (4) US10147609B2 (zh)
KR (1) KR102016795B1 (zh)
CN (1) CN108231685B (zh)
TW (1) TWI650806B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831862B (zh) * 2018-11-08 2024-02-11 日商迪思科股份有限公司 Ｆａｃｅｔ區域之檢測方法及檢測裝置和晶圓之生成方法及雷射加工裝置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084063B2 (en) * 2014-06-23 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10147609B2 (en) * 2016-12-15 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor epitaxy bordering isolation structure
US10593659B2 (en) 2017-03-30 2020-03-17 International Business Machines Corporation Deep high capacity capacitor for bulk substrates
US11037783B2 (en) 2018-09-25 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor using transition metal dichalcogenide and a method for forming the same
US11342422B2 (en) * 2020-07-30 2022-05-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing semiconductor device and associated memory device
US20230207560A1 (en) * 2021-12-23 2023-06-29 Intel Corporation Transistors with doped intrinsic germanium caps on source drain regions for improved contact resistance

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US522353A (en) * 1894-07-03 sanner
US147609A (en) * 1874-02-17 Improvement in saws
KR100437856B1 (ko) * 2002-08-05 2004-06-30 삼성전자주식회사 모스 트랜지스터 및 이를 포함하는 반도체 장치의 형성방법.
US7045407B2 (en) 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
JP4369359B2 (ja) 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
US7291539B2 (en) * 2005-06-01 2007-11-06 International Business Machines Corporation Amorphization/templated recrystallization method for hybrid orientation substrates
US7579617B2 (en) * 2005-06-22 2009-08-25 Fujitsu Microelectronics Limited Semiconductor device and production method thereof
JP2008288465A (ja) * 2007-05-18 2008-11-27 Panasonic Corp 半導体装置及びその製造方法
US8263451B2 (en) 2010-02-26 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy profile engineering for FinFETs
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
JP5915181B2 (ja) 2011-04-05 2016-05-11 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US8946064B2 (en) 2011-06-16 2015-02-03 International Business Machines Corporation Transistor with buried silicon germanium for improved proximity control and optimized recess shape
CN102931232B (zh) * 2011-08-08 2015-09-02 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
KR101986534B1 (ko) * 2012-06-04 2019-06-07 삼성전자주식회사 내장된 스트레인-유도 패턴을 갖는 반도체 소자 및 그 형성 방법
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
JP2015008206A (ja) 2013-06-25 2015-01-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9246002B2 (en) 2014-03-13 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for semiconductor device
US9337316B2 (en) 2014-05-05 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for FinFET device
US10147609B2 (en) * 2016-12-15 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor epitaxy bordering isolation structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831862B (zh) * 2018-11-08 2024-02-11 日商迪思科股份有限公司 Ｆａｃｅｔ區域之檢測方法及檢測裝置和晶圓之生成方法及雷射加工裝置

Also Published As

Publication number Publication date
KR20180069679A (ko) 2018-06-25
US20200126793A1 (en) 2020-04-23
CN108231685A (zh) 2018-06-29
US20180175196A1 (en) 2018-06-21
US10147609B2 (en) 2018-12-04
TWI650806B (zh) 2019-02-11
US20180350601A1 (en) 2018-12-06
US11658032B2 (en) 2023-05-23
US10957540B2 (en) 2021-03-23
US20210210350A1 (en) 2021-07-08
CN108231685B (zh) 2020-08-25
US10522353B2 (en) 2019-12-31
KR102016795B1 (ko) 2019-08-30

Similar Documents

Publication Publication Date Title
TWI650806B (zh) 具有共邊界磊晶隔離結構的半導體裝置及其製造方法
US10734500B2 (en) Horizontal gate all-around device having wrapped-around source and drain
US10923598B2 (en) Gate-all-around structure and methods of forming the same
TWI631612B (zh) 半導體裝置及其製造方法
TWI643344B (zh) 半導體裝置及其製作方法
TWI597846B (zh) 半導體裝置及其製造方法
CN108231892B (zh) 具有弧形底面的合并的外延部件的半导体器件及其制造方法
TWI648772B (zh) 半導體裝置與形成半導體裝置之方法
TW201539748A (zh) 半導體裝置及其形成方法
US11749742B2 (en) Self-aligned inner spacer on gate-all-around structure and methods of forming the same
KR102450734B1 (ko) 저누설 디바이스
US20210242310A1 (en) Method for FinFET LDD Doping
TW201919119A (zh) 製造半導體結構之方法
TW201926428A (zh) 半導體裝置、製造半導體裝置的方法及實施於半導體裝置上的方法
TW202310064A (zh) 半導體裝置的製作方法