CN108231539A - Iii族氮化物层选择性外延生长的方法 - Google Patents

Iii族氮化物层选择性外延生长的方法 Download PDF

Info

Publication number
CN108231539A
CN108231539A CN201711328017.XA CN201711328017A CN108231539A CN 108231539 A CN108231539 A CN 108231539A CN 201711328017 A CN201711328017 A CN 201711328017A CN 108231539 A CN108231539 A CN 108231539A
Authority
CN
China
Prior art keywords
iii
layer
nitride material
nitride
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711328017.XA
Other languages
English (en)
Other versions
CN108231539B (zh
Inventor
梁琥
Y·萨里帕里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN108231539A publication Critical patent/CN108231539A/zh
Application granted granted Critical
Publication of CN108231539B publication Critical patent/CN108231539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种形成III族氮化物材料层的方法，该方法包括提供具有主表面的基板，所述主表面包含第一III族氮化物材料层。所述基板在其主表面上还包括具有暴露所述第一III族氮化物材料的开口的电介质层。在对基板施加包含含氮气体的气体混合物的同时进行热处理工艺，从而使基板的温度升高到适于第二III族氮化物材料层生长的温度。随后将至少一种III族金属有机前体气体在生长温度引入气体混合物中，从而通过选择性外延生长至少在暴露的III族氮化物材料上的开口中形成第二III族氮化物材料层，特征在于所述气体混合物不含氢气。

Description

III族氮化物层选择性外延生长的方法
技术领域
本发明涉及III族氮化物材料层生长的领域。本发明更具体涉及通过在基板上选择性外延生长而使III族氮化物层生长的方法，以及由此制造的结构。
背景技术
选择性外延生长(SEG)通过图案化的电介质掩模层提供半导体层的局部生长。在半导体工业中，层的选择性外延生长尤其引人关注。这是因为在制造半导体器件中，根据要生长的层和要制造的器件，由于选择性外延生长所提供的简便性，使用层的选择性外延生长是有利的。而且，SEG之后可以进行外延横向过生长(ELOG)，这为器件制造和器件性能改善方面也提供了优势。
对于制造功率器件和发光二极管(LED)应用，特别是对于基于GaN技术的增强模式器件，III族氮化物层的生长尤为引人关注。在p-GaN高电子迁移率晶体管(HEMT)器件的结构中设置p—掺杂GaN(p-GaN)层通常通过在阻挡层(通常是AlGaN层)上生长p-GaN层然后图案化并蚀刻该层来进行。但是，关于这种方法提供p-GaN层有很多困难。这些困难是在相对于阻挡层选择性蚀刻p-GaN层中产生。另外，栅极区域和源极/漏极区域之间的区域(通常称为访问区)中的阻挡层的表面暴露于等离子体蚀刻使得难以使用高温电介质沉积，因为该区域在蚀刻步骤后不能是钝化的。
通过EP 2 602 827 B1中揭示的方法可以改进该问题。该专利文献中揭示了在凹陷的栅极区域中p-GaN层的选择性生长，其中存在的原位生长的SiN层具有限定凹陷的栅极区域的开口。但是，在制造HEMT器件中，在开口中p-GaN选择性外延生长是一大挑战。这是因为难以控制生长速率和改善p-GaN层的表面形貌。
因此，在本领域中需要改进III族氮化物材料的SEG和ELOG(外延横向过生长)，使得在用于制造半导体工业中的器件时器件性能不会受到挑战。
发明内容
本发明的目的是提供有效且简单的方法来通过在制造环境中易于执行的SEG(选择性外延生长)使III族氮化物材料层生长。
本发明的目的是提供具有改善的表面形貌的III族氮化物材料的外延生长。
上述目的是通过本发明所述的方法实现的。
在第一方面，本发明涉及形成III族氮化物材料层的方法。该方法包括提供具有主表面的结构，所述主表面包含第一III族氮化物材料层。基板在其主表面上还包括具有开口的电介质层。该开口使第一III族氮化物材料暴露。形成热处理过程。在该热处理过程中，对基板施加气体混合物，从而基板的温度被提高到适于第二III族氮化物材料层生长的温度。该气体混合物包含含氮气体。在热处理过程后，至少一种III族金属有机前体在所述生长温度被引入气体混合物中，从而通过选择性外延生长至少在暴露的第一III族氮化物材料上、在开口中形成第二III族氮化物材料层。该气体混合物不含氢气。
本发明人已经发现，当III族氮化物材料通过SEG(选择性外延生长)在电介质层包含的开口内生长时，气体混合物中存在氢气会使得难以控制该材料的生长速率和表面形貌。因此，控制生长速率和表面形貌的困难会导致制造成本的增加。这是由于随后必须在制造工艺流程中引入其它处理以补偿所得的生长的III族氮化物层。
因此，本发明实施方式的优点在于，所述方法可以实现III族氮化物材料层通过SEG(选择性外延生长)在电介质层中设置的开口内的受控生长。
本发明实施方式的优点在于，所述方法可以实现通过SEG(选择性外延生长)在电介质层中包含的开口内生长的III族氮化物材料层的改善的厚度均一性。
本发明实施方式的优点在于，所述方法可以实现通过SEG(选择性外延生长)在电介质层中包含的开口内生长的III族氮化物材料层的改善的表面形貌。
本发明实施方式的优点在于，所述方法降低了制造成本，因为该方法提供了通过SEG(选择性外延生长)在电介质层中包含的开口内生长的III族氮化物材料层的受控生长以及改善的厚度均一性和表面形貌。
本发明实施方式的优点还在于，所述方法提高了III族氮化物材料层的ELOG(外延横向过生长)。
本发明实施方式的优点在于，所述方法提供了当实现ELOG(外延横向过生长)时III族氮化物材料层的改善的表面形貌。
在一些实施方式中，气体混合物可由含氮气体和载气组成。
本发明人已经观察到，使用由含氮气体和载气组成的气体混合物避免了在开口中形成金字塔形岛。
在一些实施方式中，含氮气体可以是NH3。
在一些实施方式中，载气可以是惰性气体，例如氮气或氩气。
在一些实施方式中，所述方法还包括在形成第二III族氮化物材料层的过程中在气体混合物中引入掺杂元素。
在形成所述层的过程中将掺杂元素引入气体混合物中是有利的，因为得益于所述方法提供的受控生长，可以得到在开口内具有均匀分布的掺杂分布曲线的第二III族氮化物材料层。这更有利于制造III族氮化物器件，在该器件中这种第二III族氮化物材料的掺杂层是所需的。
在一些实施方式中，掺杂元素可以是p型或n型。
在一些实施方式中，该p型掺杂元素可以是Mg、Be、Zn、Fe、C或它们的组合。
在一些实施方式中，该n型掺杂元素可以是Si、Ge或它们的组合。
在一些实施方式中，形成的第二III族氮化物材料层可以是单晶的。
在一些实施方式中，所述方法还可包括在开口中形成所述层时、在所述层和电介质层以一个共同的平坦表面邻接时将氢气引入气体混合物中。
本发明人已经发现引入少量氢气可以以受控方式调节选择性生长的形貌。这样导致形成受开口宽度限制的层的突起。这在制造例如LED器件或III族氮化物器件中是有利的。
在一些实施方式中，第一III族氮化物材料可以是二元、三元或四元III族氮化物材料。
在一些实施方式中，二元第一III族氮化物材料可以是GaN、AlN或InN。
在一些实施方式中，三元第一III族氮化物材料可以是AlGaN、InGaN或AlInN。
在一些实施方式中，四元第一III族氮化物材料可以是InAlGaN。
在一些实施方式中，第一III族氮化物材料层可以掺杂有掺杂元素。
在一些实施方式中，该掺杂元素可以是p型或n型。
有利的是具有掺杂的第一III族氮化物材料，因为这样可以优化包含这种III族氮化物材料层的III族氮化物器件的性能。
在一些实施方式中，第二III族氮化物材料可以是二元、三元或四元III族氮化物材料。
在一些实施方式中，二元第二III族氮化物材料可以是GaN、AlN或InN。
在一些实施方式中，三元第二III族氮化物材料可以是AlGaN、InGaN或AlInN。
在一些实施方式中，四元第二III族氮化物材料可以是InAlGaN。
在一些实施方式中，本发明涉及制造增强模式的III族氮化物HEMT器件的方法。该方法可包括依据本发明第一方面的实施方式形成第二III族氮化物材料层，其中开口可以是栅极区域。可在栅极区域中形成到第二III族氮化物材料层的栅极接触件，可形成穿过电介质层到第一III族氮化物材料层的源极和漏极接触件。第一III族氮化物材料层可在主表面上完全延伸，基板在该层下方还可包含层堆叠，各层包含III族氮化物材料。
在一些实施方式中，层堆叠的各层中包含的III族氮化物材料可以与具有不同组成的第一或第二III族氮化物材料相同。
在一些实施方式中，层堆叠的各层中包含的III族氮化物材料还可以是具有不同组成的第一和第二III族氮化物材料的组合。
本发明人已经发现，用于III族氮化物层在开口中选择性外延生长的气体混合物中如果存在氢气，器件的性能会受到挑战。该挑战是由于暴露的第一III族氮化物材料层的表面在SEG(选择性外延生长)过程中被气体混合物中存在的氢气蚀刻。
因此，本发明实施方式的优点在于，所述方法可以制造具有更好的器件性能的增强模式的III族氮化物HEMT器件。
此外，本发明实施方式的优点在于，所述方法可以制造在栅极区域中具有改善的生长控制、厚度均一性和表面形貌的III族氮化物层的增强模式的III族氮化物HEMT器件。
本发明实施方式的优点在于，所述方法可以制造实现了III族氮化物材料层的ELOG(外延横向过生长)的增强模式的III族氮化物HEMT器件。有利的是III族氮化物材料的ELOG(外延横向过生长)是通过简单的方法实现的，而不是调节工艺参数，例如生长过程的温度和/或压力。
本发明实施方式的优点还在于，所述方法可以制造实现了III族氮化物材料层的ELOG(外延横向过生长)的增强模式的III族氮化物HEMT器件，从而提供改善的器件性能，例如增加的VT和IIDS。
在第二方面，本发明涉及一种III族氮化物结构。该结构包括具有主表面的基板，该主表面包括第一III族氮化物材料层。所述基板在其主表面上还包括具有暴露第一III族氮化物材料的开口的电介质层。存在的第二III族氮化物材料层至少部分地填充开口，从而具有暴露的上表面。该暴露的上表面是平坦的，且无沟槽。
具有这种III族氮化物结构是有利的，这样可以在不含沟槽的暴露的平坦上表面上直接沉积其它层，即无需使用表面平坦化处理步骤，从而降低制造成本。
在一些实施方式中，第二III族氮化物材料层可以掺杂有掺杂元素。
在一些实施方式中，掺杂元素可以是p型或n型。
在一些实施方式中，该p-型掺杂元素可以是Mg、Be、Zn、Fe、C或它们的组合。
在一些实施方式中，n-型掺杂元素可以是Si、Ge或它们的组合。
在一些实施方式中，第一III族氮化物材料可以是二元、三元或四元III族氮化物材料。
在一些实施方式中，二元第一III族氮化物材料可以是GaN、AlN或InN。
在一些实施方式中，三元第一III族氮化物材料可以是AlGaN、InGaN或AlInN。
在一些实施方式中，四元第一III族氮化物材料可以是InAlGaN。
在一些实施方式中，第二III族氮化物材料可以是二元、三元或四元III族氮化物材料。
在一些实施方式中，二元第二III族氮化物材料可以是GaN、AlN或InN。
在一些实施方式中，三元第二III族氮化物材料可以是AlGaN、InGaN或AlInN。
在一些实施方式中，四元第二III族氮化物材料可以是InAlGaN。
在一些实施方式中，第二III族氮化物材料层可以是单晶的。
在一些实施方式中，第二III族氮化物材料层可具有从电介质层表面突出的部分，其中所述突出部分可以被限制在开口的宽度w范围内。
在一些实施方式中，突出部分可具有倾斜侧壁。
在一些实施方式中，突出部分可具有平坦的上表面而无沟槽。
有利的是具有平坦的上表面而无沟槽，因为这样可以就在该突出部分上直接沉积另一个材料层，即无需其它处理步骤。此外，可通过在突出部分上选择性沉积来设置特定目标应用所需的材料层。
在一些实施方式中，至少部分填充开口的第二III族氮化物材料层可以是单晶的。
在一些实施方式中，本发明涉及增强模式的III族氮化物HEMT器件。该HEMT器件可包含依据本发明第二方面的实施方式的结构，其中开口可以是栅极区域。该HEMT器件还可包括形成到第二III族氮化物材料层的栅极接触件和穿过电介质层形成到第一III族氮化物材料层的源极/漏极接触件。第二III族氮化物材料层可以在主表面上完全延伸。基板还可在第一III族氮化物材料层下方包含层堆叠，各层包含III族氮化物材料。
本发明人已经认识到这种HEMT器件是有利的，因为该器件在降低负载效应和增加VT和IIDS方面具有更佳的器件性能。
在一些实施方式中，层堆叠的各层中包含的III族氮化物材料可以与具有不同组成的第一或第二III族氮化物材料相同。
在一些实施方式中，层堆叠的各层中包含的III族氮化物材料还可以是具有不同组成的第一和第二III族氮化物材料的组合。
附图简要说明
所述附图仅为示意性而不具限制性。在附图中，一些元素的尺寸可能被夸大且未按比例尺绘画以用于说明目的。权利要求书中的任何引用符号不应理解为限制本发明的范围。在不同的图中，相同的附图标记表示相同或类似的元件。
图1显示依据本发明实施方式形成III族氮化物材料层的温度-时间图。
图2(a)和图2(b)示意性地显示依据本发明实施方式形成III族氮化物材料层。
图3(a)和图3(b)示意性地显示依据本发明实施方式的基板的例子。
图4是具有依据本发明实施方式的方法生长的第二III族氮化物材料层的III族氮化物结构的截面扫描电子显微镜(X-SEM)图片。
图5(a)是当在第二III族氮化物材料层预生长和生长过程中使用含氢气的气体混合物时基板的截面扫描电子显微镜(X-SEM)图片。
图5(b)示意性地显示了图5(a)的结构。
图6(a)是当在预生长和生长过程中使用含氢气的气体混合物时具有生长的第二III族氮化物材料层的基板的截面扫描电子显微镜(X-SEM)图片。
图7(a)是当发生ELOG(外延横向过生长)时具有依据本发明实施方式的方法生长的第二III族氮化物材料层的基板的截面扫描电子显微镜(X-SEM)图片。
图7(b)示意性地显示了图7(a)的结构。
图8(a)是在开口被第二III族氮化物材料层填充时、在气体混合物中引入氢气时具有依据本发明实施方式的方法生长的第二III族氮化物材料层的基板的截面扫描电子显微镜(X-SEM)图片。
图8(b)示意性地显示了图8(a)的结构。
图9示意性地显示了依据本发明实施方式制造的增强模式的III族氮化物HEMT器件。
发明详述
将就具体实施方式并参照某些附图对本发明进行描述，但本发明并不受此限制，仅由权利要求书限定。描述的附图仅是说明性的且是非限制性的。在附图中，一些元素的尺寸可能被夸大且未按比例尺绘画以用于说明目的。所述尺寸和相对尺寸不与本发明实践的实际减小相对应。
应注意，权利要求中使用的术语“包含”不应解释为被限制为其后列出的部分，其不排除其它元件或步骤。因此，其应被理解为指出所述特征、集成、步骤或组分的存在，但这并不排除一种或多种其它特征、集成、步骤或组分或其组合的存在或添加。
说明书中提及的“一个实施方式”或“一种实施方式”是指连同实施方式描述的具体特征、结构或特性包括在本发明的至少一个实施方式中。因此，在说明书中各处出现的短语“在一个实施方式中”或“在一种实施方式中”不一定全部指同一个实施方式，但可能全部都指同一个实施方式。此外，具体特征、结构或特性可以任何合适方式在一个或多个实施方式中组合，这对于本领域普通技术人员而言是显而易见的。
类似地，应理解，在本发明的示例性实施方式的描述中，本发明的不同特征有时组合成一个单一实施方式、特征或其描述，这是为了简化公开内容并帮助理解本发明的一个或多个不同方面。然而，本公开内容中的方法不应被理解为反映一项发明，请求保护的本发明需要比各权利要求中明确引用的具有更多的特征。并且，如同所附权利要求所反映的那样，发明方面包括的特征可能会少于前述公开的一个单一实施方式的全部特征。因此，具体说明之后的权利要求将被明确地纳入该具体说明，并且各权利要求本身基于本发明独立的实施方式。
此外，当本文所述的一些实施方式包括一些但不包括其它实施方式中所包括的其它特征时，不同实施方式的特征的组合应意在包括在本发明范围内，并且形成不同的实施方式，这应被本领域技术人员所理解。例如，在之后的权利要求中，所请求保护的任何实施方式可以任何组合形式使用。
本文的描述中阐述了众多的具体细节。然而应理解，本发明的实施方式可不用这些具体细节进行实施。在其它情况中，为了不混淆对该说明书的理解，没有详细描述众所周知的方法、步骤和技术。
提供以下术语仅以有助于本发明的理解。
提供以下术语仅以有助于本发明的理解。
除非另有说明，文中所用的术语“访问区”表示HEMT器件的栅极区域和源极区域之间或栅极区域与漏极区域之间的区域。
除非另有说明，文中所用的术语“暴露的”表示未被保护而裸露于周围环境的层、表面或区域。
除非另有说明，文中所用的术语“III族氮化物”表示包含至少一个元素周期表第III族的元素和氮的半导体材料，例如GaN、AlN、InGaN、AlGaN、InAlN、InAlGaN。
除非另有说明，文中所用的术语“p型掺杂GaN层”表示包含GaN和p型掺杂剂的层。p型掺杂剂可以是Mg、Be、Zn、Fe、C或它们的组合。P型掺杂剂的浓度可以在1e17-1e21的范围内。
除非另有说明，文中所用的术语“沟槽”表示可具有线性或圆形侧面或可包含在具有凹形或凸形突起的表面上的材料中的凹陷。
除非另有说明，文中所用的术语“载气”表示用于向反应室内提供含氮气体的气体。
现在通过对本发明若干实施方式的详细描述来描述本发明。很明显，可根据本领域技术人员的知识构建本发明的其它实施方式，而不背离本发明的技术教示，本发明仅受所附权利要求书条款的限制。
图2(a)和图2(b)示意性地示出了依据第一方面的方法。这些图显示了在不同方法阶段的基板的截面。纯粹是为了便于理解，不同的层显示为不同的数字，但是不应被解释为任何限制意义。
现在参考图1，图2(a)，图2(b)，图3(a)和图3(b)。
该方法开始时先提供具有主表面(13)的基板(10)(图2(a))。主表面(13)包括第一III族氮化物材料层(20)。基板(10)还包括具有开口(40)的电介质层(30)，所述开口(40)在其底部暴露至少一部分的第一III族氮化物材料。
在一些实施方式中，基板(10)可包括半导体基板，例如掺杂硅基板、磷化铟、锗、硅锗、砷化镓、磷化磷化镓基板。该基板还可以是玻璃上硅、AlN上硅、Mo上硅或蓝宝石上硅基板。
在一些实施方式中，基板(10)可以是硅基板。在优选的实施方式中，基板可以是Si(111)或等同取向的硅基板。
在一些实施方式中，电介质层可以是氧化硅或氮化硅层。
在一些实施方式中，第一III族氮化物材料可以是二元、三元或四元III族氮化物材料。该二元第一III族氮化物材料可以是GaN、AlN或InN，而该三元第一III族氮化物材料可以是AlGaN、InGaN或AlInN，而该四元第一III族氮化物材料可以是InAlGaN。
在一些实施方式中，第一III族氮化物材料层可以掺杂有掺杂元素。这是有利的，因为这样有助于优化器件性能，例如，如果需要增加阀值电压(Vth)，则有利的是用p型掺杂剂掺杂，而在需要增加漏极电流(Ids)的情况中，则有利的是用n型掺杂剂掺杂。
在一些实施方式中，基板可包含该层(20)作为埋入层，如图3(a)所示。未被埋入层占据的基板(10)的表面以及层(20)的表面构成基板(10)的主表面(13)。在另外的实施方式中，该层(20)可以作为图案化的特征存在于基板表面上，由此未被该图案化特征覆盖的基板(10)的表面与图案化的特征的表面一起构成基板(10)的主表面(13)(图3(b))。如图3(a)和图3(b)所示，电介质层(30)的开口(40)可在其底部暴露至少一部分的该层(20)。因此，图2(a)所示的基板(10)的示意性截面可以是图3(a)和图3(b)中虚线所示的基板(10)的截面的特写。
将基板(10)装入沉积工具的反应室中，以沉积第二III族氮化物材料层。
在一些实施方式中，第二III族氮化物材料可以是二元、三元或四元III族氮化物材料。该二元第二III族氮化物材料可以是GaN、AlN或InN，而该三元第二III族氮化物材料可以是AlGaN、InGaN或AlInN，而该四元第二III族氮化物材料可以是InAlGaN。
可对第一和第二III族氮化物材料加以选择，使得二元、三元和四元III族氮化物材料的不同组合都是可行的。
在反应室中开始沉积工艺之前，进行热处理工艺，同时对基板(10)施加气体混合物，如图1的温度-时间图中示意性显示的。该热处理的目的是使基板从反应室内的环境温度升高到适于发生生长过程的温度。在图1中该环境温度表示为T初始。该生长温度(T生长)在500℃-1200℃的范围内。
在一些实施方式中，该气体混合物包含含氮气体。该含氮气体可以是NH3。在一些实施方式中，该气体混合物还可包含载气。
在一些实施方式中，该气体混合物可由含氮气体和载气组成。
在一些实施方式中，载气用于将含氮气体提供到反应室中。
在一些实施方式中，载气可以是惰性气体，例如氮气或氩气。
一旦反应室内达到适于第二III族氮化物材料层生长的温度(T生长)，将至少一种III族金属有机前体引入气体混合物中(图1)，从而通过选择性外延生长(SEG)至少在暴露的第一III族氮化物材料上、在开口(40)中形成第二III族氮化物材料层(50)(图2(b))。该至少一种III族金属有机前体在气相中，并且在载气的辅助下引入。引入至少一种III族金属有机前体导致形成二元III族氮化物材料层，而引入两种或三种III族金属有机前体则分别导致形成三元或四元III族氮化物材料。在一些实施方式中，可依次引入两种或三种III族金属有机前体。在一些实施方式中，可同时引入两种或三种III族金属有机前体。
在一些实施方式中，所述方法还包括在形成包含第二III族氮化物材料的层的过程中在气体混合物中引入掺杂元素。在一些实施方式中，该引入可与引入III族金属有机前体同时进行。依次方式，在层(50)生长时，掺杂剂也结合到层(50)中。在一些实施方式中，该掺杂元素可以是p型或n型掺杂元素。在一些实施方式中，该p型掺杂元素可以是Mg、Be、Zn、Fe、C或它们的组合。在一些实施方式中，该n型掺杂元素可以是Si、Ge或它们的组合。掺杂元素的类型取决于应用。这有利于制造需要这种第二III族氮化物材料的掺杂层的III族氮化物器件。得益于该方法提供的受控生长，可以在开口内得到具有均匀分布的掺杂分布曲线的第二III族氮化物材料层。此外，例如，在制造其中阻挡层可以是例如AlGaN的增强模式的HEMT器件中，p型掺杂GaN层可用作第二III族氮化物材料，以完全耗尽阻挡层和p型掺杂GaN之间的界面处的电子。
本发明人已经发现，在不含H2的该气体混合物存在下进行的SEG(选择性外延生长)之前或过程中进行热处理工艺能够使第二III族氮化物材料层在开口(40)内生长，使得生长的层(50)具有平坦的(或者换言之平整的)上表面(51)且无沟槽(图2(b))。
在一个例子中，这得到图4的支持，该图显示基板的X-SEM图像，其中第二III族氮化物材料层(50)是通过依据本发明实施方式的方法形成的。在该例子中，第二III族氮化物材料(50)是p型掺杂的二元III族氮化物材料。该p型掺杂的III族氮化物材料是掺杂Mg的GaN。在该例子中，第一III族氮化物材料(20)是三元III族氮化物材料。该第一III族氮化物材料是AlGaN。
在一个例子中，图5(a)显示X-SEM图像，图5(b)是基板的示意图，其中包含第一III族氮化物材料的层(50)通过SEG(选择性外延生长)在开口(40)中形成，其中气体混合物中存在氢气。在该例子中，形成的层(50)是通过使用三甲基镓(TMGa)作为III族金属有机前体得到的掺杂Mg的GaN层。第一III族氮化物材料层(20)是AlGaN，而电介质层(30)是氮化硅。
据观察，在开口(40)内形成金字塔形岛(55)。这些金字塔形岛产生开口(40)内的形貌和粗糙表面，它们的组合看上去就像具有侧面的刻面或树丛。
在另一个例子中，图6(a)显示X-SEM图像，图6(b)是基板的示意图，层(50)类似于图5(a)和图5(b)中所示的。据观察，在开口(40)内形成更大的金字塔形岛(55)。还观察到，这些金字塔形岛(55)生长到开口(40)的上方，因此产生不希望的形貌。
通常，当在厚覆盖层表面上生长时，III族氮化物层(例如GaN层)的生长优选在存在含氢气的气体混合物的情况下进行。这种优选是由于可以提供更好的表面形态和较少的杂质浓度。但是，在GaN层在电介质层(30)中的开口(40)内生长的SEG(选择性外延生长)中，金字塔形GaN岛(55)首先出现在开口(40)内。
不希望受限于理论，形成这种金字塔形岛(55)依赖于气体混合物中存在氢气。这是因为氢气蚀刻了第一III族氮化物材料(在图5(a)的例子中可以是AlGaN)的层(20)，在开口(40)的底部暴露。因此，这引发了这种金字塔形岛(55)的形成。
形成这种金字塔形岛(55)使得非常难以控制在开口(40)内生长的层的生长速率和改善该层的表面形态。而且，随着生长进行，这些岛进一步生长并合并，并且从开口突出，使得开口(40)内和/或上方的生长层难以具有厚度均一性。这随后在基板上产生形貌。这种形貌并不是半导体制造中所希望的，因为它会危害器件的制备。因此，存在形貌就必需使用其它处理，例如化学机械平坦化或回蚀处理，以得到平坦的表面。使用这些额外的处理增加了制造成本，因此是不利的。因此，当进行SEG(选择性外延生长)时，使用不含氢气的气体混合物克服了控制III族氮化物层在电介质层的开口中的生长速率和改善该层表面形态的难点。该导致改善的厚度均一性。因此，进而无需额外的表面平坦化处理，因此避免了制造成本的增加。
本发明实施方式的优点在于，所述方法在电介质层(30)上也形成包含III族氮化物材料的层(50)。这类形成称为ELOG(外延横向过生长)，提供了改善的层(50)表面形态。在一个例子中，该层(50)的ELOG(外延横向过生长)如图7(a)所示，该图是当发生ELOG(外延横向过生长)时具有依据本发明实施方式的方法生长的层(50)的基板的X-SEM图像。如图7(a)所示，层(50)的上表面(52)是平坦的，且无沟槽。图7(b)示意性地显示了图7(a)的结构。
更有利的是，通过本发明的实施方式得到p型或n型掺杂III族氮化物层的ELOG(外延横向过生长)，因为这样可以使掺杂剂更好地结合到开口(40)内和电介质(30)上形成的III族氮化物层中。
在一些实施方式中，该方法还可包括在气体混合物中引入氢气。该引入可以在包含第二III族氮化物材料的层(50)形成在开口(40)中时，在层(50)和电介质层(30)以一个共同的平坦表面邻接时进行。该引入可在开口(40)完全被已经形成的第二III族氮化物材料层(50)填充时进行。
将氢气引入气体混合物中能够进一步控制第二III族氮化物材料层(50)的生长，形成向上延伸或换言之从电介质层(30)突出的层，该形成受开口(40)的宽度w限制。这如图8(a)所示，该图是基板(10)的X-SEM图像，其中层(50)在开口(50)中均匀生长，突出部分的形成受开口(40)的宽度限制。突出部分具有无沟槽的平坦上表面(53)和倾斜侧壁(图8(a))。图8(b)示意性地显示了图8(a)的结构。
在图8(a)所给出的该例中，层(50)是p型掺杂GaN，其中p型掺杂剂是镁。III族氮化物金属有机前体是TMGa。
不希望受限于理论，即使是在生长过程的后期将氢气引入气体混合物中，层(50)的表面(53)上也不存在金字塔形岛，这是因为在层(50)在开口(40)中预生长和生长过程中不存在氢气。因此，在稍后的阶段中引入氢气不会引发金字塔形岛的形成。这也支持了以下事实：金字塔形岛的形成是由于氢气对开口(40)中第一III族氮化物材料层(20)的暴露表面的蚀刻特征。
依据本发明实施方式能形成这种层(50)的突出部分是有利的，因为这是降低制造成本的一种方式。对于需要这种结构的应用，其制备通常涉及平版印刷图案化步骤。在平版印刷图案化步骤之后，必须对层进行蚀刻，并且必须进行剥除处理以除去基板(10)上任何蚀刻残余物，因此增加了制造成本。而且，蚀刻处理必须加以调节，以使层(50)相对于电介质层(30)被选择性蚀刻，这样可以避免对电介质层(30)的蚀刻损伤(如果这是需要的)。
例如，对于制造LED器件，存在这种突起可改善光提取效率。
在一些实施方式中，本发明涉及制造增强模式的III族氮化物HEMT器件的方法。该方法可包括依据本发明第一方面的实施方式形成第二III族氮化物材料层(50)，其中开口(40)可以是栅极区域。可在栅极区域中形成到第二III族氮化物材料层(50)的栅极接触件，可形成穿过电介质层(30)到第一III族氮化物材料层的源极和漏极接触件。第一III族氮化物材料层(20)可在主表面(13)上完全延伸，基板(10)在层(20)下方还可包含层堆叠，其中各层可包含III族氮化物材料。
在一些实施方式中，形成栅极接触件可包括在栅极区域中的层(50)上提供栅极金属。
在一些实施方式中，层堆叠的各层中包含的III族氮化物材料可以是三元或二元III族氮化物材料。
在一些实施方式中，层堆叠的各层中包含的III族氮化物材料可以与具有不同组成的第一或第二III族氮化物材料相同。
在一些实施方式中，层堆叠的各层中包含的III族氮化物材料还可以是具有不同组成的第一和第二III族氮化物材料的组合。
在一些实施方式中，层堆叠中各层可以通过外延形成。层堆叠中的各层可以是多层三元III族氮化物材料或二元III族氮化物材料或它们的组合。
在一些实施方式中，层堆叠中各层可具有渐变的组成。
在一些实施方式中，层堆叠可包括成核层、缓冲层、通道层和阻挡层。在这些层中，缓冲层、通道层和阻挡层称为HEMT器件的有源层。
特别有利的是，当使用Si作为基板时，缓冲层为多层形式。这有助于建立适当的弓形，由此在结构中建立压缩应力，这样在层(50)生长后降温时可以避免形成裂纹。
依据本发明实施方式制造的增强模式的III族氮化物HEMT器件是有利的。这是因为与III族氮化物层在栅极区域中预生长和生长过程中使用氢气所制造的HEMT器件相比，该增强模式的HEMT器件具有更佳的器件性能。在III族氮化物层预生长和生长过程中使用的气体混合物中不存在氢气可以避免对暴露的第一III族氮化物材料(可以是阻挡层)的表面造成蚀刻损伤。事实上，蚀刻损伤导致形成金字塔形岛，因此难以控制开口(40)内的生长，开口中掺杂剂的分布受到影响，从而造成器件性能下降。
在一些实施方式中，在制造HEMT器件中，依据本发明的实施方式，III族氮化物层可以通过SEG(选择性外延生长)在开口中生长。
在另选的实施方式中，在制造HEMT器件中，依据本发明的实施方式，III族氮化物材料层可以通过ELOG(外延横向过生长)生长。然后进行平版印刷图案化和蚀刻处理，以使层(50)覆盖栅极区域。此外，提供改善的器件性能，例如增加的VT和IDS以及降低的分散。
在另选的实施方式中，III族氮化物层(50)可如图8(a)中所示生长，具有依据本发明实施方式的突出部分，该层也可用于制造III族氮化物器件、HEMT或LED器件。根据要制造的器件的类型和/或要使用该器件的应用，可仅仅在上表面(53)(图8(b))或倾斜侧壁(54)上或同时在上表面(53)上和倾斜侧壁(54)上(图8(b))设置栅极金属。
在第二方面，本发明揭示一种III族氮化物结构。
现在参考图2(b)，该图示意性地显示依据本发明实施方式的III族氮化物结构。
该结构包括具有主表面(13)的基板(10)，该主表面包括第一III族氮化物材料层(20)。基板(10)在其主表面(13)上还包括具有暴露第一III族氮化物材料的开口(40)的电介质层(30)。存在的第二III族氮化物材料层(50)至少部分地填充开口(40)，从而具有暴露的上表面(51)。该暴露的上表面是平坦的，且无沟槽。
图4是具有依据本发明实施方式的方法生长的第二III族氮化物材料层的III族氮化物结构的截面扫描电子显微镜(X-SEM)图片。
在本发明的实施方式中，对于认为无沟槽的上表面，其可具有在0.5nm-10nm范围内的RMS值。RMS表示表面粗糙度，以材料表面轮廓的峰和谷的平均均方根计算。通常，通过称为原子力显微镜(AFM)的技术确定表面粗糙度。
在一些实施方式中，开口(40)可从电介质层(30)的表面(31)延伸到第一III族氮化物材料层(20)的上表面。在另选的实施方式中，开口可从电介质层(30)的表面(31)延伸到第一III族氮化物材料层(20)中。
在一些实施方式中，第二III族氮化物材料层(50)可完全填充开口，还可具有从电介质层表面突出的部分，其中所述突出部分被限制在开口(40)的宽度w范围内。突出部分可具有无沟槽的平坦上表面(53)，并且可具有倾斜侧壁(54)(图8(a)和图8(b))。
在一些实施方式中，填充开口的第二III族氮化物材料层可以是单晶的。
在一些实施方式中，第二III族氮化物材料层可以掺杂有掺杂元素。该掺杂元素可以是p型或n型掺杂元素。
在一些实施方式中，该p型掺杂元素可以是Mg、Be、Zn、Fe、C或它们的组合，而该n型掺杂元素可以是Si、Ge或它们的组合。
在一些实施方式中，第一III族氮化物材料可以是二元、三元或四元III族氮化物材料。在一些实施方式中，二元第一III族氮化物材料可以是GaN、AlN或InN。
在一些实施方式中，三元第一III族氮化物材料可以是AlGaN、InGaN或AlInN。
在一些实施方式中，四元第一III族氮化物材料可以是InAlGaN。
在一些实施方式中，第二III族氮化物材料可以是二元、三元或四元III族氮化物材料。在一些实施方式中，二元第二III族氮化物材料可以是GaN、AlN或InN。
在一些实施方式中，三元第二III族氮化物材料可以是AlGaN、InGaN或AlInN。
在一些实施方式中，四元第二III族氮化物材料可以是InAlGaN。
在一些实施方式中，本发明涉及增强模式的III族氮化物HEMT器件。该HEMT器件示意性地如图9所示。
该HEMT器件(200)可包含依据本发明第二方面的一些实施方式的结构(100)。可形成到第二III族氮化物材料层(50)的栅极接触件(70)。在一些实施方式中，栅极接触件可包括在栅极区域中层(50)上的栅极金属。
可穿过电介质层(30)到第一III族氮化物材料层形成源极和漏极接触件(60)。第二III族氮化物材料层(50)可在基板(10)的主表面(13)上完全延伸，基板(10)在第一III族氮化物材料层(20)下方还可包含层堆叠(9)。层堆叠(9)的各层可包含III族氮化物材料。
在一些实施方式中，层堆叠中各层可以通过外延形成。
在一些实施方式中，层堆叠(9)的各层中包含的III族氮化物材料可以分别与层(20)的第一III族氮化物材料或层(50)的第二III族氮化物材料相同，但具有不同组成。
在一些实施方式中，层堆叠(9)中的各层可包含三元III族氮化物材料或二元III族氮化物材料。
在一些实施方式中，层堆叠(9)中的各层可以是包含三元III族氮化物材料或二元III族氮化物材料或它们的组合的多层。
在一些实施方式中，层堆叠中的各层可具有渐变的组成。
在一些实施方式中，层堆叠(9)的各层中包含的III族氮化物材料还可以是具有不同组成的第一和第二III族氮化物材料的组合。
在一些实施方式中，层堆叠(9)中各层可以通过外延形成。层堆叠(9)中的各层可以是多层或具有渐变组成的单层。
在一些实施方式中，层堆叠(9)可包括成核层(11)、缓冲层(12)和通道层(13)。在这些层中，缓冲层(13)、通道层(13)以及第一III族氮化物材料层(20)(即阻挡层)被称为HEMT器件的有源层。
特别有利的是，当使用Si作为基板时，缓冲层为多层形式。这有助于提供适当的弓形，因此制得具有压缩应力的HEMT器件，这样在层(50)生长后降温时可以避免形成裂纹。
依据本发明实施方式的方法可以制造电力器件，例如增强模式的高电子迁移率晶体管(HEMT)以及发光二极管(LED)。还可以制造适于射频(RF)应用的器件。
这类器件可具有以下优点：
-较低的分散；
-增加的VT和IDS；
-受控的突出形状；
-用于LED的光提取效率。

Claims (14)

1.一种形成III族氮化物材料层的方法，所述方法包括：
-提供具有主表面(13)的基板(10)，所述主表面(13)包括第一III族氮化物材料(20)的层，所述基板(10)在主表面(13)上还包括电介质层(30)，所述电介质层(30)包括暴露第一III族氮化物材料(20)的开口(40)，
-在对基板(10)施加包含含氮气体的气体混合物的同时进行热处理工艺，从而使基板(10)的温度升高到适于第二III族氮化物材料(50)的层生长的温度，和
-随后，将至少一种III族金属有机前体气体在该生长温度引入所述气体混合物中，从而通过选择性外延生长至少在暴露的第一III族氮化物材料(20)上、在开口(40)中形成第二III族氮化物材料(50)的层，
其特征在于：
所述气体混合物不含氢气。
2.如权利要求1所述的方法，其特征在于，所述气体混合物由含氮气体和载气组成。
3.如权利要求1或2所述的方法，其特征在于，所述方法还包括在形成第二III族氮化物材料(50)的层的过程中在气体混合物中引入掺杂元素。
4.如权利要求3所述的方法，其特征在于，所述掺杂元素是p型或n型。
5.如前述权利要求中任一项所述的方法，其特征在于，所述方法还包括在开口(40)中形成层(50)后在层(50)和电介质层(30)在一个共同的平坦表面邻接时将氢气引入气体混合物中。
6.如前述权利要求中任一项所述的方法，其特征在于，第一III族氮化物材料(20)是二元、三元或四元III族氮化物材料。
7.如前述权利要求中任一项所述的方法，其特征在于，第二III族氮化物材料(50)是二元、三元或四元III族氮化物材料。
8.一种制造增强模式的III族氮化物HEMT器件(200)的方法，所述方法包括：
-如前述权利要求1-7中任一项所述的形成第二III族氮化物材料(50)的层，其中开口(40)是栅极区域，
-在栅极区域中形成到第二III族氮化物材料(50)的层的栅极接触件(70)，
-形成穿过电介质层(30)到第一III族氮化物材料(20)的层的源极/漏极接触件(60)，
其中，第一III族氮化物材料(20)的层在主表面上完全延伸，基板(10)在该层下方还包含层堆叠(9)，各层包含III族氮化物材料。
9.一种III族氮化物结构(100)，其包括：
-具有主表面的基板(10)，所述主表面包括第一III族氮化物材料(20)的层，基板(10)在主表面上还包括电介质层(30)，所述电介质层(30)包括暴露第一III族氮化物材料(20)的开口(40)，和
-至少部分地填充开口(40)的第二III族氮化物材料(50)的层，从而其具有暴露的上表面(51)，
其特征在于：
所述暴露的上表面(51)是平坦的，且无沟槽。
10.如权利要求9所述的结构，其特征在于，所述第二III族氮化物材料(50)的层掺杂有掺杂元素。
11.如权利要求10所述的结构，其特征在于，所述掺杂元素是p型或n型。
12.如权利要求9-11中任一项所述的结构，其特征在于，第一III族氮化物材料(20)是二元、三元或四元III族氮化物材料。
13.如权利要求9-12中任一项所述的方法，其特征在于，第二III族氮化物材料(50)是二元、三元或四元III族氮化物材料。
14.一种增强模式的III族氮化物HEMT器件(200)，其包括：
-如权利要求9-13所述的结构(100)，其中开口(40)是栅极区域，
-形成到第二III族氮化物材料(50)的层的栅极接触件(70)，和
-形成穿过电介质层(30)到第一III族氮化物材料(20)的层的源极/漏极接触件(60)，
其中，第二III族氮化物材料(50)的层在主表面上完全延伸，基板(10)在第一III族氮化物材料层(50)下方还包含层堆叠(9)，各层包含III族氮化物材料。
CN201711328017.XA 2016-12-21 2017-12-13 Iii族氮化物层选择性外延生长的方法 Active CN108231539B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16205622.0A EP3340279A1 (en) 2016-12-21 2016-12-21 Method for selective epitaxial growth of a group iii-nitride layer
EP16205622.0 2016-12-21

Publications (2)

Publication Number Publication Date
CN108231539A true CN108231539A (zh) 2018-06-29
CN108231539B CN108231539B (zh) 2023-12-29

Family

ID=57583040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711328017.XA Active CN108231539B (zh) 2016-12-21 2017-12-13 Iii族氮化物层选择性外延生长的方法

Country Status (3)

Country Link
US (1) US10312083B2 (zh)
EP (1) EP3340279A1 (zh)
CN (1) CN108231539B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7351546B2 (ja) * 2018-10-31 2023-11-13 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア エピタキシャル側方過成長を用いて滑らかな表面を取得する方法
US11804374B2 (en) * 2020-10-27 2023-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strain relief trenches for epitaxial growth

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002001608A2 (en) * 2000-06-28 2002-01-03 Advanced Technology Materials, Inc. METHOD FOR ACHIEVING IMPROVED EPITAXY QUALITY (SURFACE TEXTURE AND DEFECT DENSITY) ON FREE-STANDING (ALUMINUM, INDIUM, GALLIUM) NITRIDE ((Al,In,Ga)N) SUBSTRATES FOR OPTO-ELECTRONIC AND ELECTRONIC DEVICES
US20100330754A1 (en) * 2009-06-24 2010-12-30 Francois Hebert Methods for manufacturing enhancement-mode hemts with self-aligned field plate
CN102683508A (zh) * 2011-03-02 2012-09-19 索泰克公司 形成iii/v族半导体材料的方法及用该方法形成的半导体结构
US20120295428A1 (en) * 2011-05-20 2012-11-22 Yuriy Melnik Methods for pretreatment of group iii-nitride depositions
US20160043273A1 (en) * 2008-11-20 2016-02-11 Mitsubishi Chemical Corporation Nitride semiconductor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2602827B1 (en) 2011-12-09 2016-02-03 Imec Enhancement mode III-nitride device and method for manufacturing thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002001608A2 (en) * 2000-06-28 2002-01-03 Advanced Technology Materials, Inc. METHOD FOR ACHIEVING IMPROVED EPITAXY QUALITY (SURFACE TEXTURE AND DEFECT DENSITY) ON FREE-STANDING (ALUMINUM, INDIUM, GALLIUM) NITRIDE ((Al,In,Ga)N) SUBSTRATES FOR OPTO-ELECTRONIC AND ELECTRONIC DEVICES
US20160043273A1 (en) * 2008-11-20 2016-02-11 Mitsubishi Chemical Corporation Nitride semiconductor
US20100330754A1 (en) * 2009-06-24 2010-12-30 Francois Hebert Methods for manufacturing enhancement-mode hemts with self-aligned field plate
CN102683508A (zh) * 2011-03-02 2012-09-19 索泰克公司 形成iii/v族半导体材料的方法及用该方法形成的半导体结构
US20120295428A1 (en) * 2011-05-20 2012-11-22 Yuriy Melnik Methods for pretreatment of group iii-nitride depositions

Also Published As

Publication number Publication date
CN108231539B (zh) 2023-12-29
US10312083B2 (en) 2019-06-04
EP3340279A1 (en) 2018-06-27
US20180211837A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
TWI447959B (zh) 製造氮化物半導體晶體層的方法
US7193236B2 (en) Light emitting device using nitride semiconductor and fabrication method of the same
Krost et al. GaN‐based devices on Si
US7760785B2 (en) Group-III nitride semiconductor device
JP4332720B2 (ja) 半導体素子形成用板状基体の製造方法
US9673284B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
CN102412351B (zh) 提高ESD的复合n-GaN层结构的制备方法
JP2015512151A (ja) 窒化ガリウムナノワイヤに基づくエレクトロニクス
JP2018528614A (ja) Ｉｉｉ族窒化物材料半導体構造における寄生チャネルの軽減
JP6841344B2 (ja) 半導体装置の製造方法、半導体装置
TWI685884B (zh) 半導體異質結構及其製造方法
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
WO2023024550A1 (zh) 增强型GaN基HEMT器件、器件外延及其制备方法
CN115692570A (zh) 一种基于氧化铝氧化硅复合衬底的led芯片及其制造方法
CN108231539A (zh) Iii族氮化物层选择性外延生长的方法
US20120241753A1 (en) Semiconductor device and method for manufacturing same
KR20240090953A (ko) 광전자 컴포넌트를 처리하기 위한 방법 및 광전자 컴포넌트
CN112993101B (zh) 发光二极管外延片制备方法
KR100773559B1 (ko) 반도체 소자 및 그 제조방법
CN115461841A (zh) Ⅲ族氮化物结构及其制作方法
US20230343589A1 (en) Semiconductor structures and manufacturing methods thereof
EP4456117A1 (en) Nitride semiconductor substrate and method for manufacturing same
US20230121332A1 (en) Radio frequency devices, silicon carbide homoepitaxial substrates and manufacturing methods thereof
Li Challenge of III-V Materials Integration with Si Microelectronics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant