CN108156714A - 一种实现多个led灯乱闪的驱动电路 - Google Patents

Abstract

本发明属于LED驱动控制技术领域，提供了一种实现多个LED灯乱闪的驱动电路，用于驱动多路LED灯。所述驱动电路包括：输入端接时钟信号，用于生成相位相反的第一输入信号和第二输入信号的信号输入单元；与所述信号输入单元连接，用于根据所述第一输入信号、所述第二输入信号以及复位信号生成触发信号的移位寄存器；其中，所述移位寄存器包括多个级联的D触发器，各个D触发器的CK输入端接所述第一输入信号，各个D触发器的CKB输入端接所述第二输入信号，各个D触发器的输出端输出分别用于驱动各路所述LED灯的所述触发信号；通过本发明解决了现有技术难以输出不规律的触发信号，导致多个LED灯的乱闪效果不佳的问题。

Description

一种实现多个LED灯乱闪的驱动电路

技术领域

本发明属于LED驱动控制技术领域，尤其涉及一种实现多个LED灯乱闪的驱动电路。

背景技术

LED(Light Emitting Diode，发光二极管)灯是一种能够将电能转化为光能的电子器件，由于LED灯具有色彩很丰富，体积小、耐用、节能等众多优点，LED灯在相关现有技术中已经被广泛地作为装饰工具，当多个LED灯应用在公共场所时，由LED灯所显示的多种不规律光源能够给人带来良好的视觉效果，吸引人们的注意力，因此该LED灯被广泛地应用在广告牌、标志牌、字母灯等多个工业领域。

然而，若LED灯显示多种不规律的光源，则需要相应的驱动电路向该LED灯提供触发信号；因此现有技术至少存在以下问题：当采用多个LED灯时，现有的驱动电路只能单一的、相位相同的触发信号，此时多个LED灯所显示的光源色彩单一、规律性强，降低了该LED灯的乱闪效果；即现有技术中LED灯驱动电路难以输出不规律的触发信号，导致多个LED灯的乱闪效果不佳。

发明内容

本发明提供一种实现多个LED灯乱闪的驱动电路及LED灯，旨在解决现有技术中LED灯驱动电路只能生成规律性较强的触发信号，LED灯的乱闪效果不佳的问题。

本发明第一方面提供一种实现多个LED灯乱闪的驱动电路，包括：

输入端接时钟信号，用于生成相位相反的第一输入信号和第二输入信号的信号输入单元；

与所述信号输入单元连接，用于根据所述第一输入信号、所述第二输入信号以及复位信号生成N路触发信号的移位寄存器；

其中，所述移位寄存器包括E个级联的D触发器，第j级所述D触发器的CK输入端接所述第一输入信号，第j级所述D触发器的CKB输入端接所述第二输入信号，第j级所述D触发器的复位端接所述复位信号，第k级所述D触发器的输出端与第k+1级所述D触发器的D输入端连接，第1级所述D触发器的D输入端用于连接预设电平信号，所述D触发器接的电源端用于连接电源，所述D触发器的接地端用于与地连接，各个所述D触发器的输出端输出分别用于驱动各路所述LED灯的所述触发信号；

其中，N为大于或者等于1的正整数，E为大于或者等于2的正整数，j为1至E之间的正整数，k为1至E-1之间的正整数。

进一步地，所述移位寄存器还包括：第一逻辑门，所述第一逻辑门的输出端与第1级所述D触发器的D输入端连接，所述第一逻辑门包括至少两个输入端，其中一个输入端与第E级所述D触发器的输出端相连，其它输入端连接任意的所述D触发器的输出端。

进一步地，所述第一逻辑门为与门、或门、异或门、同或门、与非门或者或非门。

进一步地，所述第一逻辑门为异或门，所述第一逻辑门包括第一输入端与第二输入端；

所述第一逻辑门的第一输入端与第E级所述D触发器的Q端连接，所述第一逻辑门的第二输入端与第k级所述D触发器的Q端连接，或者

所述第一逻辑门的第一输入端与第E级所述D触发器的端连接，所述第一逻辑门的第二输入端与第k级所述D触发器的端连接。

进一步地，所述第一逻辑门为同或门，所述第一逻辑门包括第一输入端与第二输入端；

所述第一逻辑门的第一输入端与第E级所述D触发器的Q端连接，所述第一逻辑门的第二输入端与第k级所述D触发器的端连接，或者

所述第一逻辑门的第一输入端与第E级所述D触发器的端连接，所述第一逻辑门的第二输入端与第k级所述D触发器的Q端连接。

进一步地，所述信号输入单元包括第一反向器与第二反向器；

所述第一反向器的输入端接所述时钟信号，所述第一反向器的输出端输出所述第一输入信号，所述第一反向器的输出端与所述第二反向器的输入端连接，所述第二反向器的输出端输出所述第二输入信号。

进一步地，第k级所述D触发器的输出端与第k+1级所述D触发器的D输入端连接，具体为：

第k级所述D触发器的Q端与第k+1级所述D触发器的D输入端连接，或者

第k级所述D触发器的端与第k+1级所述D触发器的D输入端连接。

进一步地，所述驱动电路包括：与所述移位寄存器连接，用于对所述N路触发信号进行逻辑运算得到多路分别用于驱动各路所述LED灯的驱动信号的逻辑运算单元。

进一步地，所述逻辑运算单元包括多路逻辑运算模块，每路所述逻辑运算模块包括第二逻辑门和第三反向器；

其中，所述第二逻辑门的输入端与一所述D触发器的输出端连接，所述第二逻辑门的输出端与所述第三反向器的输入端连接，所述第三反向器的输出端输出所述驱动信号。

进一步地，E为大于或者等于5的奇数。

本发明相对于现有技术所取得的有益技术效果为：在上述驱动电路中，由于移位寄存器包括多个级联的D触发器，当第一输入信号、第二输入信号以及复位信号传输至移位寄存器时，则该D触发器分别生成多路规律性较差的触发信号，将该触发信号输出至多个LED灯时，多个LED灯在该触发信号的驱动下实现了较好的乱闪效果，从而提高了该LED灯所呈现光源的多样性；有效地解决了现有技术难以输出不规律的触发信号，导致LED灯的乱闪效果不佳的问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种实现多个LED灯乱闪的驱动电路的结构示意图；

图2是本发明实施例提供的一种实现多个LED灯乱闪的驱动电路的电路结构图；

图3是本发明实施例提供的另一种实现多个LED灯乱闪的驱动电路的电路结构图；

图4是本发明实施例提供的另一种实现多个LED灯乱闪的驱动电路的电路结构图；

图5是本发明实施例提供的另一种实现多个LED灯乱闪的驱动电路的结构示意图；

图6是本发明实施例提供的一种逻辑运算单元的电路结构图；

图7是本发明实施例提供的一种各级D触发器Q端所输出的触发信号的波形图；

图8是本发明实施例提供的一种各级D触发器端所输出的触发信号的波形图；

图9是本发明实施例提供的一种逻辑运算单元中各个逻辑门的输入端与各级D触发器输出端的连接示意图；

图10是本发明实施例提供的一种逻辑运算单元所生成的驱动信号的波形图；

图11是本发明实施例提供的一种LED灯的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1示出了本发明实施例提供的实现多个LED灯乱闪的驱动电路的结构示意图，其中所述多个是指2个以上，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：

如图1所示，该驱动电路10用于驱动多路LED灯，其中所述多路是指2路以上，该驱动电路10包括：信号输入单元101以及移位寄存器102，信号输入单元110的输入端接时钟信号CLK，信号输入单元101根据时钟信号CLK生成相位相反的第一输入信号和第二输入信号，即第一输入信号与第二输入信号的高低电平周期相交错；移位寄存器102与信号输入单元101连接，当移位寄存器102接收到第一输入信号和第二输入信号时，移位寄存器102根据第一输入信号、第二输入信号以及复位信号RESET生成了N路触发信号；具体的，移位寄存器102将输入信号的高低电平进行随机移动，从而生成相位分布不规律的N路触发信号；当该触发信号输出至LED灯时，则多个LED灯在该触发信号的驱动下呈现极佳的乱闪效果，从而多个LED灯所呈现的光源具有花样多变的效果。

需要说明的是，上述时钟信号CLK是由时钟信号产生电路生成，时钟信号产生电路的输出端与信号输入单元101连接；可选的，该时钟信号产生电路包括振荡器，振荡器产生相应的振荡信号，通过对该振荡信号进行多次分频，进而得到适当频率的震荡信号，即时钟信号CLK，并且该时钟信号产生电路将该时钟信号CLK传输至信号输入单元101。

具体的，图2示出了本发明实施例提供的该实现多个LED灯乱闪的驱动电路10的电路结构图，详述如下：

该移位寄存器102包括E个级联的D触发器，其中第j级D触发器ZDRj的CK输入端接第一输入信号，第j级D触发器ZDRj的CKB输入端接第二输入信号，第j级D触发器ZDRj的复位端R接复位信号RESET，具体的，复位信号RESET由复位信号产生电路生成，若该复位信号产生电路产生的复位信号RESET有效，D触发器ZDR的复位端R接入该复位信号RESET时，D触发器ZDR执行复位操作，即D触发器ZDR输出的信号恢复到预设初始状态值。

具体的，第k级D触发器ZDRk的输出端与第k+1级D触发器ZDRk+1的D输入端连接，第1级D触发器ZDR1的D输入端用于连接预设电平信号D1，该预设电平信号D1用于使该移位寄存器102跳转到工作状态，其中该预设电平信号D1为有效信号，当该预设电平信号D1输出至第1级D触发器ZDR1的D输入端时，则该移位寄存器102中的各级D触发器处于正常工作状态；D触发器ZDR接的电源端VDD用于连接电源，D触发器ZDR的接地端GND用于与地连接，D触发器ZDR的输出端输出所述触发信号，该触发信号分别用于驱动各路LED灯。

其中，上述N为大于或者等于1的正整数，E为大于或者等于2的正整数，j为1至E之间的正整数，k为1至E-1之间的正整数。

具体的，信号输入单元101包括第一反向器inv1和第二反向器inv2，其中第一反向器inv1的输入端接时钟信号CLK，第一反向器inv1的输出端输出第一输入信号，第一反向器inv1的输出端与第二反向器inv2的输入端连接，第二反向器inv2的输出端输出第二输入信号，则第一输入信号与第二输入信号的相位相反；其中第一输入信号与第二输入信号作为移位寄存器102的驱动信号，分别输入到D触发器ZDR的CK输入端与CKB输入端，从而该D触发器ZDR在第一输入信号与第二输入信号的驱动下输出不规律的触发信号。

需要说明的是，上述D触发器ZDR的输出端包括Q端和端，其中第j级D触发器ZDRj的Q端所输出的触发信号Aj与端所输出的触发信号AjB的相位相反。可选的，在最初始的状态，D触发器ZDR的复位端R接入上电复位信号，则D触发器ZDR的Q端的初始状态为0，端的初始状态为1，此时，该移位寄存器102进入工作状态。

具体的，图3示出了本发明实施例提供的另一种实现多个LED灯乱闪的驱动电路10的电路结构图，与图2所示出的驱动电路10相比，图3中的移位寄存器102还包括了第一逻辑门1021，详述如下：

该第一逻辑门1021的输出端与第1级D触发器ZDR1的D输入端连接，该第一逻辑门1021包括至少两个输入端，其中该第一逻辑门1021的一个输入端与第E级D触发器ZDRE的输出端相连，由于第E级D触发器ZDRE所输出的触发信号经过了多级D触发器的处理，将第E级D触发器ZDRE的输出端所输出的信号传输至该第一逻辑门1021时，有利于该移位寄存器102生成规律性更差的触发信号；该第一逻辑门1021的其它输入端任意的D触发器ZDR的输出端。

优选的，该第一逻辑门1021的各个输入端连接不同的D触发器ZDR的输出端；根据D触发器ZDR的工作原理，当该第一逻辑门1021输出预设电平信号D1至第1级D触发器ZDR1的D输入端时，该D触发器的输出端输出相应的触发信号，若第一逻辑门1021的各个输入端连接不同的D触发器ZDR的输出端，则第一逻辑门1021的输入端所接入的多个触发信号之间具有更大的差异性，即第一逻辑门1021输出的预设电平信号D1具有更高的不确定性，当该预设电平信号D1输入至第1级D触发器ZDR1的D输入端时，则各级D触发器ZDR输出的触发信号具有更差的规律性。

可选的，如图3所示，第一逻辑门1021为异或门xor，并且该异或门xor包括第一输入端与第二输入端；若该异或门xor的两个输入端输入的信号电平相同(都为高电平或者都为低电平)，此时该异或门xor的输出端输出的信号为低电平；若该异或门xor的两个输入端输入的信号电平不相同(一个为高电平另一个为低电平)，此时该异或门xor的输出端输出的信号为高电平。

若第一逻辑门1021的第一输入端与第E级D触发器ZDRE的Q端连接，则第一逻辑门1021的第二输入端与第k级D触发器ZDRk的Q端连接；或者第一逻辑门1021的第一输入端与第E级D触发器ZDRE的端连接，第一逻辑门1021的第二输入端与第k级D触发器的端连接；即保证该异或门xor的两个输入端所连接的D触发器ZDR的输出端极性相同，都为Q端或者都为端，从而保证各级D触发器ZDR输出端输出端的触发信号具有更强的随机性。

可选的，图4示出了本发明实施例提供的另一种实现多个LED灯乱闪的驱动电路10的电路结构图，与图3所示出的驱动电路10相比，图4中所示出的第一逻辑门1021为同或门xnor，该第一逻辑门1021包括第一输入端与第二输入端；若该同或门xnor的2个输入端输入的信号电平相同时，此时该同或门xnor的输出端所输出的信号为高电平。

若第一逻辑门1021的第一输入端与第E级D触发器ZDRE的Q端连接，则第一逻辑门1021的第二输入端与第k级D触发器ZDRk的端连接；或者第一逻辑门1021的第一输入端与第E级D触发器ZDRE的端连接，第一逻辑门1021的第二输入端与第k级D触发器ZDRk的Q端连接。即在该同或门xnor的一个输入端连接D触发器ZDR的Q端，另一个输入端连接D触发器ZDR的端，从而保证该移位寄存器102输出规律性极差的N路触发信号。

可选的，第一逻辑门1021还可以为与门、或门、与非门、或非门等；例如第一逻辑门1021为与非门，则该与非门至少存在一输入端接D触发器ZDR的Q端，如上所述，Q端的初始状态为0，经过该与非门输出为高电平，当该高电平输入到第1级D触发器ZDR1的D输入端时，从而驱动各级D触发器的输出端输出多路触发信号。

又例如第一逻辑门1021为或非门，则该或非门的所有输入端都需要连接D触发器ZDR的Q端，由于该Q端的初始状态为0，经过该或非门输出为高电平，各级D触发器的输出端同样也能够输出多路触发信号。

具体的，第k级D触发器ZDRk的输出端与第k+1级D触发器ZDRk+1的D输入端连接，具体为：

第k级D触发器ZDRk的Q端与第k+1级D触发器ZDRk+1的D输入端连接；或者第k级D触发器ZDRk的端与第k+1级D触发器ZDRk+1的D输入端连接。由于D触发器ZDR的Q端与端输出的信号相位相反，因此第K+1级D触发器ZDRk+1的D输入端即可与第k级D触发器ZDRk的Q端相连也可与第k级D触发器ZDRk的端相连，这让两种连接方式都可使D触发器ZDR的输出端输出规律性较差的触发信号。

通过本发明实施例，当信号输入单元101将第一输入信号和第二输入信号输入至各级D触发器ZDR的CK输入端与CKB输入端时，由于多个D触发器ZDR采用级联的结构，则该D触发器根据第一输入信号、第二输入信号以及复位信号生成触发信号的相位具有不确定性，相位的规律性差，从而该移位寄存器102能够生成多路不规则的触发信号。

优选的，图5示出了本发明实施例提供的另一种实现多个LED灯乱闪的驱动电路10的结构示意图，与图1中所示出的驱动电路10的结构相比，图5中所示出的驱动电路10还包括了逻辑运算单元501，详述如下：

该逻辑运算单元501与移位寄存器102连接，逻辑运算单元501对移位寄存器102生成的N路触发信号进行逻辑运算后得到多路驱动信号；该驱动信号分别用于驱动多路LED灯；具体的，若移位寄存器102所生成的N路触发信号的规律性较强，将该触发信号输入到LED灯中所实现的乱闪效果不佳时，通过逻辑运算单元501对该N路触发信号进行逻辑运算，通过逻辑运算得到的多路驱动信号，其中每一路驱动信号分别对应输出至一个LED灯中，由于多路驱动信号的相位是随机分布的，具有更差的规律性，从而提高了多路LED灯的乱闪效果。

具体的，图6示出了本发明实施例提供的逻辑运算单元501的电路结构图；详述如下：

如图6所示，逻辑运算单元501包括多路逻辑运算模块，每路逻辑运算模块包括第二逻辑门601和第三反向器602；其中第二逻辑门601的输入端与一D触发器ZDR的输出端连接，第二逻辑门601的输出端与第三反向器602的输入端连接，第三反向器602的输出端输出驱动信号L1、L2、…LM，其中M是大于或者等于1的正整数。

具体的，第二逻辑门601包括至少2个输入端，该第二逻辑门601的各个输入端连接不同的D触发器ZDR的输出端；该第二逻辑门601的输入端即可与D触发器ZDR的Q端相连，也可与D触发器ZDR的端相连，从而逻辑运算单元501中第二逻辑门601的输入端所输入的信号具有多种任意的组合，第二逻辑门601输出端输出的信号的相位具有任意性，并且在第二逻辑门601的多个输入端中，各个输入端连接不同的D触发器ZDR的输出端，保证了第二逻辑门601的输出端所输出的信号具有更差的规律性，当经反向器y(p)输出多路驱动信号时，每一路驱动信号的相位具有随机性，从而驱动多个LED灯实现更佳的乱闪效果。

具体的，第二逻辑门601为与门、或门、异或门、同或门、与非门或者或非门；可选的，该逻辑运算单元501可包括多个相同类型的第二逻辑门601，如第二逻辑门601都为异或门；同时该逻辑运算单元501也可包含多种类型逻辑门的组合，如第二逻辑门601中可同时包含与门、或门以及同或门等；由于该逻辑运算单元501包括多个相互连接的第二逻辑门601和第三反向器602，而第二逻辑门601的输入端可根据各级D触发器ZDR的输出端进行任意组合，从而确保该逻辑运算单元501输出的多路驱动信号具有极差的规律性，以驱动多个LED实现乱闪的功能。

优选的，所述E为大于或者等于5的奇数，在上述移位寄存器102中，D触发器ZDR的数量为大于或者等于5的奇数，可选的，E为9、11、13等，当在该移位寄存器102中的D触发器ZDR级数越多，每一级D触发器的输出端(包括Q端与端)所输出的触发信号的规律性越差，在该移位寄存器102中信号循环的周期越长，最终移位寄存器102所输出的触发信号的规律性越差，LED灯乱闪的效果就越佳。

为了更好地说明本发明实施例，下面通过一个具体的实例来说明上述驱动电路10的工作原理，具体如下：

若该驱动电路10包括7个级联的D触发器ZDR：ZDR1、ZDR2…ZDR7，当信号输入单元101将第一输入信号输入至各级D触发器ZDR的CK输入端以及将第二输入信号输入至各级D触发器ZDR的CKB输入端，第一逻辑门1021为包括两个输入端的异或门xor，其中该第一逻辑门1021的第一输入端与第7级D触发器ZDR7的Q端连接，该第一逻辑门1021的第二输入端与第3级D触发器ZDR3的Q端连接；移位寄存器102根据该第一输入信号、第二输入信号以及复位信号生成多路触发信号，其中各级D触发器Q端所输出的触发信号A1、A2…A7如图7所示，各级D触发器端所输出的触发信号A1B、A2B…A7B如图8所示，每一级D触发器的Q端所输出的触发信号与端所输出的触发信号相位相反，结合图7-图8，则该移位寄存器102所输出的触发信号规律性较差，选取该触发信号中的任意6路触发信号，如A1、A2B、A3、A4B、A5、A6B，将这6路触发信号分别输出至6个LED灯中，由于这6路触发信号的相位任意分布，规律性较差，因此这6个LED灯在该触发信号的驱动下呈现出乱闪的效果。

若将该移位寄存器102生成的触发信号传输至LED灯中时，多个LED灯所实现的乱闪效果不佳，该LED灯所呈现的光源仍然过于单调；此时为了提高上述6个LED灯的乱闪效果，在移位寄存器102后接入逻辑运算单元501，该逻辑运算单元501包括6个第二逻辑门601，以及6个第三反向器602，其中图9示出了该逻辑运算单元501中各个逻辑门的输入端与各级D触发器ZDR输出端的连接示意图；如图9所示，该逻辑运算单元501中包含了异或门xor和同或门xnor，例如，在图9中，异或门xor的第一输入端连接上述第1级D触发器ZDR1的Q端所输出的触发信号A1，该异或门xor的第二输入端连接上述第4级D触发器ZDR4的端所输出的触发信号A4B；与此类似，通过图9就可知该逻辑运算单元501中每个逻辑门的输入端与各级D触发器输出端之间的连接关系；当移位寄存器102将触发信号传输至该逻辑运算单元501时，逻辑运算单元501中的6个逻辑门以及6个反向器随机生成了6路驱动信号L1、L2…L6，其中图10示出了逻辑运算单元501所生成的6路驱动信号的波形图。

通过图10所示出的驱动信号的波形图可知，逻辑运算单元501所生成的每一路驱动信号的相位是任意的，不具有规律性，当每一路驱动信号输出至每一个LED灯时，由于该6路驱动信号的相位分布规律性极差，因此该6个LED灯发射的光源具有随机性，进而呈现出乱闪的效果，进一步解决了由移位寄存器102所生成的多路触发信号，该触发信号所实现的LED灯乱闪效果可能不佳的问题。

图11示出了本发明实施例提供的LED灯的结构示意图，如图11所示，该LED灯1101包括如上所述的驱动电路10；通过该驱动电路10向LED灯1101提供相应的控制信号，使该LED灯1101呈现出乱闪的效果。

通过本发明实施例，由于上述移位寄存器包含了多个级联的D触发器，当信号输入单元将第一输入信号以及第二输入信号传输至D触发器中时，多个D触发器分别生成了多路相位随机分布、规律性较差的触发信号，当该触发信号输出至LED灯时，多个LED灯在该触发信号的驱动下实现了乱闪的效果，进一步地，若多个LED灯在该触发信号的驱动下所实现的乱闪效果不佳，则通过逻辑运算单元对上述多路触发信号进行逻辑运算，最终该逻辑运算单元生成多路规律性较差的驱动信号，多个LED灯在该驱动信号的驱动下实现了更佳的乱闪效果，避免了由于触发信号所实现乱闪效果可能不佳的问题；同时该驱动电路结构简便，通过多个D触发器、逻辑门、以及反向器等的组合即可生成多路不规律的驱动信号，提高了LED灯的乱闪效果；从而有效地解决了现有技术中LED灯驱动电路难以生成规律性较差的驱动信号，导致多个LED灯的乱闪效果不佳的问题。

需要说明的是,在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体与另一个实体区分开来，而不一定要求或者暗示这些实体之间存在任何这种实际的关系或者顺序。而且术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的产品或者结构所固有的要素。在没有更多限制的情况下，由语句“包括……”或者“包含……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。此外，在本文中，“大于”、“小于”、“超过”等理解为不包括本数；“以上”、“以下”、“以内”等理解为包括本数。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种实现多个LED灯乱闪的驱动电路，用于驱动多路LED灯，其特征在于，包括：

输入端接时钟信号，用于生成相位相反的第一输入信号和第二输入信号的信号输入单元；

与所述信号输入单元连接，用于根据所述第一输入信号、所述第二输入信号以及复位信号生成N路触发信号的移位寄存器；

其中，所述移位寄存器包括E个级联的D触发器，第j级所述D触发器的CK输入端接所述第一输入信号，第j级所述D触发器的CKB输入端接所述第二输入信号，第j级所述D触发器的复位端接所述复位信号，第k级所述D触发器的输出端与第k+1级所述D触发器的D输入端连接，第1级所述D触发器的D输入端用于连接预设电平信号，所述D触发器接的电源端用于连接电源，所述D触发器的接地端用于与地连接，各个所述D触发器的输出端输出分别用于驱动各路所述LED灯的所述触发信号；

其中，N为大于或者等于1的正整数，E为大于或者等于2的正整数，j为1至E之间的正整数，k为1至E-1之间的正整数。

2.根据权利要求1所述的驱动电路，其特征在于，所述移位寄存器还包括：第一逻辑门，所述第一逻辑门的输出端与第1级所述D触发器的D输入端连接，所述第一逻辑门包括至少两个输入端，其中一个输入端与第E级所述D触发器的输出端相连，其它输入端连接任意的所述D触发器的输出端。

3.根据权利要求2所述的驱动电路，其特征在于，所述第一逻辑门为与门、或门、异或门、同或门、与非门或者或非门。

4.根据权利要求3所述的驱动电路，其特征在于，所述第一逻辑门为异或门，所述第一逻辑门包括第一输入端与第二输入端；

所述第一逻辑门的第一输入端与第E级所述D触发器的Q端连接，所述第一逻辑门的第二输入端与第k级所述D触发器的Q端连接，或者

所述第一逻辑门的第一输入端与第E级所述D触发器的端连接，所述第一逻辑门的第二输入端与第k级所述D触发器的端连接。

5.根据权利要求3所述的驱动电路，其特征在于，所述第一逻辑门为同或门，所述第一逻辑门包括第一输入端与第二输入端；

所述第一逻辑门的第一输入端与第E级所述D触发器的Q端连接，所述第一逻辑门的第二输入端与第k级所述D触发器的端连接，或者

所述第一逻辑门的第一输入端与第E级所述D触发器的端连接，所述第一逻辑门的第二输入端与第k级所述D触发器的Q端连接。

6.根据权利要求1所述的驱动电路，其特征在于，所述信号输入单元包括第一反向器与第二反向器；

所述第一反向器的输入端接所述时钟信号，所述第一反向器的输出端输出所述第一输入信号，所述第一反向器的输出端与所述第二反向器的输入端连接，所述第二反向器的输出端输出所述第二输入信号。

7.根据权利要求1所述的驱动电路，其特征在于，第k级所述D触发器的输出端与第k+1级所述D触发器的D输入端连接，具体为：

第k级所述D触发器的Q端与第k+1级所述D触发器的D输入端连接，或者

第k级所述D触发器的端与第k+1级所述D触发器的D输入端连接。

8.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路包括：与所述移位寄存器连接，用于对所述N路触发信号进行逻辑运算得到多路分别用于驱动各路所述LED灯的驱动信号的逻辑运算单元。

9.根据权利要求8所述的驱动电路，其特征在于，所述逻辑运算单元包括多路逻辑运算模块，每路所述逻辑运算模块包括第二逻辑门和第三反向器；

其中，所述第二逻辑门的输入端与一所述D触发器的输出端连接，所述第二逻辑门的输出端与所述第三反向器的输入端连接，所述第三反向器的输出端输出所述驱动信号。

10.根据权利要求1-9中任一项所述的驱动电路，其特征在于，E为大于或者等于5的奇数。