CN108155279A - 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件 - Google Patents

氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件 Download PDF

Info

Publication number
CN108155279A
CN108155279A CN201711209088.8A CN201711209088A CN108155279A CN 108155279 A CN108155279 A CN 108155279A CN 201711209088 A CN201711209088 A CN 201711209088A CN 108155279 A CN108155279 A CN 108155279A
Authority
CN
China
Prior art keywords
layer
nitride
nitride semiconductor
annealing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711209088.8A
Other languages
English (en)
Other versions
CN108155279B (zh
Inventor
藤仓序章
今野泰郎
今野泰一郎
三宅秀人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mie University NUC
Sumitomo Chemical Co Ltd
Original Assignee
Sai Auk Faith Co Ltd
Sumitomo Chemical Co Ltd
Oji Paper Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=62243430&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN108155279(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sai Auk Faith Co Ltd, Sumitomo Chemical Co Ltd, Oji Paper Co Ltd filed Critical Sai Auk Faith Co Ltd
Publication of CN108155279A publication Critical patent/CN108155279A/zh
Application granted granted Critical
Publication of CN108155279B publication Critical patent/CN108155279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件。本发明的课题在于提供一种能够高效地得到高品质的氮化物半导体模板的技术。本发明的解决手段为经由下述工序来制造氮化物半导体模板：第一层形成工序，在衬底上以外延生长方式形成由包含铝的氮化物半导体形成的第一层；退火工序，在非活性气体气氛中对第一层进行退火处理；和第二层形成工序，在退火工序后的第一层上以外延生长方式形成由包含铝的氮化物半导体形成的第二层，从而由第一层和第二层构成氮化物半导体层。

Description

氮化物半导体模板的制造方法、氮化物半导体模板及氮化物 半导体器件
技术领域
本发明涉及氮化物半导体模板(nitride semiconductor template)的制造方法、氮化物半导体模板及氮化物半导体器件。
背景技术
对于在紫外波段发光的发光二极管(LED)而言，其可通过在基底衬底上层叠包含铝(Al)的氮化物半导体层而形成，作为该基底衬底，有时使用具有包含Al的氮化物半导体膜的氮化物半导体模板。上述氮化物半导体模板是如下形成的：在蓝宝石衬底、碳化硅(SiC)衬底等异质衬底上，以数百nm～数十μm的厚度形成包含Al的氮化物半导体膜(例如，氮化铝(AlN)膜)。对于这样的氮化物半导体模板而言，已针对衬底上的薄AlN膜等氮化物半导体膜提出了通过退火处理来实现高品质化的方案(例如，参见非专利文献1)。
现有技术文献
非专利文献
非专利文献1：H.Miyake等，“Annealing of an AlN buffer in N2-CO forgrowth of a high-quality AlN film on sapphire”，Applied Physics Express 9，025501(2016)
发明内容
发明要解决的课题
然而，在上述现有技术中的退火处理的处理条件下，不能高效地进行该退火处理，另外，若改变处理条件来提高效率，则有可能导致退火处理后的氮化物半导体膜的表面状态劣化。
本发明的目的在于，提供一种能够高效地得到高品质的氮化物半导体模板及使用该氮化物半导体模板的氮化物半导体器件的技术。
用于解决课题的手段
通过本发明的一个方式，提供氮化物半导体模板的制造方法，其为在衬底上形成氮化物半导体层而成的氮化物半导体模板的制造方法，所述氮化物半导体模板的制造方法包括下述工序：
第一层形成工序，在所述衬底上以外延生长方式形成由包含铝的氮化物半导体形成的第一层；
退火工序，在非活性气体气氛中对所述第一层进行退火处理；和
第二层形成工序，在所述退火工序后的所述第一层上，利用气相生长而以外延生长方式形成由包含铝的氮化物半导体形成的第二层，从而由所述第一层和所述第二层构成所述氮化物半导体层。
根据本发明的另一方式，提供氮化物半导体模板，其为在衬底上形成氮化物半导体层而成的氮化物半导体模板，
所述氮化物半导体层具有：
第一层，其形成于所述衬底上，且由包含铝的氮化物半导体形成，所述第一层的所述衬底侧的面为氮极性面，与所述氮极性面呈相对侧的面为第III族极性面；和
第二层，其形成于所述第一层的所述第III族极性面上，且由包含铝的氮化物半导体形成，
所述第一层与所述第二层根据杂质浓度的差异而被区分。
发明效果
通过本发明，能够高效地得到高品质的氮化物半导体模板及使用该氮化物半导体模板的氮化物半导体器件。
附图说明
[图1]为示出本发明的一实施方式涉及的氮化物半导体模板的概略构成例的截面图。
[图2]为示出在本发明的一实施方式涉及的氮化物半导体模板的制造中使用的生长装置的一具体例的示意图。
[图3]为示出本发明的一实施方式涉及的氮化物半导体模板的制造步骤的概要的截面图。
[图4]为针对本发明的一实施方式涉及的氮化物半导体模板示出与构成第一层的AlN膜的表面的位错(dislocations)有关的状态、与退火处理条件之间的关系的一具体例的说明图。
[图5]为针对本发明的一实施方式涉及的氮化物半导体模板示出与构成第二层的AlN膜的表面的位错有关的状态、与退火处理条件之间的关系的一具体例的说明图。
附图标记说明
10…氮化物半导体模板(AlN模板)，11…衬底，12…氮化物半导体层，13…第一层，14…第二层，200…HVPE装置
具体实施方式
<发明人的发现＞
对于在紫外波段发光的LED(以下，简称为“紫外LED”。)而言，作为其基底衬底，可使用单晶AlN衬底、具有包含铝(Al)的氮化物半导体膜的氮化物半导体模板等。
对于单晶AlN衬底而言，通常利用升华法在异质衬底上使数mm～数cm厚的AlN膜生长、然后将异质衬底除去从而实现，由此得到了表面的位错密度为1×105个/cm2以下的低位错的单晶AlN衬底。但是，要实现1英寸直径以上的大的衬底尺寸是困难的，或者由于杂质的混入而导致在紫外区域中的吸收多，因此，还不能说得到了在紫外LED的生产率、特性等方面充分的单晶AlN衬底。
另一方面，对于氮化物半导体模板而言，其是在蓝宝石衬底、SiC衬底等异质衬底上，以数百nm～数十μm的厚度形成例如AlN膜这样的包含Al的氮化物半导体膜而成的，由于该氮化物半导体膜的厚度薄，所以不易产生裂纹且容易大口径化，可使用MOVPE(Metal-Organic Vapor Phase Epitaxy(金属有机化合物气相外延))法、HVPE(Hydride VaporPhase Epitaxy(氢化物气相外延))法等这样的能抑制杂质混入的气相生长法，因此，与使用升华法得到的单晶AlN衬底相比，在大口径化、透明度等方面是更有利的。
因此，对于紫外LED而言，考虑到大口径化、透明度等方面，可考虑使用氮化物半导体模板作为其基底衬底。
然而，此前实现的氮化物半导体模板存在下述问题：当包含Al的氮化物半导体膜的膜厚薄(数μm厚)时，表面的位错密度变高(例如，大于1×109个/cm2)；另外，当位错密度低至约1×108个/cm2以下时，需要对用作基底的种衬底进行加工，或者，由于需要增大包含Al的氮化物半导体膜的厚度(例如，大于20μm)，故而易于产生裂纹。
为了解决上述问题，非专利文献1中公开了利用退火来提高蓝宝石衬底上的薄AlN膜的品质的方法。即，非专利文献1中记载了下述方法：在蓝宝石衬底上使300nm左右的AlN膜生长后，在N2-CO混合气氛中对该衬底及AlN膜进行1600℃以上的高温退火，由此使AlN膜的位错密度成为约1×108个/cm2而实现低位错化。之所以在AlN膜的退火处理中使用N2-CO混合气氛，是为了抑制退火处理中的AlN表面的劣化(表面的白浊)。
然而，在通常的MOVPE法、HVPE法的生长装置中，未设想流过包含一氧化碳(CO)的气体。因此，若应用非专利文献1中公开的方法，则需要准备生长装置之外的流过CO气体的退火装置。另外，例如，当以可导入CO气体的方式构成生长装置时，可能会由于碳(C)、氧(O)等杂质的混入而使得所生长的氮化物半导体膜的纯度降低。
另一方面，本申请的发明人进行了追加试验，结果发现，当在通常的MOVPE法、HVPE法的生长装置所能实现的氮气(N2)气氛中、以1600℃以上的温度对包含Al的氮化物半导体膜进行了退火处理时，由于不是N2-CO混合气氛中的退火处理，因此发生了该氮化物半导体膜的表面的劣化。
鉴于以上情况，本申请的发明人反复进行了深入研究，结果获得了下述的新见解：即便得到了表面粗糙化了(乍一看不适于在其上进行再生长的程度)的、包含Al的氮化物半导体膜，若在规定条件下在该粗糙化了的氮化物半导体膜的表面上使追加的包含Al的氮化物半导体膜生长，则仍能够使粗糙化的表面镜面化，进而能够使再生长表面的位错密度成为1×109个/cm2以下。
本发明是基于本申请的发明人所发现的上述新见解而作出的。
<本发明的一实施方式＞
以下，参照附图对本发明的一实施方式进行说明。
(1)氮化物半导体模板的构成
首先，对本实施方式涉及的氮化物半导体模板的概略构成例进行说明。
图1为示出本实施方式涉及的氮化物半导体模板的概略构成例的截面图。
对于在本实施方式中作为例子举出的氮化物半导体模板10而言，其在制造LED等半导体装置(半导体器件)时被用作基底衬底，是以衬底状的结构体的形式构成的。具体而言，氮化物半导体模板10具有衬底11、和氮化物半导体层12而构成。
(衬底)
衬底11作为支承氮化物半导体层12的支承衬底而发挥功能。需要说明的是，以下，将衬底11的上表面(氮化物半导体层12侧的面)作为“表面(或第一主面)”，将位于其相反侧的衬底11的下表面作为“背面(或第二主面)”。
衬底11由例如蓝宝石(Al2O3)衬底形成，以从C面((0001)面)向a轴方向或m轴方向倾斜0.1～3°而得到的面为表面的方式而构成。
另外，衬底11的表面形成为例如镜面。换言之，衬底11的表面形成为可在其上使第III族氮化物半导体外延生长的、所谓的外延就绪面(Epi-ready surface)。具体而言，衬底11的表面的均方根粗糙度(RMS)例如为10nm以下，优选为1nm以下。需要说明的是，本说明书中所述的“RMS”是指通过原子力显微镜(AFM)对5μm×5μm尺寸的图像进行分析而得到的值。另一方面，对于衬底11的背面而言，无特别限定，可考虑使其为与表面侧同样的镜面、或者具有不规则凹凸的粗糙面即所谓的研磨面(lap surface)。
对于衬底11的直径尺寸而言，采用例如2～8英寸直径的尺寸。由此，氮化物半导体模板10将成为与直径大于1英寸的大的衬底尺寸对应的模板。另外，关于衬底11的厚度，从抑制LED结构层叠后的晶片的翘曲的观点考虑，优选的是，晶片的直径尺寸越大、则衬底11的厚度越厚，例如可考虑设为300μm～2mm。
(氮化物半导体层)
氮化物半导体层12为形成于衬底11上的、由包含铝(Al)的氮化物半导体形成的层。作为包含Al的氮化物半导体，可举出例如氮化铝(AlN)，但不限于此。即，当包含Al的氮化物半导体由In1-x-yAlxGayN(0≤x+y≤1，0<x≤1，0≤y≤1)表示时，除AlN以外，也可以是氮化铝铟(AlInN)、氮化铝镓(AlGaN)、或氮化铝铟镓(AlInGaN)。
另外，氮化物半导体层12构成为位于面向衬底11的一侧的第一层13、和以与该第一层13重叠的方式形成的第二层14的双层结构。
构成氮化物半导体层12的第一层13与第二层14各自根据杂质浓度的差异而被区分。例如，当基于利用二次离子质谱法(SIMS)得到的分析结果来比较第一层13与第二层14的杂质浓度时，较之第二层14而言，在靠近衬底11一侧的第一层13中含有大量的作为杂质的O。
产生如上所述的第一层13与第二层14的氧浓度差异的原因在于，各层生长时的包含Al的氮化物半导体的结晶性的差异。即，当第一层13生长时，包含Al的氮化物半导体中的位错密度大，因此，在生长过程中通过从衬底11侧的扩散、或者源自生长气氛的混入而摄入大量的氧。其浓度例如为1×1018～1×1021/cm3左右。另一方面，当第二层14生长时，由于成为基底的第一层13如后文所述地通过退火处理而实现了高品质化(低位错化)，因此第二层14也成为低位错的包含Al的氮化物半导体的层。因此，当第二层14生长时，虽然存在少许来自第一层13的氧扩散，但整体上抑制了氧的摄入。第二层14的氧浓度虽然也依赖于生长装置的气氛，但典型地为例如1×1018/cm3以下。
因此，通过测定杂质浓度从而能够确定氮化物半导体层12为第一层13与第二层14的双层结构，此外，能够确定第一层13与第二层14的界面位置存在于何处。需要说明的是，关于杂质浓度的测定，可考虑使用例如SIMS分析的结果来进行，但也可以使用其他已知的方法进行。
(第一层)
对于作为构成双层结构的一个层的第一层13而言，其是在衬底11上使包含Al的氮化物半导体外延生长而形成的层，且是进一步实施非活性气体气氛中的退火处理而形成的层(详情如后文所述)。通过以上述方式形成，使得第一层13以在生长方向上具有极性的方式构成。具体而言，以下述方式构成：衬底11侧的面大体上为氮(N)极性面，与该N极性面呈相对侧的面(即，第二层14侧的面)大体上为第III族极性面。作为第二层14侧的面的第一层13的表面也可以包含少许(例如，表面积的10％以下左右)的N极性面。即便在这种情况下，由于包含Al的氮化物半导体自身易于在高温条件下以第III族极性方式进行生长的性质，从而如后文所述，通过使第二层14生长，也会使得第二层14的表面整体成为第III族极性面。
另外，第一层13通过被施以退火处理，从而其表面(即，第二层14侧的面)实现了低位错化。具体而言，例如，表面的平均位错密度为1×109个/cm2以下。另外，例如，利用X射线衍射(XRD)对表面进行的X射线摇摆曲线(XRC)测定的(10-12)衍射的半值宽度为600秒以下，更优选为400秒以下。
其中，第一层13由于经历了非活性气体气氛中的退火处理，因此，较之不经历该退火处理的情况而言表面有时会劣化，具体而言，表面粗糙度RMS成为例如1～50nm。
由退火处理引起的、包含Al的氮化物半导体中的位错密度的减少和表面粗糙度的增加表示：在该退火处理中，包含Al的氮化物半导体中或其表面的构成原子比较自由地到处运动。由于在位错部分存在大量构成原子的悬空键，因此，与理想晶体相比本来就处于能量更高的状态。另外，这是由于若进行退火处理(详情后述)而使得包含Al的氮化物半导体的构成原子处于自由运动的状态，则会产生以降低晶体整体的能量的方式使位错消失的驱动力。
其中，若成为如上所述的构成原子比较自由地运动的状态，则如前文所述，包含Al的氮化物半导体的表面变得粗糙，因此，以往未曾采用这种条件下的退火处理来作为包含Al的氮化物半导体的低位错化的方法。
另外，第一层13以成为连续膜的厚度、并且以成为不产生裂纹的厚度的方式形成。具体而言，第一层13以例如100～800nm的厚度形成。若第一层13的厚度小于100nm，则有可能无法形成连续膜，但通过设为100nm以上，能够形成为连续膜。另外，若第一层13的厚度大于800nm，则有可能在其形成时或随后的退火处理时产生裂纹，但通过设为800nm以下，能够以不产生裂纹的方式形成。需要说明的是，第一层13以例如100～800nm的厚度形成，特别优选以200～800nm的厚度形成。
(第二层)
第二层14(其为构成双层结构的另一层)为在第一层13的表面上使包含Al的氮化物半导体外延生长而形成的层(详情如后文所述)。如前文所述，以这种方式形成的第二层14在其整个区域成为第III族极性面。
另外，第二层14由于形成于经低位错化的第一层13上，因此，其与第一层13同样地成为低位错的层。具体而言，例如，其表面(即，与第一层13侧的面呈相反侧的面)的平均位错密度为1×109个/cm2以下。
并且，第二层14由于形成于经低位错化的第一层13上，因此，其即便较厚地形成，也不易产生裂纹。这是由于，若基底层中位错多，则会成为与在该基底层的内部包含许多龟裂的状态同样的状态，因此在其上形成的层变得不耐受应力而易于发生断裂，但另一方面，若将第一层13这样的低位错的层作为基底，则在其上形成的第二层14内的脆弱部分变少，从而变得不易断裂。
具体而言，第二层14以例如100nm～20μm的厚度形成。更优选的是，第二层14以例如3～20μm的厚度形成。而且，即便是3μm以上的厚度，第二层14也构成为无裂纹的层。
另外，第二层14由于重叠于第一层13上而生长，因此，与仅为第一层13的情况相比，其成为表面得以平坦化的层。具体而言，对于第二层14而言，其表面的表面粗糙度RMS为10nm以下，更优选为1nm以下。
(2)氮化物半导体模板的制造方法
接下来，对制造上述构成的氮化物半导体模板10的步骤、即本实施方式涉及的氮化物半导体模板的制造方法进行说明。
(生长装置的构成例)
此处，首先，对在氮化物半导体模板10的制造中使用的生长装置的构成例进行说明。
图2为示出在本实施方式涉及的氮化物半导体模板的制造中使用的生长装置的一具体例的示意图。
图例中示出氢化物气相生长装置(HVPE装置)作为生长装置的一具体例。
HVPE装置200由石英、氧化铝等耐热性材料形成，且具有气密容器203(在其内部构成有成膜室201)。在成膜室201内，设置有保持衬底11的基座(susceptor)208。基座208具有凹处(pocket)208p，其以使衬底11的表面成为上侧的状态收纳衬底11。基座208连接于旋转机构216所具有的旋转轴215，且以下述方式构成：能够在通过设置于该基座208的背面的齿轮而将衬底11保持于上方的状态下、使载置于该基座208上的衬底11在周向(沿主面的方向)上旋转。
上述基座208、凹处208p、旋转机构216优选由碳、或者SiC、氮化硼(BN)等实施了涂覆的碳构成，除此以外的部件优选由杂质少的高纯度石英构成。另外，特别是对于暴露于1300℃以上的高温的区域的部件而言，优选代替高纯度石英而由氧化铝构成。
在气密容器203的一端，连接有气体供给管232b、气体供给管232c及气体供给管232d，所述气体供给管232b向成膜室201内供给氯化氢(HCl)气体，所述气体供给管232c向成膜室201内供给氨(NH3)气体，所述气体供给管232d向成膜室201内供给H2气体、N2气体或HCl气体。从上游侧起，在气体供给管232b～232d上依次分别设置有流量控制器241b～241d、阀243b～243d。在气体供给管232b的下游设置有气体生成器233b，其收纳作为原料的固体Al。在气体生成器233b上连接有喷嘴249b，所述喷嘴249b向保持于基座208上的衬底11等供给作为由HCl气体与Al的反应生成的成膜气体的氯化铝(AlCl或AlCl3)气体。在气体供给管232c、232d的下游侧连接有喷嘴249c、249d，所述喷嘴249c、249d向保持于基座208上的衬底11等供给从上述气体供给管供给的成膜气体。喷嘴249b～249d以使气体在与衬底11的表面交叉的方向(相对于表面倾斜的方向)上流过的方式配置。
另一方面，在气密容器203的另一端，设置有对成膜室201内进行排气的排气管230。在排气管230上设置有泵231(或鼓风机)。分别地，在气密容器203的外周设置有将保持于气体生成器233b内、基座208上的衬底11等加热至所期望的温度的分段加热器(zoneheater)207，在气密容器203内设置有测定成膜室201内的温度的温度传感器209。需要说明的是，分段加热器207的气体生成器233b附近(参见图中A1)维持为600～800℃或400～600℃维持，由此，通过HCl气体与Al的反应而生成AlCl气体或AlCl3气体。另外，分段加热器207的基座208附近(参见图中A3)维持为适于后述的生长的温度。
HVPE装置200具有的各部件与以计算机的形式构成的控制器280连接，且构成为通过在控制器280上执行的程序来控制后述的处理步骤、处理条件。
需要说明的是，HVPE装置200也可以构成为：除了上述各部分以外，还设置有向成膜室201内供给HCl气体的气体供给管232a、流量控制器241a、阀243a、收纳作为原料的镓(Ga)熔融液或铟(In)熔融液的气体生成器233a、喷嘴249a等，将由HCl气体与Ga熔融液或In熔融液的反应而生成的、作为成膜气体的氯化镓(GaCl)气体或氯化铟(InCl)气体向保持于基座208上的衬底11等供给。进一步而言，也可以设为下述构成，即，分别分开地具有收纳Ga熔融液及In熔融液的气体生成器，能够分别独立地供给GaCl气体和InCl气体。
(制造步骤的概要)
接下来，举出氮化物半导体为AlN的情况作为例子，对使用上述构成的HVPE装置200的氮化物半导体模板的制造步骤进行说明。以下，将氮化物半导体为AlN时的氮化物半导体模板10称为“AlN模板10”。
图3为示出本实施方式涉及的氮化物半导体模板的制造步骤的概要的截面图。
经由衬底准备工序(步骤1，以下将步骤简称为“S”。)、第一层形成工序(S2)、退火工序(S3)、和第二层形成工序(S4)来制造AlN模板10。
(S1：衬底准备工序)
在衬底准备工序(S1)中，准备要利用HVPE装置200进行处理的衬底11、即将构成AlN模板10的衬底11。具体而言，作为衬底11，例如，准备以从C面向a轴方向或m轴方向倾斜0.1～3°而得到的面为表面的蓝宝石衬底。根据衬底11的偏离方向(off direction)，AlN膜的最适生长条件有时会略微变化，因此，为了提高重现性，将所用的衬底11的偏离方向保持恒定是有效的。当偏离角(off angle)小于0.1°时，在蓝宝石衬底的研磨阶段，偏离方向的精度变低，会发生偏离方向按照每个衬底11而改变的状况，因此，优选避免这种小偏离角的衬底11。另外，当偏离角大于3°时，在最终得到的AlN模板10的表面形成巨大梯状部(step)的情况较多，因此，优选避免这种大偏离角的衬底11。
衬底11的直径尺寸选择例如2～8英寸直径的尺寸中的任意尺寸。此处所述的直径尺寸虽然可以是实际的英寸尺寸，但也可以是按照惯例使用的“2英寸”(＝50mm)、“6英寸”(＝150mm)等尺寸。
(S2：第一层形成工序)
在衬底准备工序(S1)后，接着进行第一层形成工序(S2)。在第一层形成工序(S2)中，首先，将在衬底准备工序(S1)中准备的衬底11以其表面处于上侧的状态载置于HVPE装置200的基座208上。
另外，在HVPE装置200中，预先在气体生成器233b内收纳作为原料的固体Al。然后，在使基座208旋转、并且实施成膜室201内的加热及排气的同时，从气体供给管232d向成膜室201内供给H2气体(或者H2气体与N2气体的混合气体)。进一步地，在成膜室201内达到所期望的生长温度、生长压力、且成膜室201内成为所期望的气氛的状态下，从气体供给管232b、232c进行气体供给，在与衬底11的表面交叉的方向上，供给AlCl气体或AlCl3气体与NH3气体作为成膜气体。这些成膜气体也可以与由H2气体、N2气体或它们的混合气体形成的载气混合而进行供给。
由此，如图3(a)所示，在衬底11的表面侧，利用气相生长而以外延生长方式形成由AlN形成的第一层13。通过如上所述地利用气相生长而以外延生长方式形成第一层13，从而较之利用例如升华法形成的情况而言，在AlN模板10的大口径化(例如，实现2英寸直径以上的大的衬底尺寸)、确保透明度等方面是有利的。
对于待形成第一层13的衬底11而言，其表面为镜面，在表面不具有凹凸图案。因此，在形成第一层13的过程中，在衬底11与第一层13之间不存在由表面的凹凸图案引起的孔隙。
第一层13的形成以第一层13成为连续膜的厚度、并且以成为在第一层13中不产生裂纹的厚度的方式进行。具体而言，如已经说明的那样，例如，以第一层13的厚度成为100～800nm、特别是成为200～800nm的方式来形成第一层13。
另外，在第一层形成工序(S2)中，以在完成向上述厚度的生长的时间点(即，退火处理前的生成态(as-grown state))、第一层13发生结晶化(即，成为非无定形状态)的条件，来形成第一层13。具体而言，对于第一层13的形成而言，例如，以成为HVPE装置200的基座208附近维持1000～1300℃的生长温度的状态的方式，利用分段加热器207进行加热(参见图2中A3)。另外，对于用于形成第一层13的AlN膜的生长而言，以生长速度成为0.5～500nm/分钟的方式，调节AlCl气体或AlCl3气体及NH3的供给量来进行。N源与Al源的供给量比(所谓的V/III比)设为0.2～200。此时，为了防止AlN以寄生方式附着于喷嘴249a～d，也可以从喷嘴249d流过HCl气体，其量设为相对于AlCl气体或AlCl3气体而言为0.1～100的比率。
在完成生长的时间点(即，退火处理前的生成态)，进行上述操作而形成的第一层13的表面的表面粗糙度RMS成为例如0.3～10nm左右。另外，第一层13在生长方向上具有极性，例如，衬底11侧成为N极性面，其相反侧(即，第一层13的表面)的几乎整个面成为作为第III族极性面的Al极性面。
(S3：退火工序)
然而，第一层13由于是以成为不产生裂纹的厚度的方式而薄薄地形成，因此，在完成生长的时间点(即，退火处理前的生成态)，位错密度有可能变高。因此，在第一层形成工序(S2)后，为了提高衬底11上的薄的第一层13的品质，进行退火工序(S3)。
在退火工序(S3)的过程中，停止向HVPE装置200的成膜室201内供给AlCl气体或AlCl3气体、NH3气体及H2气体，而从所有的气体供给管供给N2气体，由此，将成膜室201内的气氛置换为N2气体。而且，在使成膜室201内成为N2气体气氛后，在一边使基座208旋转一边实施成膜室201内的排气的同时，利用分段加热器207(参见图2中A3)使基座208附近上升至所期望的退火处理温度。由此，在退火工序(S3)中，可以在不将衬底11从HVPE装置200的成膜室201内搬出的情况下，在N2气体气氛中对形成于该衬底11上的第一层13进行退火处理。亦即，在N2气体气氛(其为不含AlCl气体或AlCl3气体、NH3气体及H2气体的气氛)中对第一层13进行退火处理。由此，由于在N2气体气氛中进行退火处理，因此，能够抑制C、O等杂质在退火处理中混入至第一层13中，另外，还能够实现直接使用第一层形成工序(S2)中所用的HVPE装置200进行的退火处理。
在退火工序(S3)中进行的退火处理是用于提高第一层13的表面状态(特别是与位错有关的状态)的品质的处理。为此，在退火工序(S3)中，优选的是，在退火处理后的第一层13的表面的平均位错密度成为1×109个/cm2以下的条件下进行退火处理。另外，在退火工序(S3)中，在针对退火处理后的第一层13的表面进行的XRC测定的(10-12)衍射的半值宽度为600秒以下、更优选400秒以下的条件下，进行退火处理。这相当于下述情况：在退火工序(S3)中，在减少作为第一层13的主要位错的刃型位错的条件下进行退火处理。需要说明的是，当平均位错密度成为1×109个/cm2以下时，相当于XRC测定的(10-12)衍射的半值宽度成为约400秒以下。
例如如图4所示，与退火处理后的AlN层的表面的位错(例如刃型位错及螺型位错)有关的状态依赖于进行该退火处理时的处理温度(退火温度)。
图4为示出与构成第一层的AlN膜的表面的位错有关的状态、与退火处理条件之间的关系的一具体例的说明图。
图例中示出了下述具体例：使用XRD装置的XRC测定的(10-12)衍射的半值宽度(即，关于刃型位错和螺型位错这两者的测定结果)与退火温度的关系的具体例(参见图4(a))；以及，同样的XRC测定的(0002)衍射的半值宽度(即，关于螺型位错的测定结果)与退火温度的关系的具体例(参见图4(b))。具体而言，在图例的情况下，示出了下述结果：第一层13的厚度为100nm、200nm、320nm、460nm、570nm、800nm、840nm、1020nm中的任一者，在无退火的情况下将晶片从HVPE装置200取出并进行XRC测定，或者退火温度为1500～1850℃、退火处理的时间为1小时、且在刚刚进行退火处理之后、即生长第二层14前，将晶片从HVPE装置200取出并进行XRC测定而得到的结果。
根据图4(a)及图4(b)所示的测定结果，在完全不进行退火处理的情况下，第一层13的表面的平均位错密度为与以往的AlN膜同等的1×1010个/cm2左右或在此以上，(0002)衍射的半值宽度小至100秒左右，但(10-12)衍射的半值宽度成为1000秒左右的大的值。
另一方面，在进行了退火处理的情况下，特别是通过1600℃以上的退火处理而使得在XRC半值宽度方面产生了变化。即，通过进行1600℃以上的温度的退火处理，与不进行退火处理的情况相比，XRC测定的(0002)衍射的半值宽度增加，(10-12)衍射的半值宽度减少。
特别地，若着眼于(10-12)衍射的半值宽度，则在退火温度为1600～1800℃的范围内，半值宽度显著减少，特别是在第一层13的厚度为800nm以下的情况下，成为600秒以下的小半值宽度。另外，在第一层13的厚度为320nm以下的情况下在1600～1800℃的范围内、在第一层13的厚度为460nm的情况下在1720～1800℃的范围内，(10-12)衍射的半值宽度成为400秒以下，在上述条件中，认为换算成位错密度时成为1×109个/cm2以下。当退火温度为1850℃以上时，(10-12)衍射的半值宽度发生恶化，为700秒以上，认为退火温度过高时位错密度反而转为增加。
需要说明的是，在30～180分钟之间改变退火时间时，也得到了大致同样的结果。
根据以上结果，在退火工序(S3)中，作为用于实现上述的第一层13的高品质化的具体条件，例如，第一层13的厚度在100～800nm的范围内，在1600～1800℃的温度范围内、并且在30～180分钟的时间内进行退火处理。
当第一层13的厚度小于100nm时，在第一层13生长后，表面未平坦化，衬底11的蓝宝石在退火处理中被蚀刻，由此导致第一层13剥离，因此难以得到高品质的膜。另外，当第一层13的厚度大于800nm时，如图4所示，难以使XRC测定的(0002)衍射的半值宽度为600秒以下。这是支持下述观点的现象：当第一层13薄时，在退火处理中，AlN的构成原子比较自由地到处运动，由此使得位错减少。即，当第一层13厚时AlN膜的高品质化变得困难的原因在于AlN中的构成原子的自由度相对降低这样的考虑能够得以解释。
若于低于1600℃的温度进行退火处理，则不能充分地得到该退火处理的效果，有可能无法提高第一层13的表面状态的品质，另外，若于1850℃以上的温度进行退火处理，则会过度地进行退火处理，反而会成为第一层13的表面状态的高品质化的障碍。
对于退火处理的时间而言，也是同样的，若以少于30分钟的时间进行退火处理，则不能充分地得到该退火处理的效果，有可能无法提高第一层13的表面状态的品质，另外，若以超过180分钟的时间进行退火处理，则会过度地进行退火处理，反而可能会成为第一层13的表面状态的高品质化的障碍。
然而，在退火工序(S3)中，若以能够充分提高AlN膜的品质的条件进行退火处理，则第一层13的表面发生劣化。具体而言，在进行退火处理前、和进行退火处理后，第一层13的表面有时发生下述这样的变化。
例如，对于第一层13的表面的表面粗糙度RMS而言，退火工序(S3)后的表面粗糙度RMS大于在第一层形成工序(S2)后且进行退火工序(S3)前的表面粗糙度RMS。具体而言，在第一层形成工序(S2)后且退火工序(S3)前的第一层13的表面的表面粗糙度RMS为0.3～10nm，而与此相对，退火工序(S3)后的第一层13的表面的表面粗糙度RMS为1～50nm，如此，各表面粗糙度RMS发生变化。
另外，例如，对于针对第一层13的表面进行的XRC测定的(0002)衍射或(0004)衍射的半值宽度而言，退火工序(S3)后的值大于在第一层形成工序(S2)后且退火工序(S3)前的值。具体而言，如图4所示，当第一层13的厚度为至少800nm以下时，针对在第一层形成工序(S2)后且退火工序(S3)前的第一层13的表面进行的XRC测定的(0002)衍射或(0004)衍射的半值宽度为50～200秒。与此相对，关于针对退火工序(S3)后的第一层13的表面进行的XRC测定的(0002)衍射或(0004)衍射的半值宽度，对于1600～1800℃的退火处理而言，为100～600秒，如此，在退火处理前后各个值发生变化。
通常认为，(0002)衍射或(0004)衍射的半值宽度的增加是表示刃型位错密度的增加。然而，这主要是针对表面经平坦化的情况下的晶体的论点，而在表面粗糙化的情况下，不同的论点成立。即，在表面粗糙化的情况下，即便不存在位错，由于在表面的原子位置或晶格面的方向上产生附加的自由度，因此有时也会观测到(0002)衍射或(0004)衍射的半值宽度较大。基于此进行思考，认为至少在退火温度为1800℃以下的范围内，图4中观察到的(0002)衍射的半值宽度的增大并非反映第一层13的位错密度的增大，而是由表面粗糙化引起的。如后文所述，即便在退火处理后的第一层13上仅生长出数百nm的第二层14，在表面经平坦化的情况下，(0002)衍射的半值宽度也能恢复至与退火处理前同等的程度，这也证明了上述推论(退火处理后，位错密度没有增大)。
如上所述，若将N2气体气氛中的退火处理进行至第一层13得以低位错化的程度，则在该第一层13中会产生表面粗糙化等劣化。因此，以往未曾使用N2气体气氛中的退火处理。
然而，本申请的发明人发现，即便在由于N2气体气氛中的退火处理而在第一层13的表面产生劣化的情况下，若针对该粗糙化的表面而在后述的规定条件下使追加的AlN膜生长，则仍能够使粗糙化的表面镜面化，此外，在最佳情况下能够使再生长表面的位错密度成为1×109个/cm2以下。因此，为了以重叠于第一层13的方式使第二层14在规定条件下生长，在退火工序(S3)后进行第二层形成工序(S4)。
(S4：第二层形成工序)
在第二层形成工序(S4)中，在不将形成有第一层13的衬底11从HVPE装置200的成膜室201内搬出的情况下，在使基座208旋转、并且实施成膜室201内的加热及排气的同时，从气体供给管232d向成膜室201内供给H2气体(或者H2气体与N2气体的混合气体)。进一步地，在成膜室201内达到所期望的生长温度、生长压力、且成膜室201内成为所期望的气氛的状态下，从气体供给管232b、232c进行气体供给，在与衬底11的表面交叉的方向上，供给AlCl气体或AlCl3气体与NH3气体作为成膜气体。这些成膜气体也可以与由H2气体、N2气体或它们的混合气体形成的载气混合而进行供给。
由此，如图3(b)所示，在第一层13的表面上，利用气相生长而以外延生长方式形成由AlN形成的第二层14。通过如上所述地利用气相生长而以外延生长方式形成第二层14，从而第二层14的晶体结构成为与第一层13的晶体结构一致的晶体结构。亦即，由于第一层13已经被低位错化，因此，在其上形成的第二层14也成为低位错的层。具体而言，例如，由于退火处理后的第一层13的表面的平均位错密度在最佳情况下为1×109个/cm2以下，因此，在其上形成的第二层14的表面的平均位错密度在最佳情况下也成为1×109个/cm2以下。另外，经由第二层14的生长，从而表面的整个区域成为作为第III族极性面的Al极性面。
例如，以第二层14的厚度成为100nm～20μm的方式来形成第二层14。即便像这样厚厚地形成第二层14，由于第二层14形成于经低位错化的第一层13上，因此也不易产生裂纹。这是由于，若基底层中位错多，则会成为与在该基底层的内部包含许多龟裂的状态同样的状态，因此在其上形成的层变得不耐受应力而易于发生断裂，但另一方面，若将第一层13这样的低位错的层作为基底，则在其上形成的第二层14内的脆弱部分变少，从而变得不易断裂。亦即，对于在第一层13上形成的第二层14而言，例如，即便以3μm以上(通常认为会产生裂纹)的厚度形成，也能够形成为无裂纹的层(不存在裂纹的层)。
另外，在第二层形成工序(S4)中，对于第二层14的形成而言，例如，以成为HVPE装置200的基座208附近维持1000～1600℃的生长温度、更优选1400～1600℃的生长温度的状态的方式，利用分段加热器207(参见图2中A3)进行加热。而且，对于用于形成第二层14的AlN膜的生长而言，以生长速度成为0.5～500nm/分钟的方式，调节AlCl气体或AlCl3气体及NH3的供给量来进行。N源与Al源的供给量比(所谓的V/III比)设为0.2～200。此时，为了防止AlN以寄生方式附着于喷嘴249a～d，也可以从喷嘴249d流过HCl气体，其量设为相对于AlCl3气体而言为0.1～100的比率。
进行上述操作而形成的第二层14的表面的表面粗糙度RMS例如为10nm以下，更优选为1nm以下。
亦即，即便在第一层13的表面产生劣化的情况下，若在以该第一层13已经被低位错化为前提的基础上，使要在该第一层13的表面上重叠形成的第二层14以100nm以上的厚度、并且于1000～1600℃的生长温度(特别是于1400～1600℃的生长温度)生长，则仍能够对第二层14的表面进行镜面化。此外，在最佳情况下能够使第二层14的表面的位错密度成为1×109个/cm2以下。
图5为示出与构成第二层的AlN膜的表面的位错有关的状态、与退火处理条件之间的关系的一具体例的说明图，其中示出了下述具体例：XRC测定的(10-12)衍射的半值宽度(即，关于刃型位错和螺型位错这两者的测定结果)与退火温度的关系的具体例(参见图5(a))；以及，同样的XRC测定的(0002)衍射的半值宽度(即，关于螺型位错的测定结果)与退火温度的关系的具体例(参见图5(b))。
图例中示出了在第一层13上使300nm厚的第二层14生长后测得的XRC半值宽度。更详细而言，图例中示出了下述结果：第一层13的厚度为100nm、200nm、320nm、460nm、570nm、800nm、840nm、1020nm中的任一者，在无退火的情况、或者退火温度为1500～1850℃且退火处理的时间为1小时的情况下，对在该第一层13上以300nm的厚度形成的第二层14进行XRC测定而得到的结果。
根据图5(a)所示的测定结果，在第一层13的退火温度为1600～1800℃的范围、且第一层13的厚度为800nm以下的情况下，针对第二层14的表面进行的XRC测定的(10-12)衍射的半值宽度为600秒以下。另外，根据图5(b)所示的测定结果可知，在相应条件下的(0002)衍射的半值宽度为200秒以下，在这些条件下，刃型位错及螺型位错这两种位错密度被抑制在低水平。
特别地，若着眼于(10-12)衍射的半值宽度，则在退火温度为1600～1800℃的范围并且第一层13的厚度为320nm以下的情况下、以及在退火温度为1700～1800℃的范围并且第一层13的厚度为460nm的情况下，XRC测定的(10-12)衍射的半值宽度成为400秒以下，位错密度成为1×109个/cm2以下。
需要说明的是，在将第二层14的厚度改变为100nm～20μm的情况下，也得到了大致同样的结果。
(S2至S4的流程)
如上所述，在本实施方式中，在AlN模板10的制造过程中，使用同一生长装置即HVPE装置200连续进行第一层形成工序(S2)、退火工序(S3)及第二层形成工序(S4)。亦即，由于连续进行，因此可在退火工序(S3)后进行第二层形成工序(S4)，而不穿插针对第一层13进行的研磨工序。
因此，不同于例如非专利文献1中公开的方法的情况，本发明无需在生长装置之外另行准备流过CO气体的退火装置。此外，由于进行N2气体气氛中的退火处理，因此，尤其能够抑制C、O等杂质向上部的第二层14中的混入，而且还能够实现直接使用实施气相生长的HVPE装置200进行的退火处理。
(制造品)
经以上说明的各工序(S1～S4)，可制造图1所示的本实施方式的AlN模板10。
所述AlN模板10是使第一层13在衬底11上生长后，在N2气体气氛中以1600～1800℃的温度进行退火处理，在其上以100nm以上的厚度并且以1000～1600℃的生长温度(特别是1400～1600℃的生长温度)使第二层14生长而得到的，由此得以将第二层14的表面镜面化且低位错化。亦即，对于所述AlN模板10而言，仅通过HVPE装置200(即，通过无需生长装置之外的其他退火装置等的简易的装置构成)即实现了与基于例如非专利文献1公开的方法的现有制品相比为同等以上的表面品质及晶体品质。
另外，所述AlN模板10是使用同一HVPE装置200连续地形成第一层13和第二层14而得到的，但在第一层13的生长过程中，AlN中的位错密度大，因此，在生长过程中通过来自衬底11侧的扩散、或者源自生长气氛的混入而摄入大量的氧。其浓度为1×1018～1×1021/cm3左右。由于第一层13自身是利用以往使用的方法生长的，因此，关于该氧浓度，也与基于以往方法的氧浓度程度相同。另一方面，当第二层14生长时，由于成为基底的第一层13经退火处理而实现了高品质化(低位错化)，因此第二层14也成为低位错的AlN。因此，当第二层14生长时，虽然存在来自第一层13的少许的氧扩散，但整体上抑制了氧的摄入。第二层14的氧浓度虽然也依赖于HVPE装置200的气氛，但典型地为1×1018/cm3以下。
由此得到的AlN模板10可在制造例如LED等半导体装置(半导体器件)时使用。即，在AlN模板10上层叠n型、p型或未掺杂的多层膜，由此生长形成包含Al的氮化物半导体层叠结构，从而能够构成氮化物半导体器件。所述氮化物半导体器件能够实现例如肖特基二极管、pn结二极管、发光二极管或晶体管。
(3)由本实施方式得到的效果
通过本实施方式，可得到以下所示的一种或多种效果。
(a)通过本实施方式，将AlN模板10的AlN层12形成第一层13与第二层14的双层结构，在N2气体气氛中对第一层13进行退火处理后，在该第一层13上使第二层14再生长，因此，能够高效地得到高品质的AlN模板10。
(b)对于本实施方式的AlN模板10而言，衬底11上的AlN层12为第一层13与第二层14的双层结构，上述第一层13及第二层14均通过基于气相生长的外延生长而形成。因此，与利用例如升华法形成的情况相比，在AlN模板10的大口径化、确保透明度等方面是有利的。
(c)另外，对于本实施方式的AlN模板10而言，由于对第一层13进行了退火处理，因此，由此能够使第一层13低位错化。另外，由于第一层13被低位错化，因此，在其上形成的第二层14也成为低位错的层。亦即，对于本实施方式的AlN模板10而言，AlN层12的低位错化通过对第一层13进行的退火处理而得以实现，因此无需为了低位错化而增大AlN生长厚度，较之不经退火处理的情况而言，能够以更薄的厚度(第一层13及第二层14的总厚度)来实现AlN层12的表面的低位错化，能够降低在该AlN层12中产生裂纹的危险性。
另外，由于在经低位错化的第一层13上形成第二层14，因此，即便厚厚地形成第二层14，也不易产生裂纹。这是由于，若基底层中位错多，则会成为与在该基底层的内部包含许多龟裂的状态同样的状态，因此在其上形成的层变得不耐受应力而易于发生断裂，但另一方面，若将第一层13这样的低位错的层作为基底，则在其上形成的第二层14内的脆弱部分变少，从而变得不易断裂。
(d)另外，对于本实施方式的AlN模板10而言，由于在N2气体气氛中对第一层13进行退火处理，因此，能够抑制C、O等杂质的混入，能够消除所生长的AlN膜的纯度降低的担忧。
另外，当为N2气体气氛中的退火处理时，能够实现直接使用使AlN膜生长的HVPE装置200来进行该退火处理的情况，因此，无需准备HVPE装置200之外的其他退火装置。亦即，在制造AlN模板10的过程中，能够实现用HVPE装置200连续进行第一层形成工序(S2)、退火工序(S3)及第二层形成工序(S4)的情况，因此，能够非常高效地进行该AlN模板10的制造。
(e)若将N2气体气氛中的退火处理进行至晶体层得以低位错化的程度，则会产生表面粗糙化等劣化，因此，以往未曾使用N2气体气氛中的退火处理。然而，在本实施方式中，即便在因N2气体气氛中的退火处理而使得在第一层13的表面产生劣化的情况下，由于在规定条件下在该粗糙化的表面上进行第二层14的形成(其为追加的AlN的生长)，因此，对于第二层14而言，能够将其表面镜面化，能够使第二层14的表面、即AlN层12的表面的平均位错密度为1×109个/cm2以下。亦即，即便是在由于退火处理而使得第一层13的表面粗糙化的情况下，也能够在通过该退火处理而低位错化的第一层13上生长出具有平坦表面的第二层14，由此，能够得到高品质的AlN模板10。
<其他实施方式＞
以上，具体说明了本发明的一实施方式，但本发明不限于上述实施方式，在不脱离其主旨的范围内能够进行各种变更。
在上述实施方式中，作为例子举出了氮化物半导体为AlN的情况、即使用AlN来形成第一层13及第二层14的情况，但本发明不限于此。在第一层13及第二层14分别为包含Al的氮化物半导体、例如In1-x-yAlxGayN(0≤x+y≤1，0<x≤1，0≤y≤1)表示的AlN、AlInN、AlGaN或AlInGaN的情况下，可得到与上述实施方式的例子同样的结果。
另外，在上述实施方式中，作为例子举出了在退火工序(S3)中进行N2气体气氛中的退火处理的情况，但本发明不限于此。即，对于退火工序(S3)中进行的退火处理而言，只要是在不含GaCl气体、GaCl3气体、AlCl气体、AlCl3气体、InCl气体、InCl3气体、HCl气体、Cl2气体、NH3气体及H2气体的气氛中对第一层13进行的退火处理即可，也可以代替N2气体而使用例如氩、氦等不同于N2气体的其他种类的非活性气体来进行，在这种情况下，也能得到与上述实施方式的情况同样的技术效果。
另外，在上述实施方式中，对衬底11为蓝宝石衬底的情况进行了说明，但本发明不限于此，例如衬底11也可以是SiC衬底等。其中，当衬底11为SiC衬底时，退火工序(S3)中的最适退火温度为1600～2000℃的范围。
另外，衬底11的表面不限于C面，也可以是R面、A面或M面、或者从这些面以0.1～3°的范围倾斜的面。
另外，在上述实施方式中，对在HVPE装置200中、在与衬底11的主面交叉的方向(相对于主面而言倾斜的方向)上流过气体的情况进行了说明，但也可以使气体在沿衬底11的主面的方向(与主面平行的方向)、与衬底11的主面垂直的方向上流过。
此外，在上述实施方式中，作为例子举出了使用HVPE装置200来制造氮化物半导体模板10的情况，但本发明不限于此。即，氮化物半导体模板10的制造中使用的生长装置只要能以外延生长方式形成第一层13及第二层14即可，例如，也可以使用MOVPE装置等其他气相生长装置、溅射法或钠助熔剂法等气相生长法以外的生长装置来进行，在这种情况下，也能得到与上述实施方式的情况同样的技术效果。
此外，在上述实施方式中，作为例子举出了使用同一HVPE装置200连续进行第一层形成工序(S2)、退火工序(S3)及第二层形成工序(S4)的情况，但本发明不限于此。即，也可以为下述方式：第一层形成工序(S2)、退火工序(S3)及第二层形成工序(S4)中的各工序使用完全不同的装置来进行，或者对于任意两个工序使用同一生长装置来进行。
<本发明的优选方式＞
以下，附记本发明的优选方式。
[附记1]
通过本发明的一个方式，提供氮化物半导体模板的制造方法，其为在衬底上形成氮化物半导体层而成的氮化物半导体模板的制造方法，所述氮化物半导体模板的制造方法包括下述工序：
第一层形成工序，在所述衬底上以外延生长方式形成由包含铝的氮化物半导体形成的第一层；
退火工序，在非活性气体气氛中对所述第一层进行退火处理；和
第二层形成工序，在所述退火工序后的所述第一层上，利用气相生长而以外延生长方式形成由包含铝的氮化物半导体形成的第二层，从而由所述第一层和所述第二层构成所述氮化物半导体层。
[附记2]
在附记1记载的氮化物半导体模板的制造方法中，优选的是，
作为所述衬底，使用以从C面向a轴方向或m轴方向倾斜0.1～3°而得到的面为表面的蓝宝石衬底。
[附记3]
在附记1或2记载的氮化物半导体模板的制造方法中，优选的是，
作为所述衬底，使用2～8英寸直径的尺寸的衬底。
[附记4]
在附记1至3中任一项记载的氮化物半导体模板的制造方法中，优选的是，
所述退火工序后的所述第一层的表面的表面粗糙度RMS大于在所述第一层形成工序后且所述退火工序前的所述第一层的表面的表面粗糙度RMS。
需要说明的是，表面粗糙度RMS是通过对基于原子力显微镜的尺寸为5μm×5μm的图像进行分析而得到的值。
[附记5]
在附记4记载的氮化物半导体模板的制造方法中，优选的是，
所述第一层形成工序后且所述退火工序前的所述第一层的表面的表面粗糙度RMS为0.3～10nm，
所述退火工序后的所述第一层的表面的表面粗糙度RMS为1～50nm。
[附记6]
在附记1至5中任一项记载的氮化物半导体模板的制造方法中，优选的是，
在针对所述退火工序后的所述第一层的表面进行的X射线摇摆曲线测定的(0002)衍射或(0004)衍射的半值宽度比所述第一层形成工序后且所述退火工序前的值大的条件下，进行所述退火处理。
[附记7]
在附记6记载的氮化物半导体模板的制造方法中，优选的是，
针对所述第一层形成工序后的所述第一层的表面进行的X射线摇摆曲线测定的(0002)衍射或(0004)衍射的半值宽度为50～200秒，
针对所述退火工序后的所述第一层的表面进行的X射线摇摆曲线测定的(0002)衍射或(0004)衍射的半值宽度为100～600秒。
[附记8]
在附记1至7中任一项记载的氮化物半导体模板的制造方法中，优选的是，
在所述第一层形成工序中，以所述第一层成为连续膜的厚度、并且以成为在所述第一层中不产生裂纹的厚度的方式，进行所述第一层的形成。
[附记9]
在附记8记载的氮化物半导体模板的制造方法中，优选的是，
在所述第一层形成工序中，以所述第一层的厚度成为100～800nm的方式进行所述第一层的形成。
[附记10]
在附记1至9中任一项记载的氮化物半导体模板的制造方法中，优选的是，
在所述第一层形成工序中，以在完成生长的时间点(＝退火处理前的生成态)、所述第一层发生结晶化(＝非无定形状态)的条件，进行所述第一层的形成。
[附记11]
在附记10记载的氮化物半导体模板的制造方法中，优选的是，
在所述第一层形成工序中，于1000～1300℃的生长温度进行所述第一层的形成。
[附记12]
在附记1至11中任一项记载的氮化物半导体模板的制造方法中，优选的是，
在所述退火工序中，在所述退火工序后的所述第一层的表面的平均位错密度成为1×109个/cm2以下的条件下，进行所述退火处理。
[附记13]
在附记1至12中任一项记载的氮化物半导体模板的制造方法中，优选的是，
在所述退火工序中，在针对所述退火处理后的所述第一层的表面进行的X射线摇摆曲线测定的(10-12)衍射的半值宽度成为600秒以下的条件下，进行所述退火处理。
[附记14]
在附记13记载的氮化物半导体模板的制造方法中，更优选的是，
在所述半值宽度成为400秒以下的条件下进行所述退火处理。
[附记15]
在附记1至14中任一项记载的氮化物半导体模板的制造方法中，优选的是，
在所述退火工序中，在减少所述第一层的刃型位错的条件下进行所述退火处理。
[附记16]
在附记1至15中任一项记载的氮化物半导体模板的制造方法中，优选的是，
所述衬底为蓝宝石衬底，
在所述退火工序中，于1600～1800℃的温度范围内进行所述退火处理。
[附记17]
在附记1至15中任一项记载的氮化物半导体模板的制造方法中，优选的是，
所述衬底为SiC衬底，
在所述退火工序中，于1600～2000℃的温度范围内进行所述退火处理。
[附记18]
在附记1至17中任一项记载的氮化物半导体模板的制造方法中，优选的是，
在所述退火工序中，以30～180分钟的时间进行所述退火处理。
[附记19]
在附记1至18中任一项记载的氮化物半导体模板的制造方法中，优选的是，
在所述退火工序中，在氮气气氛中进行所述退火处理。
[附记20]
在附记1至19中任一项记载的氮化物半导体模板的制造方法中，优选的是，
在所述退火工序中，在不含氢及氨气的气氛中进行所述退火处理。
[附记21]
在附记1至20中任一项记载的氮化物半导体模板的制造方法中，优选的是，
在所述退火工序中，代替氮气，使用不同于所述氮气的其他种类的非活性气体(氩、氦等)来进行所述退火处理。
[附记22]
在附记1至21中任一项记载的氮化物半导体模板的制造方法中，优选的是，
在所述第二层形成工序中，在所述第二层的表面粗糙度RMS成为10nm以下的条件下进行所述第二层的形成。
[附记23]
在附记22记载的氮化物半导体模板的制造方法中，更优选的是，
使所述第二层的表面粗糙度RMS为1nm以下。
[附记24]
在附记1至23中任一项记载的氮化物半导体模板的制造方法中，优选的是，
在所述第二层形成工序中，于1000～1600℃的生长温度进行所述第二层的形成。
[附记25]
在附记1至24中任一项记载的氮化物半导体模板的制造方法中，优选的是，
在所述第二层形成工序中，以所述第二层的厚度成为100nm～20μm的方式进行所述第二层的形成。
[附记26]
在附记1至25中任一项记载的氮化物半导体模板的制造方法中，优选的是，
使用同一生长装置连续进行所述第一层形成工序、所述退火工序及所述第二层形成工序。
[附记27]
在附记26记载的氮化物半导体模板的制造方法中，优选的是，
在所述退火工序后进行所述第二层形成工序，而不穿插针对所述第一层进行的研磨工序。
[附记28]
根据本发明的另一方式，提供氮化物半导体模板，其为在衬底上形成氮化物半导体层而成的氮化物半导体模板，
所述氮化物半导体层具有：
第一层，其形成于所述衬底上，且由包含铝的氮化物半导体形成，所述第一层的所述衬底侧的面为氮极性面，与所述氮极性面呈相对侧的面为第III族极性面；和
第二层，其形成于所述第一层的所述第III族极性面上，且由包含铝的氮化物半导体形成，
所述第一层与所述第二层根据杂质浓度的差异而被区分。
[附记29]
在附记28记载的氮化物半导体模板中，优选的是，
所述第一层与所述第二层的界面处的所述第一层侧的表面粗糙度RMS为1～50nm。
[附记30]
在附记28或29记载的氮化物半导体模板中，优选的是，
所述第一层的所述第III族极性面的表面粗糙度RMS为1～50nm，
所述第二层的表面的表面粗糙度RMS为10nm以下。
[附记31]
在附记28至30中任一项记载的氮化物半导体模板中，优选的是，
所述第一层的厚度为100～800nm，
所述第二层的厚度为100nm～20μm。
[附记32]
在附记28至31中任一项记载的氮化物半导体模板中，优选的是，
所述第二层是厚度为3μm以上的无裂纹的层。
[附记33]
在附记28至32中任一项记载的氮化物半导体模板中，优选的是，
所述第二层的表面的平均位错密度为1×109个/cm2以下。
[附记34]
在附记28至33中任一项记载的氮化物半导体模板中，优选的是，
所述第二层的表面整个区域成为第III族极性面。
[附记35]
在附记28至34中任一项记载的氮化物半导体模板中，优选的是，
所述衬底不具有表面凹凸图案，
在所述衬底与所述第一层之间不存在由于所述表面凹凸图案而导致的孔隙。
[附记36]
在附记28至35中任一项记载的氮化物半导体模板中，优选的是，
所述第一层及所述第二层是由In1-x-yAlxGayN(0≤x+y≤1，0<x≤1，0≤y≤1)表示的氮化铝、氮化铝铟、氮化铝镓、或氮化铝铟镓形成的。
[附记37]
通过本发明的又一方式，提供氮化物半导体器件，其具有：
权利要求28至36中任一项记载的氮化物半导体模板；和
在所述氮化物半导体模板上生长而形成的氮化物半导体层叠结构。
[附记38]
在附记37记载的氮化物半导体器件中，优选的是，
所述氮化物半导体层叠结构是层叠In1-x-yAlxGayN(0≤x+y≤1，0<x≤1，0≤y≤1)表示的n型、p型或未掺杂的多层膜而形成的，可实现肖特基二极管、pn结二极管、发光二极管或晶体管。

Claims (12)

1.氮化物半导体模板的制造方法，其为在衬底上形成氮化物半导体层而成的氮化物半导体模板的制造方法，所述氮化物半导体模板的制造方法包括下述工序：
第一层形成工序，在所述衬底上以外延生长方式形成由包含铝的氮化物半导体形成的第一层；
退火工序，在非活性气体气氛中对所述第一层进行退火处理；和
第二层形成工序，在所述退火工序后的所述第一层上，利用气相生长而以外延生长方式形成由包含铝的氮化物半导体形成的第二层，从而由所述第一层和所述第二层构成所述氮化物半导体层。
2.如权利要求1所述的氮化物半导体模板的制造方法，其中，
所述退火工序后的所述第一层的表面的表面粗糙度RMS大于在所述第一层形成工序后且所述退火工序前的所述第一层的表面的表面粗糙度RMS。
3.如权利要求1或2所述的氮化物半导体模板的制造方法，其中，
在所述第一层形成工序中，以所述第一层成为连续膜的厚度、并且以成为在所述第一层中不产生裂纹的厚度的方式，进行所述第一层的形成。
4.如权利要求1至3中任一项所述的氮化物半导体模板的制造方法，其中，
在所述退火工序中，在所述退火工序后的所述第一层的表面的平均位错密度成为1×109个/cm2以下的条件下，进行所述退火处理。
5.如权利要求1至4中任一项所述的氮化物半导体模板的制造方法，其中，
在所述第二层形成工序中，在所述第二层的表面粗糙度RMS成为10nm以下的条件下，进行所述第二层的形成。
6.如权利要求1至5中任一项所述的氮化物半导体模板的制造方法，其中，
使用同一生长装置连续进行所述第一层形成工序、所述退火工序及所述第二层形成工序。
7.如权利要求1至6中任一项所述的氮化物半导体模板的制造方法，其中，
所述第一层及所述第二层是由In1-x-yAlxGayN表示的氮化铝、氮化铝铟、氮化铝镓、或氮化铝铟镓形成的，In1-x-yAlxGayN中，0≤x+y≤1，0<x≤1，0≤y≤1。
8.氮化物半导体模板，其为在衬底上形成氮化物半导体层而成的氮化物半导体模板，
所述氮化物半导体层具有：
第一层，其形成于所述衬底上，且由包含铝的氮化物半导体形成，所述第一层的所述衬底侧的面为氮极性面，与所述氮极性面呈相对侧的面为第III族极性面；和
第二层，其形成于所述第一层的所述第III族极性面上，且由包含铝的氮化物半导体形成，
所述第一层与所述第二层根据杂质浓度的差异而被区分。
9.如权利要求8所述的氮化物半导体模板，其中，
所述第二层的表面的平均位错密度为1×109个/cm2以下。
10.如权利要求8或9所述的氮化物半导体模板，其中，
所述第一层的所述第III族极性面的表面粗糙度RMS为1～50nm，
所述第二层的表面的表面粗糙度RMS为10nm以下。
11.如权利要求8至10中任一项所述的氮化物半导体模板，其中，
所述第一层及所述第二层是由In1-x-yAlxGayN表示的氮化铝、氮化铝铟、氮化铝镓、或氮化铝铟镓形成的，In1-x-yAlxGayN中，0≤x+y≤1，0<x≤1，0≤y≤1。
12.氮化物半导体器件，其具有：
权利要求8至10中任一项所述的氮化物半导体模板；和
在所述氮化物半导体模板上生长而形成的氮化物半导体层叠结构。
CN201711209088.8A 2016-12-06 2017-11-27 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件 Active CN108155279B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-236873 2016-12-06
JP2016236873A JP6810406B2 (ja) 2016-12-06 2016-12-06 窒化物半導体テンプレートの製造方法

Publications (2)

Publication Number Publication Date
CN108155279A true CN108155279A (zh) 2018-06-12
CN108155279B CN108155279B (zh) 2022-08-30

Family

ID=62243430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711209088.8A Active CN108155279B (zh) 2016-12-06 2017-11-27 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件

Country Status (3)

Country Link
US (1) US11574809B2 (zh)
JP (1) JP6810406B2 (zh)
CN (1) CN108155279B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111676451A (zh) * 2020-06-28 2020-09-18 中国科学院半导体研究所 极性可控的高质量AlN模板制备方法
CN111710595A (zh) * 2020-06-28 2020-09-25 中国科学院半导体研究所 高质量AlN模板的应力与晶圆翘曲控制方法
CN114284404A (zh) * 2021-12-29 2022-04-05 广东省科学院半导体研究所 氮化铝模板及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6915591B2 (ja) * 2018-06-13 2021-08-04 信越化学工業株式会社 ＧａＮ積層基板の製造方法
US11018023B2 (en) * 2018-11-21 2021-05-25 Semiconductor Components Industries, Llc Defect reduction of semiconductor layers and semiconductor devices by anneal and related methods
CN110491774B (zh) * 2019-08-19 2021-10-26 中国科学院苏州纳米技术与纳米仿生研究所 一种蓝宝石衬底的表面处理方法及其使用的坩埚
JP7424841B2 (ja) * 2019-09-24 2024-01-30 住友化学株式会社 窒化物半導体積層構造、窒化物半導体発光素子および窒化物半導体積層構造の製造方法
JP7429522B2 (ja) 2019-11-22 2024-02-08 住友化学株式会社 Ｉｉｉ族窒化物積層基板および半導体素子
US11631785B2 (en) * 2019-11-22 2023-04-18 Sumitomo Chemical Company, Limited Group-III nitride laminated substrate and semiconductor light-emitting element
CN115176049A (zh) * 2020-02-27 2022-10-11 国立大学法人三重大学 氮化物半导体基板、半导体元件及氮化物半导体基板的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008115023A (ja) * 2006-11-01 2008-05-22 Mie Univ ＡｌＮ系ＩＩＩ族窒化物単結晶厚膜の作製方法
JP2010195678A (ja) * 2010-03-10 2010-09-09 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
CN104160478A (zh) * 2011-12-28 2014-11-19 英特尔公司 在非天然表面上形成具有减小的表面粗糙度和体缺陷密度的异质层的方法以及由此形成的结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538476B2 (ja) 2007-08-27 2010-09-08 独立行政法人理化学研究所 半導体構造の形成方法
JP2010111556A (ja) 2008-11-10 2010-05-20 Sumitomo Electric Ind Ltd ＧａＮ結晶の成長方法
JP2010196578A (ja) 2009-02-25 2010-09-09 Nissan Motor Co Ltd 内燃機関の始動制御装置
KR20110113655A (ko) * 2009-03-03 2011-10-17 우베 고산 가부시키가이샤 발광 소자 형성용 복합 기판, 발광 다이오드 소자, 백색 발광 다이오드 소자, 및 그 제조 방법
KR101669259B1 (ko) 2009-09-28 2016-10-25 가부시키가이샤 도쿠야마 적층체의 제조방법
JP5928366B2 (ja) 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
US9929310B2 (en) * 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
JP6206758B2 (ja) * 2013-08-26 2017-10-04 国立大学法人東北大学 窒化アルミニウム（ＡｌＮ）膜の製造方法
JP6001756B2 (ja) * 2014-12-08 2016-10-05 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
JP2016154221A (ja) * 2016-01-18 2016-08-25 住友電気工業株式会社 半導体基板および半導体装置
US20200127163A1 (en) * 2016-06-16 2020-04-23 Sciocs Company Limited Nitride semiconductor template, method for manufacturing nitride semiconductor template, and method for manufacturing nitride semiconductor free-standing substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008115023A (ja) * 2006-11-01 2008-05-22 Mie Univ ＡｌＮ系ＩＩＩ族窒化物単結晶厚膜の作製方法
JP2010195678A (ja) * 2010-03-10 2010-09-09 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
CN104160478A (zh) * 2011-12-28 2014-11-19 英特尔公司 在非天然表面上形成具有减小的表面粗糙度和体缺陷密度的异质层的方法以及由此形成的结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111676451A (zh) * 2020-06-28 2020-09-18 中国科学院半导体研究所 极性可控的高质量AlN模板制备方法
CN111710595A (zh) * 2020-06-28 2020-09-25 中国科学院半导体研究所 高质量AlN模板的应力与晶圆翘曲控制方法
CN114284404A (zh) * 2021-12-29 2022-04-05 广东省科学院半导体研究所 氮化铝模板及其制备方法

Also Published As

Publication number Publication date
JP2018093112A (ja) 2018-06-14
CN108155279B (zh) 2022-08-30
JP6810406B2 (ja) 2021-01-06
US20180158680A1 (en) 2018-06-07
US11574809B2 (en) 2023-02-07

Similar Documents

Publication Publication Date Title
CN108155279A (zh) 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件
CN108155278A (zh) 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件
JP4917152B2 (ja) ＩＩＩ族−窒化物のＧｅ上への形成
CA2884169C (en) Aluminum nitride substrate and group-iii nitride laminate
US20060011135A1 (en) HVPE apparatus for simultaneously producing multiple wafers during a single epitaxial growth run
US20070032046A1 (en) Method for simultaneously producing multiple wafers during a single epitaxial growth run and semiconductor structure grown thereby
RU2008145801A (ru) Способ выращивания полупроводникового кристалла нитрида iii группы, способ получения полупроводниковой кристаллической подложки из нитрида iii руппы и полупроводниковая кристаллическая подложка из нитрида iii руппы
CN104641453A (zh) Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
JP2009126722A (ja) Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
US9209018B2 (en) Semiconductor substrate and method of manufacturing
Bolshakov et al. Effects of the surface preparation and buffer layer on the morphology, electronic and optical properties of the GaN nanowires on Si
WO2005112079A1 (ja) 酸化ガリウム単結晶複合体及びその製造方法並びに酸化ガリウム単結晶複合体を用いた窒化物半導体膜の製造方法
TW200908098A (en) Gallium nitride crystal growth method, gallium nitride crystal substrate, epi-wafer manufacturing method, and epi-wafer
CN105719968B (zh) 硅衬底上外延氮化镓薄膜及制备hemt器件的方法
RU2008145803A (ru) Способ выращивания полупроводникового кристалла нитрида iii группы, способ получения полупроводниковой кристаллической подложки из нитрида iii группы и полупроводниковая кристаллическая подложка из нитрида iii группы
JP6636330B2 (ja) バッファ薄層を伴うｉｉｉ−ｖ族基板材料及び製造方法
CN105441902A (zh) 一种外延碳化硅-石墨烯复合薄膜的制备方法
CN103959439B (zh) 半导体衬底以及形成方法
US20200203573A1 (en) Group 13 element nitride layer, free-standing substrate and functional element
Yang et al. Effects of substrate and annealing on GaN films grown by plasma-assisted molecular beam epitaxy
JP7044309B2 (ja) 窒化物半導体テンプレートおよび窒化物半導体デバイス
US8853064B2 (en) Method of manufacturing substrate
JP2004119423A (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
CN107039250B (zh) 一种在蓝宝石衬底上生长氮化镓材料的方法、氮化镓材料及其用途
CN111180311B (zh) 一种降低GaN衬底与外延层界面处Si浓度的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221201

Address after: Tokyo, Japan

Patentee after: SUMITOMO CHEMICAL Co.,Ltd.

Patentee after: MIE University

Address before: Ibaraki County

Patentee before: RICOH Co.,Ltd.

Patentee before: SUMITOMO CHEMICAL Co.,Ltd.

Patentee before: MIE University