CN108140581A - 隧道场效应晶体管 - Google Patents

隧道场效应晶体管 Download PDF

Info

Publication number
CN108140581A
CN108140581A CN201680056942.9A CN201680056942A CN108140581A CN 108140581 A CN108140581 A CN 108140581A CN 201680056942 A CN201680056942 A CN 201680056942A CN 108140581 A CN108140581 A CN 108140581A
Authority
CN
China
Prior art keywords
nano wire
compound semiconductor
substrate
center
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680056942.9A
Other languages
English (en)
Other versions
CN108140581B (zh
Inventor
福井孝志
冨冈克广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of CN108140581A publication Critical patent/CN108140581A/zh
Application granted granted Critical
Publication of CN108140581B publication Critical patent/CN108140581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的隧道场效应晶体管包括：沟道；源极电极，直接或间接地连接于所述沟道的一端；漏极电极，直接或间接地连接于所述沟道的另一端；以及栅极电极，使电场作用于所述沟道，来使所述沟道的所述源极电极侧的接合部产生隧道现象，并且同时使所述沟道产生二维电子气。

Description

隧道场效应晶体管
技术领域
本发明涉及包含隧道场效应晶体管(TFET)结构与高电子迁移率晶体管(HEMT)结构的隧道场效应晶体管。
背景技术
半导体微处理器及高集成电路是将金属-氧化膜-半导体(MOS)场效应晶体管(FET)等元件集成在半导体基板上而制造的。一般而言，互补型MOSFET(CMOS)成为集成电路的基本元件(开关元件)。半导体基板的材料主要使用作为IV族半导体的硅。通过使构成CMOS的晶体管小型化，能够提高半导体微处理器及高集成电路的集成度及性能。使CMOS小型化时存在的问题之一在于耗电量的增大。作为耗电量增大的主要原因，可列举出能够搭载在一个微芯片上的CMOS的数量增加、以及因短沟道效应所导致的漏电流增大这两者。其中，漏电流的增大会导致供给电压的增大。因此，对于各CMOS，需要抑制漏电流，使驱动电压降低。
作为表示CMOS的开关特性的指标，使用亚阈值系数(mV/位)。亚阈值系数相当于用于使MOSFET为ON状态的最低驱动电压。以往的MOSFET的开关特性基于电子及空穴(载流子)的扩散现象。因此，以往的MOSFET中，亚阈值系数的理论上的最小值为60mV/位，无法实现表示比它还小的亚阈值的开关特性。
作为超过该物理上的理论极限而在更小的亚阈值系数下动作的开关元件，报告了隧道场效应晶体管(TFET)。隧道场效应晶体管不带来短沟道效应，且能够在低电压下实现较高的ON/OFF比，因此被认为是下一代开关元件有力的候补。近年来，报告了使用III-V族化合物半导体纳米线的隧道场效应晶体管(例如，参照非专利文献1)。
非专利文献1中记载有一种隧道场效应晶体管，其包括：p型硅(111)基板；InAs纳米线，相对于基板面沿着法线方向配置在硅基板的(111)面上；源极电极，连接于硅基板；漏极电极，连接于InAs纳米线；以及栅极电极，配置在可对硅基板与InAs纳米线的界面带来效果的位置上。报告了该隧道场效应晶体管能够以较小的亚阈值系数(60mV/位以下)进行动作。
现有技术文献
非专利文献
非专利文献1：Tomioka，K.，Yoshimura，M.and Fukui，T.，"Sub 60mV/decadeSwitch Using an InAs Nanowire-Si Heterojunction and Turn-on Voltage Shiftwith a Pulsed Doping Technique"，Nano Lett.，Vol.13，pp.5822-5826.
发明内容
发明要解决的问题
但是，在以往的隧道场效应晶体管中利用隧道传输，因此存在电流值明显比MOSFET小的问题。
本发明的目的在于提供能够以较小的亚阈值系数(60mV/位以下)进行动作、且电流值比以往的隧道场效应晶体管大的隧道场效应晶体管。
解决问题的方案
本发明者发现通过将隧道场效应晶体管(TFET)结构与高电子迁移率晶体管(HEMT)结构加以组合，并由一个栅极电极来同时产生隧道现象及二维电子气，可解决上述问题，并进一步的研究完成了本发明。
即，本发明涉及以下的隧道场效应晶体管及开关元件。
[1]一种隧道场效应晶体管，包括：沟道；源极电极，直接或间接地连接于所述沟道的一端；漏极电极，直接或间接地连接于所述沟道的另一端；以及栅极电极，使电场作用于所述沟道，来使所述沟道的所述源极电极侧的接合部产生隧道现象，并且同时使所述沟道中产生二维电子气。
[2]如[1]所述的隧道场效应晶体管，其包括：基板，具有(111)面，由被掺杂为第一导电型的IV族半导体构成；绝缘膜，覆盖所述基板的(111)面，且具有开口部；核-多壳纳米线，配置于在所述开口部内露出的所述基板的(111)面及该开口部的周围的所述绝缘膜上，并由III-V族化合物半导体构成；所述源极电极及所述漏极电极中的一者，连接于所述基板；所述源极电极及所述漏极电极中的另一者，连接于所述核-多壳纳米线；栅极绝缘膜，配置于所述核-多壳纳米线的侧面；以及所述栅极电极，配置于所述栅极绝缘膜上，并使电场作用于所述核-多壳纳米线的至少一部分，所述核-多壳纳米线包括：作为所述沟道的中心纳米线，包含连接于在所述开口部内露出的所述基板的(111)面的第一区域、以及连接于所述第一区域且被掺杂为与所述第一导电型不同的第二导电型的第二区域，并由III-V族化合物半导体构成；势垒层，由能带隙比构成所述中心纳米线的III-V族化合物半导体的能带隙大的III-V族化合物半导体构成，并覆盖所述中心纳米线的侧面；调制掺杂层，由能带隙比构成所述中心纳米线的III-V族化合物半导体大、且比构成所述势垒层的III-V族化合物半导体的能带隙小的所述第二导电型的III-V族化合物半导体构成，并覆盖所述势垒层；以及盖层，由能带隙为构成所述中心纳米线的III-V族化合物半导体的能带隙以上的III-V族化合物半导体构成，并覆盖所述调制掺杂层，所述第一区域为本征半导体，或比所述第二区域的杂质密度低并被掺杂为所述第二导电型，所述势垒层及所述盖层分别为本征半导体，或比所述调制掺杂层的杂质密度低，并被掺杂为所述第二导电型，所述源极电极及漏极电极中的另一者连接于所述中心纳米线的所述第二区域，所述栅极电极使电场作用于所述基板的(111)面与所述中心纳米线的接合界面、以及所述中心纳米线的所述第一区域，使所述接合界面产生隧道现象，并且同时使所述第一区域中产生二维电子气。
[3]如[2]所述的隧道场效应晶体管，其中，所述核-多壳纳米线还包括：第一隔离层，配置于所述势垒层与所述调制掺杂层之间，并由组分与构成所述调制掺杂层的III-V族化合物半导体相同的III-V族化合物半导体构成；以及第二隔离层，配置于所述调制掺杂层与所述盖层之间，并由组分与构成所述调制掺杂层及所述第一隔离层的III-V族化合物半导体相同的III-V族化合物半导体构成，所述第一隔离层及所述第二隔离层的能带隙比构成所述中心纳米线的III-V族化合物半导体的能带隙大，且比构成所述势垒层的III-V族化合物半导体的能带隙小。
[4]如[2]或[3]所述的隧道场效应晶体管，其中，所述调制掺杂层的杂质密度在1017～1021cm-3的范围内。
[5]一种开关元件，其包括[1]～[4]中任意一项所述的隧道场效应晶体管。
发明效果
根据本发明，能够提供以较小的亚阈值系数(60mV/位以下)进行动作、且电流值较大的隧道场效应晶体管及开关元件。通过使用本发明的隧道场效应晶体管，能够抑制半导体微处理器及高集成电路的耗电量的增大，并提高半导体微处理器及高集成电路的集成度及性能。
附图说明
图1是表示本发明的隧道场效应晶体管的等效电路的一例的图。
图2是表示本发明的一实施方式的隧道场效应晶体管的结构的剖面示意图。
图3A是图2所示的隧道场效应晶体管的核-多壳纳米线的放大剖面图。图3B是核-多壳纳米线的变形例的放大剖面图。
图4是图2所示的隧道场效应晶体管的能带结构的示意图。
图5是图2所示的隧道场效应晶体管的能带结构的示意图。
图6A～图6C是表示图2所示的隧道场效应晶体管的制造方法的一例的剖面示意图。
图7A、图7B是表示图2所示的隧道场效应晶体管的制造方法的一例的剖面示意图。
图8是在使基板温度上升时及使基板温度从高温下降时所产生的硅表面的重建结构(表面原子的排列周期发生变化的现象)的分类图。
图9A是表示(111)面的示意图。图9B是表示(111)1×1面的示意图。
图10是周期性地排列有TFET-1用的核-多壳纳米线的硅基板的扫描电子显微镜照片。
图11是在TFET-1中包含的HEMT结构的能带图。
图12是表示TFET-1及TFET-2中的漏极电流与亚阈值系数的关系的曲线图。
图13A是表示TFET-1中的栅极电压与漏极电流的关系的曲线图。图13B是表示TFET-1中的漏极电压与漏极电流的关系的曲线图。
图14A是表示TFET-2中的栅极电压与漏极电流的关系的曲线图。图14B是表示TFET-2中的漏极电压与漏极电流的关系的曲线图。
具体实施方式
1.隧道场效应晶体管
本发明的隧道场效应晶体管(TFET)包括：沟道；源极电极，直接或间接地连接于沟道的一端；漏极电极，直接或间接地连接于沟道的另一端；以及栅极电极，使电场作用于沟道。栅极电极使电场作用于沟道而使沟道的源极电极侧的接合部产生隧道现象，并且同时使沟道产生二维电子气。本发明的隧道场效应晶体管的特征在于，具有隧道场效应晶体管(TFET)结构及高电子迁移率晶体管(HEMT)结构这两者。图1是表示本发明的隧道场效应晶体管的等效电路的一例的图。以下，作为本发明的隧道场效应晶体管的一例，对包括由IV族半导体构成的基板、和由III-V族化合物半导体构成的核-多壳纳米线的隧道场效应晶体管进行说明。
图2是表示本发明的一实施方式的隧道场效应晶体管100的结构的剖面示意图。如图2所示，本实施方式的隧道场效应晶体管100具有：基板110、绝缘膜120、核-多壳纳米线130、源极电极140、漏极电极150、栅极绝缘膜160、栅极电极170以及绝缘保护膜180。在本实施方式的隧道场效应晶体管100中，在对栅极电极170施加电压时，在基板110的(111)面与核-多壳纳米线130的中心纳米线131的接合界面产生隧道现象，并且在中心纳米线131的外周部产生二维电子气。以下，对各构成要素进行说明。
基板110由硅或锗等IV族半导体构成，具有(111)面。基板110被掺杂为第一导电型(n型或p型)。例如，基板为n型硅(111)基板或p型硅(111)基板。
绝缘膜120覆盖基板110的(111)面，具有一个或两个以上的开口部。绝缘膜120在使中心纳米线131从基板110的(111)面生长时作为膜掩图案发挥功能。对于绝缘膜120的材料，只要能够阻碍中心纳米线的生长、且为绝缘体，不特别地进行限定。作为绝缘膜120的材料的例子，包括：氧化硅(SiO2)、氮化硅(SiN)、氧化铝(Al2O3)等。绝缘膜120可以是一层，也可以包含两层以上。对于绝缘膜120的膜厚，只要能够适当发挥绝缘性能，不特别地进行限定。例如，绝缘膜120是膜厚为20nm的氧化硅膜。
绝缘膜120的开口部贯穿至基板110的(111)面为止，在开口部内基板110的(111)面露出。在制造本实施方式的隧道场效应晶体管100时，开口部规定中心纳米线131的生长位置、粗细及形状。不特别地限定开口部的形状，可以任意地决定。作为开口部的形状的例子，包括：三角形、四边形、六边形及圆形。对于开口部的外接圆的直径，只要是2～500nm左右即可。在开口部的数量为两个以上的情况下，对于开口部的中心间距离，只要是数十nm～数μm左右即可。
核-多壳纳米线130是由III-V族化合物半导体构成，且直径7.6nm～1μm、长度100nm～100μm的核-多壳结构的结构体。核-多壳纳米线130以其长轴与基板的(111)面垂直的方式，配置于在绝缘膜120的开口部内露出的基板110的(111)面及其周围的绝缘膜120上。更具体地，核-多壳纳米线130的中心纳米线131配置于在绝缘膜120的开口部内露出的基板110的(111)面上，覆盖中心纳米线131的侧面的势垒层134、调制掺杂层135及盖层136配置于开口部的周围的绝缘膜120上。这样，通过在基板110的(111)面上形成中心纳米线131，能够以与(111)面垂直的方式配置中心纳米线131。
图3A是核-多壳纳米线130的放大剖面图。如图3A所示，核-多壳纳米线130具有：中心纳米线131；势垒层134，覆盖中心纳米线131的侧面(与在轴向上延伸的中心线不相交的面)；调制掺杂层135，覆盖势垒层134；盖层136，覆盖调制掺杂层135。全部的覆盖层(势垒层134、调制掺杂层135及盖层136)覆盖中心纳米线131的侧面，但未覆盖中心纳米线131的两个端面(与在轴向上延伸的中心线相交的面)。对于覆盖层整体的膜厚，不特别地进行限定，只要是2.8～250nm左右即可。
中心纳米线131由III-V族化合物半导体构成，从基板110的(111)面通过绝缘膜120的开口部而向上方延伸。构成中心纳米线131的III-V族化合物半导体可以是二元化合物半导体、三元化合物半导体、四元化合物半导体、由其以上的元素构成的半导体的任意一种。作为二元化合物半导体的例子，包括：InAs、InP、GaAs、GaN，InSb、GaSb及AlSb。作为三元化合物半导体的例子，包括：AlGaAs、InGaAs、InGaN、AlGaN、GaNAs、InAsSb、GaAsSb、InGaSb及AlInSb。作为四元化合物半导体的例子，包括：InGaAlN、AlInGaP、InGaAsP、GaInAsN、InGaAlSb、InGaAsSb及AlInGaPSb。对于中心纳米线131的粗细(与轴向正交的剖面的外接圆的直径)，只要是2～500nm左右即可。另外，对于中心纳米线131的长度，只要是100nm～100μm左右即可。例如，中心纳米线131是粗细30nm或70nm的In0.7Ga0.3As纳米线。
中心纳米线131包括：第一区域132，连接于基板110的(111)面上，并作为沟道发挥功能；以及第二区域133，连接于第一区域132，并被掺杂为与基板110的导电型(第一导电型)不同的第二导电型(p型或n型)。第一区域132为本征半导体，或比第二区域133的杂质密度低并被掺杂为第二导电型(p型或n型)。优选第一区域132为本征半导体。例如，在基板110为p型硅(111)基板的情况下，第一区域132由无掺杂的In0.7Ga0.3As纳米线构成，第二区域133由被掺杂为n型的In0.7Ga0.3As纳米线构成。另外，在基板110为n型硅(111)基板的情况下，第一区域132由无掺杂的In0.7Ga0.3As纳米线构成，第二区域133由被掺杂为p型的In0.7Ga0.3As纳米线构成。第二区域133连接于漏极电极150。中心纳米线131的第一区域132与基板110的(111)面形成基本上无位错且无缺陷的接合界面。
势垒层134覆盖中心纳米线131的侧面。势垒层134承担使高电子迁移率晶体管(HEMT)的阈值变为正值(在对栅极电极170施加正的栅极电压时，在中心纳米线131内形成二维电子气)的功能。势垒层134接触绝缘膜120，但不接触基板110。势垒层134由能带隙比构成中心纳米线131的III-V族化合物半导体的能带隙大、且比构成调制掺杂层135的III-V族化合物半导体的能带隙大的III-V族化合物半导体构成。另外，构成势垒层134的III-V族化合物半导体为本征半导体，或比调制掺杂层135的杂质密度低并被掺杂为第二导电型(p型或n型)。优选势垒层134为本征半导体。对于构成势垒层134的III-V族化合物半导体，只要满足这些条件，不特别地进行限定。构成势垒层134的III-V族化合物半导体的例子与构成上述的中心纳米线131的III-V族化合物半导体的例子相同。对于势垒层134的膜厚，不特别地进行限定，例如只要是0.5～10nm左右即可。例如，在中心纳米线131为InGaAs纳米线的情况下，势垒层134是膜厚8nm的未经掺杂的InP层。
调制掺杂层135覆盖势垒层134。调制掺杂层135接触绝缘膜120，但未接触基板110。调制掺杂层135由能带隙比构成中心纳米线131的III-V族化合物半导体大、且比构成势垒层134的III-V族化合物半导体的能带隙小的III-V族化合物半导体构成。构成调制掺杂层135的III-V族化合物半导体的例子与构成上述的中心纳米线131的III-V族化合物半导体的例子相同。构成调制掺杂层135的III-V族化合物半导体被掺杂为第二导电型。优选调制掺杂层135的杂质密度在1017～1020cm-3的范围内。对于调制掺杂层135的膜厚，不特别地进行限定，只要是0.3～10nm左右即可。例如，在中心纳米线131为InGaAs纳米线、势垒层134为InP层的情况下，调制掺杂层135是膜厚5nm的掺杂有Si的InAlAs层。
盖层136覆盖调制掺杂层135。盖层136承担使核-多壳纳米线130的表面钝化的功能、以及与栅极绝缘膜160形成良好的接合界面的功能。盖层136接触绝缘膜120，但未接触基板110。盖层136由能带隙为构成中心纳米线131的III-V族化合物半导体的能带隙以上的III-V族化合物半导体构成。另外，构成盖层136的III-V族化合物半导体为本征半导体，或比调制掺杂层135的杂质密度低并被掺杂为第二导电型(p型或n型)。优选盖层136为本征半导体。对于构成盖层136的III-V族化合物半导体，只要这些条件，不特别地进行限定。例如，构成盖层136的III-V族化合物半导体也可以与构成中心纳米线131的III-V族化合物半导体相同。构成盖层136的III-V族化合物半导体的例子与构成上述的中心纳米线131的III-V族化合物半导体的例子相同。对于盖层136的膜厚，不特别地进行限定，只要是1～10nm左右即可。例如，在中心纳米线131为InGaAs纳米线的情况下，盖层136是膜厚7nm的未经掺杂的InGaAs层。
图3B是核-多壳纳米线130的变形例的放大剖面图。如图3B所示，核-多壳纳米线130也可以还具有：配置在势垒层134和调制掺杂层135之间的第一隔离层137、以及配置在调制掺杂层135和盖层136之间的第二隔离层138。第一隔离层137及第二隔离层138都接触绝缘膜120，但未接触基板110。另外，第一隔离层137及第二隔离层138都由组分与构成调制掺杂层135的III-V族化合物半导体相同的III-V族化合物半导体构成。构成第一隔离层137的III-V族化合物半导体的能带隙比构成中心纳米线131的III-V族化合物半导体的能带隙大、且比构成势垒层134的III-V族化合物半导体的能带隙小。对于第一隔离层137及第二隔离层138的膜厚，例如只要是1～10nm左右即可。例如，在中心纳米线131为InGaAs纳米线，势垒层134为InP层，调制掺杂层135为InAlAs层的情况下，第一隔离层137及第二隔离层138分别是膜厚10nm的未经掺杂的InAlAs层。
源极电极140连接于隧道场效应晶体管100的源极区域，漏极电极150连接于隧道场效应晶体管100的漏极区域。例如，在基板110作为源极区域发挥功能，中心纳米线131的第一区域132作为沟道发挥功能，中心纳米线131的第二区域133作为漏极区域发挥功能的情况下，如图2所示，源极电极140连接于基板110，漏极电极150连接于中心纳米线131的第二区域133。另一方面，在中心纳米线131的第二区域133作为源极区域发挥功能，中心纳米线131的第一区域132作为沟道发挥功能，基板110作为漏极区域发挥功能的情况下，源极电极140连接于中心纳米线131的第二区域133，漏极电极150连接于基板110。对于连接于基板110的电极的种类，不特别地进行限定，但优选为能够与基板110进行欧姆接触的金属膜、合金膜、金属多层膜或硅化物金属膜。作为能够与基板110进行欧姆接触的金属多层膜的例子，包括Ti/Au多层膜及Ni/Au多层膜。作为能够与基板110进行欧姆接触的硅化物金属膜的例子，包括NiSi膜及TiSi膜。对于连接于中心纳米线131的第二区域133的电极的种类，不特别地进行限定，但优选为能够与第二区域133进行欧姆接触的金属膜、合金膜或金属多层膜。作为能够与第二区域133进行欧姆接触的金属膜的例子，包括Mo。作为能够与第二区域133进行欧姆接触的多层金属膜的例子，包括：Ti/Au多层膜、Ni/Ge/Au多层膜、Ge/Au/Ni/Au多层膜、Ti/Pt/Au多层膜及Ti/Pd/Au多层膜。在本实施方式中，源极电极140是形成于基板110上的Ti/Au多层膜，漏极电极150是配置于核-多壳纳米线130及绝缘保护膜180上的Ti/Au多层膜或Ge/Au/Ni/Au多层膜。
栅极绝缘膜160覆盖核-多壳纳米线130的侧面(除两端面以外的全部的面)。对于栅极绝缘膜160的材料，只要是绝缘体，不特别地进行限定，但优选为高电介质。作为栅极绝缘膜160的材料的例子，包括：氧化硅(SiO2)、氧化铝(Al2O3)、铝酸铪(HfAlOx)、氧化锆(ZrO2)及氧化镧(La2O3)。例如，栅极绝缘膜160是膜厚14nm的铝酸铪膜。
栅极电极170以覆盖核-多壳纳米线130的第一区域132的周围的方式配置于栅极绝缘膜160上。在本实施方式中，栅极电极170配置在栅极绝缘膜160上。栅极电极170使电场作用于沟道(中心纳米线131的第一区域132)而同时产生隧道现象及二维电子气。具体而言，栅极电极170使电场作用于基板110的(111)面与中心纳米线131的接合界面及中心纳米线131的第一区域132。栅极电极170通过使电场作用于基板110与中心纳米线131的接合界面，而在该接合界面产生隧道现象。同时，栅极电极170通过使电场作用于中心纳米线131的第一区域132，而在中心纳米线131的外周部产生二维电子气。对于栅极电极170的上端的位置与中心纳米线131中的第一区域132与第二区域133的边界的位置的关系，优选如图2的概略图所示，为栅极电极170的上端位于比第一区域132与第二区域133的边界更靠下侧(基板110侧)的位置，但不特别地进行限定。
对于栅极电极170的种类，只要具有导电性，不特别地进行限定，例如是金属膜、金属多层膜、金属化合物膜或除此以外的导电性膜。作为构成金属膜的金属的例子，包括：W、Ti、Pt、Au及Mo。作为金属多层膜的例子，包括Ti/Au多层膜。作为金属化合物膜的例子，包括：氮化钽(TaN)膜及氮化钨(WN)膜。在本实施方式中，栅极电极170是形成于栅极绝缘膜160上的Ti/Au多层膜。
绝缘保护膜180是覆盖核-多壳纳米线130、栅极绝缘膜160及栅极电极170的、由绝缘树脂构成的膜。
在本实施方式的隧道场效应晶体管100中，由IV族半导体构成的基板110的(111)面与由III-V族化合物半导体构成的中心纳米线131的接合界面优选为无位错且无缺陷，但也可以包含少数的位错或缺陷。具体而言，所述接合界面中的失配位错的周期只要比根据构成基板110的IV族半导体与构成中心纳米线131的III-V族化合物半导体的晶格失配而计算得到的失配位错的周期大即可。另外，所述接合界面中的贯穿位错的密度只要在0～1010个/cm2的范围内即可。通过用后述的制造方法形成中心纳米线131，能够制造具有基本上无位错且无缺陷的接合界面的本实施方式的隧道场效应晶体管100。
在本实施方式的隧道场效应晶体管100中，由IV族半导体构成的基板110的(111)面与由III-V族化合物半导体构成的中心纳米线131的接合界面作为隧道层发挥功能。例如，在基板110作为源极区域发挥功能的情况下，通过对栅极电极170施加正的电压，使源极区域(基板110)内的载流子因隧道现象而移动到沟道区域(中心纳米线131的第一区域132)内(变成ON状态)。另一方面，在中心纳米线131的第二区域133作为源极区域发挥功能的情况下，使沟道区域(中心纳米线的第一区域)内的载流子因隧道现象而移动到漏极区域(基板110)内(变成ON状态)。该动作相当于CMOS开关的n型或p型MOSFET的开关动作。接合界面的能障高度根据构成中心纳米线131的III-V族化合物半导体的种类而变化，所以可以通过改变III-V族化合物半导体的种类，来任意控制ON状态所需要的供给电压。
另外，在本实施方式的隧道场效应晶体管100中，通过对栅极电极170施加正的电压，在沟道区域(中心纳米线131的第一区域132)的外周部产生高迁移率的二维电子气，源极区域(基板110或中心纳米线131的第二区域133)内的载流子经由沟道区域(中心纳米线131的第一区域132)的二维电子气而移动到漏极区域(中心纳米线131的第二区域133或基板110)(变成ON状态)。即，本实施方式的隧道场效应晶体管100不仅作为隧道场效应晶体管(TFET)进行动作，还作为高电子迁移率晶体管(HEMT)进行动作。因此，本实施方式的隧道场效应晶体管100能够实现比以往的隧道场效应晶体管大的电流值。
图4是基板110为p型硅(111)基板，中心纳米线131的第二区域133被掺杂为n型时的隧道场效应晶体管100的能带结构的示意图。图5是基板110为n型硅(111)基板，中心纳米线131的第二区域133被掺杂为p型时的隧道场效应晶体管100的能带结构的示意图。如这些图所示，在本实施方式的隧道场效应晶体管100中，通过对栅极电极170施加正的电压，使基板110内的载流子通过隧道现象移动到中心纳米线131内，并且移动到中心纳米线131内的载流子在二维电子气内高速移动(变成ON状态)。这样，本实施方式的隧道场效应晶体管100能够通过同时实现隧道传输及二维电子气的开关，来使较小的亚阈值系数(60mV/位以下)与电流值的增大并存(参照实施例)。
通过将本实施方式的隧道场效应晶体管100用作开关元件，能够削减半导体器件的功耗。其结果，还能够实现节能及环境负荷减轻。
2.隧道场效应晶体管的制造方法
接着，对本实施方式的隧道场效应晶体管100的制造方法进行说明。图6A～图6C及图7A、图7B是表示本实施方式的隧道场效应晶体管100的制造方法的一例的剖面示意图。如这些图所示，本实施方式的隧道场效应晶体管100例如通过以下步骤来制造：1)第一步骤，准备基板110(图6A)；2)第二步骤，形成核-多壳纳米线130(图6B及图6C)；3)第三步骤，形成栅极电极170(图7A)；以及4)第四步骤，形成源极电极140及漏极电极150(图7B)。以下，对各工序进行说明。
1)基板的准备
第一步骤中，准备由具有开口部的绝缘膜120覆盖的基板110(图6A)。对于基板110的种类，只要是具有(111)面的由IV族半导体构成的基板，不特别地进行限定。基板110被掺杂为第一导电型(n型或p型)。例如，基板110是n型硅(111)基板或p型硅(111)基板。在基板110是不具有(111)面的基板(硅(100)基板等)的情况下，通过各向异性蚀刻等使(111)面露出。
对于绝缘膜120的材料，只要是无机绝缘材料，不特别地进行限定。作为无机绝缘材料的例子，包括氧化硅、氮化硅等。不特别地限定覆盖(111)面的绝缘膜120的厚度，例如只要是20nm左右即可。例如可通过对硅基板进行热氧化来形成氧化硅膜。当然，也可以通过溅射法等一般的薄膜形成法来形成绝缘膜120。
在绝缘膜120上，形成一个或两个以上用于供中心纳米线131生长的开口部。可通过使用电子束光刻技术、光刻技术、纳米压印光刻技术等细微图案加工技术来形成开口部。基板110的(111)面通过开口部而在外部露出。不特别地限定开口部的形状，可任意决定。作为开口部的形状的例子，包括：三角形、四边形、六边形及圆形。对于开口部的外接圆的直径，例如只要是2～100nm左右即可。若开口部过大，则基板110的(111)面与中心纳米线131的接合界面上有可能形成大量位错或缺陷。在将多个开口部周期性地排列于一个基板110上的情况下，开口部的间隔只要是10nm～数μm左右即可。
通常，基板110的表面上形成有自然氧化膜。因为该自然氧化膜阻碍中心纳米线131的生长，所以优选将其除去。因此，优选为，在覆盖基板110的(111)面的绝缘膜120上设置开口部之后，通过进行高温热处理，来除去形成在露出于开口部内的(111)面上的自然氧化膜。高温热处理在例如氢气、氮气、氩气等惰性气体环境中以约900℃的条件进行热处理即可。通过这样进行高温热处理，可将覆盖通过开口部露出的(111)面的自然氧化膜除去，并且可从IV族半导体与自然氧化膜的界面的晶体结构中除去氧原子。III族原子或V族原子代替氧原子吸附在该被除去氧原子的部位(后述)。
高温热处理后的(111)面由1×1结构构成。然而，若直接降低基板110的温度，则会如图8所示的分类(化合物半导体生长温度范围)那样，在基板110的表面形成不规则的原子排列。但是，若使进一步降低温度到400℃左右，则基板110的表面再次恢复为1×1结构。因此，本实施方式的制造方法中，在高温热处理后，暂时使基板110的温度下降到低温(约400℃左右)。此处，“低温”是指比使中心纳米线131生长所需要的温度低的温度。通过这样降低基板110的温度，能够将基板110的(111)2×1面转换为(111)1×1面。“(111)2×1面”如图9A所示，是指构成原子排列的最小单位成为2原子间隔×1原子间隔的面。另一方面，“(111)1×1面”如图9B所示，是指构成原子排列的最小单位成为1原子间隔×1原子间隔的面。
如下所述，基板110的(111)1×1面通过III族元素或V族元素转换为(111)A面或(111)B面。此处，“(111)A面”是指，在最表面的IV族原子上带有V族原子的结构、或最表面的IV族原子经III族原子取代的结构。另外，“(111)B面”是指，在最表面的IV族原子上带有III族原子的结构、或最表面的IV族原子被V族原子取代的结构。
通过使基板110的(111)1×1面成为(111)A面或(111)B面，能够使III-V族化合物半导体容易在该面上生长。III-V族化合物半导体的(111)A面或(111)B面是以(111)2×2面、也就是最小单位为2原子间隔×2原子间隔的周期构成的结构。由此，若在IV族半导体基板的表面上以比2原子间隔×2原子间隔小的最小单位来配置III族元素或V族元素，则III-V族化合物半导体容易在该表面上生长。
另一方面，报告了如下内容：通过对硅基板进行热处理而容易生成的(111)面的稳定结构为(111)7×7面(Surf.Sci.Vol.164，(1985)，p.367-392)。即使将(111)7×7面转换为(111)A面或(111)B面，也为最小单位是7原子间隔×7原子间隔的排列周期。该最小单位大于III-V族化合物半导体的晶体结构中的排列周期的最小单位。由此，其表面上III-V族化合物半导体难以生长。
用于使基板110的(111)2×1面成为(111)1×1面的低温热处理在约350～450℃(例如，约400℃)的温度下进行即可。优选低温热处理在氢气、氮气、氩气、氦气等惰性气体环境下进行。
通过低温热处理将基板110的(111)2×1面转换为(111)1×1面，并且将III族原料或V族原料供给到基板110的表面，从而转换为(111)A面或(111)B面。优选III族原料是包含硼、铝、镓、铟或钛(也可以是有机金属化合物)的气体。III族原料例如是三甲基铟等有机烷基金属化合物。优选V族原料是包含氮、磷、砷、锑或铋(也可以是有机金属化合物)的气体。V族原料例如是氢化砷(胂；AsH3)。优选在400～500℃下进行III族原料或V族原料的供给。
对于将基板110的表面转换为(111)A面或(111)B面的工序，可以在将基板110的表面转换为(111)1×1面的工序之后进行，也可以与转换为(111)1×1面的工序同时进行。即，也可以一边通过约400℃的低温热处理将基板110的(111)面转换为(111)1×1面，一边还供给III族原料或V族原料，从而转换为(111)A面或(111)B面。
如上所述，在以高温(例如900℃)对基板110进行热处理除去自然氧化膜时，可从(111)面上除去氧原子。若在已除去氧原子的状态下使其成为(111)1×1面，则形成IV族元素之间的键断裂的部分。如图8所示，经高温热处理后的(111)面由1×1结构构成，若直接降低温度，则在表面上形成各种不规则的周期的原子排列。通过进一步使温度下降到400℃左右，(111)面恢复为1×1结构。已恢复的1×1结构在热力学上不稳定，若在该状态下供给III族元素或V族元素，则III族元素或V族元素以与最表面的IV族原子(例如硅原子)置换的方式进行表面吸附，形成(111)A面或(111)B面。因此，可相对较容易地获得(111)A面或(111)B面。
2)核-多壳纳米线的制作
第二步骤中，形成核-多壳纳米线130(图6B及图6C)。更具体地，使中心纳米线131从在绝缘膜120的开口部内露出的基板110的(111)面生长(图6B)，接下来在中心纳米线131的侧面形成多个覆盖层(图6C)。这时，优选在使中心纳米线131生长之前，通过交替原料供给调制法在基板110的(111)面上形成III-V族化合物半导体的薄膜。
[交替原料供给调制法]
对基板110交替提供包含III族元素的原料气体和包含V族元素的原料气体(以下称为“交替原料供给调制法”)，在绝缘膜120的开口部内所露出的(111)A面或(111)B面上形成III-V族化合物半导体的薄膜。基于该交替原料供给调制法进行的薄膜形成优选在比用于使中心纳米线131生长所需要的温度低的温度下进行。例如，基于交替原料供给调制法进行的薄膜形成只要在约400℃进行、或一边从400℃升温一边进行即可。
具体而言，当在基板110上形成有(111)A面的情况下，首先供给包含III族元素的原料气体，之后供给包含V族元素的原料气体。并且，交替重复供给包含III族元素的原料气体与包含V族元素的原料气体。另一方面，当在基板110上形成有(111)B面的情况下，首先供给包含V族元素的原料气体，之后供给包含III族元素的原料气体。并且，交替重复供给包含V族元素的原料气体与包含III族元素的原料气体。
包含V族元素的原料气体的供给时间及包含III族元素的原料气体的供给时间分别为数秒左右即可。另外，优选在包含V族元素的原料气体的供给与包含III族元素的原料气体的供给之间，设置数秒的间隔。交替供给包含V族元素的原料气体与包含III族元素的原料气体，直至III-V族化合物半导体的薄膜达到所希望的厚度即可。通过数次重复供给气体，形成III-V化合物半导体的薄膜。
该交替原料供给调制法还具有如下补偿效果：即使在将基板110的(111)1×1面转换为(111)A面或(111)B面时存在无法转换的部位，也可以再次形成(111)A面或(111)B面。这是因为，通过交替原料供给调制法，IV族元素与III族元素或与V族元素会键合。
之后，为了使中心纳米线131生长而提高基板温度，但通过交替原料供给调制法所形成的III-V化合物半导体的薄膜防止吸附在基板上的III族元素或IV族元素因热而解离。
[中心纳米线的形成]
在形成III-V化合物半导体的薄膜之后，使由III-V族化合物半导体构成的中心纳米线131从基板110的(111)面穿过绝缘膜120的开口部而生长(图6B)。例如可通过有机金属化学气相外延法(以下也称为“MOVPE法”)、分子束外延法(以下也称为“MBE法”)等，进行中心纳米线131的生长。优选通过MOVPE法进行中心纳米线131的生长。此外，在绝缘膜120的开口部以外的区域，利用绝缘膜120来阻碍中心纳米线131的生长。
对于利用MOVPE法的中心纳米线131的形成，可以使用通常的MOVPE装置来进行。也就是说，只要在规定的温度且减压条件下提供包含III族元素的原料气体及包含V族元素的原料气体即可。例如，在形成InAs纳米线时，在约540℃下提供包含三甲基铟及氢化砷的气体即可。另外，在形成GaAs纳米线时，在约750℃下提供包含三甲基镓及氢化砷的气体即可。另外，在形成InGaAs纳米线时，在约670℃下提供包含三甲基铟、三甲基镓及氢化砷的气体即可。
通过以上的步骤能够使由III-V族化合物半导体构成的中心纳米线131以其长轴与(111)面垂直的方式形成在基板110的(111)面上。这样形成的中心纳米线131与基板110的(111)面的接合界面上基本上无位错且无缺陷。
所形成的中心纳米线131的至少第二区域133被掺杂为与基板110不同的第二导电型(p型或n型)。例如，在利用MOVPE法来形成III-V族化合物半导体纳米线的期间供给掺杂气体或掺杂有机金属，由此，能够在中心纳米线131中掺杂p型掺杂剂或n型掺杂剂。对于掺杂气体及掺杂有机金属的种类，在掺杂为p型的情况下只要包含C、Zn或Te，不特别地进行限定，在掺杂为n型的情况下只要包含C、Si、Ge、Sn、O、S、Se或Te，不特别地进行限定。例如，在形成中心纳米线131的第一区域132之后，通过同时供给包含VI族原子的气体或有机金属材料与中心纳米线131的材料，能够形成成为第二区域133的p型的III-V族化合物半导体纳米线。同样地，在利用MOVPE法形成中心纳米线131的第一区域132之后，通过同时供给包含IV族原子的气体或有机金属材料与中心纳米线131的材料，能够形成成为第二区域133的n型的III-V族化合物半导体纳米线。除此以外，通过对成为中心纳米线131的第二区域133的部分注入由VI族原子构成的离子，能够将第二区域133变成p型。同样地，通过利用离子注入法对成为中心纳米线131的第二区域133的部分注入由IV族原子构成的离子，能够将第二区域133变成n型。
在本实施方式的隧道场效应晶体管100中，隧道场效应晶体管(TFET)结构中的上升电压、与高电子迁移率晶体管(HEMT)结构中的阈值电压必须一致。为了达成该目标，控制中心纳米线131的第一区域132的杂质密度，并以与HEMT结构中的阈值电压一致的方式调整TFET结构中的上升电压。例如，通过在形成中心纳米线131的第一区域132的期间断续地掺杂第一导电型的掺杂剂(脉冲掺杂)，能够使TFET结构中的上升电压偏移(国际公开第2015/022777号)。在该情况下，第一区域132中的第一导电型的掺杂剂的密度小于第一区域132中的第二导电型的掺杂剂的密度。通过这样地利用脉冲掺杂控制第一区域132的杂质密度，能够调整TFET结构中的上升电压。
[覆盖层的形成]
在形成中心纳米线131之后，在中心纳米线131的侧面形成覆盖层(图6C)。更具体地，在中心纳米线131的侧面形成势垒层134，接下来在势垒层134之上按顺序层叠调制掺杂层135及盖层136(或第一隔离层137、调制掺杂层135、第二隔离层138及盖层136)。例如通过有机金属化学气相外延法(以下也称为“MOVPE法”)、分子束外延法(以下也称为“MBE法”)等，来进行覆盖层的形成。从减少作业工序的观点来看，优选覆盖层的形成方法与中心纳米线131的制造方法相同。
为了在中心纳米线131的侧面形成覆盖层，优选比中心纳米线131的长度方向更促进矢径方向的生长。为了促进矢径方向的生长，只要将基板110的温度从使中心纳米线131生长的时的温度下降50～200℃左右即可。由此，中心纳米线131的侧面的生长速度大于中心纳米线131的长度方向的生长速度，能够实现在中心纳米线131的侧面形成覆盖层的横向生长。纵向的生长并非必须被完全阻碍。在以覆盖中心纳米线131的上侧的端面的方式形成有覆盖层的情况下，只要通过机械研磨等来使中心纳米线131及各覆盖层的端面露出即可。
在依次形成势垒层134、(第一隔离层137)、调制掺杂层135、(第二隔离层138)及盖层136时，只要在覆盖层的形成过程中切换供给的原料气体的种类即可。例如，在从由InGaAs构成的中心纳米线131侧起，形成在矢径方向上依次层叠有InP(势垒层134)、δ-掺杂InAlAs(调制掺杂层135)、InGaAs(盖层136)的结构(参照图3A)的覆盖层时，只要供给三甲基铟气体及叔丁基膦气体并在580℃下使InP(势垒层134)生长；接下来，供给三甲基铟气体、三甲基铝气体、氢化砷气体及单硅烷气体并在580℃下使InAlAs(调制掺杂层135)生长；接下来，供给三甲基铟气体、三甲基镓气体及氢化砷气体并在580℃下使InGaAs(盖层136)生长即可。另外，在从由InGaAs构成的中心纳米线131侧，形成在矢径方向上依次层叠有InP(势垒层134)、InAlAs(第一隔离层137)、δ-掺杂InAlAs(调制掺杂层135)、InAlAs(第二隔离层138)、InGaAs(盖层136)的结构(参照图3B)的覆盖层时，只要供给三甲基铟气体及叔丁基膦气体并在580℃下使InP(势垒层134)生长；接下来，供给三甲基铟气体、三甲基铝气体及氢化砷气体并在580℃下使InAlAs(第一隔离层137)生长；接下来，供给三甲基铟气体、三甲基铝气体、氢化砷气体及单硅烷气体并在580℃下使InAlAs(调制掺杂层135)生长；接下来，供给三甲基铟气体、三甲基铝气体及氢化砷气体并在580℃下使InAlAs(第二隔离层138)生长；接下来，供给三甲基铟气体、三甲基镓气体及氢化砷气体并在580℃下使InGaAs(盖层136)生长即可。
调制掺杂层135被掺杂为第二导电型(n型或p型)。势垒层134及盖层136存在被掺杂为第二导电型(p型或n型)的情况，也存在未被掺杂的情况。第一隔离层137及第二隔离层138存在被掺杂为第一导电型(n型或p型)或第二导电型(p型或n型)的情况，也存在未被掺杂的情况。通过利用MOVPE法同时供给包含IV族原子的气体或有机金属材料与覆盖层的材料，能够形成n型的覆盖层。同样地，通过同时供给包含VI族原子的气体或有机金属材料与覆盖层的材料，能够形成p型的覆盖层。对于掺杂气体及掺杂有机金属的种类，在掺杂为n型的情况下，只要包含C、Si、Ge、Sn、O、S、Se或Te，不特别地进行限定，在掺杂为p型的情况下，只要包含C、Zn或Te，不特别地进行限定。对于载流子的浓度，不特别地限定，只要是1×1016～5×1020cm-3左右即可。
3)栅极电极的形成
第三步骤中，形成栅极电极170(图7A)。具体而言，在中心纳米线131的侧面形成栅极绝缘膜160，在其之上形成栅极电极170。不特别地限定形成栅极绝缘膜160的方法。例如，只要使用ALD(原子层淀积)法等来形成由氧化硅(SiO2)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)或氧化镧(La2O3)构成的膜即可。另外，也不特别地限定形成栅极电极160的方法。例如，只要使用光刻法，并利用抗蚀剂膜遮掩除电极形成预定部位以外的区域，蒸镀金、铂、钛、铬、铝、钯、钼等金属或多晶硅等半导体，除去(剥离)抗蚀剂膜即可。另外，也可以在蒸镀钛之后，进一步蒸镀金而叠层，从而形成双层结构的电极。也可以在形成栅极电极170之后，形成保护核-多壳纳米线130、栅极绝缘膜160及栅极电极170的绝缘保护膜180。绝缘保护膜180例如是由绝缘树脂构成的膜。
4)源极电极及漏极电极的形成
第四步骤中，形成源极电极140及漏极电极150(图7B)。不特别地限定形成源极电极140及漏极电极150的方法。例如，与栅极电极170同样使用光刻法来形成即可。
通过以上步骤，能够制造本实施方式的隧道场效应晶体管100。
本实施方式的隧道场效应晶体管100的制造方法中，因为以不使用金属催化剂的方式形成核-多壳纳米线130，所以能够不受金属污染的影响以高品质的晶体结构形成器件。另外，本实施方式的隧道场效应晶体管100的制造方法中，通过适当选择IV族半导体及III-V族化合物半导体的种类，能够不使用精密的掺杂技术制造具有所希望的特性的隧道场效应晶体管。并且，本实施方式的隧道场效应晶体管100的制造方法中，在形成InGaAs等混晶半导体构成的中心纳米线131的情况下，仅通过改变In组分就使接合界面的能带不连续性显现彼此相反的性质。因此，通过利用该性质，仅使由III-V族化合物半导体构成的中心纳米线131生长一次，就能够制造出显现不同的开关特性的隧道场效应晶体管100。
此外，目前为止，作为本发明的隧道场效应晶体管的一例，对包含由IV族半导体构成的基板、和由III-V族化合物半导体构成的核-多壳纳米线的场效应晶体管进行了说明，但本发明的隧道场效应晶体管不限于此。如上所述，本发明的隧道场效应晶体管只要具有隧道场效应晶体管(TFET)结构及高电子迁移率晶体管(HEMT)结构这两者，则例如也可以是FinFET(鳍式场效应晶体管)、或具有立体栅极结构的HEMT等的结构。本发明的隧道场效应晶体管例如可代替目前市场销售的通信用的HEMT或车载用的AlGaN/GaN功率HEMT等来使用。
[实施例]
以下，参照实施例对本发明进行详细说明，但本发明不限于这些实施例。
1.本发明的隧道场效应晶体管的制作
(1)TFET-1的制作(实施例)
对p型硅(111)基板(载流子浓度：7×1018cm-3)进行热氧化处理，在表面形成了膜厚20nm的氧化硅膜。通过电子束光刻技术及湿式化学蚀刻在氧化硅膜上周期性地形成开口部，使硅基板的表面露出。将开口部的形状设为六边形，将开口部的大小(外接圆的直径)设为30nm。
将已形成开口部的基板设置在减压卧式MOVPE装置(HR2339；大阳日酸株式会社)中。通过使硅基板的温度上升到925℃后维持5分钟，来除去了在硅基板的开口部表面形成的自然氧化膜。接下来，使硅基板的温度从925℃下降到400℃。将氢化砷与氢气(载流子气体)一起供给。将氢化砷的分压设为1.3×10-4atm。
接着，通过交替原料供给调制法在硅基板的开口部形成InGaAs的薄膜。具体而言，将供给三甲基铟及三甲基镓1秒钟、供给氢气的间隔2秒钟、供给氢化砷1秒钟、供给氢气的间隔2秒钟的组合设为一个循环，以2分钟重复了20次。将三甲基铟的分压设为4.7×10- 7atm，将三甲基镓的分压设为5.7×10-7atm，将氢化砷的分压设为1.3×10-4atm。
接着，在使硅基板的温度上升之后，通过MOVPE法使粗细(外接圆的直径)30nm、长度1.2μm的In0.7Ga0.3As纳米线(中心纳米线)生长。具体而言，在使硅基板的温度的从400℃上升到670℃之后，将三甲基铟、三甲基镓及氢化砷与氢气一起供给，使长度100nm的In0.7Ga0.3As纳米线(第一区域)生长。这时，配合三甲基铟、三甲基镓及氢化砷的连续供给，断续地供给二乙基锌。在二乙基锌的供给时，将供给二乙基锌1秒钟、间隔29秒钟的组合设为一个循环，重复了30次循环。将三甲基铟的分压设为4.7×10-7atm，将三甲基镓的分压设为5.7×10-7atm，将氢化砷的分压设为1.3×10-4atm，将二乙基锌的分压设为3.0×10-7atm。第一区域中的掺杂剂(Zn)的浓度为1×1015cm-3。接着，将三甲基铟、三甲基镓、氢化砷及单硅烷与氢气一起供给，使长度1.1μm的n型In0.7Ga0.3As纳米线(第二区域)生长。将三甲基铟的分压设为4.9×10-7atm，将三甲基镓的分压设为5.7×10-7atm，将氢化砷的分压设为1.3×10-4atm，将单硅烷的分压设为7×10-8atm。第二区域中的掺杂剂(Si)的浓度为5×1018cm-3。
接着，在In0.7Ga0.3As纳米线(中心纳米线)的周围(主要是侧面)依次形成了InP层(势垒层)、In0.5Al0.5As层(第一隔离层)、δ-掺杂InAlAs层(调制掺杂层)、In0.5Al0.5As层(第二隔离层)、In0.7Ga0.3As层(盖层)(参照图3B)。具体而言，将硅基板的温度设为580℃，将三甲基铟气体及叔丁基膦气体与氢气一起供给，在In0.7Ga0.3As纳米线(中心纳米线)的侧面形成了膜厚5nm的InP层(势垒层)。接下来，将三甲基铟气体、三甲基铝气体及氢化砷气体与氢气一起供给，在InP层(势垒层)之上形成了膜厚2.5nm的In0.5Al0.5As层(第一隔离层)。接下来，将三甲基铟气体、三甲基铝气体、氢化砷气体及单硅烷气体与氢气一起供给，在In0.5Al0.5As层(第一隔离层)之上形成了膜厚5nm的δ-掺杂InAlAs层(调制掺杂层)。接下来，将三甲基铟气体、三甲基铝气体及氢化砷气体与氢气一起供给，在δ-掺杂InAlAs层(调制掺杂层)之上形成了膜厚2.5nm的In0.5Al0.5As层(第二隔离层)。最后，将三甲基铟气体、三甲基镓气体及氢化砷气体与氢气一起供给，在In0.5Al0.5As层(第二隔离层)之上形成了膜厚5nm的In0.7Ga0.3As层(盖层)。将三甲基铟的分压设为3.6×10-6atm，将叔丁基膦的分压设为1.2×10-4atm，将三甲基铝的分压设为7.5×10-7atm，将氢化砷的分压设为1.3×10-4atm，将单硅烷的分压设为1.2×10-7atm，将三甲基镓的分压设为8.2×10-7atm。将δ-掺杂InAlAs层(调制掺杂层)的载流子浓度设为1×1019cm-3。
通过这些工序，在硅基板表面上形成了粗细(外接圆的直径)70nm、长度1.2μm的核-多壳纳米线。图10是周期性地排列有核-多壳纳米线的硅基板的扫描电子显微镜照片(立体像)。如图10所示，核-多壳纳米线的长轴与硅基板的表面垂直。
在核-多壳纳米线的侧面形成了栅极绝缘膜，并且在其之上形成了栅极电极。具体而言，通过ALD法形成了膜厚14nm的Hf0.8Al0.2O膜(栅极绝缘膜)。其后，通过高频溅镀法，在核-多壳纳米线的硅基板侧的部分形成了膜厚100nm的W膜(栅极电极)。沿着核-多壳纳米线的长轴方向的栅极电极的长度为150nm。
接着，在硅基板上形成绝缘树脂(BCB树脂)膜，并将硅基板上的核-多壳纳米线等埋置在了绝缘树脂中。接下来，通过反应性离子蚀刻除去绝缘树脂的上侧的一部分，露出了In0.7Ga0.3As纳米线(中心纳米线)的前端。
接着，在露出In0.7Ga0.3As纳米线(中心纳米线)的面上形成了膜厚120nm的Ti(20nm)/Pd(20nm)/Au(100nm)多层膜作为漏极电极。另外，在硅基板上形成了膜厚50nm的Ti(20nm)/Au(30nm)多层膜作为源极电极。
通过以上步骤，制作了作为本发明的隧道场效应晶体管的TFET-1(参照图2及图3B)。该隧道场效应晶体管中包含的HEMT结构的能带图(VG＝0.50V)如图11所示。
(2)TFET-2的制作(比较例)
除了在In0.7Ga0.3As纳米线(中心纳米线)的侧面上未形成调制掺杂层等各覆盖层这一点以外，以与TFET-1相同的次序制作了作为比较用的隧道场效应晶体管的TFET-2。In0.7Ga0.3As纳米线(中心纳米线)的粗细(外接圆的直径)为30nm。
通过以上步骤，制作了TFET-1及TFET-2这两种隧道场效应晶体管。TFET-1具有隧道场效应晶体管(TFET)结构及高电子迁移率晶体管(HEMT)结构这两者。另一方面，TFET-2具有隧道场效应晶体管(TFET)结构，但不具有高电子迁移率晶体管(HEMT)结构。
3.电特性的评价
对通过上述工序所制作的两种隧道场效应晶体管的电特性进行了测定。
图12是表示TFET-1(实施例)及TFET-2(比较例)中的漏极电流(IDS)与亚阈值系数的关系的曲线图。如该曲线图所示，实施例的TFET-1的亚阈值系数为60mV/位以下(40mV/位)。根据该结果可知，本发明的隧道场效应晶体管能够以MOSFET的亚阈值系数的理论最小值60mV/位以下的较小的亚阈值系数进行动作。
图13A是表示TFET-1(实施例)中的栅极电压(VG)与漏极电流(IDS)的关系的曲线图(VDS＝0.05，0.10，0.25，0.50，1.00V)。图13B是表示TFET-1(实施例)中的漏极电压(VDS)与漏极电流(IDS)的关系的曲线图(VG＝-0.40～0.70V，以0.05V为间隔)。图14A是表示TFET-2(比较例)中的栅极电压(VG)与漏极电流(IDS)的关系的曲线图(VDS＝0.05，0.10，0.25，0.50，1.00V)。图14B是表示TFET-2(比较例)中的漏极电压(VDS)与漏极电流(IDS)的关系的曲线图(VG＝-0.8～1.20V，以0.10V为间隔)。
如图14A及图14B所示，在不具有高电子迁移率晶体管(HEMT)结构的比较例的TFET-2中，当漏极电压(VDS)为0.5V的情况下，ON电流为4nA/μm左右。另一方面，如图13A及图13B所示，在具有高电子迁移率晶体管(HEMT)结构的实施例的TFET-1中，当漏极电压(VDS)为0.5V的情况下，ON电流为3.5μA/μm左右(875倍)。根据该结构可知，本发明的隧道场效应晶体管的电流值大。
本申请主张基于在2015年9月30日提出的日本专利申请2015-193196号的优先权。将该申请说明书及附图中记载的内容全部引用到本申请说明书中。
工业实用性
本发明的场效应晶体管例如作为形成于半导体微处理器及高集成电路上的开关元件是有用的。
附图标记说明
100 隧道场效应晶体管
110 基板
120 绝缘膜
130 核-多壳纳米线
131 中心纳米线
132 第一区域
133 第二区域
134 势垒层
135 调制掺杂层
136 盖层
137 第一隔离层
138 第二隔离层
140 源极电极
150 漏极电极
160 栅极绝缘膜
170 栅极电极
180 绝缘保护膜

Claims (5)

1.一种隧道场效应晶体管，包括：
沟道；
源极电极，直接或间接地连接于所述沟道的一端；
漏极电极，直接或间接地连接于所述沟道的另一端；以及
栅极电极，使电场作用于所述沟道，来使所述沟道的所述源极电极侧的接合部产生隧道现象，并且同时使所述沟道中产生二维电子气。
2.如权利要求1所述的隧道场效应晶体管，其包括：
基板，具有(111)面，由被掺杂为第一导电型的IV族半导体构成；
绝缘膜，覆盖所述基板的(111)面，且具有开口部；
核-多壳纳米线，配置于在所述开口部内露出的所述基板的(111)面及该开口部的周围的所述绝缘膜上，并由III-V族化合物半导体构成；
所述源极电极及所述漏极电极中的一者，连接于所述基板；
所述源极电极及所述漏极电极中的另一者，连接于所述核-多壳纳米线；
栅极绝缘膜，配置于所述核-多壳纳米线的侧面；以及
所述栅极电极，配置于所述栅极绝缘膜上，并使电场作用于所述核-多壳纳米线的至少一部分，
所述核-多壳纳米线包括：
作为所述沟道的中心纳米线，包含连接于在所述开口部内露出的所述基板的(111)面的第一区域、以及连接于所述第一区域且被掺杂为与所述第一导电型不同的第二导电型的第二区域，并由III-V族化合物半导体构成；
势垒层，由能带隙比构成所述中心纳米线的III-V族化合物半导体的能带隙大的III-V族化合物半导体构成，并覆盖所述中心纳米线的侧面；
调制掺杂层，由能带隙比构成所述中心纳米线的III-V族化合物半导体的能带隙大、且比构成所述势垒层的III-V族化合物半导体的能带隙小的所述第二导电型的III-V族化合物半导体构成，并覆盖所述势垒层；以及
盖层，由能带隙为构成所述中心纳米线的III-V族化合物半导体的能带隙以上的III-V族化合物半导体构成，并覆盖所述调制掺杂层，
所述第一区域为本征半导体，或比所述第二区域的杂质密度低并被掺杂为所述第二导电型，
所述势垒层及所述盖层分别为本征半导体，或比所述调制掺杂层的杂质密度低并被掺杂为所述第二导电型，
所述源极电极及漏极电极中的另一者连接于所述中心纳米线的所述第二区域，
所述栅极电极使电场作用于所述基板的(111)面与所述中心纳米线的接合界面、以及所述中心纳米线的所述第一区域，使所述接合界面产生隧道现象，并且同时使所述第一区域中产生二维电子气。
3.如权利要求2所述的隧道场效应晶体管，其中，
所述核-多壳纳米线还包括：第一隔离层，配置于所述势垒层与所述调制掺杂层之间，并由组分与构成所述调制掺杂层的III-V族化合物半导体相同的III-V族化合物半导体构成；以及第二隔离层，配置于所述调制掺杂层与所述盖层之间，并由组分与构成所述调制掺杂层及所述第一隔离层的III-V族化合物半导体相同的III-V族化合物半导体构成，
所述第一隔离层及所述第二隔离层的能带隙比构成所述中心纳米线的III-V族化合物半导体的能带隙大，且比构成所述势垒层的III-V族化合物半导体的能带隙小。
4.如权利要求2或3所述的隧道场效应晶体管，其中，
所述调制掺杂层的杂质密度在1017～1021cm-3的范围内。
5.一种开关元件，其包括权利要求1～4中任意一项所述的隧道场效应晶体管。
CN201680056942.9A 2015-09-30 2016-09-27 隧道场效应晶体管 Active CN108140581B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015193196 2015-09-30
JP2015-193196 2015-09-30
PCT/JP2016/078393 WO2017057329A1 (ja) 2015-09-30 2016-09-27 トンネル電界効果トランジスタ

Publications (2)

Publication Number Publication Date
CN108140581A true CN108140581A (zh) 2018-06-08
CN108140581B CN108140581B (zh) 2021-09-07

Family

ID=58423584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680056942.9A Active CN108140581B (zh) 2015-09-30 2016-09-27 隧道场效应晶体管

Country Status (7)

Country Link
US (1) US10381489B2 (zh)
EP (1) EP3358604A4 (zh)
JP (1) JP6600918B2 (zh)
KR (1) KR102059101B1 (zh)
CN (1) CN108140581B (zh)
TW (1) TWI660509B (zh)
WO (1) WO2017057329A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6981289B2 (ja) * 2017-06-16 2021-12-15 富士通株式会社 化合物半導体装置及びその製造方法、並びに受信機
CN109509793B (zh) * 2017-09-15 2020-12-01 京东方科技集团股份有限公司 薄膜晶体管、其制造方法及电子装置
JP6978669B2 (ja) * 2017-11-28 2021-12-08 富士通株式会社 化合物半導体装置及びその製造方法、並びに受信装置及び発電装置
US10374041B2 (en) * 2017-12-21 2019-08-06 International Business Machines Corporation Field effect transistor with controllable resistance
JP6954184B2 (ja) * 2018-03-01 2021-10-27 富士通株式会社 半導体デバイス、受信機及び半導体デバイスの製造方法
US10644150B2 (en) * 2018-06-04 2020-05-05 International Business Machines Corporation Tunnel field-effect transistor with reduced subthreshold swing
JP7139705B2 (ja) * 2018-06-14 2022-09-21 富士通株式会社 ナノワイヤ装置の製造方法
JP2020009799A (ja) * 2018-07-03 2020-01-16 日本電信電話株式会社 トンネル電界効果トランジスタ
KR102608554B1 (ko) * 2018-12-28 2023-11-30 국립대학법인 홋가이도 다이가쿠 상보형 스위치 소자
US11799035B2 (en) * 2019-04-12 2023-10-24 The Research Foundation For The State University Of New York Gate all-around field effect transistors including quantum-based features
JP7371366B2 (ja) * 2019-06-27 2023-10-31 富士通株式会社 半導体デバイス、及びこれを用いた無線受信器
US11127820B2 (en) * 2019-09-20 2021-09-21 Microsoft Technology Licensing, Llc Quantum well field-effect transistor and method for manufacturing the same
WO2023182099A1 (ja) * 2022-03-24 2023-09-28 国立大学法人北海道大学 電界効果トランジスタおよびスイッチ素子

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006135336A1 (en) * 2005-06-16 2006-12-21 Qunano Ab Semiconductor nanowire transistor
US20110169012A1 (en) * 2007-10-04 2011-07-14 Hersee Stephen D NANOWIRE AND LARGER GaN BASED HEMTS
US20120025169A1 (en) * 2010-08-02 2012-02-02 Sundiode Inc. Nanostructure array transistor
JP2013110160A (ja) * 2011-11-17 2013-06-06 Fujitsu Ltd 半導体ナノデバイス
JP2013187291A (ja) * 2012-03-07 2013-09-19 National Institute Of Advanced Industrial & Technology トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
WO2015022777A1 (ja) * 2013-08-13 2015-02-19 国立大学法人北海道大学 トンネル電界効果トランジスタ、その製造方法およびスイッチ素子
US20150171202A1 (en) * 2013-12-17 2015-06-18 Fujitsu Limited Field effect semiconductor device
US20150171076A1 (en) * 2012-07-06 2015-06-18 Qunano Ab Radial nanowire esaki diode devices and methods

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3091113B2 (ja) 1994-11-22 2000-09-25 科学技術振興事業団 生理活性物質分泌性のハイブリッド型ゲル
JP2687907B2 (ja) * 1994-12-28 1997-12-08 日本電気株式会社 トンネルトランジスタの製造方法
US9768311B2 (en) * 2014-07-24 2017-09-19 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor tunneling device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006135336A1 (en) * 2005-06-16 2006-12-21 Qunano Ab Semiconductor nanowire transistor
US20110169012A1 (en) * 2007-10-04 2011-07-14 Hersee Stephen D NANOWIRE AND LARGER GaN BASED HEMTS
US20120025169A1 (en) * 2010-08-02 2012-02-02 Sundiode Inc. Nanostructure array transistor
JP2013110160A (ja) * 2011-11-17 2013-06-06 Fujitsu Ltd 半導体ナノデバイス
JP2013187291A (ja) * 2012-03-07 2013-09-19 National Institute Of Advanced Industrial & Technology トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
US20150171076A1 (en) * 2012-07-06 2015-06-18 Qunano Ab Radial nanowire esaki diode devices and methods
WO2015022777A1 (ja) * 2013-08-13 2015-02-19 国立大学法人北海道大学 トンネル電界効果トランジスタ、その製造方法およびスイッチ素子
US20150171202A1 (en) * 2013-12-17 2015-06-18 Fujitsu Limited Field effect semiconductor device

Also Published As

Publication number Publication date
TWI660509B (zh) 2019-05-21
US20180294362A1 (en) 2018-10-11
EP3358604A1 (en) 2018-08-08
WO2017057329A1 (ja) 2017-04-06
TW201712870A (zh) 2017-04-01
JP6600918B2 (ja) 2019-11-06
CN108140581B (zh) 2021-09-07
KR20180042411A (ko) 2018-04-25
US10381489B2 (en) 2019-08-13
EP3358604A4 (en) 2019-05-08
JPWO2017057329A1 (ja) 2018-08-23
KR102059101B1 (ko) 2019-12-24

Similar Documents

Publication Publication Date Title
CN108140581A (zh) 隧道场效应晶体管
CN102576726B (zh) 隧道场效应晶体管及其制造方法
KR101436818B1 (ko) 양자 웰 트랜지스터에 접촉부를 형성하는 기술
KR101904626B1 (ko) Iii-v족 화합물 반도체 나노와이어, 전계효과 트랜지스터 및 스위치 소자
CN103858236A (zh) 利用再生长栅极的GaN垂直JFET的方法和系统
EP3035374A1 (en) Tunnel field-effect transistor, method for manufacturing same, and switch element
KR20120089764A (ko) Ⅲ-ⅴ족 반도체 장치의 도전성 개선
US8907381B2 (en) Reduced short channel effect of III-V field effect transistor via oxidizing aluminum-rich underlayer
US9502544B2 (en) Method and system for planar regrowth in GaN electronic devices
CN103875075A (zh) 利用再生长沟道的GaN垂直JFET的方法和系统
JP2008160131A (ja) 電界効果トランジスタ素子およびその製造方法
US20100285649A1 (en) Field-Effect Heterostructure Transistors
US10923581B2 (en) Method for forming semiconductor structure
CN110047923B (zh) 半导体垂直结构和半导体器件的制造方法
KR20090097533A (ko) 나노선 형성방법과 나노선이 형성되어 있는 적층구조물 및이를 이용한 수직형 반도체 소자와 인터커넥트 적층구조물제조방법과 수직형 반도체 소자와 인터커넥트 적층구조물

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant