JP6600918B2 - トンネル電界効果トランジスタ - Google Patents

トンネル電界効果トランジスタ Download PDF

Info

Publication number
JP6600918B2
JP6600918B2 JP2017543415A JP2017543415A JP6600918B2 JP 6600918 B2 JP6600918 B2 JP 6600918B2 JP 2017543415 A JP2017543415 A JP 2017543415A JP 2017543415 A JP2017543415 A JP 2017543415A JP 6600918 B2 JP6600918 B2 JP 6600918B2
Authority
JP
Japan
Prior art keywords
nanowire
layer
substrate
compound semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017543415A
Other languages
English (en)
Other versions
JPWO2017057329A1 (ja
Inventor
孝志 福井
克広 冨岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokkaido University NUC
Japan Science and Technology Agency
Original Assignee
Hokkaido University NUC
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokkaido University NUC, Japan Science and Technology Agency filed Critical Hokkaido University NUC
Publication of JPWO2017057329A1 publication Critical patent/JPWO2017057329A1/ja
Application granted granted Critical
Publication of JP6600918B2 publication Critical patent/JP6600918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、トンネル電界効果トランジスタ（ＴＦＥＴ）構造と高電子移動度トランジスタ（ＨＥＭＴ）構造とを含むトンネル電界効果トランジスタに関する。
半導体マイクロプロセッサおよび高集積回路は、金属−酸化膜−半導体（ＭＯＳ）電界効果トランジスタ（ＦＥＴ）などの素子を半導体基板上に集積して製造される。一般的には、相補型ＭＯＳＦＥＴ（ＣＭＯＳ）が集積回路の基本素子（スイッチ素子）となる。半導体基板の材料には、IV族半導体であるシリコンが主として使用される。ＣＭＯＳを構成するトランジスタを小型化することで、半導体マイクロプロセッサおよび高集積回路の集積度および性能を向上させることができる。ＣＭＯＳを小型化する際の課題の一つは、電力消費量の増大である。電力消費量の増大の主な原因としては、１つのマイクロチップに搭載可能なＣＭＯＳの数が増加すること、および短チャネル効果によるリーク電流が増大することの２つが挙げられる。これらのうち、リーク電流の増大は、供給電圧の増大をもたらすことになる。したがって、各ＣＭＯＳについて、リーク電流を抑制し、駆動電圧を低減させる必要がある。
ＣＭＯＳのスイッチ特性を示す指標として、サブスレッショルド係数（ｍＶ／桁）が用いられる。サブスレッショルド係数は、ＭＯＳＦＥＴをＯＮ状態にするための最低駆動電圧に相当する。従来のＭＯＳＦＥＴのスイッチ特性は、電子および正孔（キャリア）の拡散現象に基づくものである。したがって、従来のＭＯＳＦＥＴでは、サブスレッショルド係数の理論的な最小値は６０ｍＶ／桁であり、これよりも小さなサブ閾値を示すスイッチ特性を実現することはできなかった。
この物理的な理論限界を超え、より小さなサブスレッショルド係数で動作するスイッチ素子として、トンネル電界効果トランジスタ（ＴＦＥＴ）が報告されている。トンネル電界効果トランジスタは、短チャネル効果がなく、かつ高いＯＮ／ＯＦＦ比を低電圧で実現できるため、次世代スイッチ素子の有力な候補と考えられている。近年、III−Ｖ族化合物半導体ナノワイヤを用いたトンネル電界効果トランジスタが報告されている（例えば、非特許文献１参照）。
非特許文献１には、ｐ型シリコン（１１１）基板と、シリコン基板の（１１１）面上に基板面に対して法線方向に沿って配置されたＩｎＡｓナノワイヤと、シリコン基板に接続されたソース電極と、ＩｎＡｓナノワイヤに接続されたドレイン電極と、シリコン基板とＩｎＡｓナノワイヤとの界面に効果を及ぼしうる位置に配置されたゲート電極とを有するトンネル電界効果トランジスタが記載されている。このトンネル電界効果トランジスタは、小さなサブスレッショルド係数（６０ｍＶ／桁以下）で動作可能であると報告されている。
Tomioka, K., Yoshimura, M. and Fukui, T., "Sub 60 mV/decade Switch Using an InAs Nanowire-Si Heterojunction and Turn-on Voltage Shift with a Pulsed Doping Technique", Nano Lett., Vol.13, pp.5822-5826.
しかしながら、従来のトンネル電界効果トランジスタには、トンネル輸送を利用するため、電流値がＭＯＳＦＥＴに比べて顕著に小さいという問題がある。
本発明の目的は、小さなサブスレッショルド係数（６０ｍＶ／桁以下）で動作可能であり、かつ電流値が従来のトンネル電界効果トランジスタよりも大きいトンネル電界効果トランジスタを提供することである。
本発明者は、トンネル電界効果トランジスタ（ＴＦＥＴ）構造と高電子移動度トランジスタ（ＨＥＭＴ）構造とを組み合わせ、一つのゲート電極でトンネル現象および二次元電子ガスを同時に生じさせることで、上記課題を解決しうることを見出し、さらに検討を加えて本発明を完成させた。
すなわち、本発明は、以下のトンネル電界効果トランジスタおよびスイッチ素子に関する。
［１］チャネルと、前記チャネルの一端に直接または間接的に接続されたソース電極と、前記チャネルの他端に直接または間接的に接続されたドレイン電極と、前記チャネルに電界を作用させて、前記チャネルの前記ソース電極側の接合部にトンネル現象を生じさせるとともに、同時に前記チャネルに二次元電子ガスを生じさせるゲート電極と、を有する、トンネル電界効果トランジスタ。
［２］（１１１）面を有し、第１導電型にドープされたIV族半導体からなる基板と、前記基板の（１１１）面を被覆した、開口部を有する絶縁膜と、前記開口部内に露出した前記基板の（１１１）面および当該開口部の周囲の前記絶縁膜上に配置された、III−Ｖ族化合物半導体からなるコアマルチシェルナノワイヤと、前記基板に接続された、前記ソース電極および前記ドレイン電極の一方と、前記コアマルチシェルナノワイヤに接続された、前記ソース電極および前記ドレイン電極の他方と、前記コアマルチシェルナノワイヤの側面に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された、前記コアマルチシェルナノワイヤの少なくとも一部に電界を作用させる前記ゲート電極と、を有し、前記コアマルチシェルナノワイヤは、前記開口部内に露出した前記基板の（１１１）面に接続された第１領域と、前記第１領域に接続された、前記第１導電型と異なる第２導電型にドープされた第２領域とを含む、III−Ｖ族化合物半導体からなる、前記チャネルとしての中心ナノワイヤと、そのバンドギャップが前記中心ナノワイヤを構成するIII−Ｖ族化合物半導体よりも大きいIII−Ｖ族化合物半導体からなる、前記中心ナノワイヤの側面を被覆するバリア層と、そのバンドギャップが前記中心ナノワイヤを構成するIII−Ｖ族化合物半導体よりも大きく、かつ前記バリア層を構成するIII−Ｖ族化合物半導体よりも小さい、前記第２導電型のIII−Ｖ族化合物半導体からなる、前記バリア層を被覆する変調ドープ層と、そのバンドギャップが前記中心ナノワイヤを構成するIII−Ｖ族化合物半導体のバンドギャップ以上であるIII−Ｖ族化合物半導体からなる、前記変調ドープ層を被覆するキャップ層と、を有し、前記第１領域は、真性半導体であるか、または前記第２領域の不純物密度よりも低く前記第２導電型にドープされており、前記バリア層および前記キャップ層は、それぞれ、真性半導体であるか、または前記変調ドープ層の不純物密度よりも低く前記第２導電型にドープされており、前記ソース電極およびドレイン電極の他方は、前記中心ナノワイヤの前記第２領域に接続されており、前記ゲート電極は、前記基板の（１１１）面と前記中心ナノワイヤとの接合界面と、前記中心ナノワイヤの前記第１領域とに電界を作用させて、前記接合界面にトンネル現象を生じさせるとともに、同時に前記第１領域に二次元電子ガスを生じさせる、［１］に記載のトンネル電界効果トランジスタ。
［３］前記コアマルチシェルナノワイヤは、前記バリア層および前記変調ドープ層の間に配置されている、前記変調ドープ層を構成するIII−Ｖ族化合物半導体と同じ組成のIII−Ｖ族化合物半導体からなる第１スペーサー層と、前記変調ドープ層および前記キャップ層の間に配置されている、前記変調ドープ層および前記第１スペーサー層を構成するIII−Ｖ族化合物半導体と同じ組成のIII−Ｖ族化合物半導体からなる第２スペーサー層とをさらに有し、前記第１スペーサー層および前記第２スペーサー層のバンドギャップは、前記中心ナノワイヤを構成するIII−Ｖ族化合物半導体のバンドギャップよりも大きく、かつ前記バリア層を構成するIII−Ｖ族化合物半導体のバンドギャップよりも小さい、［２］に記載のトンネル電界効果トランジスタ。
［４］前記変調ドープ層の不純物密度は、１０１７〜１０２１ｃｍ−３の範囲内である、［２］または［３］に記載のトンネル電界効果トランジスタ。
［５］［１］〜［４］のいずれか一項に記載のトンネル電界効果トランジスタを含むスイッチ素子。
本発明によれば、小さなサブスレッショルド係数（６０ｍＶ／桁以下）で動作可能であり、かつ電流値が大きいトンネル電界効果トランジスタおよびスイッチ素子を提供することができる。本発明に係るトンネル電界効果トランジスタを用いることで、半導体マイクロプロセッサおよび高集積回路の電力消費量の増大を抑制しつつ、半導体マイクロプロセッサおよび高集積回路の集積度および性能を向上させることができる。
図１は、本発明に係るトンネル電界効果トランジスタの等価回路の一例を示す図である。 図２は、本発明の一実施の形態に係るトンネル電界効果トランジスタの構成を示す断面模式図である。 図３Ａは、図２に示されるトンネル電界効果トランジスタのコアマルチシェルナノワイヤの拡大断面図である。図３Ｂは、コアマルチシェルナノワイヤの変形例の拡大断面図である。 図４は、図２に示されるトンネル電界効果トランジスタのバンド構造の模式図である。 図５は、図２に示されるトンネル電界効果トランジスタのバンド構造の模式図である。 図６Ａ〜Ｃは、図２に示されるトンネル電界効果トランジスタの製造方法の一例を示す断面模式図である。 図７Ａ，Ｂは、図２に示されるトンネル電界効果トランジスタの製造方法の一例を示す断面模式図である。 図８は、基板温度を上昇させたとき、および基板温度を高温から低下させたときに生じるシリコン表面の再構成構造（表面原子の配列周期が変化する現象）の分類図である。 図９Ａは、（１１１）面を示す模式図である。図９Ｂは、（１１１）１×１面を示す模式図である。 図１０は、ＴＦＥＴ−１用のコアマルチシェルナノワイヤが周期的に配列されたシリコン基板の走査電子顕微鏡写真である。 図１１は、ＴＦＥＴ−１に含まれるＨＥＭＴ構造のバンド図である。 図１２は、ＴＦＥＴ−１およびＴＦＥＴ−２におけるドレイン電流とサブスレッショルド係数との関係を示すグラフである。 図１３Ａは、ＴＦＥＴ−１におけるゲート電圧とドレイン電流との関係を示すグラフである。図１３Ｂは、ＴＦＥＴ−１におけるドレイン電圧とドレイン電流との関係を示すグラフである。 図１４Ａは、ＴＦＥＴ−２におけるゲート電圧とドレイン電流との関係を示すグラフである。図１４Ｂは、ＴＦＥＴ−２におけるドレイン電圧とドレイン電流との関係を示すグラフである。
１．トンネル電界効果トランジスタ
本発明に係るトンネル電界効果トランジスタ（ＴＦＥＴ）は、チャネルと、チャネルの一端に直接または間接的に接続されたソース電極と、チャネルの他端に直接または間接的に接続されたドレイン電極と、チャネルに電界を作用させるゲート電極とを有する。ゲート電極は、チャネルに電界を作用させて、チャネルのソース電極側の接合部にトンネル現象を生じさせるとともに、同時にチャネルに二次元電子ガスを生じさせる。本発明に係るトンネル電界効果トランジスタは、トンネル電界効果トランジスタ（ＴＦＥＴ）構造および高電子移動度トランジスタ（ＨＥＭＴ）構造の両方を有することを特徴とする。図１は、本発明に係るトンネル電界効果トランジスタの等価回路の一例を示す図である。以下、本発明に係るトンネル電界効果トランジスタの一例として、IV族半導体からなる基板と、III−Ｖ族化合物半導体からなるコアマルチシェルナノワイヤとを含むトンネル電界効果トランジスタについて説明する。
図２は、本発明の一実施の形態に係るトンネル電界効果トランジスタ１００の構成を示す断面模式図である。図２に示されるように、本実施の形態に係るトンネル電界効果トランジスタ１００は、基板１１０、絶縁膜１２０、コアマルチシェルナノワイヤ１３０、ソース電極１４０、ドレイン電極１５０、ゲート絶縁膜１６０、ゲート電極１７０および絶縁保護膜１８０を有する。本実施の形態に係るトンネル電界効果トランジスタ１００では、ゲート電極１７０に電圧を印加したときに、基板１１０の（１１１）面とコアマルチシェルナノワイヤ１３０の中心ナノワイヤ１３１との接合界面においてトンネル現象が生じるとともに、中心ナノワイヤ１３１の外周部において二次元電子ガスが発生する。以下、各構成要素について説明する。
基板１１０は、シリコンやゲルマニウムなどのIV族半導体からなり、（１１１）面を有する。基板１１０は、第１導電型（ｎ型またはｐ型）にドープされている。たとえば、基板は、ｎ型シリコン（１１１）基板またはｐ型シリコン（１１１）基板である。
絶縁膜１２０は、基板１１０の（１１１）面を被覆しており、１または２以上の開口部を有している。絶縁膜１２０は、中心ナノワイヤ１３１を基板１１０の（１１１）面から成長させる際にマスクパタンとして機能する。絶縁膜１２０の材料は、中心ナノワイヤの成長を阻害することができ、かつ絶縁体であれば特に限定されない。絶縁膜１２０の材料の例には、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）などが含まれる。絶縁膜１２０は、１層であってもよいし、２層以上からなっていてもよい。絶縁膜１２０の膜厚は、絶縁性能を適切に発揮しうる限り特に限定されない。たとえば、絶縁膜１２０は、膜厚２０ｎｍの酸化シリコン膜である。
絶縁膜１２０の開口部は、基板１１０の（１１１）面まで貫通しており、開口部内では基板１１０の（１１１）面が露出している。開口部は、本実施の形態に係るトンネル電界効果トランジスタ１００を製造する際に、中心ナノワイヤ１３１の成長位置、太さおよび形状を規定する。開口部の形状は、特に限定されず、任意に決定することができる。開口部の形状の例には、三角形、四角形、六角形および円形が含まれる。開口部の外接円の直径は、２〜５００ｎｍ程度であればよい。開口部の数が２以上の場合、開口部の中心間距離は、数十ｎｍ〜数μｍ程度であればよい。
コアマルチシェルナノワイヤ１３０は、III−Ｖ族化合物半導体からなる、直径７.６ｎｍ〜１μｍ、長さ１００ｎｍ〜１００μｍのコアマルチシェル構造の構造体である。コアマルチシェルナノワイヤ１３０は、絶縁膜１２０の開口部内に露出した基板１１０の（１１１）面およびその周囲の絶縁膜１２０上に、その長軸が基板の（１１１）面に垂直になるように配置されている。より具体的には、コアマルチシェルナノワイヤ１３０の中心ナノワイヤ１３１は、絶縁膜１２０の開口部内に露出した基板１１０の（１１１）面上に配置されており、中心ナノワイヤ１３１の側面を被覆するバリア層１３４、変調ドープ層１３５およびキャップ層１３６は、開口部の周囲の絶縁膜１２０上に配置されている。このように、基板１１０の（１１１）面上に中心ナノワイヤ１３１を形成することで、中心ナノワイヤ１３１を（１１１）面に垂直になるように配置することができる。
図３Ａは、コアマルチシェルナノワイヤ１３０の拡大断面図である。図３Ａに示されるように、コアマルチシェルナノワイヤ１３０は、中心ナノワイヤ１３１と、中心ナノワイヤ１３１の側面（軸方向に延びる中心線と交わらない面）を被覆するバリア層１３４と、バリア層１３４を被覆する変調ドープ層１３５と、変調ドープ層１３５を被覆するキャップ層１３６とを有する。すべての被覆層（バリア層１３４、変調ドープ層１３５およびキャップ層１３６）は、中心ナノワイヤ１３１の側面を被覆しているが、中心ナノワイヤ１３１の２つの端面（軸方向に延びる中心線と交わる面）を被覆していない。被覆層全体の膜厚は、特に限定されないが、２.８〜２５０ｎｍ程度であればよい。
中心ナノワイヤ１３１は、III−Ｖ族化合物半導体からなり、基板１１０の（１１１）面から絶縁膜１２０の開口部を通って上方に延伸している。中心ナノワイヤ１３１を構成するIII−Ｖ族化合物半導体は、２元化合物半導体、３元化合物半導体、４元化合物半導体、それ以上の元素からなる半導体のいずれでもよい。２元化合物半導体の例には、ＩｎＡｓ、ＩｎＰ、ＧａＡｓ、ＧａＮ，ＩｎＳｂ、ＧａＳｂおよびＡｌＳｂが含まれる。３元化合物半導体の例には、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮＡｓ、ＩｎＡｓＳｂ、ＧａＡｓＳｂ、ＩｎＧａＳｂおよびＡｌＩｎＳｂが含まれる。４元化合物半導体の例には、ＩｎＧａＡｌＮ、ＡｌＩｎＧａＰ、ＩｎＧａＡｓＰ、ＧａＩｎＡｓＮ、ＩｎＧａＡｌＳｂ、ＩｎＧａＡｓＳｂおよびＡｌＩｎＧａＰＳｂが含まれる。中心ナノワイヤ１３１の太さ（軸方向に直交する断面の外接円の直径）は、２〜５００ｎｍ程度であればよい。また、中心ナノワイヤ１３１の長さは、１００ｎｍ〜１００μｍ程度であればよい。たとえば、中心ナノワイヤ１３１は、太さ３０ｎｍまたは７０ｎｍのＩｎ０.７Ｇａ０.３Ａｓナノワイヤである。
中心ナノワイヤ１３１は、基板１１０の（１１１）面に接続された、チャネルとして機能する第１領域１３２と、第１領域１３２に接続された、基板１１０の導電型（第１導電型）と異なる第２導電型（ｐ型またはｎ型）にドープされた第２領域１３３とを含む。第１領域１３２は、真性半導体であるか、または第２領域１３３の不純物密度よりも低く第２導電型（ｐ型またはｎ型）にドープされている。好ましくは、第１領域１３２は、真性半導体である。たとえば、基板１１０がｐ型シリコン（１１１）基板である場合、第１領域１３２は、ノンドープのＩｎ０.７Ｇａ０.３Ａｓナノワイヤからなり、第２領域１３３は、ｎ型にドープされたＩｎ０.７Ｇａ０.３Ａｓナノワイヤからなる。また、基板１１０がｎ型シリコン（１１１）基板である場合、第１領域１３２は、ノンドープのＩｎ０.７Ｇａ０.３Ａｓナノワイヤからなり、第２領域１３３は、ｐ型にドープされたＩｎ０.７Ｇａ０.３Ａｓナノワイヤからなる。第２領域１３３は、ドレイン電極１５０に接続されている。中心ナノワイヤ１３１の第１領域１３２と基板１１０の（１１１）面とは、基本的に無転位かつ無欠陥の接合界面を形成する。
バリア層１３４は、中心ナノワイヤ１３１の側面を被覆している。バリア層１３４は、高電子移動度トランジスタ（ＨＥＭＴ）の閾値を正にする（ゲート電極１７０に正のゲート電圧を印加した場合に、中心ナノワイヤ１３１内に二次元電子ガスを形成する）機能を担っている。バリア層１３４は、絶縁膜１２０に接触しているが、基板１１０には接触していない。バリア層１３４は、中心ナノワイヤ１３１を構成するIII−Ｖ族化合物半導体よりもバンドギャップが大きく、かつ変調ドープ層１３５を構成するIII−Ｖ族化合物半導体よりもバンドギャップが大きいIII−Ｖ族化合物半導体からなる。また、バリア層１３４を構成するIII−Ｖ族化合物半導体は、真性半導体であるか、または変調ドープ層１３５の不純物密度よりも低く第２導電型（ｐ型またはｎ型）にドープされている。好ましくは、バリア層１３４は、真性半導体である。バリア層１３４を構成するIII−Ｖ族化合物半導体は、これらの条件を満たせば特に限定されない。バリア層１３４を構成するIII−Ｖ族化合物半導体の例は、前述の中心ナノワイヤ１３１を構成するIII−Ｖ族化合物半導体の例と同じである。バリア層１３４の膜厚は、特に限定されず、例えば０.５〜１０ｎｍ程度であればよい。たとえば、中心ナノワイヤ１３１がＩｎＧａＡｓナノワイヤである場合、バリア層１３４は、膜厚８ｎｍのドープされていないＩｎＰ層である。
変調ドープ層１３５は、バリア層１３４を被覆している。変調ドープ層１３５は、絶縁膜１２０に接触しているが、基板１１０には接触していない。変調ドープ層１３５は、中心ナノワイヤ１３１を構成するIII−Ｖ族化合物半導体よりもバンドギャップが大きく、かつバリア層１３４を構成するIII−Ｖ族化合物半導体よりもバンドギャップが小さいIII−Ｖ族化合物半導体からなる。変調ドープ層１３５を構成するIII−Ｖ族化合物半導体の例は、前述の中心ナノワイヤ１３１を構成するIII−Ｖ族化合物半導体の例と同じである。変調ドープ層１３５を構成するIII−Ｖ族化合物半導体は、第２導電型にドープされている。変調ドープ層１３５の不純物密度は、１０１７〜１０２０ｃｍ−３の範囲内であることが好ましい。変調ドープ層１３５の膜厚は、特に限定されず、０.３〜１０ｎｍ程度であればよい。たとえば、中心ナノワイヤ１３１がＩｎＧａＡｓナノワイヤであり、バリア層１３４がＩｎＰ層である場合、変調ドープ層１３５は、膜厚５ｎｍのＳｉがドープされたＩｎＡｌＡｓ層である。
キャップ層１３６は、変調ドープ層１３５を被覆している。キャップ層１３６は、コアマルチシェルナノワイヤ１３０の表面を不活性化する機能およびゲート絶縁膜１６０と良好な接合界面を形成する機能を担っている。キャップ層１３６は、絶縁膜１２０に接触しているが、基板１１０には接触していない。キャップ層１３６は、中心ナノワイヤ１３１を構成するIII−Ｖ族化合物半導体のバンドギャップ以上のバンドギャップのIII−Ｖ族化合物半導体からなる。また、キャップ層１３６を構成するIII−Ｖ族化合物半導体は、真性半導体であるか、または変調ドープ層１３５の不純物密度よりも低く第２導電型（ｐ型またはｎ型）にドープされている。好ましくは、キャップ層１３６は、真性半導体である。キャップ層１３６を構成するIII−Ｖ族化合物半導体は、これらの条件を満たせば特に限定されない。たとえば、キャップ層１３６を構成するIII−Ｖ族化合物半導体は、中心ナノワイヤ１３１を構成するIII−Ｖ族化合物半導体と同じであってもよい。キャップ層１３６を構成するIII−Ｖ族化合物半導体の例は、前述の中心ナノワイヤ１３１を構成するIII−Ｖ族化合物半導体の例と同じである。キャップ層１３６の膜厚は、特に限定されず、１〜１０ｎｍ程度であればよい。たとえば、中心ナノワイヤ１３１がＩｎＧａＡｓナノワイヤである場合、キャップ層１３６は、膜厚７ｎｍのドープされていないＩｎＧａＡｓ層である。
図３Ｂは、コアマルチシェルナノワイヤ１３０の変形例の拡大断面図である。図３Ｂに示されるように、コアマルチシェルナノワイヤ１３０は、バリア層１３４および変調ドープ層１３５の間に配置された第１スペーサー層１３７と、変調ドープ層１３５およびキャップ層１３６の間に配置された第２スペーサー層１３８とをさらに有していてもよい。第１スペーサー層１３７および第２スペーサー層１３８は、いずれも絶縁膜１２０に接触しているが、基板１１０には接触していない。また、第１スペーサー層１３７および第２スペーサー層１３８は、いずれも変調ドープ層１３５を構成するIII−Ｖ族化合物半導体と同じ組成のIII−Ｖ族化合物半導体からなる。第１スペーサー層１３７を構成するIII−Ｖ族化合物半導体のバンドギャップは、中心ナノワイヤ１３１を構成するIII−Ｖ族化合物半導体のバンドギャップよりも大きく、かつバリア層１３４を構成するIII−Ｖ族化合物半導体のバンドギャップよりも小さい。第１スペーサー層１３７および第２スペーサー層１３８の膜厚は、例えば１〜１０ｎｍ程度であればよい。たとえば、中心ナノワイヤ１３１がＩｎＧａＡｓナノワイヤであり、バリア層１３４がＩｎＰ層であり、変調ドープ層１３５がＩｎＡｌＡｓ層である場合、第１スペーサー層１３７および第２スペーサー層１３８は、それぞれ膜厚１０ｎｍのドープされていないＩｎＡｌＡｓ層である。
ソース電極１４０は、トンネル電界効果トランジスタ１００のソース領域に接続され、ドレイン電極１５０は、トンネル電界効果トランジスタ１００のドレイン領域に接続される。たとえば、基板１１０がソース領域として機能し、中心ナノワイヤ１３１の第１領域１３２がチャネルとして機能し、中心ナノワイヤ１３１の第２領域１３３がドレイン領域として機能する場合は、図２に示されるように、ソース電極１４０は基板１１０に接続され、ドレイン電極１５０は中心ナノワイヤ１３１の第２領域１３３に接続される。一方、中心ナノワイヤ１３１の第２領域１３３がソース領域として機能し、中心ナノワイヤ１３１の第１領域１３２がチャネルとして機能し、基板１１０がドレイン領域として機能する場合は、ソース電極１４０は中心ナノワイヤ１３１の第２領域１３３に接続され、ドレイン電極１５０は基板１１０に接続される。基板１１０に接続される電極の種類は、特に限定されないが、基板１１０にオーミック接触できる金属膜、合金膜、金属多層膜またはシリサイド金属膜が好ましい。基板１１０にオーミック接触できる金属多層膜の例には、Ｔｉ／Ａｕ多層膜およびＮｉ／Ａｕ多層膜が含まれる。基板１１０にオーミック接触できるシリサイド金属膜の例には、ＮｉＳｉ膜およびＴｉＳｉ膜が含まれる。中心ナノワイヤ１３１の第２領域１３３に接続される電極の種類は、特に限定されないが、第２領域１３３にオーミック接触できる金属膜、合金膜または金属多層膜が好ましい。第２領域１３３にオーミック接触できる金属膜の例には、Ｍｏが含まれる。第２領域１３３にオーミック接触できる多層金属膜の例には、Ｔｉ／Ａｕ多層膜、Ｎｉ／Ｇｅ／Ａｕ多層膜、Ｇｅ／Ａｕ／Ｎｉ／Ａｕ多層膜、Ｔｉ／Ｐｔ／Ａｕ多層膜およびＴｉ／Ｐｄ／Ａｕ多層膜が含まれる。本実施の形態では、ソース電極１４０は、基板１１０上に形成されたＴｉ／Ａｕ多層膜であり、ドレイン電極１５０は、コアマルチシェルナノワイヤ１３０および絶縁保護膜１８０上に配置されたＴｉ／Ａｕ多層膜またはＧｅ／Ａｕ／Ｎｉ／Ａｕ多層膜である。
ゲート絶縁膜１６０は、コアマルチシェルナノワイヤ１３０の側面（両端面を除くすべての面）を被覆している。ゲート絶縁膜１６０の材料は、絶縁体であれば特に限定されないが、高誘電体であることが好ましい。ゲート絶縁膜１６０の材料の例には、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、ハフニウムアルミネート（ＨｆＡｌＯｘ）、酸化ジルコニウム（ＺｒＯ２）および酸化ランタン（Ｌａ２Ｏ３）が含まれる。たとえば、ゲート絶縁膜１６０は、膜厚１４ｎｍのハフニウムアルミネート膜である。
ゲート電極１７０は、コアマルチシェルナノワイヤ１３０の第１領域１３２の周囲を覆うようにゲート絶縁膜１６０上に配置されている。本実施の形態では、ゲート電極１７０は、ゲート絶縁膜１６０の上に配置されている。ゲート電極１７０は、チャネル（中心ナノワイヤ１３１の第１領域１３２）に電界を作用させてトンネル現象および二次元電子ガスを同時に生じさせる。具体的には、ゲート電極１７０は、基板１１０の（１１１）面と中心ナノワイヤ１３１との接合界面と、中心ナノワイヤ１３１の第１領域１３２とに電界を作用させる。ゲート電極１７０は、基板１１０と中心ナノワイヤ１３１との接合界面に電界を作用させることで、この接合界面においてトンネル現象を生じさせる。同時に、ゲート電極１７０は、中心ナノワイヤ１３１の第１領域１３２に電界を作用させることで、中心ナノワイヤ１３１の外周部において二次元電子ガスを生じさせる。ゲート電極１７０の上端の位置と、中心ナノワイヤ１３１における第１領域１３２および第２領域１３３の境界の位置との関係は、図２の概略図に示されるようにゲート電極１７０の上端が第１領域１３２および第２領域１３３の境界よりも下側（基板１１０側）に位置することが好ましいが、特に限定されない。
ゲート電極１７０の種類は、導電性を有していれば特に限定されず、例えば金属膜、金属多層膜、金属化合物膜またはそれ以外の導電性膜である。金属膜を構成する金属の例には、Ｗ、Ｔｉ、Ｐｔ、ＡｕおよびＭｏが含まれる。金属多層膜の例には、Ｔｉ／Ａｕ多層膜が含まれる。金属化合物膜の例には、窒化タンタル（ＴａＮ）膜および窒化タングステン（ＷＮ）膜が含まれる。本実施の形態では、ゲート電極１７０は、ゲート絶縁膜１６０上に形成されたＴｉ／Ａｕ多層膜である。
絶縁保護膜１８０は、コアマルチシェルナノワイヤ１３０、ゲート絶縁膜１６０およびゲート電極１７０を被覆する、絶縁樹脂からなる膜である。
本実施の形態に係るトンネル電界効果トランジスタ１００では、IV族半導体からなる基板１１０の（１１１）面とIII−Ｖ族化合物半導体からなる中心ナノワイヤ１３１との接合界面は、無転位かつ無欠陥であることが好ましいが、少数の転位または欠陥を含んでいてもよい。具体的には、前記接合界面におけるミスフィット転位の周期は、基板１１０を構成するIV族半導体と中心ナノワイヤ１３１を構成するIII−Ｖ族化合物半導体との格子不整合から計算されるミスフィット転位の周期よりも大きければよい。また、前記接合界面における貫通転位の密度は、０〜１０１０個／ｃｍ２の範囲内であればよい。後述する製造方法で中心ナノワイヤ１３１を形成することで、基本的に無転位かつ無欠陥の接合界面を有する本実施の形態のトンネル電界効果トランジスタ１００を製造することができる。
本実施の形態に係るトンネル電界効果トランジスタ１００では、IV族半導体からなる基板１１０の（１１１）面とIII−Ｖ族化合物半導体からなる中心ナノワイヤ１３１との接合界面がトンネル層として機能する。たとえば、基板１１０がソース領域として機能する場合は、ゲート電極１７０に正の電圧を印加することで、ソース領域（基板１１０）内のキャリアがトンネル現象によりチャネル領域（中心ナノワイヤ１３１の第１領域１３２）内に移動する（ＯＮ状態となる）。一方、中心ナノワイヤ１３１の第２領域１３３がソース領域として機能する場合は、チャネル領域（中心ナノワイヤの第１領域）内のキャリアがトンネル現象によりドレイン領域（基板１１０）内に移動する（ＯＮ状態となる）。この動作は、ＣＭＯＳスイッチのｎ型またはｐ型ＭＯＳＦＥＴのスイッチ動作に相当する。中心ナノワイヤ１３１を構成するIII−Ｖ族化合物半導体の種類により接合界面のエネルギー障壁の高さが変わるため、III−Ｖ族化合物半導体の種類を変えることにより、ＯＮ状態に必要な供給電圧を任意に制御することができる。
また、本実施の形態に係るトンネル電界効果トランジスタ１００では、ゲート電極１７０に正の電圧を印加することで、チャネル領域（中心ナノワイヤ１３１の第１領域１３２）の外周部に高移動度の二次元電子ガスが生じて、ソース領域（基板１１０または中心ナノワイヤ１３１の第２領域１３３）内のキャリアがチャネル領域（中心ナノワイヤ１３１の第１領域１３２）の二次元電子ガスを介してドレイン領域（中心ナノワイヤ１３１の第２領域１３３または基板１１０）に移動する（ＯＮ状態となる）。すなわち、本実施の形態に係るトンネル電界効果トランジスタ１００は、トンネル電界効果トランジスタ（ＴＦＥＴ）としてだけでなく高電子移動度トランジスタ（ＨＥＭＴ）としても動作する。したがって、本実施の形態のトンネル電界効果トランジスタ１００は、従来のトンネル電界効果トランジスタよりも大きい電流値を実現することができる。
図４は、基板１１０がｐ型シリコン（１１１）基板であり、中心ナノワイヤ１３１の第２領域１３３がｎ型にドープされている場合における、トンネル電界効果トランジスタ１００のバンド構造の模式図である。図５は、基板１１０がｎ型シリコン（１１１）基板であり、中心ナノワイヤ１３１の第２領域１３３がｐ型にドープされている場合における、トンネル電界効果トランジスタ１００のバンド構造の模式図である。これらの図に示されるように、本実施の形態に係るトンネル電界効果トランジスタ１００では、ゲート電極１７０に正の電圧を印加することで、基板１１０内のキャリアがトンネル現象により中心ナノワイヤ１３１内に移動するとともに、中心ナノワイヤ１３１内に移動したキャリアが二次元電子ガス内を高速で移動する（ＯＮ状態となる）。このように、本実施の形態に係るトンネル電界効果トランジスタ１００は、トンネル輸送および二次元電子ガスによるスイッチングを同時に実現することで、小さなサブスレッショルド係数（６０ｍＶ／桁以下）と電流値の増大を両立することができる（実施例参照）。
本実施の形態に係るトンネル電界効果トランジスタ１００をスイッチ素子として利用することで、半導体デバイスの消費電力を削減することができる。その結果、省エネルギーおよび環境負荷低減も実現することができる。
２．トンネル電界効果トランジスタの製造方法
次に、本実施の形態に係るトンネル電界効果トランジスタ１００の製造方法について説明する。図６Ａ〜Ｃおよび図７Ａ，Ｂは、本実施の形態に係るトンネル電界効果トランジスタ１００の製造方法の一例を示す断面模式図である。これらの図に示されるように、本実施の形態に係るトンネル電界効果トランジスタ１００は、例えば、１）基板１１０を準備する第１ステップ（図６Ａ）と、２）コアマルチシェルナノワイヤ１３０を形成する第２ステップ（図６Ｂおよび図６Ｃ）と、３）ゲート電極１７０を形成する第３ステップ（図７Ａ）と、４）ソース電極１４０およびドレイン電極１５０を形成する第４ステップ（図７Ｂ）と、により製造されうる。以下、各工程について説明する。
１）基板の準備
第１ステップでは、開口部を有する絶縁膜１２０で被覆された基板１１０を準備する（図６Ａ）。基板１１０の種類は、（１１１）面を有するIV族半導体からなる基板であれば特に限定されない。基板１１０は、第１導電型（ｎ型またはｐ型）にドープされている。たとえば、基板１１０は、ｎ型シリコン（１１１）基板またはｐ型シリコン（１１１）基板である。基板１１０が（１１１）面を有さない基板（シリコン（１００）基板など）である場合は、異方性エッチングなどにより（１１１）面を露出させる。
絶縁膜１２０の材料は、無機絶縁材料であれば特に限定されない。無機絶縁材料の例には、酸化シリコン、窒化シリコンなどが含まれる。（１１１）面を被覆する絶縁膜１２０の厚さは、特に限定されないが、例えば２０ｎｍ程度であればよい。酸化シリコン膜は、例えばシリコン基板を熱酸化することで形成されうる。もちろん、絶縁膜１２０は、スパッタ法などの一般的な薄膜形成法により形成されてもよい。
絶縁膜１２０には、中心ナノワイヤ１３１を成長させるための１または２以上の開口部が形成される。開口部は、電子ビームリソグラフィーや、フォトリソグラフィー、ナノインプリントリソグラフィーなどの微細パターン加工技術を用いることで形成されうる。基板１１０の（１１１）面は、開口部を通して外部に露出する。開口部の形状は、特に限定されず、任意に決定することができる。開口部の形状の例には、三角形、四角形、六角形および円形が含まれる。開口部の外接円の直径は、例えば２〜１００ｎｍ程度であればよい。開口部が大きすぎると、基板１１０の（１１１）面と中心ナノワイヤ１３１との接合界面に多数の転位または欠陥が形成されるおそれがある。１つの基板１１０上に複数の開口部を周期的に配列する場合、開口部の間隔は１０ｎｍ〜数μｍ程度であればよい。
通常、基板１１０の表面には、自然酸化膜が形成されている。この自然酸化膜は、中心ナノワイヤ１３１の成長を阻害するので、除去されることが好ましい。そこで、基板１１０の（１１１）面を覆う絶縁膜１２０に開口部を設けた後、高温熱処理することにより、開口部内で露出している（１１１）面に形成された自然酸化膜を除去することが好ましい。高温熱処理は、例えば水素ガスや窒素ガス、アルゴンガスなどの不活性ガス雰囲気中で約９００℃の条件で熱処理すればよい。このように高温熱処理を行うことにより、開口部を通して露出した（１１１）面を被覆する自然酸化膜が除去されるとともに、IV族半導体と自然酸化膜との界面における結晶構造から、酸素原子が除去される。この酸素原子が除去された箇所には、酸素原子の代わりにIII族原子またはＶ族原子が吸着する（後述）。
高温熱処理後の（１１１）面は、１×１構造で構成される。ところが、そのまま基板１１０の温度を下げると、図８に示される分類（化合物半導体成長温度範囲）のように不規則な原子配列が基板１１０の表面に形成される。しかしながら、さらに温度を４００℃程度にまで下げると、再び基板１１０の表面が１×１構造に回復する。そこで、本実施の形態に係る製造方法では、高温熱処理後に、基板１１０の温度を一旦低温（約４００℃程度）に下げる。ここで「低温」とは、中心ナノワイヤ１３１を成長させるのに必要な温度よりも低い温度をいう。このように基板１１０の温度を低下させることにより、基板１１０の（１１１）２×１面を（１１１）１×１面に変換することができる。「（１１１）２×１面」とは、図９Ａに示されるように、原子配列を構成する最小単位が２原子間隔×１原子間隔となっている面をいう。一方、「（１１１）１×１面」とは、図９Ｂに示されるように、原子配列を構成する最小単位が１原子間隔×１原子間隔となっている面をいう。
後述の通り、基板１１０の（１１１）１×１面は、III族元素またはＶ族元素により、（１１１）Ａ面または（１１１）Ｂ面に変換される。ここで、「（１１１）Ａ面」とは、最表面のIV族原子にＶ族原子が付いた構造、または最表面のIV族原子がIII族原子で置換された構造をいう。また、「（１１１）Ｂ面」とは、最表面のIV族原子にIII族原子が付いた構造、または最表面のIV族原子がＶ族原子で置換された構造をいう。
基板１１０の（１１１）１×１面を（１１１）Ａ面または（１１１）Ｂ面にすることで、その面からIII−Ｖ族化合物半導体を成長させやすくすることができる。III−Ｖ族化合物半導体の（１１１）Ａ面または（１１１）Ｂ面は、（１１１）２×２面、つまり最小単位が２原子間隔×２原子間隔の周期で構成された構造である。よって、IV族半導体基板の表面に、２原子間隔×２原子間隔よりも小さい最小単位でIII族元素またはＶ族元素が配置されていると、その表面にIII−V族化合物半導体が成長しやすい。
一方、シリコン基板を熱処理することによって生じやすい（１１１）面の安定構造は、（１１１）７×７面であると報告されている（Surf. Sci. Vol.164, (1985), p.367-392）。（１１１）７×７面を、（１１１）Ａ面または（１１１）Ｂ面に変換しても、最小単位が７原子間隔×７原子間隔の配列周期となる。この最小単位は、III−Ｖ族化合物半導体の結晶構造における配列周期の最小単位よりも大きい。よって、その表面にIII−Ｖ族化合物半導体が成長しにくい。
基板１１０の（１１１）２×１面を（１１１）１×１面にするための低温熱処理は、約３５０〜４５０℃（例えば、約４００℃）の温度で行えばよい。低温熱処理は、水素ガス、窒素ガス、アルゴンガス、ヘリウムガスなどの不活性ガス囲気下で行うことが好ましい。
基板１１０の（１１１）２×１面を低温熱処理により（１１１）１×１面に変換するとともに、III族原料またはＶ族原料を基板１１０の表面に供給して（１１１）Ａ面または（１１１）Ｂ面に変換する。III族原料は、ホウ素、アルミニウム、ガリウム、インジウムまたはチタン（有機金属化合物であってもよい）を含むガスであることが好ましい。III族原料は、例えばトリメチルインジウムなどの有機アルキル金属化合物である。Ｖ族原料は、窒素、リン、ヒ素、アンチモンまたはビスマス（有機金属化合物であってもよい）を含むガスであることが好ましい。Ｖ族原料は、例えば水素化ヒ素（アルシン；ＡｓＨ３）である。III族原料またはＶ族原料の供給は、４００〜５００℃にて行われることが好ましい。
基板１１０の表面を（１１１）Ａ面または（１１１）Ｂ面に変換する工程は、基板１１０の表面を（１１１）１×１面に変換する工程の後に行ってもよいが、（１１１）１×１面に変換する工程と同時に行ってもよい。すなわち、基板１１０の（１１１）面を約４００℃での低温熱処理により（１１１）１×１面に変換しながら、III族原料またはＶ族原料も供給して（１１１）Ａ面または（１１１）Ｂ面に変換してもよい。
前述の通り、基板１１０を高温（例えば９００℃）で熱処理して自然酸化膜を除去するときに、（１１１）面から酸素原子が除去される。酸素原子が除去された状態で（１１１）１×１面とすると、IV族元素同士の結合が切れている部分が形成される。図８に示されるように、高温熱処理した後の（１１１）面は１×１構造で構成され、そのまま温度を下げると、様々な不規則な周期の原子配列が表面に形成される。さらに温度を４００℃程度まで下げることで、（１１１）面は１×１構造に回復する。回復した１×１構造は、熱力学的に不安定であり、この状態にIII族元素またはＶ族元素を供給すると、III族元素またはＶ族元素は、最表面のIV族原子（例えばシリコン原子）と置き換わるようにIII族原子またはＶ族原子が表面吸着して、（１１１）Ａ面または（１１１）Ｂ面を形成する。このため、比較的容易に（１１１）Ａ面または（１１１）Ｂ面が得られる。
２）コアマルチシェルナノワイヤの作製
第２ステップでは、コアマルチシェルナノワイヤ１３０を形成する（図６Ｂおよび図６Ｃ）。より具体的には、絶縁膜１２０の開口部内に露出した基板１１０の（１１１）面から中心ナノワイヤ１３１を成長させ（図６Ｂ）、次いで中心ナノワイヤ１３１の側面に複数の被覆層を形成する（図６Ｃ）。このとき、中心ナノワイヤ１３１を成長させる前に、交互原料供給変調法により基板１１０の（１１１）面にIII−Ｖ族化合物半導体の薄膜を形成することが好ましい。
［交互原料供給変調法］
基板１１０にIII族元素を含む原料ガスとＶ族元素を含む原料ガスとを交互に提供して（以下「交互原料供給変調法」という）、絶縁膜１２０の開口部内に露出した（１１１）Ａ面または（１１１）Ｂ面にIII−Ｖ族化合物半導体の薄膜を形成する。この交互原料供給変調法による薄膜形成は、中心ナノワイヤ１３１を成長させるために必要な温度よりも低い温度にて行われることが好ましい。たとえば、交互原料供給変調法による薄膜形成は、約４００℃で行うか、または４００℃から昇温しながら行えばよい。
具体的には、基板１１０に（１１１）Ａ面が形成されている場合は、まずIII族元素を含む原料ガスを供給し、その後Ｖ族元素を含む原料ガスを供給する。さらに、III族元素を含む原料ガスとＶ族元素を含む原料ガスとを交互に繰り返し供給する。一方、基板１１０に（１１１）Ｂ面が形成されている場合は、まずＶ族元素を含む原料ガスを供給し、その後III族元素を含む原料ガスを供給する。さらに、Ｖ族元素を含む原料ガスとIII族元素を含む原料ガスとを交互に繰り返し供給する。
Ｖ族元素を含む原料ガスの供給時間およびIII族元素を含む原料ガスの供給時間は、それぞれ数秒程度であればよい。また、Ｖ族元素を含む原料ガスの供給とIII族元素を含む原料ガスの供給との間に、数秒のインターバルを設けることが好ましい。III−Ｖ族化合物半導体の薄膜が所望の厚さになるまで、Ｖ族元素を含む原料ガスとIII族元素を含む原料ガスとを交互に供給すればよい。何回か繰り返してガスを供給することにより、III−Ｖ化合物半導体の薄膜が形成される。
この交互原料供給変調法は、基板１１０の（１１１）１×１面を（１１１）Ａ面または（１１１）Ｂ面に変換したときに変換できなかった部位があったとしても、（１１１）Ａ面または（１１１）Ｂ面を再形成することができるという補償効果もある。交互原料供給変調法により、IV族元素とIII族元素またはＶ族元素とが結合するからである。
この後、中心ナノワイヤ１３１を成長させるために基板温度を上げるが、交互原料供給変調法により形成されたIII−Ｖ化合物半導体の薄膜は、基板に吸着したIII族元素やIV族元素が熱で乖離することを防ぐ。
［中心ナノワイヤの形成］
III−Ｖ化合物半導体の薄膜を形成した後に、基板１１０の（１１１）面から絶縁膜１２０の開口部を通してIII−Ｖ族化合物半導体からなる中心ナノワイヤ１３１を成長させる（図６Ｂ）。中心ナノワイヤ１３１の成長は、例えば有機金属化学気相エピタキシ法（以下「ＭＯＶＰＥ法」ともいう）や、分子線エピタキシ法（以下「ＭＢＥ法」ともいう）などにより行われる。好ましくは、中心ナノワイヤ１３１の成長は、ＭＯＶＰＥ法により行われる。なお、絶縁膜１２０の開口部以外の領域では、絶縁膜１２０により中心ナノワイヤ１３１の成長は阻害される。
ＭＯＶＰＥ法による中心ナノワイヤ１３１の形成は、通常のＭＯＶＰＥ装置を用いて行うことができる。つまり、所定の温度かつ減圧条件下で、III族元素を含む原料ガスおよびＶ族元素を含む原料ガスを提供すればよい。たとえば、ＩｎＡｓナノワイヤを形成するときは、約５４０℃でトリメチルインジウムおよび水素化ヒ素を含むガスを提供すればよい。また、ＧａＡｓナノワイヤを形成するときは、約７５０℃でトリメチルガリウムおよび水素化ヒ素を含むガスを提供すればよい。また、ＩｎＧａＡｓナノワイヤを形成するときは、約６７０℃でトリメチルインジウム、トリメチルガリウムおよび水素化ヒ素を含むガスを提供すればよい。
以上の手順によりIII−Ｖ族化合物半導体からなる中心ナノワイヤ１３１を、その長軸が（１１１）面に対して垂直になるように基板１１０の（１１１）面上に形成することができる。このようにして形成された中心ナノワイヤ１３１と基板１１０の（１１１）面との接合界面は、基本的に無転位かつ無欠陥である。
形成された中心ナノワイヤ１３１の少なくとも第２領域１３３は、基板１１０とは異なる第２の導電型（ｐ型またはｎ型）にドープされる。たとえば、ＭＯＶＰＥ法でIII−Ｖ族化合物半導体ナノワイヤを形成している間にドーピングガスまたはドーピング有機金属を供給することで、中心ナノワイヤ１３１にｐ型ドーパントまたはｎ型ドーパントをドープすることができる。ドーピングガスおよびドーピング有機金属の種類は、ｐ型にドープする場合はＣ、ＺｎまたはＴｅを含むものであれば特に限定されず、ｎ型にドープする場合はＣ、Ｓｉ、Ｇｅ、Ｓｎ、Ｏ、Ｓ、ＳｅまたはＴｅを含むものであれば特に限定されない。たとえば、中心ナノワイヤ１３１の第１領域１３２を形成した後に、VI族原子を含むガスまたは有機金属材料と中心ナノワイヤ１３１の材料とを同時に供給することで、第２領域１３３となるｐ型のIII−Ｖ族化合物半導体ナノワイヤを形成することができる。同様に、ＭＯＶＰＥ法で中心ナノワイヤ１３１の第１領域１３２を形成した後に、IV族原子を含むガスまたは有機金属材料と中心ナノワイヤ１３１の材料とを同時に供給することで、第２領域１３３となるｎ型のIII−Ｖ族化合物半導体ナノワイヤを形成することができる。この他にも、中心ナノワイヤ１３１の第２領域１３３となる部分に対してVI族原子からなるイオンを打ち込むことで、第２領域１３３をｐ型とすることができる。同様に、中心ナノワイヤ１３１の第２領域１３３となる部分に対してIV族原子からなるイオンをイオン注入法で打ち込むことで、第２領域１３３をｎ型とすることができる。
本実施の形態に係るトンネル電界効果トランジスタ１００では、トンネル電界効果トランジスタ（ＴＦＥＴ）構造における立ち上がり電圧と、高電子移動度トランジスタ（ＨＥＭＴ）構造における閾値電圧とが一致する必要がある。これを達成するために、中心ナノワイヤ１３１の第１領域１３２の不純物密度を制御して、ＨＥＭＴ構造における閾値電圧と一致するようにＴＦＥＴ構造における立ち上がり電圧を調整する。たとえば、中心ナノワイヤ１３１の第１領域１３２を形成している間に第１の導電型のドーパントを断続的にドープすることで（パルスドーピング）、ＴＦＥＴ構造における立ち上がり電圧をシフトさせることができる（国際公開第２０１５／０２２７７７号）。この場合、第１領域１３２における第１の導電型のドーパントの密度は、第１領域１３２における第２の導電型のドーパントの密度未満である。このようにパルスドーピングを利用して第１領域１３２の不純物密度を制御することで、ＴＦＥＴ構造における立ち上がり電圧を調整することができる。
［被覆層の形成］
中心ナノワイヤ１３１を形成した後に、中心ナノワイヤ１３１の側面に被覆層を形成する（図６Ｃ）。より具体的には、中心ナノワイヤ１３１の側面にバリア層１３４を形成し、次いでバリア層１３４の上に変調ドープ層１３５およびキャップ層１３６（または、第１スペーサー層１３７、変調ドープ層１３５、第２スペーサー層１３８およびキャップ層１３６）をこの順番で積層させる。被覆層の形成は、例えば有機金属化学気相エピタキシ法（以下「ＭＯＶＰＥ法」ともいう）や、分子線エピタキシ法（以下「ＭＢＥ法」ともいう）などにより行われる。作業工程を減らす観点からは、被覆層の形成方法は、中心ナノワイヤ１３１の製造方法と同じであることが好ましい。
中心ナノワイヤ１３１の側面に被覆層を形成するためには、中心ナノワイヤ１３１の長さ方向よりも動径方向の成長を促進させることが好ましい。動径方向の成長を促進させるには、基板１１０の温度を中心ナノワイヤ１３１を成長させた際の温度から５０〜２００℃程度低下させればよい。これにより、中心ナノワイヤ１３１の側面における成長速度が中心ナノワイヤ１３１の長さ方向の成長速度よりも大きくなり、中心ナノワイヤ１３１の側面に被覆層を形成する横方向成長を実現できる。縦方向の成長は、完全に阻害されていなければならないわけではない。中心ナノワイヤ１３１の上側の端面を被覆するように被覆層が形成された場合は、機械研磨などにより中心ナノワイヤ１３１および各被覆層の端面を露出させればよい。
バリア層１３４（、第１スペーサー層１３７）、変調ドープ層１３５（、第２スペーサー層１３８）およびキャップ層１３６を順に形成するには、被覆層の形成過程において供給する原料ガスの種類を切り替えればよい。たとえば、ＩｎＧａＡｓからなる中心ナノワイヤ１３１側から動径方向にＩｎＰ（バリア層１３４）、δ−ドーピングＩｎＡｌＡｓ（変調ドープ層１３５）、ＩｎＧａＡｓ（キャップ層１３６）の順で積層した構造（図３Ａ参照）の被覆層を形成するには、トリメチルインジウムガスおよびターシャルブチルホスフィンガスを供給して５８０℃でＩｎＰ（バリア層１３４）を成長させ；次いでトリメチルインジウムガス、トリメチルアルミニウムガス、水素化ヒ素ガスおよびモノシランガスを供給して５８０℃でＩｎＡｌＡｓ（変調ドープ層１３５）を成長させ；次いでトリメチルインジウムガス、トリメチルガリウムガスおよび水素化ヒ素ガスを供給して５８０℃でＩｎＧａＡｓ（キャップ層１３６）を成長させればよい。また、ＩｎＧａＡｓからなる中心ナノワイヤ１３１側から動径方向にＩｎＰ（バリア層１３４）、ＩｎＡｌＡｓ（第１スペーサー層１３７）、δ−ドーピングＩｎＡｌＡｓ（変調ドープ層１３５）、ＩｎＡｌＡｓ（第２スペーサー層１３８）、ＩｎＧａＡｓ（キャップ層１３６）の順で積層した構造（図３Ｂ参照）の被覆層を形成するには、トリメチルインジウムガスおよびターシャルブチルホスフィンガスを供給して５８０℃でＩｎＰ（バリア層１３４）を成長させ；次いでトリメチルインジウムガス、トリメチルアルミニウムガスおよび水素化ヒ素ガスを供給して５８０℃でＩｎＡｌＡｓ（第１スペーサー層１３７）を成長させ；次いでトリメチルインジウムガス、トリメチルアルミニウムガス、水素化ヒ素ガスおよびモノシランガスを供給して５８０℃でＩｎＡｌＡｓ（変調ドープ層１３５）を成長させ；次いでトリメチルインジウムガス、トリメチルアルミニウムガスおよび水素化ヒ素ガスを供給して５８０℃でＩｎＡｌＡｓ（第２スペーサー層１３８）を成長させ；次いでトリメチルインジウムガス、トリメチルガリウムガスおよび水素化ヒ素ガスを供給して５８０℃でＩｎＧａＡｓ（キャップ層１３６）を成長させればよい。
変調ドープ層１３５は、第２の導電型（ｎ型またはｐ型）にドープされる。バリア層１３４およびキャップ層１３６は、第２導電型（ｐ型またはｎ型）にドープされることもあれば、ドープされないこともある。第１スペーサー層１３７および第２スペーサー層１３８は、第１導電型（ｎ型またはｐ型）または第２導電型（ｐ型またはｎ型）にドープされることもあれば、ドープされないこともある。ＭＯＶＰＥ法でIV族原子を含むガスまたは有機金属材料と被覆層の材料とを同時に供給することで、ｎ型の被覆層を形成することができる。同様に、VI族原子を含むガスまたは有機金属材料と被覆層の材料とを同時に供給することで、ｐ型の被覆層を形成することができる。ドーピングガスおよびドーピング有機金属の種類は、ｎ型にドープする場合はＣ、Ｓｉ、Ｇｅ、Ｓｎ、Ｏ、Ｓ、ＳｅまたはＴｅを含むものであれば特に限定されず、ｐ型にドープする場合はＣ、ＺｎまたはＴｅを含むものであれば特に限定されない。キャリアの濃度は、特に限定されず、１×１０１６〜５×１０２０ｃｍ−３程度であればよい。
３）ゲート電極の形成
第３ステップでは、ゲート電極１７０を形成する（図７Ａ）。具体的には、中心ナノワイヤ１３１の側面にゲート絶縁膜１６０を形成し、その上にゲート電極１７０を形成する。ゲート絶縁膜１６０を形成する方法は、特に限定されない。たとえば、ＡＬＤ法などを用いて酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）または酸化ランタン（Ｌａ２Ｏ３）からなる膜を形成すればよい。また、ゲート電極１６０を形成する方法も、特に限定されない。たとえば、フォトリソグラフィー法を用いて、電極形成予定部位以外の領域をレジスト膜でマスクし、金や白金、チタン、クロム、アルミニウム、パラジウム、モリブデンなどの金属またはポリシリコンなどの半導体を蒸着させ、レジスト膜を除去（リフトオフ）すればよい。また、チタンを蒸着させた後、さらに金を蒸着させて重層して、二層構造の電極としてもよい。ゲート電極１７０を形成した後に、コアマルチシェルナノワイヤ１３０、ゲート絶縁膜１６０およびゲート電極１７０を保護する絶縁保護膜１８０を形成してもよい。絶縁保護膜１８０は、例えば絶縁樹脂からなる膜である。
４）ソース電極およびドレイン電極の形成
第４ステップでは、ソース電極１４０およびドレイン電極１５０を形成する（図７Ｂ）。ソース電極１４０およびドレイン電極１５０を形成する方法は、特に限定されない。たとえば、ゲート電極１７０と同様にフォトリソグラフィー法を用いて形成すればよい。
以上の手順により、本実施の形態に係るトンネル電界効果トランジスタ１００を製造することができる。
本実施の形態に係るトンネル電界効果トランジスタ１００の製造方法は、金属触媒を用いずにコアマルチシェルナノワイヤ１３０を形成するため、金属汚染の影響を受けることなく高品位の結晶構造でデバイスを形成することができる。また、本実施の形態に係るトンネル電界効果トランジスタ１００の製造方法は、IV族半導体およびIII−Ｖ族化合物半導体の種類を適宜選択することで、精密なドーピング技術を用いることなく所望の特性を有するトンネル電界効果トランジスタを製造することができる。さらに、本実施の形態に係るトンネル電界効果トランジスタ１００の製造方法では、ＩｎＧａＡｓなどの混晶半導体からなる中心ナノワイヤ１３１を形成する場合、Ｉｎ組成を変化させるのみで接合界面のバンド不連続性が互いに反対の性質を示すようになる。したがって、この性質を利用することで、III−Ｖ族化合物半導体からなる中心ナノワイヤ１３１を１回成長させるのみで、異なるスイッチ特性を示すトンネル電界効果トランジスタ１００を製造することができる。
なお、ここまで、本発明に係るトンネル電界効果トランジスタの一例としてIV族半導体からなる基板と、III−Ｖ族化合物半導体からなるコアマルチシェルナノワイヤとを含む電界効果トランジスタについて説明してきたが、本発明に係るトンネル電界効果トランジスタは、これに限定されない。前述のとおり、本発明に係るトンネル電界効果トランジスタは、トンネル電界効果トランジスタ（ＴＦＥＴ）構造および高電子移動度トランジスタ（ＨＥＭＴ）構造の両方を有していれば、例えばＦｉｎＦＥＴや立体ゲート構造を有するＨＥＭＴなどのような構造であってもよい。本発明に係るトンネル電界効果トランジスタは、例えば、現在市販されているような通信用のＨＥＭＴや車載用のＡｌＧａＮ／ＧａＮパワーＨＥＭＴなどの代わりに使用されうる。
以下、本発明について実施例を参照して詳細に説明するが、本発明はこれらの実施例により限定されない。
１．本発明に係るトンネル電界効果トランジスタの作製
（１）ＴＦＥＴ−１の作製（実施例）
ｐ型シリコン（１１１）基板（キャリア濃度：７×１０１８ｃｍ−３）を、熱酸化処理して、表面に膜厚２０ｎｍの酸化シリコン膜を形成した。電子線ビームリソグラフィーおよびウェットケミカルエッチングにより酸化シリコン膜に周期的に開口部を形成して、シリコン基板の表面を露出させた。開口部の形状は六角形とし、開口部の大きさ（外接円の直径）は３０ｎｍとした。
開口部を形成した基板を減圧横型ＭＯＶＰＥ装置（ＨＲ２３３９；大陽日酸株式会社）にセットした。シリコン基板の温度を９２５℃に上昇させて５分間維持することで、シリコン基板の開口部表面に形成された自然酸化膜を除去した。次いで、シリコン基板の温度を９２５℃から４００℃に低下させた。水素化ヒ素を水素ガス（キャリアガス）とともに供給した。水素化ヒ素の分圧は１.３×１０−４ａｔｍとした。
次に、交互原料供給変調法によりシリコン基板の開口部にＩｎＧａＡｓの薄膜を形成した。具体的には、トリメチルインジウムおよびトリメチルガリウムの供給を１秒間、水素ガスによるインターバルを２秒間、水素化ヒ素の供給を１秒間、水素ガスによるインターバルを２秒間の組合せを１サイクルとして、２分間かけて２０回繰り返した。トリメチルインジウムの分圧は４.７×１０−７ａｔｍとし、トリメチルガリウムの分圧は５.７×１０−７ａｔｍとし、水素化ヒ素の分圧は１.３×１０−４ａｔｍとした。
次に、シリコン基板の温度を上昇させた後、ＭＯＶＰＥ法により、太さ（外接円の直径）３０ｎｍ、長さ１.２μｍのＩｎ０.７Ｇａ０.３Ａｓナノワイヤ（中心ナノワイヤ）を成長させた。具体的には、シリコン基板の温度を４００℃から６７０℃に上昇させた後、トリメチルインジウム、トリメチルガリウムおよび水素化ヒ素を水素ガスとともに供給して、長さ１００ｎｍのＩｎ０.７Ｇａ０.３Ａｓナノワイヤ（第１の領域）を成長させた。このとき、トリメチルインジウム、トリメチルガリウムおよび水素化ヒ素の連続供給に併せて、ジエチル亜鉛を断続的に供給した。ジエチル亜鉛の供給では、ジエチル亜鉛の供給を１秒間、インターバルを２９秒間の組み合わせを１サイクルとして、３０回サイクルを繰り返した。トリメチルインジウムの分圧は４.７×１０−７ａｔｍとし、トリメチルガリウムの分圧は５.７×１０−７ａｔｍとし、水素化ヒ素の分圧は１.３×１０−４ａｔｍとし、ジエチル亜鉛の分圧は３.０×１０−７ａｔｍとした。第１の領域におけるドーパント（Ｚｎ）の濃度は１×１０１５ｃｍ−３であった。続いて、トリメチルインジウム、トリメチルガリウム、水素化ヒ素およびモノシランを水素ガスとともに供給して、長さ１.１μｍのｎ型Ｉｎ０.７Ｇａ０.３Ａｓナノワイヤ（第２の領域）を成長させた。トリメチルインジウムの分圧は４.９×１０−７ａｔｍとし、トリメチルガリウムの分圧は５.７×１０−７ａｔｍとし、水素化ヒ素の分圧は１.３×１０−４ａｔｍとし、モノシランの分圧は７×１０−８ａｔｍとした。第２の領域におけるドーパント（Ｓｉ）の濃度は５×１０１８ｃｍ−３であった。
次に、Ｉｎ０.７Ｇａ０.３Ａｓナノワイヤ（中心ナノワイヤ）の周囲（主として側面）に、ＩｎＰ層（バリア層）、Ｉｎ０.５Ａｌ０.５Ａｓ層（第１スペーサー層）、δ−ドーピングＩｎＡｌＡｓ層（変調ドープ層）、Ｉｎ０.５Ａｌ０.５Ａｓ層（第２スペーサー層）、Ｉｎ０.７Ｇａ０.３Ａｓ層（キャップ層）をこの順番で形成した（図３Ｂ参照）。具体的には、シリコン基板の温度を５８０℃として、トリメチルインジウムガスおよびターシャルブチルホスフィンガスを水素ガスとともに供給して、Ｉｎ０.７Ｇａ０.３Ａｓナノワイヤ（中心ナノワイヤ）の側面に膜厚５ｎｍのＩｎＰ層（バリア層）を形成した。次いで、トリメチルインジウムガス、トリメチルアルミニウムガスおよび水素化ヒ素ガスを水素ガスとともに供給して、ＩｎＰ層（バリア層）の上に膜厚２.５ｎｍのＩｎ０.５Ａｌ０.５Ａｓ層（第１スペーサー層）を形成した。次いで、トリメチルインジウムガス、トリメチルアルミニウムガス、水素化ヒ素ガスおよびモノシランガスを水素ガスとともに供給して、Ｉｎ０.５Ａｌ０.５Ａｓ層（第１スペーサー層）の上に膜厚５ｎｍのδ−ドーピングＩｎＡｌＡｓ層（変調ドープ層）を形成した。次いで、トリメチルインジウムガス、トリメチルアルミニウムガスおよび水素化ヒ素ガスを水素ガスとともに供給して、δ−ドーピングＩｎＡｌＡｓ層（変調ドープ層）の上に膜厚２.５ｎｍのＩｎ０.５Ａｌ０.５Ａｓ層（第２スペーサー層）を形成した。最後に、トリメチルインジウムガス、トリメチルガリウムガスおよび水素化ヒ素ガスを水素ガスとともに供給して、Ｉｎ０.５Ａｌ０.５Ａｓ層（第２スペーサー層）の上に膜厚５ｎｍのＩｎ０.７Ｇａ０.３Ａｓ層（キャップ層）を形成した。トリメチルインジウムの分圧は３.６×１０−６ａｔｍとし、ターシャルブチルホスフィンの分圧は１.２×１０−４ａｔｍとし、トリメチルアルミニウムの分圧は７.５×１０−７ａｔｍとし、水素化ヒ素の分圧は１.３×１０−４ａｔｍとし、モノシランの分圧は１.２×１０−７ａｔｍとし、トリメチルガリウムの分圧は８.２×１０−７ａｔｍとした。δ−ドーピングＩｎＡｌＡｓ層（変調ドープ層）のキャリア濃度は、１×１０１９ｃｍ−３とした。
これらの工程により、太さ（外接円の直径）７０ｎｍ、長さ１.２μｍのコアマルチシェルナノワイヤがシリコン基板表面に形成された。図１０は、コアマルチシェルナノワイヤが周期的に配列されたシリコン基板の走査電子顕微鏡写真（斜視像）である。図１０に示されるように、コアマルチシェルナノワイヤの長軸は、シリコン基板の表面に対して垂直であった。
コアマルチシェルナノワイヤの側面にゲート絶縁膜を形成し、さらにその上にゲート電極を形成した。具体的には、ＡＬＤ法により、膜厚１４ｎｍのＨｆ０.８Ａｌ０.２Ｏ膜（ゲート絶縁膜）を形成した。その後、高周波スパッタリング法により、コアマルチシェルナノワイヤのシリコン基板側の部分に膜厚１００ｎｍのＷ膜（ゲート電極）を形成した。コアマルチシェルナノワイヤの長軸方向に沿ったゲート電極の長さは、１５０ｎｍであった。
次に、シリコン基板上に絶縁樹脂（ＢＣＢ樹脂）膜を形成して、シリコン基板上のコアマルチシェルナノワイヤなどを絶縁樹脂中に包埋した。次いで、反応性イオンエッチングにより絶縁樹脂の上側の一部を除去して、Ｉｎ０.７Ｇａ０.３Ａｓナノワイヤ（中心ナノワイヤ）の先端を露出させた。
次に、Ｉｎ０.７Ｇａ０.３Ａｓナノワイヤ（中心ナノワイヤ）が露出した面にドレイン電極として膜厚１２０ｎｍのＴｉ（２０ｎｍ）／Ｐｄ（２０ｎｍ）／Ａｕ（１００ｎｍ）多層膜を形成した。また、シリコン基板上にソース電極として膜厚５０ｎｍのＴｉ（２０ｎｍ）／Ａｕ（３０ｎｍ）多層膜を形成した。
以上の手順により、本発明に係るトンネル電界効果トランジスタであるＴＦＥＴ−１を作製した（図２および図３Ｂ参照）。このトンネル電界効果トランジスタに含まれるＨＥＭＴ構造のバンド図（ＶＧ＝０.５０Ｖ）を図１１に示す。
（２）ＴＦＥＴ−２の作製（比較例）
Ｉｎ０.７Ｇａ０.３Ａｓナノワイヤ（中心ナノワイヤ）の側面上に変調ドープ層などの各被覆層を形成しなかった点を除いてはＴＦＥＴ−１と同様の手順で、比較用のトンネル電界効果トランジスタであるＴＦＥＴ−２を作製した。Ｉｎ０.７Ｇａ０.３Ａｓナノワイヤ（中心ナノワイヤ）の太さ（外接円の直径）は３０ｎｍであった。
以上の手順により、ＴＦＥＴ−１およびＴＦＥＴ−２の２つのトンネル電界効果トランジスタを作製した。ＴＦＥＴ−１は、トンネル電界効果トランジスタ（ＴＦＥＴ）構造および高電子移動度トランジスタ（ＨＥＭＴ）構造の両方を有している。一方、ＴＦＥＴ−２は、トンネル電界効果トランジスタ（ＴＦＥＴ）構造を有するが、高電子移動度トランジスタ（ＨＥＭＴ）構造を有していない。
３．電気特性の評価
上記工程により作製された２つのトンネル電界効果トランジスタの電気特性を測定した。
図１２は、ＴＦＥＴ−１（実施例）およびＴＦＥＴ−２（比較例）におけるドレイン電流（ＩＤＳ）とサブスレッショルド係数との関係を示すグラフである。このグラフに示されるように、実施例のＴＦＥＴ−１のサブスレッショルド係数は、６０ｍＶ／桁以下（４０ｍＶ／桁）であった。この結果から、本発明に係るトンネル電界効果トランジスタは、ＭＯＳＦＥＴのサブスレッショルド係数の理論的最小値の６０ｍＶ／桁以下の小さなサブスレッショルド係数で動作可能であることがわかる。
図１３Ａは、ＴＦＥＴ−１（実施例）におけるゲート電圧（ＶＧ）とドレイン電流（ＩＤＳ）との関係を示すグラフである（ＶＤＳ＝０.０５，０.１０，０.２５，０.５０，１.００Ｖ）。図１３Ｂは、ＴＦＥＴ−１（実施例）におけるドレイン電圧（ＶＤＳ）とドレイン電流（ＩＤＳ）との関係を示すグラフである（ＶＧ＝−０.４０〜０.７０Ｖ、０.０５Ｖ刻み）。図１４Ａは、ＴＦＥＴ−２（比較例）におけるゲート電圧（ＶＧ）とドレイン電流（ＩＤＳ）との関係を示すグラフである（ＶＤＳ＝０.０５，０.１０，０.２５，０.５０，１.００Ｖ）。図１４Ｂは、ＴＦＥＴ−２（比較例）におけるドレイン電圧（ＶＤＳ）とドレイン電流（ＩＤＳ）との関係を示すグラフである（ＶＧ＝−０.８〜１.２０Ｖ、０.１０Ｖ刻み）。
図１４Ａおよび図１４Ｂに示されるように、高電子移動度トランジスタ（ＨＥＭＴ）構造を有していない比較例のＴＦＥＴ−２では、ドレイン電圧（ＶＤＳ）が０.５Ｖの場合、ＯＮ電流は４ｎＡ／μｍ程度であった。一方、図１３Ａおよび図１３Ｂに示されるように、高電子移動度トランジスタ（ＨＥＭＴ）構造を有している実施例のＴＦＥＴ−１では、ドレイン電圧（ＶＤＳ）が０.５Ｖの場合、ＯＮ電流は３.５μＡ／μｍ程度（８７５倍）であった。この結果から、本発明に係るトンネル電界効果トランジスタは、電流値が大きいことがわかる。
本出願は、２０１５年９月３０日出願の特願２０１５−１９３１９６に基づく優先権を主張する。当該出願明細書および図面に記載された内容は、すべて本願明細書に援用される。
本発明の電界効果トランジスタは、例えば半導体マイクロプロセッサおよび高集積回路に形成されるスイッチ素子として有用である。
１００ トンネル電界効果トランジスタ
１１０ 基板
１２０ 絶縁膜
１３０ コアマルチシェルナノワイヤ
１３１ 中心ナノワイヤ
１３２ 第１領域
１３３ 第２領域
１３４ バリア層
１３５ 変調ドープ層
１３６ キャップ層
１３７ 第１スペーサー層
１３８ 第２スペーサー層
１４０ ソース電極
１５０ ドレイン電極
１６０ ゲート絶縁膜
１７０ ゲート電極
１８０ 絶縁保護膜

Claims (6)

  1. チャネルと、
    前記チャネルの一端に直接または間接的に接続されたソース電極と、
    前記チャネルの他端に直接または間接的に接続されたドレイン電極と、
    前記チャネルに電界を作用させて、前記チャネルの前記ソース電極側の接合部にトンネル現象を生じさせるとともに、同時に前記チャネルに二次元電子ガスを生じさせるゲート電極と、
    を有する、トンネル電界効果トランジスタ。
  2. 基板と、
    前記基板に接続された前記チャネルを含む、コアマルチシェルナノワイヤと、
    前記基板に接続された、前記ソース電極および前記ドレイン電極の一方と、
    前記コアマルチシェルナノワイヤに接続された、前記ソース電極および前記ドレイン電 極の他方と、
    前記コアマルチシェルナノワイヤの側面に配置されたゲート絶縁膜と、
    前記ゲート絶縁膜上に配置され、前記コアマルチシェルナノワイヤの少なくとも一部に 電界を作用させて、前記チャネルの前記ソース電極側の接合部にトンネル現象を生じさせ るとともに、同時に前記チャネルに二次元電子ガスを生じさせる前記ゲート電極と、
    を有する、請求項１に記載のトンネル電界効果トランジスタ。
  3. （１１１）面を有し、第１導電型にドープされたIV族半導体からなる基板と、
    前記基板の（１１１）面を被覆した、開口部を有する絶縁膜と、
    前記開口部内に露出した前記基板の（１１１）面および当該開口部の周囲の前記絶縁膜上に配置された、III−Ｖ族化合物半導体からなるコアマルチシェルナノワイヤと、
    前記基板に接続された、前記ソース電極および前記ドレイン電極の一方と、
    前記コアマルチシェルナノワイヤに接続された、前記ソース電極および前記ドレイン電極の他方と、
    前記コアマルチシェルナノワイヤの側面に配置されたゲート絶縁膜と、
    前記ゲート絶縁膜上に配置された、前記コアマルチシェルナノワイヤの少なくとも一部に電界を作用させる前記ゲート電極と、
    を有し、
    前記コアマルチシェルナノワイヤは、
    前記開口部内に露出した前記基板の（１１１）面に接続された第１領域と、前記第１領域に接続された、前記第１導電型と異なる第２導電型にドープされた第２領域とを含む、III−Ｖ族化合物半導体からなる、前記チャネルとしての中心ナノワイヤと、
    バンドギャップが前記中心ナノワイヤを構成するIII−Ｖ族化合物半導体よりも大きいIII−Ｖ族化合物半導体からなる、前記中心ナノワイヤの側面を被覆するバリア層と、
    バンドギャップが前記中心ナノワイヤを構成するIII−Ｖ族化合物半導体よりも大きく、かつ前記バリア層を構成するIII−Ｖ族化合物半導体よりも小さい、前記第２導電型のIII−Ｖ族化合物半導体からなる、前記バリア層を被覆する変調ドープ層と、
    バンドギャップが前記中心ナノワイヤを構成するIII−Ｖ族化合物半導体のバンドギャップ以上であるIII−Ｖ族化合物半導体からなる、前記変調ドープ層を被覆するキャップ層と、
    を有し、
    前記第１領域は、真性半導体であるか、または前記第２領域の不純物密度よりも低く前記第２導電型にドープされており、
    前記バリア層および前記キャップ層は、それぞれ、真性半導体であるか、または前記変調ドープ層の不純物密度よりも低く前記第２導電型にドープされており、
    前記ソース電極およびドレイン電極の他方は、前記中心ナノワイヤの前記第２領域に接続されており、
    前記ゲート電極は、前記基板の（１１１）面と前記中心ナノワイヤとの接合界面と、前記中心ナノワイヤの前記第１領域とに電界を作用させて、前記接合界面にトンネル現象を生じさせるとともに、同時に前記第１領域に二次元電子ガスを生じさせる、
    請求項１に記載のトンネル電界効果トランジスタ。
  4. 前記コアマルチシェルナノワイヤは、前記バリア層および前記変調ドープ層の間に配置されている、前記変調ドープ層を構成するIII−Ｖ族化合物半導体と同じ組成のIII−Ｖ族化合物半導体からなる第１スペーサー層と、前記変調ドープ層および前記キャップ層の間に配置されている、前記変調ドープ層および前記第１スペーサー層を構成するIII−Ｖ族化合物半導体と同じ組成のIII−Ｖ族化合物半導体からなる第２スペーサー層とをさらに有し、
    前記第１スペーサー層および前記第２スペーサー層のバンドギャップは、前記中心ナノワイヤを構成するIII−Ｖ族化合物半導体のバンドギャップよりも大きく、かつ前記バリア層を構成するIII−Ｖ族化合物半導体のバンドギャップよりも小さい、
    請求項３に記載のトンネル電界効果トランジスタ。
  5. 前記変調ドープ層の不純物密度は、１０１７〜１０２１ｃｍ−３の範囲内である、請求項３または請求項４に記載のトンネル電界効果トランジスタ。
  6. 請求項１〜５のいずれか一項に記載のトンネル電界効果トランジスタを含むスイッチ素子。
JP2017543415A 2015-09-30 2016-09-27 トンネル電界効果トランジスタ Active JP6600918B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015193196 2015-09-30
JP2015193196 2015-09-30
PCT/JP2016/078393 WO2017057329A1 (ja) 2015-09-30 2016-09-27 トンネル電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2017057329A1 JPWO2017057329A1 (ja) 2018-08-23
JP6600918B2 true JP6600918B2 (ja) 2019-11-06

Family

ID=58423584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017543415A Active JP6600918B2 (ja) 2015-09-30 2016-09-27 トンネル電界効果トランジスタ

Country Status (7)

Country Link
US (1) US10381489B2 (ja)
EP (1) EP3358604B1 (ja)
JP (1) JP6600918B2 (ja)
KR (1) KR102059101B1 (ja)
CN (1) CN108140581B (ja)
TW (1) TWI660509B (ja)
WO (1) WO2017057329A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6981289B2 (ja) * 2017-06-16 2021-12-15 富士通株式会社 化合物半導体装置及びその製造方法、並びに受信機
CN109509793B (zh) * 2017-09-15 2020-12-01 京东方科技集团股份有限公司 薄膜晶体管、其制造方法及电子装置
JP6978669B2 (ja) * 2017-11-28 2021-12-08 富士通株式会社 化合物半導体装置及びその製造方法、並びに受信装置及び発電装置
US10374041B2 (en) 2017-12-21 2019-08-06 International Business Machines Corporation Field effect transistor with controllable resistance
JP6954184B2 (ja) * 2018-03-01 2021-10-27 富士通株式会社 半導体デバイス、受信機及び半導体デバイスの製造方法
US10644150B2 (en) 2018-06-04 2020-05-05 International Business Machines Corporation Tunnel field-effect transistor with reduced subthreshold swing
JP7139705B2 (ja) * 2018-06-14 2022-09-21 富士通株式会社 ナノワイヤ装置の製造方法
JP2020009799A (ja) * 2018-07-03 2020-01-16 日本電信電話株式会社 トンネル電界効果トランジスタ
KR102608554B1 (ko) 2018-12-28 2023-11-30 국립대학법인 홋가이도 다이가쿠 상보형 스위치 소자
US11799035B2 (en) * 2019-04-12 2023-10-24 The Research Foundation For The State University Of New York Gate all-around field effect transistors including quantum-based features
JP7371366B2 (ja) * 2019-06-27 2023-10-31 富士通株式会社 半導体デバイス、及びこれを用いた無線受信器
US11127820B2 (en) * 2019-09-20 2021-09-21 Microsoft Technology Licensing, Llc Quantum well field-effect transistor and method for manufacturing the same
WO2023182099A1 (ja) * 2022-03-24 2023-09-28 国立大学法人北海道大学 電界効果トランジスタおよびスイッチ素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3091113B2 (ja) 1994-11-22 2000-09-25 科学技術振興事業団 生理活性物質分泌性のハイブリッド型ゲル
JP2687907B2 (ja) * 1994-12-28 1997-12-08 日本電気株式会社 トンネルトランジスタの製造方法
JP5255437B2 (ja) * 2005-06-16 2013-08-07 クナノ アーベー 半導体ナノワイヤトランジスタ
US8188513B2 (en) * 2007-10-04 2012-05-29 Stc.Unm Nanowire and larger GaN based HEMTS
US20120025169A1 (en) * 2010-08-02 2012-02-02 Sundiode Inc. Nanostructure array transistor
JP5929115B2 (ja) * 2011-11-17 2016-06-01 富士通株式会社 半導体ナノデバイス
JP5910965B2 (ja) 2012-03-07 2016-04-27 国立研究開発法人産業技術総合研究所 トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
WO2014006503A2 (en) * 2012-07-06 2014-01-09 Qunano Ab Radial nanowire esaki diode devices and methods
JP5999611B2 (ja) * 2013-08-13 2016-09-28 国立大学法人北海道大学 トンネル電界効果トランジスタ、その製造方法およびスイッチ素子
JP6331375B2 (ja) * 2013-12-17 2018-05-30 富士通株式会社 電界効果型半導体装置
US9768311B2 (en) * 2014-07-24 2017-09-19 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor tunneling device

Also Published As

Publication number Publication date
CN108140581B (zh) 2021-09-07
EP3358604A1 (en) 2018-08-08
EP3358604B1 (en) 2024-08-07
EP3358604A4 (en) 2019-05-08
JPWO2017057329A1 (ja) 2018-08-23
CN108140581A (zh) 2018-06-08
WO2017057329A1 (ja) 2017-04-06
TW201712870A (zh) 2017-04-01
US10381489B2 (en) 2019-08-13
KR102059101B1 (ko) 2019-12-24
KR20180042411A (ko) 2018-04-25
TWI660509B (zh) 2019-05-21
US20180294362A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
JP6600918B2 (ja) トンネル電界効果トランジスタ
JP5652827B2 (ja) トンネル電界効果トランジスタおよびその製造方法
US9634114B2 (en) Tunnel field-effect transistor, method for manufacturing same, and switch element
JP6095083B2 (ja) Ｉｉｉ−ｖ族化合物半導体ナノワイヤ、電界効果トランジスタおよびスイッチ素子
US20080149914A1 (en) Nanoelectronic structure and method of producing such
CN103022135B (zh) 一种iii-v族半导体纳米线晶体管器件及其制作方法
WO2023182099A1 (ja) 電界効果トランジスタおよびスイッチ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190826

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190920

R150 Certificate of patent or registration of utility model

Ref document number: 6600918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250