CN110047923B - 半导体垂直结构和半导体器件的制造方法 - Google Patents

半导体垂直结构和半导体器件的制造方法 Download PDF

Info

Publication number
CN110047923B
CN110047923B CN201810036773.3A CN201810036773A CN110047923B CN 110047923 B CN110047923 B CN 110047923B CN 201810036773 A CN201810036773 A CN 201810036773A CN 110047923 B CN110047923 B CN 110047923B
Authority
CN
China
Prior art keywords
semiconductor
material layer
semiconductor material
vertical structure
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810036773.3A
Other languages
English (en)
Other versions
CN110047923A (zh
Inventor
张海洋
纪世良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810036773.3A priority Critical patent/CN110047923B/zh
Publication of CN110047923A publication Critical patent/CN110047923A/zh
Application granted granted Critical
Publication of CN110047923B publication Critical patent/CN110047923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体垂直结构和半导体器件的制造方法，至少在半导体材料层的表面上覆盖一金属催化剂层后，再以所述图案化掩膜为掩膜，在金属催化剂层的催化作用下对所述半导体材料层进行刻蚀，以形成半导体垂直结构，能够较为精确地控制形成的半导体垂直结构的关键尺寸，改善半导体垂直结构的线条粗糙度，进而提高具有该半导体垂直结构的半导体器件的性能，适用于微米级或纳米级的半导体垂直结构的制造。

Description

半导体垂直结构和半导体器件的制造方法
技术领域
本发明涉及半导体器件制造技术领域，尤其涉及一种半导体垂直结构和半导体器件的制造方法。
背景技术
III-V族化合物半导体材料相对硅材料而言，具有高载流子迁移率、大的禁带宽度等优点，而且在热学、光学和电磁学等方面都有很好的特性，在硅基金属氧化物半导体场效应晶体管(Metal-oxide-semiconductor field effect transistor，MOSFET)技术日益逼近它的物理极限后，III-V族化合物半导体材料以其高电子迁移率特性有可能成为备选沟道材料，用来制作MOS器件。而且随着半导体工业前进到追求更大器件密度、更高性能和更低成本的纳米技术工艺节点，采用半导体纳米线作为器件沟道的纳米线场效应晶体管(Nanowire Field-Effect Transistor，简称NWFET)逐渐成为MOS器件的主流设计之一，NWFET具有较高的电流开关比和载流子迁移率，同时受到短沟道效应和漏致势垒降低效应的影响较小，并且通常采用环栅结构，栅极可以从多个方向对所述沟道进行调制因此具有较好的性能。然而，在实际的制造和使用过程中发现，现有的具有垂直纳米线(verticalNW，纳米线垂直于衬底表面设置)的MOS器件的性能比较差，不能满足器件性能进一步提高要求。
发明内容
本发明的目的在于提供一种半导体垂直结构和半导体器件的制造方法，能够较为精确地控制形成的半导体垂直结构的关键尺寸，改善半导体垂直结构的线条粗糙度，进而提高具有该半导体垂直结构的半导体器件的性能。
为了实现上述目的，本发明提供一种半导体垂直结构的制造方法，包括以下步骤：
提供一半导体衬底，在所述半导体衬底的表面上依次形成半导体材料层以及图案化掩膜；
至少在所述半导体材料层的表面上覆盖一金属催化剂层；
以所述图案化掩膜为掩膜，并在所述金属催化剂层的催化作用下，对所述半导体材料层进行刻蚀，以形成垂直于所述半导体衬底表面的半导体垂直结构。
可选的，所述半导体材料层为叠层结构或者单层结构。
可选的，所述半导体材料层为叠层结构，包括依次层叠在所述半导体衬底表面上的第一半导体材料层、第二半导体材料层、第三半导体材料层以及第四半导体材料层，且相邻两层半导体材料层的材质不同。
可选的，以所述图案化掩膜为掩膜，并在所述金属催化剂层的催化作用下，对所述半导体材料层进行刻蚀，以形成垂直于所述半导体衬底表面的半导体垂直结构的过程包括：
以所述图案化掩膜为掩膜，采用第一金属催化刻蚀工艺刻蚀所述第四半导体材料层，刻蚀停止在所述第三半导体材料层的表面上；
以所述图案化掩膜为掩膜，继续采用第二金属催化刻蚀工艺刻蚀所述第三半导体材料层，刻蚀停止在所述第二半导体材料层的表面上；
以所述图案化掩膜为掩膜，继续采用第三金属催化刻蚀工艺刻蚀所述第二半导体材料层，刻蚀停止在所述第一半导体材料层的表面上。
可选的，所述第一金属催化刻蚀工艺和所述第三金属催化刻蚀工艺均为湿法刻蚀工艺，所述第二金属催化刻蚀工艺为气相-液体-固体刻蚀工艺。
可选的，所述湿法刻蚀工艺的刻蚀剂包括氢氟酸和/或高锰酸钾溶液。
可选的，至少在所述半导体材料层的表面上覆盖一金属催化剂层时，所述图案化掩膜的表面上也覆盖有所述金属催化剂层。
可选的，所述半导体材料层的材料为III-V族化合物半导体。
可选的，所述III-V族化合物半导体包括砷化铟(InAs)、磷化铟(InP)、砷化镓(GaAs)、氮化镓(GaN)、锑化铟(InSb)、锑化镓(GaSb)、锑化铝(AlSb)、砷化铝镓(AlGaAs)、砷化铟镓(InGaAs)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮砷化镓(GaNAs)、锑砷化铟(InAsSb)、锑砷化镓(GaAsSb)、锑化铟镓(InGaSb)、锑化铝铟(AlInSb)、氮化铟镓铝(InGaAlN)、磷化铟镓铝(AlInGaP)、磷砷化铟镓(InGaAsP)、氮砷化铟镓(GaInAsN)、锑化铟镓铝(InGaAlSb)、锑砷化铟镓(InGaAsSb)以及锑磷化铝铟镓(AlInGaPSb)中的至少一种。
可选的，所述金属催化剂层的材料包括过渡金属和/或贵金属。
可选的，所述金属催化剂层的材料选自于金(Au)、银(Ag)、铂(Pt)、钯(Pd)、铑(Rh)、钌(Ru)、铜(Cu)、铁(Fe)、锌(Zn)、锡(Sn)、锰(Mn)、钛(Ti)、钴(Co)和镍(Ni)中的至少一种。
可选的，所述图案化掩膜的材质包括HSQ(氢基硅倍半氧烷，hydrogensilsesquioxane)光刻胶。
可选的，所述半导体垂直结构的线宽为微米级或纳米级。
可选的，在形成所述半导体垂直结构之后，还包括：
去除所述金属催化剂层和所述图案化掩膜；
对所述半导体垂直结构进行至少一次数字化刻蚀，以使所述半导体垂直结构的线宽缩减至要求线宽。
可选的，对所述半导体垂直结构进行至少一次数字化刻蚀时还配合一定程度的湿法刻蚀，所述湿法刻蚀采用的刻蚀剂为硫酸乙醇溶液。
本发明提供一种半导体器件的制造方法，包括：
采用上述之一的半导体垂直结构的制造方法，形成垂直于半导体衬底表面上的半导体垂直结构；
在所述半导体垂直结构的表面上形成栅极结构。
可选的，所述半导体器件为FinFET器件，所述半导体垂直结构为FinFET器件的鳍片，所述栅极结构覆盖在所述半导体垂直结构的侧壁和顶部上；或者，所述半导体器件为环栅器件，所述半导体垂直结构为所述环栅器件的沟道，所述栅极结构环绕在所述半导体垂直结构的侧壁表面上。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体垂直结构的制造方法，在图案化掩膜和半导体材料层的表面上覆盖一金属催化剂层后，再以所述图案化掩膜为掩膜，在金属催化剂层的催化作用下对所述半导体材料层进行刻蚀，以形成半导体垂直结构，在所述刻蚀过程中，一方面，利用图案化掩膜保护所述半导体材料层用于形成半导体垂直结构的区域，阻挡刻蚀剂对该区域的渗透和刻蚀以及阻挡金属催化剂层中金属粒子向该区域中穿透，另一方面，利用金属催化剂层的催化作用，加速所述半导体材料层的其他区域的刻蚀速率，同时利用金属粒子因重力作用会自动下沉的特点，而作为微掩膜，对所述其他区域下方未接触到刻蚀剂的半导体材料层起到一定遮蔽覆盖作用，从而能够较为精确地控制形成的半导体垂直结构的关键尺寸，改善半导体垂直结构的线条粗糙度，进而提高具有该半导体垂直结构的半导体器件的性能，适用于微米级或纳米级的半导体垂直结构的制造，例如III-V族化合物半导体垂直纳米线的制造。
2、本发明的半导体器件的制造方法，由于包括本发明的半导体垂直结构的制造方法，性能得到改善。
附图说明
图1是本发明具体实施例的半导体垂直结构的制造方法的流程图；
图2A至图2F是本发明具体实施例的半导体垂直结构的制造方法中的器件结构剖面示意图；
图3是本发明具体实施例的半导体器件的制造方法流程图；
图4A和图4B是本发明具体实施例的半导体器件的剖面结构示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图1，本发明提供一种半导体垂直结构的制造方法，包括以下步骤：
S1，提供一半导体衬底，在所述半导体衬底的表面上依次形成半导体材料层以及图案化掩膜；
S2，在所述图案化掩膜和所述半导体材料层的表面上覆盖一金属催化剂层；
S3，以所述图案化掩膜为掩膜，并在所述金属催化剂层的催化作用下，对所述半导体材料层进行表面刻蚀，以形成垂直于所述半导体衬底表面的半导体垂直结构；
S4，去除所述金属催化剂层和所述图案化掩膜；
S5，对所述半导体垂直结构进行至少一次数字化刻蚀，以使所述半导体垂直结构的线宽缩减至要求线宽。
请参考图2A，在步骤S1中，提供的半导体衬底200的材料可以是本领域技术人员熟知的任意不被后续的刻蚀溶液腐蚀的半导体材料，例如半导体衬底200可以是以下所提到的材料中的至少一种：Si(硅)、Ge(锗)、SiGe(锗化硅)、SiC(碳化硅)、SiGeC(锗碳化硅)、InAs(砷化铟)、GaAs(砷化镓)、InP(磷化铟)或者其它III-V族化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在一些实施例中，可以对包括半导体衬底200的材料进行掺杂，适合的掺杂物可以包括但不限于Zn(锌)、Mg(和其它IIA族化合物)、Zn、Cd、Hg、C、Si、Ge、Sn、O、S、Se、Te、Fe和Cr等，适合的掺杂物的选择取决于半导体衬底的半绝缘性质，或者其中存在的任何缺陷。在本实施例中，所述半导体衬底200的材料选用未掺杂和掺杂(例如，p-InP、n-InP)形式的InP。
请参考图2A，在步骤S1中，可以采用分子束外延工艺在所述半导体衬底200的表面上形成用于制作半导体垂直结构的半导体材料层，可以理解的是，半导体材料层可以直接与半导体衬底200的表面接触，也可以和半导体材料层之间形成有埋氧层，比如二氧化硅层。所述半导体材料层可以是单层结构，也可以上叠层结构。本实施例的半导体材料层为叠层结构，包括依次层叠在所述半导体衬底200表面上的第一半导体材料层201、第二半导体材料层202、第三半导体材料层203以及第四半导体材料层204，且相邻两层半导体材料层的材质不同，其中，第一半导体材料层201用作缓冲层和刻蚀停止层，可以使第二半导体材料层202和半导体衬底200之间具有较好地晶格匹配，从而能减小在半导体衬底200上形成较厚的第二半导体材料层202时产生的应力，进而减少半导体衬底200发生碎裂以及第二半导体材料层202剥离的问题，其厚度可以相对第二半导体材料层202较薄，且可采用合适的III-V族化合物半导体材料，比如InAlAs(砷化铟铝)；第二半导体材料层202用于形成沟道或者沟道区和源漏区，其厚度较大，其可采用不同于第一半导体材料层201但晶格与第一半导体材料层201相比配的合适的III-V族化合物半导体材料，比如InGaAs，利用III-V族化合物半导体材料高的电子或空穴迁移率来增强器件的载流子迁移率，提高器件性能；第三半导体材料层203可以用作刻蚀停止层以及应变层，产生晶格失配，向沟道引入应力，其厚度可以相对第二半导体材料层202较薄，且可采用不同于第一半导体材料层201和第二半导体材料层202的合适的III-V族化合物半导体材料，比如InAs(砷化铟)与诸如晶格匹配材料相比，晶格失配材料可以示出不同的生长模式；第四半导体材料层204用作增加后续的金属催化剂层的粘附性的增粘层，其厚度可以相对第二半导体材料层202较薄，且可采用不同于第三半导体材料层203的合适的III-V族化合物半导体材料，例如采用与第二半导体材料层202相同的III-V族化合物半导体材料，比如InGaAs。
当然，上述的半导体材料层的材质是示例性材料，本领域技术人员可以根据需要选用其它类似的材料，例如其他的III-V族化合物半导体材料，包括砷化铟(InAs)、磷化铟(InP)、砷化镓(GaAs)、氮化镓(GaN)、锑化铟(InSb)、锑化镓(GaSb)、锑化铝(AlSb)、砷化铝镓(AlGaAs)、砷化铟镓(InGaAs)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮砷化镓(GaNAs)、锑砷化铟(InAsSb)、锑砷化镓(GaAsSb)、锑化铟镓(InGaSb)、锑化铝铟(AlInSb)、氮化铟镓铝(InGaAlN)、磷化铟镓铝(AlInGaP)、磷砷化铟镓(InGaAsP)、氮砷化铟镓(GaInAsN)、锑化铟镓铝(InGaAlSb)、锑砷化铟镓(InGaAsSb)以及锑磷化铝铟镓(AlInGaPSb)中的至少一种。可以理解的是，上述的各个半导体材料层均可以进行掺杂，适合的掺杂物可以包括但不限于铍(Be)、Mg(和其它IIA族)、Zn、Cd、Hg、C、Si、Ge、Sn、O、S、Se和Te等，以改变其中各元素的比列以及该层的性能，以满足器件设计要求。
请继续参图2A，在步骤S1中，继续在所述第四半导体材料层204的表面上旋涂覆盖上一层HSQ(氢基硅倍半氧烷，hydrogen silsesquioxane)光刻胶，因为HSQ光刻胶本身材质的特性，所以形成的HSQ光刻胶具有平坦的上表面；然后可以采用电子束光刻工艺对涂布的HSQ光刻胶进行图案化，从而形成能够定义出半导体垂直结构形成区域的图案化掩膜205。采用HSQ光刻胶作为掩膜材料，分辨率极高，便于形成纳米尺寸的图形化掩膜，可以简化工艺步骤，后续可以轻易通过HF溶液或者是CHF3和/或O2等离子体去除。在本发明的其他实施例中，图案化掩膜205还可以是叠层结构，例如包括旋涂在第四半导体材料层204表面上的六甲基二硅胺(hexamethldisisazane,HMDS)增黏层以及旋涂在所述增黏层表面上的HSQ光刻胶。
请参考图2B，在步骤S2中，可以通过电子束蒸发、离子束溅射、热蒸发镀膜、磁控溅射或电镀等方法，在半导体材料层和图案化掩膜205的顶部表面上均覆盖金属催化剂层206，所述金属催化剂层206的材料包括过渡金属或者贵金属或者过渡金属和贵金属形成的合金，所述贵金属(noble metal)包括Au(金)、Ag(银)、Pt(铂)、Pd(钯)、Rh(铑)和Ru(钌)中的至少一种，所述过渡金属包括Cu(铜)、Fe(铁)、Zn(锌)、Sn(锡)、Mn(锰)、Ti(钛)、Co(钴)和Ni(镍)中的至少一种。所述金属催化剂层206中的金属粒子为纳米级颗粒。所述金属催化剂层206厚度取决于待形成的半导体垂直结构的线宽，若金属催化剂层206的厚度过薄，由于金属催化剂层206内纳米颗粒的间隙较大，会导致覆盖有金属催化剂层206的半导体材料层区域在刻蚀过程中直接产生垂直结构(如纳米线或纳米柱等)，从而影响刻蚀待形成的半导体垂直结构的形状的可控性；若金属催化剂层206的厚度过厚，则会阻碍了其覆盖的半导体材料层区域与刻蚀液的接触，会导致半导体材料层发生的刻蚀反应很弱，从而导致刻蚀生成的半导体垂直结构的深宽比较小。因此，合理控制半导体材料层表面上的金属催化剂层的厚度，才能产生理想的形状可控的半导体垂直结构(微米级/纳米级)。本实施例的金属催化剂层206通过电子束蒸发工艺形成，其材质为Au纳米颗粒。在本发明的其他实施例中，也可以仅仅在图形化掩膜205两侧的半导体材料层(即图形化掩膜205暴露出的第四半导体材料层204)的表面上覆盖金属催化剂层206。
请参考图2C至图2E，在步骤S3中，以所述图案化掩膜205为掩膜，并在所述金属催化剂层206的催化作用下，对所述半导体材料层进行金属催化刻蚀(MacEtch)，以形成垂直于所述半导体衬底表面的半导体垂直结构。在对所述半导体材料层进行刻蚀的过程中，在刻蚀溶液与金属催化剂层中的金属纳米颗粒的接触面处，由于金属纳米颗粒具有很高的催化活性，刻蚀溶液作为氧化剂在此处发生还原反应，产生空穴；随着刻蚀反应的进行，产生的空穴数量越来越多，空穴会从金属纳米颗粒扩散到半导体材料层表面；在接收了空穴的半导体材料层表面发生氧化反应，被氧化的原子与刻蚀溶液中的酸反应产生能溶于水的物质，由此产生一定高度的半导体垂直结构，金属纳米颗粒和半导体材料层的交界面是反应物与生成物进行物质交换的通道；在刻蚀中，金属纳米颗粒和半导体材料层的交界面是空穴进入半导体材料层的起始位置，此处的空穴浓度很高，由于刻蚀反应的速率主要受到空穴数目的影响，所以此处的刻蚀反应最剧烈，因此刻蚀方向主要垂直于金属催化剂层与半导体材料层交界面，即纵深向下，且直到溶解生成物的速率小于半导体材料层中的原子被氧化的速率时，刻蚀过程终止。整个刻蚀过程可以看做是，刻蚀溶液透过金属催化剂层206而渗透到半导体材料层表面上，来对半导体材料层进行刻蚀，金属催化剂层206在该刻蚀过程中起到催化剂作用，金属催化剂层206接触的半导体材料层会被加速刻蚀，且由于重力作用，金属催化剂层206自动下沉，并始终保持与下方的半导体材料层表面接触，而被图案化掩膜层205遮挡的半导体材料层由于没有金属催化剂层206的催化并受到图案化掩膜层205保护而保留下来，并随着金属催化剂层206的下沉而变得越来越高，因而最后形成了具有高深宽比的半导体垂直结构(微米级/纳米级)。本实施例的半导体材料层的刻蚀过程具体如下：
首先，请参考图2C，以所述图案化掩膜205为掩膜，采用第一金属催化刻蚀工艺刻蚀所述第四半导体材料层204，刻蚀停止在所述第三半导体材料层203的表面上，所述第一金属催化刻蚀工艺采用的刻蚀液为氢氟酸或高锰酸钾溶液或者氢氟酸和高锰酸钾溶液的混合物，在此刻蚀过程中，金属催化剂层206起到催化作用，能够加速刻蚀第四半导体材料层204的刻蚀速率，刻蚀完成时，图案化掩膜205两侧的金属催化剂层206下沉到与第三半导体材料层203表面接触，图案化掩膜205下方保留下来的第四半导体材料层204作为半导体垂直结构的顶层结构；
接着，请参考图2D，以所述图案化掩膜205为掩膜，继续采用第二金属催化刻蚀工艺刻蚀所述第三半导体材料层203，刻蚀停止在所述第二半导体材料202的表面上，所述第二金属催化刻蚀工艺为气相(Vapor)-液体(Liquid)-固体(Solid)刻蚀工艺(VLS Etch)，该工艺过程是气相-液体-固体(VLS)生长半导体纳米线工艺过程的逆反应，在此刻蚀过程中，金属纳米粒子在水蒸气环境中被加热时会自发地穿过第三半导体材料层203的表面，且当它们移动时，会在第三半导体材料层203的上表面产生凹槽，刻蚀溶液将对准该凹槽来刻蚀第三半导体材料层203直至第二半导体材料层202表面，相当于第三半导体材料层203溶解到金属催化剂层206中并与金属催化剂层206表面上的水蒸气反应产生挥发性氧化物，刻蚀溶液中溶解的阳离子和阴离子相互中和从而维持整个刻蚀过程，在刻蚀完成时，图案化掩膜205两侧的金属催化剂层206下沉到与第二半导体材料层202表面接触，图案化掩膜205下方保留下来的第三半导体材料层203作为半导体垂直结构的中间层结构；
然后，请参考图2E，以所述图案化掩膜205为掩膜，继续采用第三金属催化刻蚀工艺刻蚀所述第二半导体材料层202，刻蚀停止在所述第一半导体材料层201的表面上，本实施例中，第二半导体材料层202和第四半导体材料层204的材质相同，第三金属催化刻蚀工艺可以与第一金属催化刻蚀工艺相同，即采用的刻蚀液为氢氟酸或高锰酸钾溶液或者氢氟酸和高锰酸钾溶液的混合物，在此刻蚀过程中，金属催化剂层206起到催化作用，能够加速刻蚀第二半导体材料层202的刻蚀速率，刻蚀完成时，图案化掩膜205两侧的金属催化剂层206下沉到与第一半导体材料层201表面接触，图案化掩膜205下方保留下来的第二半导体材料层202作为半导体垂直结构的底层结构。
请参考图2F，在步骤S4中，首先，可以通过湿法刻蚀工艺来去除图案化掩膜和第一半导体材料层201表面上的所述金属催化剂层，可以根据金属催化剂层的材质来选择合适的刻蚀溶液，例如，当所述金属催化剂层为金时，可以选择碘化钾、碘和水组成的溶液，当所述金属催化剂层为镍时，刻蚀溶液可以选择盐酸、乙酸、三氯化铁和水形成的溶液；然后，采用HF溶液进行湿法刻蚀或者采用CHF3和/或O2等离子体进行灰化处理，来去除图案化掩膜。此时的半导体垂直结构的线宽(即关键尺寸CD)若达到器件制造要求，则可以进行后续的器件制造工艺，例如栅极结构的制造工艺，若过宽而达不到器件制造要求，则需要进一步进行线宽缩减，直至达到器件制造要求的线宽，即可以执行步骤S5，对所述半导体垂直结构进行至少一次数字化刻蚀(digital etch)，所述数字化刻蚀为激光数字化蚀刻加工方法，根据设定的数字化信息，以激光束蚀刻半导体垂直结构的侧壁，激光所照射处的半导体材料层气化，在每一次的数字化刻蚀之前可以先对半导体垂直结构进行湿法刻蚀，所述湿法刻蚀采用的刻蚀剂为硫酸乙醇(alcohol-based H2SO4)溶液，以去除半导体垂直结构表面上的多余物质，以提高接下来的数字化刻蚀结果的精度，实现对半导体垂直结构线宽的精确控制。在步骤S5结束后，所述半导体垂直结构的线宽缩减至要求线宽，其高度也达到要求高度，此时，根据要求高度，半导体垂直结构可能是由第二半导体材料层202至第四半导体材料层204层叠而成，也可能是由第二半导体材料层203和第三半导体材料层203层叠而成，还可能是仅由第二半导体材料层202构成(此时的第二半导体材料层202的高度可能保持原有高度，也可能被消减)。
由上所述，本发明的半导体垂直结构的制造方法，在图案化掩膜和半导体材料层的表面上覆盖一金属催化剂层后，再以所述图案化掩膜为掩膜，在金属催化剂层的催化作用下，对所述半导体材料层进行刻蚀，以形成半导体垂直结构，在所述刻蚀过程中，一方面，利用图案化掩膜保护所述半导体材料层用于形成半导体垂直结构的区域，阻挡刻蚀剂对该区域的渗透和刻蚀以及阻挡金属催化剂层中金属粒子向该区域中穿透，另一方面，利用金属催化剂层的催化作用，加速所述半导体材料层的其他区域的刻蚀速率，同时利用金属粒子因重力作用会自动下沉的特点，而作为微掩膜，对所述其他区域下方未接触到刻蚀剂的半导体材料层起到一定遮蔽覆盖作用，从而能够较为精确地控制形成的半导体垂直结构的关键尺寸，改善半导体垂直结构的线条粗糙度，进而提高具有该半导体垂直结构的半导体器件的性能，适用于微米级或纳米级的半导体垂直结构的制造，例如III-V族化合物半导体垂直纳米线的制造。
请参考图3，本发明还提供一种半导体器件的制造方法，包括：
S1，提供一半导体衬底，在所述半导体衬底的表面上依次形成半导体材料层以及图案化掩膜；
S2，在所述图案化掩膜和所述半导体材料层的表面上覆盖一金属催化剂层；
S3，以所述图案化掩膜为掩膜，并在所述金属催化剂层的催化作用下，对所述半导体材料层进行表面刻蚀，以形成垂直于所述半导体衬底表面的半导体垂直结构；
S4，去除所述金属催化剂层和所述图案化掩膜；
S5(可选步骤)，对所述半导体垂直结构进行至少一次数字化刻蚀，以使所述半导体垂直结构的线宽缩减至要求线宽
S6，在所述半导体垂直结构的表面上形成栅极结构。
步骤S5是可选步骤，在步骤S4之后，若半导体垂直结构的线宽达到要求，则可以执行步骤S6，若达不到要求，则需要先执行步骤S5，使半导体垂直结构的线宽缩减至要求线宽，然后再执行步骤S6。步骤S1至步骤S5的具体过程与上述的半导体垂直结构的制造过程相同，在此不再赘述。
当需要制造的半导体器件为FinFET器件时，半导体垂直结构将作为FinFET器件的鳍片，用于形成沟道区和源漏区，请参考图4A，在步骤S6中，需要在第一半导体材料层201和半导体垂直结构的表面上(即第二半导体材料层201至第四半导体材料层204的侧壁以及第四半导体材料层204的顶部)依次沉积栅介质层207以及栅电极层208，并对栅电极层208和栅介质层207进行刻蚀，形成栅极结构，该栅极结构覆盖在用作沟道区的半导体垂直结构的侧壁和顶部上；之后可以在栅极结构的侧壁上形成侧墙，然后对侧墙完成的半导体垂直结构进行源漏区外延生长或者源漏区离子掺杂，以在沟道区两侧的半导体垂直结构中形成源漏区。当需要制造的半导体器件为环栅器件时，半导体垂直结构将作为环栅器件的沟道，用于形成沟道区，其线宽通常为纳米级，即半导体垂直结构通常为纳米线，请参考图4B，在步骤S6中，需要先通过相应的沉积工艺和刻蚀工艺在第一半导体材料层201的表面上形成用作下侧墙的第一绝缘介质层209a，第一绝缘介质层209a的顶部平整，并包围在半导体垂直结构底部的一定高度上，然后再通过相应的沉积工艺在所述第一绝缘介质层209a和半导体垂直结构的表面上依次沉积栅介质层207和栅电极层208，并对栅电极层208和栅介质层207进行刻蚀，形成栅极结构，该栅极结构环绕在半导体垂直结构的侧面上，接着，通过相应的沉积工艺和刻蚀工艺在所述栅极结构、第一绝缘介质层209a和半导体垂直结构的表面上形成层间介质层209b，然后在通过相应的沉积工艺和刻蚀工艺在栅极结构的表面上形成用作上侧墙的第二绝缘介质层209c。在所述环栅器件中，在形成第一绝缘介质层209a之前，可以对第一半导体材料层201和部分深度的半导体衬底200进行掺杂，用于形成源区(或漏区)，在形成第二绝缘介质层209c之后，对暴露出的半导体垂直结构，如图4B中的第三半导体材料层203和第四半导体材料层205进行离子掺杂或者源漏区半导体外延生长，用于形成漏区(或源区)。
由上所述，本发明的半导体器件的制造方法，由于采用本发明的半导体垂直结构的制造方法来制作半导体垂直结构，器件性能得到改善。且因为其中的半导体垂直结构可以用于制作FinFET器件或环栅器件等立体器件，能够占用更小的面积，有利于更大器件密度、更高性能和更低成本的半导体器件的实现。当半导体垂直结构为纳米线时，形成的环栅器件比具有水平纳米线的环栅器件消耗更少的功率，能够提供更好的性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种半导体垂直结构的制造方法，其特征在于，包括：
提供一半导体衬底，在所述半导体衬底的表面上依次形成半导体材料层以及图案化掩膜，且所述半导体材料层为叠层结构，包括依次层叠在所述半导体衬底表面上的第一半导体材料层、第二半导体材料层、第三半导体材料层以及第四半导体材料层，且相邻两层半导体材料层的材质不同；
至少在所述半导体材料层的表面上覆盖一金属催化剂层；
以所述图案化掩膜为掩膜，采用第一金属催化刻蚀工艺刻蚀所述第四半导体材料层，刻蚀停止在所述第三半导体材料层的表面上；
以所述图案化掩膜为掩膜，采用第二金属催化刻蚀工艺刻蚀所述第三半导体材料层，刻蚀停止在所述第二半导体材料层的表面上；
以所述图案化掩膜为掩膜，继续采用第三金属催化刻蚀工艺刻蚀所述第二半导体材料层，刻蚀停止在所述第一半导体材料层的表面上；
其中，所述第一金属催化刻蚀工艺和所述第三金属催化刻蚀工艺均为湿法刻蚀工艺，所述第二金属催化刻蚀工艺为气相-液体-固体刻蚀工艺，且在所述第二金属催化刻蚀工艺的过程中，所述金属催化剂层中的金属纳米粒子在水蒸气环境中被加热时会自发地穿过所述第三半导体材料层的表面，使得所述第三半导体材料层与所述金属催化剂层表面上的水蒸气反应产生挥发性氧化物，以在所述第三半导体材料层的上表面产生凹槽，所述第二金属催化刻蚀工艺中的刻蚀溶液通过对准所述凹槽来刻蚀所述第三半导体材料层直至所述第二半导体材料层表面。
2.如权利要求1所述的半导体垂直结构的制造方法，其特征在于，所述湿法刻蚀工艺的刻蚀剂包括氢氟酸和/或高锰酸钾溶液。
3.如权利要求1所述的半导体垂直结构的制造方法，其特征在于，至少在所述半导体材料层的表面上覆盖一金属催化剂层时，所述图案化掩膜的表面上也覆盖有所述金属催化剂层。
4.如权利要求1至3中任一项所述的半导体垂直结构的制造方法，其特征在于，所述半导体材料层的材料为III-V族化合物半导体。
5.如权利要求4所述的半导体垂直结构的制造方法，其特征在于，所述III-V族化合物半导体包括砷化铟、磷化铟、砷化镓、氮化镓、锑化铟、锑化镓、锑化铝、砷化铝镓、砷化铟镓、氮化铟镓、氮化铝镓、氮砷化镓、锑砷化铟、锑砷化镓、锑化铟镓、锑化铝铟、氮化铟镓铝、磷化铟镓铝、磷化铟镓砷、氮化铟镓砷、锑化铟镓铝、锑砷化铟镓以及锑磷化铝铟镓中至少一种。
6.如权利要求4所述的半导体垂直结构的制造方法，其特征在于，所述金属催化剂层的材料包括过渡金属和/或贵金属。
7.如权利要求1或6所述的半导体垂直结构的制造方法，其特征在于，所述金属催化剂层的材料选自于金、银、铂、钯、铑、钌、铜、铁、锌、锡、锰、钛、钴和镍中的至少一种。
8.如权利要求1所述的半导体垂直结构的制造方法，其特征在于，所述图案化掩膜的材质包括HSQ光刻胶。
9.如权利要求1所述的半导体垂直结构的制造方法，其特征在于，所述半导体垂直结构的线宽为微米级或纳米级。
10.如权利要求1所述的半导体垂直结构的制造方法，其特征在于，在形成所述半导体垂直结构之后，还包括：
去除所述金属催化剂层和所述图案化掩膜；
对所述半导体垂直结构进行至少一次数字化刻蚀，以使所述半导体垂直结构的线宽缩减至要求线宽。
11.如权利要求10所述的半导体垂直结构的制造方法，其特征在于，对所述半导体垂直结构进行至少一次数字化刻蚀时还配合湿法刻蚀，所述湿法刻蚀采用的刻蚀剂为硫酸乙醇溶液。
12.一种半导体器件的制造方法，其特征在于，包括：
采用权利要求1至11中任一项所述的半导体垂直结构的制造方法，形成垂直于半导体衬底表面上的半导体垂直结构；
在所述半导体垂直结构的表面上形成栅极结构。
13.如权利要求12所述的半导体器件的制造方法，其特征在于，所述半导体器件为FinFET器件，所述半导体垂直结构为FinFET器件的鳍片，所述栅极结构覆盖在所述半导体垂直结构的侧壁和顶部上；或者，所述半导体器件为环栅器件，所述半导体垂直结构为所述环栅器件的沟道，所述栅极结构环绕在所述半导体垂直结构的侧壁表面上。
CN201810036773.3A 2018-01-15 2018-01-15 半导体垂直结构和半导体器件的制造方法 Active CN110047923B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810036773.3A CN110047923B (zh) 2018-01-15 2018-01-15 半导体垂直结构和半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810036773.3A CN110047923B (zh) 2018-01-15 2018-01-15 半导体垂直结构和半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN110047923A CN110047923A (zh) 2019-07-23
CN110047923B true CN110047923B (zh) 2022-03-18

Family

ID=67273292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810036773.3A Active CN110047923B (zh) 2018-01-15 2018-01-15 半导体垂直结构和半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN110047923B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117877973B (zh) * 2024-03-08 2024-06-04 合肥晶合集成电路股份有限公司 一种半导体结构的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375380A (zh) * 2006-01-25 2009-02-25 Nxp股份有限公司 具有势垒的隧道晶体管
CN103145090A (zh) * 2011-12-06 2013-06-12 林清富 大面积薄型单晶硅的制作技术
CN103337449A (zh) * 2013-04-28 2013-10-02 中国科学院合肥物质科学研究院 硅纳米线阵列的移植及其简单器件制备的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906154B1 (ko) * 2007-12-05 2009-07-03 한국전자통신연구원 반도체 나노선 센서 소자 및 이의 제조 방법
US8951430B2 (en) * 2012-04-18 2015-02-10 The Board Of Trustees Of The University Of Illinois Metal assisted chemical etching to produce III-V semiconductor nanostructures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375380A (zh) * 2006-01-25 2009-02-25 Nxp股份有限公司 具有势垒的隧道晶体管
CN103145090A (zh) * 2011-12-06 2013-06-12 林清富 大面积薄型单晶硅的制作技术
CN103337449A (zh) * 2013-04-28 2013-10-02 中国科学院合肥物质科学研究院 硅纳米线阵列的移植及其简单器件制备的方法

Also Published As

Publication number Publication date
CN110047923A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
JP5255437B2 (ja) 半導体ナノワイヤトランジスタ
US9087896B2 (en) Method of producing precision vertical and horizontal layers in a vertical semiconductor structure
KR102059101B1 (ko) 터널 전계 효과 트랜지스터
JP2630445B2 (ja) 半導体装置
KR20060109956A (ko) 이종접합을 포함하는 반도체 장치
US20070108435A1 (en) Method of making nanowires
JP5203963B2 (ja) 量子井戸デバイス構造体の形成方法
JP2007324617A (ja) 横方向共振トンネリング
CN106711194B (zh) 一种环栅场效应晶体管及其制备方法
US9548381B1 (en) Method and structure for III-V nanowire tunnel FETs
US11469104B2 (en) Nanowire bending for planar device process on (001) Si substrates
CN102969360A (zh) 一种iii-v族半导体纳米线阵列场效应晶体管
CN110047923B (zh) 半导体垂直结构和半导体器件的制造方法
CN103022135B (zh) 一种iii-v族半导体纳米线晶体管器件及其制作方法
US10923581B2 (en) Method for forming semiconductor structure
Wilhelm et al. Ordered Al x Ga1–x As Nanopillar Arrays via Inverse Metal-Assisted Chemical Etching
WO2023091232A1 (en) Semiconductor-superconductor hybrid devices with a horizontally-confined channel and methods of forming the same
US8866147B2 (en) Method and system for a GaN self-aligned vertical MESFET
US6703639B1 (en) Nanofabrication for InAs/AlSb heterostructures
US11849639B2 (en) Forming semiconductor-superconductor hybrid devices with a horizontally-confined channel
CN108010844B (zh) Hemt器件及其制备方法
JP3244795B2 (ja) 半導体装置の製造方法
JP2011233617A (ja) 半導体装置の製造方法
Sasa et al. Novel nanofabrication process for InAs/AlGaSb heterostructures utilizing atomic force microscope oxidation
Miao et al. Towards planar GaAs nanowire array high electron mobility transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant