JP5203963B2 - 量子井戸デバイス構造体の形成方法 - Google Patents

量子井戸デバイス構造体の形成方法 Download PDF

Info

Publication number
JP5203963B2
JP5203963B2 JP2008546350A JP2008546350A JP5203963B2 JP 5203963 B2 JP5203963 B2 JP 5203963B2 JP 2008546350 A JP2008546350 A JP 2008546350A JP 2008546350 A JP2008546350 A JP 2008546350A JP 5203963 B2 JP5203963 B2 JP 5203963B2
Authority
JP
Japan
Prior art keywords
conductive
layer
pit
conductive layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008546350A
Other languages
English (en)
Other versions
JP2009521114A (ja
Inventor
泰尚 片山
ニューンズ、デニス
ツェイ、チャン、チー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2009521114A publication Critical patent/JP2009521114A/ja
Application granted granted Critical
Publication of JP5203963B2 publication Critical patent/JP5203963B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/937—Single electron transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体デバイス及びその製造方法に関する。より詳細には、本発明は、例えば、２つ又はそれ以上の直接的及び選択的コンタクトを含む結合量子井戸デバイス（ＣＱＷＤ）のような多重量子井戸デバイスと、該デバイスの製造方法とに関する。
例えば、非特許文献１、非特許文献２、非特許文献３、非特許文献４及び非特許文献５に記載される結合量子井戸デバイス（ＣＱＷＤ）は、極めて低電圧（例えば０．１Ｖから０．３Ｖまで）で動作し得るトンネル・デバイスであり、それらは、電力消費の点で大きな利点をもたらし、それらのポテンシャルを評価するための研究は興味深いものである。
最も簡単な二層の形態において、ＣＱＷＤは、薄い障壁層によって分離される２つの量子井戸層を含む。各々の量子井戸層は、ｘｙ平面内にある２次元電子ガス（２ＤＥＧ）の極薄シートを含む。２つの２ＤＥＧシートは、それらの間に狭いトンネル・ギャップを有した状態で、ｚ軸に沿って異なる位置で重ね合わせられる。これらの２つの２ＤＥＧシートにおけるエネルギー・レベルが縮退（degenerate）する（すなわち、それらの量子状態が同じ量子数を共有する）とき、それらはシート間のトンネル効果のために強く結合される。エネルギー・レベルが等しくないときには、トンネル結合が低下し、エネルギー差がシート間の行列要素に匹敵するようになり、単純なスイッチング装置を形成する。二層ＣＱＷＤ構造体に関する更なる詳細については、上述のような非特許文献１、非特許文献２、及び非特許文献３を参照されたい。
三層ＣＱＷＤ構造体は、論理回路及びメモリ回路の基礎を形成することができるラッチを構成することが分かっている。これは、例えば、１９９７年４月２９日付けでＫａｔａｙａｍａに付与された「Ｓｔａｔｉｃ Ｍｅｍｏｒｙ Ｃｅｌｌ ｗｉｔｈ Ｓｐａｃｅｄ Ａｐａｒｔ Ｃｏｎｄｕｃｔｉｎｇ Ｌａｙｅｒｓ」という名称の特許文献１及び非特許文献６に記載されている。
単粒子状態の量子化を局所的に用いるＣＱＷＤは、量子系を用いる計算に向けての前段階を構成する。
さらに、適切な条件下のＣＱＷＤにおいて低温では基礎物理が関与していることが分かっており（上述の非特許文献５及び非特許文献４を参照されたい）、これは将来の研究のための別の有望な分野になるであろう。
しかしながら、従来技術のＣＱＷＤ構造体においては、個々の量子井戸に選択的に接触させる困難さのために、多重量子井戸層は、一般に、並列に接続される、すなわち全ての量子井戸層に同時に接触する同じ組の電極によって接続される。量子井戸は、並列に動作されるか、又は付加的な上部及び下部ターンオフ電極を用いて、直列動作を間接的に達成することができる。
例えば、図１は、極薄の障壁層１６によって離間配置された２つの量子井戸層１２及び１４を有する従来技術のＣＱＷＤ構造体１０を示す。各井戸内に２ＤＥＧシートを設置するために、適切なドーピングが与えられる。標準的な拡散（diffused-in）コンタクト１８及び２０が設けられ、その各々は両方の量子井戸層１２及び１４に同時に接触する。付加的なターンオフ電極２２及び２４が、それぞれＣＱＷＤ構造体の上面及び下面上に製造される。上部ターンオフ電極２２に負のバイアス電位Ｖｔを印加することによって、電極２２の下の量子井戸領域内の電子が空乏化される。−Ｖｔが小さい場合には、空乏化は、上側量子井戸層１２の領域内にのみ生じる。−Ｖｔが増大し続けることにより、最終的に上側量子井戸層１２が完全に空乏化され、下側量子井戸層１４の空乏化の開始が可能になる。したがって、様々な上部ターンオフ・バイアス電圧が存在し、そこで、２つのオーミック・コンタクト１８及び２０は、下側量子井戸層１４を介してのみ互いに電気的に接続される。全く同様に、下側ターンオフ電極２４は、電圧−Ｖｂによって負にバイアスされるので、その上の下側量子井戸層１４は完全に空乏化されるが、上側量子井戸層１２は空乏化されない。このように、図２に示されるように、上部ターンオフ電極２２及び下部ターンオフ電極２４に適切にバイアス電圧をかけ、上側量子井戸層１２及び下側量子井戸層１４内の空乏化された領域によって、コンタクト１８及び２０が互いから電気的に切断された状態をもたらすことができる。図２の矢印で示されるように、上側量子井戸層１２及び下側量子井戸層１４におけるエネルギー・レベルが縮退したとき、電子は、トンネル効果によって、量子井戸層１２及び１４における空乏化されていない領域を通り、障壁層１６を横切って、コンタクト１８からコンタクト２０に、又はその逆に流れることができる。
図１及び図２により示される従来技術のＣＱＷＤ構造体においては、コンタクト１８及び２０は、個々の量子井戸層１２及び１４と選択的には接触していない。代わりに、コンタクト１８及び２０は、両方の量子井戸と同時に接触し、コンタクト１８と量子井戸１４との間及びコンタクト２０と量子井戸層１２との間の選択的な電気接続を間接的に確立するために、上部ターンオフ電極２２及び下部ターンオフ電極２４を用いて、量子井戸層１２及び１４内の領域を選択的に空乏化させる必要がある。
米国特許第５，６２５，５８９号 Ａ．Ｐａｌｅｖｓｋｉ他、「Ｒｅｓｉｓｔａｎｃｅ Ｒｅｓｏｎａｎｃｅ ｉｎ Ｃｏｕｐｌｅｄ Ｐｏｔｅｎｔｉａｌ Ｗｅｌｌｓ」、Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ、第６５巻、第１５号、１９２９ページ（１９９０年） Ｙ．Ｋａｔａｙａｍａ他、「Ｌｕｍｐｅｄ Ｃｉｒｃｕｉｔ Ｍｏｄｅｌ ｏｆ Ｔｗｏ−Ｄｉｍｅｎｓｉｏｎａｌ Ｔｕｎｎｅｌｉｎｇ Ｔｒａｎｓｉｓｔｏｒｓ」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、第６２巻、第２０号、２５６３ページ（１９９３年） Ｊ．Ａ．Ｓｉｍｍｏｎｓ他、「Ｕｎｉｐｏｌａｒ Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｂｉｓｔａｂｌｅ Ｍｅｍｏｒｉｅｓ Ｕｓｉｎｇ Ｇａｔｅ−Ｃｏｎｔｒｏｌｌｅｄ Ｎｅｇａｔｉｖｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｒｅｓｉｓｔａｎｃｅ ｉｎ ａ ２Ｄ−２Ｄ Ｑｕａｎｔｕｍ Ｔｕｎｎｅｌｉｎｇ Ｔｒａｎｓｉｓｔｏｒ」、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ、１９９７、Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、１９９７年１２月７−１０、７５５−７５８ページ Ｊ．Ｐ．Ｅｉｓｅｎｓｔｅｉｎ他、「Ｉｎｄｅｐｅｎｄｅｎｔｌｙ Ｃｏｎｔｒａｃｔｅｄ Ｔｗｏ−Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｓｙｓｔｅｍｓ ｉｎ Ｄｏｕｂｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌｓ」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、第５７巻、第２６号、ｐ．２３２４（１９９０年） Ｉ．Ｂ．Ｓｐｉｅｌｍａｎ他、「Ｏｂｓｅｒｖａｔｉｏｎ ｏｆ ａ Ｌｉｎｅａｒｌｙ Ｄｉｓｐｅｒｓｉｎｇ Ｃｏｌｌｅｃｔｉｖｅ Ｍｏｄｅ ｉｎ ａ Ｑｕａｎｔｕｍ Ｈａｌｌ Ｆｅｒｒｏｍａｇｎｅｔ」、Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ、第８７巻、第３号（２００１年） Ｙ．Ｋａｔａｙａｍａ、「Ｎｅｗ Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｌｏｇｉｃ Ｃｉｒｃｕｉｔｓ ｕｓｉｎｇ Ｃｏｕｐｌｅｄ Ｑｕａｎｔｕｍ Ｗｅｌｌｓ」、ＩＥＥＥ Ｎａｎｏ（２００４年） Ｍ．Ｗａｔａｎａｂｅ他、「ＣａＦ２／ＣｄＦ２ Ｄｏｕｂｌｅ−Ｂａｒｒｉｅｒ Ｒｅｓｏｎａｎｔ Ｔｕｎｎｅｌｉｎｇ Ｄｉｏｄｅ ｗｉｔｈ Ｈｉｇｈ Ｒｏｏｍ−Ｔｅｍｐｅｒａｔｕｒｅ Ｐｅａｋ−ｔｏ−Ｖａｌｌｅｙ Ｒａｔｉｏ」、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ．Ｐｈｙｓ．、第３９巻、第２部、Ｎｏ．７Ｂ、７１６（２０００年）
従来技術のＣＱＷＤの上部ターンオフ電極及び下部ターンオフ電極は、機能的及び構造的に不出来なものである。さらに、これらは、二層構造体に制限され、コンピュータ用途に適したものでない。
本発明は、ＣＱＷＤのような多重量子井戸を含むデバイス構造体において、個々の量子井戸のための直接的及び選択的コンタクトを提供するものである。
１つの態様において、本発明は、（ｉ）２つ又はそれ以上の導電層と、（ｉｉ）２つの周辺絶縁層と、（ｉｉｉ）１つ又は複数の中間絶縁層と、（ｉｖ）２つ又はそれ以上の導電性コンタクトとを含むデバイス構造体に関する。２つ又はそれ以上の導電層は、２つの周辺絶縁層の間に挟まれ、かつ、１つ又は複数の中間絶縁層によって互いから離間配置される。導電層は、内部に自由電子を量子力学的に閉じ込めるための量子井戸を形成し、２つ又はそれ以上の導電性コンタクトの各々は、導電層の１つに直接的かつ選択的に接続される。
図１及び図２に示される従来技術のＣＱＷＤ構造体とは異なり、本発明のデバイス構造体は、如何なる上部ターンオフ電極又は下部ターンオフ電極も含まず、よって、コンピュータ回路に用いるのに特に適している。
本発明のデバイス構造体は、第１の表面と、反対側の第２の表面と、各々がデバイス構造体の第２の表面ではなく第１の表面上に配置される端子を有する、デバイス構造体内の導電性コンタクトとを有することが好ましい。このような場合、デバイス構造体の一方の側からデバイス構造体に埋め込まれた量子井戸に直接的かつ選択的にアクセスすることができ、そのことにより、そうしたデバイス構造体をコンピュータ回路に組み込むのに必要な相互接続部の量がさらに減少され、構造体全体が簡単化される。
その最も簡単な形態において、本発明のデバイス構造体は、各々が２つの導電層の一方と直接的かつ選択的に接続する２つの導電性コンタクトを有する、１つの中間絶縁層によって分離された２つの導電層を含む二層構造体とすることができる。代替的に、本発明のデバイス構造体は、各々が３つの導電層の１つと直接的かつ選択的に接続する３つの導電性コンタクトを有する、２つの中間絶縁層によって分離された３つの導電層を含む三層構造体とすることもできる。さらに、デバイス構造体は、複数の中間絶縁層によって分離された、４つ、５つ、６つ、又はさらに多数の導電層を含むことができる。本発明のデバイス構造体内の導電層の正確な数は、その特定の用途によって決定される。
本発明のデバイス構造体は、ＣＱＷＤを含むことが好ましいが、代替的に、これらに限られるものではないが、量子井戸レーザ、量子井戸光検出器、量子井戸太陽電池、多重量子井戸を含む発光ダイオード、量子井戸マイクロ共振器等を含む、多重量子井戸層を含む何らかの他の量子井戸ベースの構造体を含むことができる。デバイス構造体は、後でより詳しく説明する情報の格納のために交互に結合された量子井戸を使用するスタティック・メモリセルを含むことが好ましい。
別の態様においては、本発明は、（ｉ）２つ又はそれ以上の導電層と、（ｉｉ）２つの周辺絶縁層と、（ｉｉｉ）１つ又は複数の中間絶縁層とを含む前駆構造体を準備するステップであって、２つ又はそれ以上の導電層が２つの周辺絶縁層の間に挟まれ、かつ、１つ又は複数の中間絶縁層によって互いから離間配置される、自由電子を量子力学的に閉じ込めるために２つ又はそれ以上の量子井戸を形成するステップと、前駆構造体内の２つ又はそれ以上の導電性コンタクトを形成するステップであって、導電性コンタクトの各々は２つ又はそれ以上の導電層の１つと直接的かつ選択的に接続され、これにより、量子井戸のための直接的及び選択的コンタクトを有するデバイス構造体が形成される、ステップとによって、上述したようなデバイス構造体を形成する方法に関する。
本発明の特定の実施形態においては、ＧａＡｓ／ＧａＡｌＡｓベースの量子井戸を含む前駆構造体内に導電性コンタクトを形成するために、リソグラフィ、イオン・ミリング／反応性イオン・エッチング（ＲＩＥ）、選択的湿式エッチング、及び斜角薄膜堆積ステップの組み合わせを含むプロセスが用いられる。
別の特定の実施形態においては、リソグラフィ、イオン・ミリング／ＲＩＥ、及び薄膜再成長ステップの組み合わせを含むプロセスを用いて、ＣｄＦ２／ＣａＦ２ベースの量子井戸を含む前駆構造体内に導電性コンタクトを形成する。
さらに別の態様においては、本発明は、（ｉ）縮退したエネルギー・レベルでのトンネル結合のために配置され構成された２つ又はそれ以上の量子井戸と、（ｉｉ）各々が量子井戸の１つと直接的かつ選択的に接続される２つ又はそれ以上の導電性コンタクトとを含む結合量子井戸構造体に関する。
さらに別の態様においては、本発明は、複数の絶縁層と、絶縁層によって離間配置された少なくとも第１、第２及び第３の導電層であって、第１、第２及び第３の導電層の各々の中に自由電子の量子力学的閉じ込めが存在する、少なくとも第１、第２及び第３導電層と、それぞれ第１、第２及び第３導電層と直接的かつ選択的に接触する少なくとも第１、第２及び第３の電極と、第１の導電層と第３の導電層との間にトンネル電流が直接流れないように、第１の電極及び第３の電極を通して第１の導電層と第３の導電層との間に所定の電圧を印加するための第１の電圧印加装置と、トンネル電流が第１の導電層と第２の導電層の間を流れて第１のメモリ状態を定める、又は第２の導電層と第３の導電層との間を流れて第２の異なるメモリ状態を定めるように、第２の電極を通して第２の導電層に可変電圧を印加するための第２の電圧印加装置とを含むメモリセルに関する。
本発明の他の態様、特徴及び利点は、次の開示及び添付の特許請求の範囲からより完全に明らかになるであろう。
ここで、本発明の実施形態を、ほんの一例として次の図面を参照しながら説明する。
ここに用いられる「直接的及び選択的コンタクト」、「直接的及び選択的複数のコンタクト」、「直接的かつ選択的に接触した」又は「直接的かつ選択的に接続した」という句は、特定の導電層と直接的、物理的に接触した状態にあるが、いずれかの他の導電層又はそのいずれかの部分から完全に分離され、それらと如何なる方法でも接触しない、或いはそれらと何らかの物理的接触をなす、電極又は導電体を指す。
ここに用いられる「実質的に位置合わせされる」という用語は、特定の方向に沿ったオフセットが±３０Åよりも小さい、特定の方向に沿った２つの層又は２つの表面の位置合わせを指す。
デバイス構造体は、２つの周辺絶縁層の間に挟まれ、かつ、１つ又は複数の中間絶縁層によって互いから更に離間配置された２つ又はそれ以上の導電層を含む。各々の導電層は量子井戸を形成する、すなわち、各々の導電層は、自由電子を一方向に量子力学的に閉じ込め、自由電子が導電層内の又はその付近の平坦な領域を占めるように、隣接する絶縁層と共に配置され構成される。この領域の幅は、電子のドブロイ波長のオーダーであり、量子化されたサブバンドをもたらす。隣接する絶縁層にドナー不純物をドープすることによって、２ＤＥＧを形成することができる。
「導電」及び「絶縁」という用語は、ここでは相対的な意味で用いられる、すなわち、絶縁層又は絶縁材料は、導電層又は導電材料のものよりも広いバンドギャップによって特徴付けられる。したがって、本発明において、通常半導体と考えられるものは、ここでは、それがより広いバンドギャップの材料層に隣接する場合には導電層又は導電材料と呼ばれ、或いは、それがより狭いバンドギャップの材料層に隣接する場合には絶縁層又は絶縁材料と呼ばれる。
導電層及び絶縁層は、ＩＶ族半導体（これらに限られるものではないが、Ｓｉ、Ｇｅ、Ｃ、ＳｉＧｅ、ＳｉＣ等を含む）、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族及びＩＶ−Ｖ族化合物半導体（これらに限られるものではないが、ＧａＡｓ、ＧａＡｌＡｓ、ＧａＡｌＡｓＳｂ、ＧａＡｓＳｂ、ＧａＡｌＰＳｂ、ＧａＡｌＳｂ、ＧａＡｌＩｎＳｂ、ＧａＳｂ、ＩｎＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＩｎＰ、ＩｎＡｓＰ、ＩｎＡｌＡｓＳｂ、ＩｎＡｌＳｂ、ＩｎＡｓＳｂ、ＩｎＳｂ、ＡｌＡｓ、ＡｌＡｓＳｂ、ＡｌＳｂ、ＴｌＩｎＰ、ＴｌＩｎＧａＰ、ＴｌＩｎＧａＡｓ、ＡｆＩｎＡｓ、ＡｆＩｎＡｓＳｂ、ＧａＮ、ＡｌＧａＮ、及びＩｎＧａＮ、ＩｎＧａＡｌＮ、ＩｎＮ、ＡｌＮ、ＣｄＳ、ＣｄＴｅ、ＣｄＨｇＴｅ、ＺｎＳ、ＺｎＳｅ、ＺｎＳＳｅ、ＰｂＳｅ、ＰｂＴｅ、ＰｂＳＳｅ等を含む）、及びフッ化化合物（これらに限られるものではないが、ＣｄＦ２及びＣａＦ２を含む）といったいずれかの適切な材料を含むことができる。
導電／絶縁層は、ＧａＡｓ／ＡｌＧａＡｓ、ＧａＡｓ／ＧａＩｎＰ、ＧａＡｓ／ＡｌＡｓ、ＧａＩｎＡｓ／ＡｌＧａＡｓ（ＡｌＡｓ、ＧａＩｎＰ）、ＩｎＡｓＰ／ＡｌＩｎＡｓ、ＩｎＡｓＰ／ＡｌＧａＡｓＳｂ、ＧａＩｎＡｓ／ＡｌＩｎＡｓ（ＡｌＡｓＳｂ、ＡｌＩｎＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＩｎＰ）、ＴｌＩｎＰ（ＴｌＧａＩｎＰ、ＴｌＧａＩｎＡｓ）／ＡｌＩｎＡｓ（ＡｌＡｓＳｂ、ＡｌＩｎＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＩｎＰ、ＡｌＧａＰＳｂ）、ＧａＡｓＳｂ／ＩｎＰ（ＡｌＩｎＡｓ、ＡｌＡｓＳｂ、ＡｆＩｎＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＡｌＧａＰＳｂ）、ＩｎＡｓ／ＡｌＧａＡｓＳｂ（ＡｌＳｂ、ＡｌＡｓＳｂ、ＡｌＧａＳｂ）、ＧａＳｂ／ＡｌＧａＡｓＳｂ（ＡｌＳｂ、ＡｌＡｓＳｂ、ＡｌＧａＳｂ）、ＩｎＡｓＳｂ／ＡｌＧａＩｎＳｂ、ＩｎＳｂ／ＡｌＩｎＳｂ、ＧａＮ／ＡｌＧａＮ（ＡＩＮ）、及びＧａＩｎＮ／ＡｌＧａＮ（ＡＩＮ）から成るＩＩＩ−Ｖ族化合物半導体の群から選択される材料を含むことが好ましい。導電層を形成するための材料は、ここでは前方スラッシュの前で識別され、一方、絶縁層を形成するための材料は、ここでは前方スラッシュの後で識別されることに留意されたい。本発明のデバイス構造体は、ＧａＡｓベースの導電層とＧａＡｌＡｓベースの絶縁層とを含むことがより好ましい。
最近の研究は、ＣｄＦ２及びＣａＦ２のようなフッ素化合物が、Ｓｉ基板上にＣｄＦ２／ＣａＦ２ベースの量子井戸・障壁構造体を形成するための有望な材料であり、そのことは、例えば、非特許文献７に記載されている。したがって、本発明の好ましい実施形態は、ＣａＦ２ベースの絶縁層によって分離された多数のＣｄＦ２ベースの導電層を含むデバイス構造体を提供する。
デバイス構造体は、Ｓｉ、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＡＩＮ、ＳｉＣ及びサファイアのような基板材料を含み得る適切な基板によって支持される。本発明の一実施形態においては、基板は、ＧａＡｓ／ＧａＡｌＡｓベースの量子井戸構造体を支持するために半絶縁性ＧａＡｓを含む。代替的な実施形態においては、基板は、ＣｄＦ２／ＣａＦ２ベースの量子井戸構造体を支持するためにＳｉを含む。
典型的には、導電層及び周辺絶縁層は、約５Åから約５００Åまでの平均厚さを有し、中間絶縁層は、約５Åから約２００Åまでの平均厚さを有する。しかしながら、導電層及び絶縁層の厚さは、ＧａＡｓ／ＧａＡｌＡｓベースの構造体及びＣｄＦ２／ＣａＦ２ベースの構造体について大きく異なり得ることが留意されたい。
例えば、ＧａＡｓ／ＧａＡｌＡｓベースの構造体において、導電層は、好ましくは約３０Åから約３００Åまで、より好ましくは約１４０Åの平均厚さによって特徴付けられる。２つの周辺絶縁層は、好ましくは約１００Åから約５００Åまでの、より好ましくは約２５０Åの平均厚さによって特徴付けられる。さらに、周辺絶縁層の各々は、２ＤＥＧシートを形成するための薄いドーパント層を含むことが好ましい。中間絶縁層は、好ましくは約２０Åから約１００Åまでの、より好ましくは約４０Åの平均厚さによって特徴付けられる。
ＣｄＦ２／ＣａＦ２ベースの構造体において、導電層は、好ましくは約１０Åから約８０Åまでの、より好ましくは約４０Åの平均厚さによって特徴付けられる。２つの周辺絶縁層は、好ましくは約１００Åから約５００Åまでの、より好ましくは約２５０Åの平均厚さによって特徴付けられる。中間絶縁層は、好ましくは約５Åから約２０Åまでの、より好ましくは約９Åの平均厚さによって特徴付けられる。
デバイス構造体は、個々の導電層への直接的及び選択的コンタクトを含む。こうしたコンタクトは、これらに限られるものではないが、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｔｉ、Ｚｎ、Ｐｄ及びそれらの合金を含む、いずれかの適切な導電性材料を含むことができる。本発明の好ましい実施形態においては、こうしたコンタクトは、ｎ型ＧａＡｓ導電層のためのＧｅＡｕＮｉ合金を含む。
導電層（すなわち、量子井戸）への直接的及び選択的コンタクトは、その波動関数を乱すことなく、個々の導電層の各々に選択的な電気的アクセスを提供する必要がある。
本実施形態は、ＧａＡｓ／ＧａＡｌＡｓベースの量子井戸又は同様のタイプの量子井戸構造体を含む前駆構造体内に導電性コンタクトを形成するために、リソグラフィ、イオン・ミリング／反応性イオン・エッチング（ＲＩＥ）、選択的湿式エッチング、及び斜角薄膜堆積プロセス・ステップの組み合わせを用いる。
図３は、基板によって支持される、例示的な前駆構造体を示す。前駆構造体は、２つの周辺絶縁層３０の間に挟まれた又はそれらの側面に配置された上部導電層３２及び下部導電層３４を含む。上部導電層３２及び下部導電層３４は、自由電子を量子力学的に閉じ込めるための２つの量子井戸を形成する。中間絶縁層３６は、上部導電層３２と下部導電層３４との間にトンネル障壁を形成する。トンネル障壁３６は、上部導電層３２及び下部導電層３４におけるエネルギー・レベルが縮退したときに、トンネル効果により電子がそこを通って流れるのを可能にするのに十分なだけ薄いものである。さらに、点線３８及び３９で示されるように、２つの周辺絶縁層３０の各々は、ドーパント層を含む。
好ましい実施形態においては、上部導電層３２及び下部導電層３４の各々は、ＧａＡｓ材料を含み、約１４０Åの厚さを有する。２つの周辺絶縁層３０の各々は約１７５０Åの厚さを有し、中間絶縁層３６は約４０Åの厚さを有する。周辺絶縁層３０及び中間絶縁層３６の両方は、ＧａｘＡｌｙＡｓを含み、ここで、０＜ｘ、ｙ＜１であり、より好ましくは、ｘは約０．７であり、ｙは約０．３である。周辺絶縁層３０内のドーパント層３８及び３９は、それぞれ約２５０Åの距離だけ隣接する導電層３４及び３２から、離間配置され、ドーパント層の各々は、約７×１０１１／ｃｍ２のシリコン・ドーパント濃度を有することがより好ましい。こうしたＧａＡｓ／ＧａＡｌＡｓベースの前駆構造体を支持する基板は、半絶縁性ＧａＡｓを含むことが好ましい。
代替的な実施形態において、ＧａＡｓ導電層の厚さは約８０Åであり、厚さが約１２Åの付加的なＡｌＡｓ層が、ＧａＡｓ導電層の上下に付加され、これにより、基底状態から第１の励起状態までのレベル間隔が３倍より多く増大するために、量子の閉じ込めが著しく強くなる。
製造プロセスは、上側周辺絶縁層３０、上部導電層３２及び中間周辺絶縁層３６の一部分を除去することによって、前駆構造体を選択的にエッチングし、前駆構造体内にピットＡを形成することで始まる。図４に示されるように、ピットＡの下部は、下部導電層３４の上面を露出させ、ピットＡの側壁は、上部導電層３２及び中間周辺絶縁層３６を露出させる。必須ではないが、ピットＡは、約５００Åから約１０００Åまでの範囲の幅を有することが好ましい。
選択的エッチングは、（１）ピットＡが形成される領域を保護されていない状態のままにしながら、前駆構造体の所定の領域上にパターン形成されたマスク層を形成し、この領域をその後のエッチングから保護するステップと、（２）イオン・ミリング又は反応性イオン・エッチング（ＲＩＥ）のような乾式エッチング技術を用いて、前駆構造体の保護されていない領域における上側周辺絶縁層３０、上部導電層３２及び中間周辺絶縁層３６の一部分を除去し、これによりピットＡを形成するステップとによって、容易に実行することができる。
適切なリソグラフィ技術によって、パターン形成されたマスク層を形成することができる。具体的には、前駆構造体の上面上に、フォトレジスト層が堆積される。次に、ピットＡが形成される領域におけるフォトレジスト層の一部分がパターン形成された電子ビームに露出され、可溶性又はエッチング可能になるが、フォトレジスト層の残りの部分はそうならないような方法で、パターン形成された電子ビームが、フォトレジスト層上に衝突される。適切な溶媒又はエッチャントを用いてフォトレジスト材料の可溶性部分又はエッチング可能部分を除去することによって、ピットＡが形成される前駆構造体の領域が、その後のエッチングのために露出される。ピットＡが形成された後、従来のレジスト剥離プロセスを用いることによって、前駆構造体からパターン形成されたマスク層を除去することができる。
上述のような乾式エッチング・ステップは、残留ガス分析器（ＲＧＡ）と結合されることが好ましい。ＲＧＡは、乾式エッチング・プロセス中にエッチングされた材料を分析する。したがって、中間絶縁層３６についてのエッチング終点に達すると、ＲＧＡ信号における急な変化が生じ、エッチング・プロセスを正確に制御するために、この急な変化を、上側周辺絶縁層３０、上部導電層３２及び中間周辺絶縁層３６を通してエッチングするのに必要とされる経験的に決定されるエッチング時間と共に用いることができる。
イオン・ミリング及びＲＩＥは、上述の好ましい技術として識別されるが、プラズマ・エッチング又はレーザ・エッチングのようないずれかの他の乾式エッチング技術によって、或いは化学エッチャントを用いる湿式エッチング・プロセスによって、或いはそれらの任意の組み合わせによって、制限なく、選択的エッチング・プロセスを実行することができる。このような選択的エッチングは、単一のエッチング・プロセス又は多数のエッチング・ステップを用いて行うことができる。
イオン・ミリング又はＲＩＥは、導電層上に無秩序なエッチング表面を形成することがある。したがって、二段階の選択的エッチング・プロセスが、続いて実行される。具体的には、第１のエッチング溶液を用いて、最初に導電層３２及び３４から原子的に無秩序なエッチング表面を選択的に除去し、下部周辺絶縁層３０の上面を露出させ、かつ、原子的に規則正しい導電層３２及び３４内に凹部を形成する（図５を参照されたい）。続いて、第２のエッチング溶液を用いて、中間絶縁層３６を選択的にエッチングし、これにより中間絶縁層３６のエッチングされていない縁部によって形成される突出部又は棚部３５が除去される（図５を参照されたい）。その結果、図６に示されるように、ピットＡが拡張され、今や、それらの間にある突出した縁部３３によって分離されたより狭い上部とより幅の広い下部とを含む。
導電層がＧａＡｓを含み、中間絶縁層がＧａＡｌＡｓを含むとき、第１のエッチング溶液は、ＧａＡｓを選択的にエッチングするバッファード酸化物エッチャント（ＢＯＥ）を含み、第２エッチング溶液は、ＧａＡｌＡｓを選択的にエッチングするフッ化水素を含むことが好ましい。導電層及び絶縁層を形成するのに用いられる特定の材料に応じて、導電層及び絶縁層の選択的エッチングのために、当技術分野において周知の他のエッチング溶液を用いることもできる。
拡張されたピットＡを形成した後、ピットＡにおいて下部周辺絶縁層３０の上に薄いコンタクト材料層４２が堆積される。本発明の実施に際して、これらに限られるものではないが、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｔｉ、Ｚｎ、Ｐｄ及びそれらの合金を含む任意の適切なコンタクト材料を用いることができる。本発明の好ましい実施形態においては、ＧａＡｓ／ＧａＡｌＡｓベースの前駆構造体のためのコンタクト材料として、ＧｅＡｕＮｉ合金が用いられる。
好ましい実施形態においては、角度の付いた堆積平行ビーム又はフラックスを用いてピットＡ内にコンタクト材料を堆積させる斜角薄膜堆積技術を用いることによって、コンタクト材料層４２が形成される。ピットＡのより狭い上部と幅の広い下部との間の突出した縁部３３は、角度の付いた堆積ビームが、下部導電層３４の上面よりも下のレベルに到達するのを制限し、これにより、コンタクト材料の過剰な堆積を防止するための有効な堆積停止部が提供される。図７−図９に示されるように、右上から左下への堆積ビーム４０Ａ、左上から右下への堆積ビーム４０Ｂ、及び垂直方向の堆積ビーム４０Ｃを用いることによって、完全なコンタクト材料層４２を堆積させることができる。
コンタクト材料層４２は、全体にわたって完全に均一な厚さを有する必要はなく、この層の一部の領域を他の領域よりも著しく厚くすることができることに留意されたい。コンタクト材料層４２と下部導電層３４との間の良好な電気的接触は、これらの２つの層の縁部が実質的に位置合わせされる限り、確立される。
ＧａＡｓ／ＧａＡｌＡｓの実施形態においては、コンタクト材料層４２の平均厚さは、約５０Åから約１５０Åまでの範囲である。必須ではないが、図９に示されるように、コンタクト材料層４２は、下部導電層３４と実質的に等しい平均厚さを有することが好ましいので、コンタクト材料層４２を下部導電層３４と実質的に位置合わせすることができる。
図１０に示されるように、コンタクト材料層４２が堆積された後、ピットＡをＳｉＯ２のような誘電体材料で充填し、コンタクト材料層４２を上部導電層３２から分離する誘電体充填物４４を形成する。続いて、リソグラフィ及びイオン・ミリング／ＲＩＥ技術、又はピットＡを形成するための上述された他の選択的エッチング技術を用いることによって、誘電体充填物４４を選択的にエッチングし、誘電体充填物４４内に分離されたビア開口部を形成し、かつ、コンタクト材料層４２の上面を露出させる。次に、図１１に示されるように、分離されたビア開口部を、コンタクト材料層４２を形成するのに用いるものと類似したコンタクト材料で充填し、これにより、延長された下部４２を有するＴ字形状の導電性コンタクト４６が形成される。
コンタクト４６は、下部導電層３４と直接接続されるが、誘電体充填物４４によって上部導電層３２から分離される。したがって、コンタクト４６は、下部導電層３４への直接的及び選択的コンタクトを構成する。
上述したものと類似した技術を用いることによって、上部導電層３２への直接的及び選択的コンタクトを形成することができる。
特に、２つの周辺絶縁層５０の間に挟まれた又はそれらの側面に配置された、上部導電層５２及び下部導電層５４を含む前駆構造体内に、図６の延長されたピットＡと類似した延長されたピットＢを形成することができる。上部導電層５２及び下部導電層５４は、薄い中間絶縁層５６によって互いから分離される、自由電子を量子力学的に閉じ込めるための２つの量子井戸を形成する。図１２に示されるように、延長されたピットＢは、特に、より狭い上部と幅の広い下部とを含み、これらの間に突出した縁部５３を有する。
ピットＢにおいて下部周辺絶縁層５０の上に、ＳｉＯ２のような厚い誘電体材料層が堆積される。本発明の好ましい実施形態においては、上述のような斜角薄膜堆積技術を用いて、誘電体材料層が形成される。特に、ピットＢのより狭い上部と幅の広い下部との間の突出した縁部５３は、角度の付いた堆積平行ビームが、上部導電層３４の下面よりも下のレベルに達するのを制限し、これにより、誘電体材料の過剰な堆積を防止するための有効な堆積停止部が提供される。図１３−図１５に示されるように、右上から左下への堆積ビーム６０Ａ、左上から右下への堆積ビーム６０Ｂ、及び垂直方向の堆積ビーム６０Ｃを用いることによって、完全なコンタクト材料層６２を堆積させることができる。
誘電体材料層６２は、全体にわたって完全に均一な厚さを有する必要はなく、この層の一部の領域を他の領域よりも著しく厚くすることができることに留意されたい。誘電体材料層６２の縁部が上部導電層５２の下面と実質的に位置合わせされる限り、上部導電層５２の良好な電気絶縁が確立される。
ＧａＡｓ／ＧａＡｌＡｓの実施形態においては、誘電体材料層６２の平均厚さは、約６０Åから約３００Åまで、より好ましくは約１５０Åである。図１５に示されるように、必須ではないが、コンタクト材料層４２は、下部導電層５４及び中間絶縁層５６の全厚と実質的に等しい平均厚さを有することが好ましく、誘電体材料層６２を下部導電層５４及び中間絶縁層５６と実質的に位置合わせすることができる。
続いて、図１６に示されるように、湿式エッチング溶液を用いて、上部周辺絶縁層５０の一部分を選択的に除去し、拡張されたピットＢのより狭い上部を拡張し、かつ、いずれの突出した縁部もない実質的に真っ直ぐな側壁を有する更に別の拡張されたピットを形成する。ＧａＡｓ／ＧａＡｌＡｓベースの組合せにおいては、湿式エッチング溶液は、ＧａＡｓ材料を損傷することなくＧａＡｌＡｓを選択的にエッチングするフッ化水素を含むことが好ましい。導電層及び絶縁層を形成するために用いられる特定の材料に応じて、上部周辺絶縁層５０の選択的エッチングのために、当技術分野において周知の他のエッチング溶液を用いることもできる。
次に、図１７に示されるように、図１６に示されるような拡張されたピットＢを上述のようなコンタクト材料で充填し、導電性コンタクト６６を形成することができる。
コンタクト６６は、上部導電層５２と直接接続されるが、誘電体材料層６２によって下部導電層５４から分離される。したがって、コンタクト６６は、上部導電層５２への直接的及び選択的コンタクトを構成する。
図１８の上部は、上部及び下部周辺絶縁層１１０（内部に薄いドーパント層１１８及び１１９を有する）の間に挟まれ、かつ、中間絶縁層１１６によって互いから分離された上部導電層１１２及び下部導電層１１４を含む、完全な二層デバイス構造体の断面図を示す。導電性コンタクト１２４及び１２８は、それぞれ下部導電層１１４及び上部導電層１１２に直接的かつ選択的に接続する。より重要なことには、コンタクト１２４は、誘電体充填物１２２によって上部導電層１１２から分離され、コンタクト１２８は、誘電体材料層１２６によって下部導電層１１４から分離される。
図１８の下部の拡大図に示されるように、上部導電層１１２及び下部導電層１１４のエネルギー・レベルが縮退したとき、電子は、トンネル効果により、導電層１１２及び１１４を通り、薄い中間絶縁層１１６を横切って、コンタクト１２４とコンタクト１２８の間を流れることができる。
さらに、図１８に示されるように、分離トレンチ１３０を二層デバイス構造体の周りに形成することができる。分離トレンチ１３０は、例えば、トレンチの画定及びエッチング、随意的にトレンチを拡散障壁でライニングする（内側を覆う）こと、及びトレンチを酸化物のようなトレンチ誘電体で充填することを含む、当業者には周知の処理ステップを用いて形成される。トレンチの充填後、構造体を平坦化することができ、随意的な緻密化プロセス・ステップを行い、トレンチ誘電体を緻密化することができる。
図１９は、図１８の二層デバイス構造体の平面図を示す。コンタクト１２４と１２８の間の矩形領域１４０は、上部導電層１１２及び下部導電層１１４における重なり領域を含み、よって、二層デバイス構造体の活性領域を定める。活性領域１４０、並びにコンタクト１２４及び１２８は、好ましくは約５００−２０００Åの長さ、より好ましくは約１２００−１８００Åの長さ、最も好ましくは約１５００Åの長さである。活性領域１４０の幅は、負荷整合によって決まる。
両方のコンタクト１２４及び１２８は、二層デバイス構造体の上面にあるため、ナノスケールのコンタクト１２４及び１２８のための共面（同一平面上の）コネクタ及び端子を、標準的なリソグラフィ技術によって容易に製造することができる。より重要なことに、共面コネクタ及び端子を有するデバイス構造体は、既存の回路への変更量を最小にした状態で、論理回路内に容易に統合することができ、それらは、コンピュータ用途に特に適している。
上述のような技術は、三層、四層、五層、又は六層デバイス構造体の製造にも容易に適用することができる。
例えば、特許文献１は、図２０に示されるように、絶縁層１によって離間配置された３つの導電層２ａ、２ｂ及び２ｃを含むスタティック・メモリセルについて説明している。これらの３つの導電層内の自由電子が、量子力学的に閉じ込められる。導電層２ａと導電層２ｃとの間に、定電圧が印加されるので、これらの２つの層の間にトンネル効果は生じない。ビットラインＢＬ５による選択のために、トランジスタ８を通して、可変電圧を導電層Ｂに印加する。トランジスタ８は、ワードラインＷＬ６によって制御される。
導電層２ａ及び２ｂ内の量子レベルが同じになるように導電層２ｂにおける可変電圧が調節されるとき、トンネル電流は、導電層２ａと導電層２ｂとの間を流れ、導電層２ａと導電層２ｂとの間の電圧差はゼロになり、バイナリ状態における「０」を表す。他方、導電層２ａ及び導電層２ｃ内の量子レベルが同じになるように導電層２ｂにおける可変電圧が調節されるとき、トンネル電流は、導電層２ａと導電層２ｃとの間を流れ、導電層２ａと導電層２ｃとの間の電圧差はゼロになり、バイナリ状態における「１」を表す。
上述の原理及び技術は、特許文献１により説明された三層スタティック・メモリセル内の個々の導電層に直接的及び選択的コンタクトを提供するために容易に適用することができる。
図２１は、好ましくは特許文献１により説明されたスタティック・メモリセルである、例示的な三層デバイス構造体１５０を示す。デバイス構造体１５０は、上部及び下部周辺絶縁層１５１の間に挟まれる又はそれらの側面に配置され、かつ、２つの中間絶縁層１５８及び１６０によって互いから分離された、３つの導電層１５２、１５４及び１５６を含む。第１の導電性コンタクト１６２は、下部導電層１５６に直接接続され、誘電体充填物１７２によって他の２つの導電層１５２及び１５４から分離される。第２の導電性コンタクト１６６は、上部導電層１５２に直接接続され、誘電体材料層１７６によって２つの導電層１５４及び１５６から分離される。第３の導電性コンタクト１６４は、中間導電層１５４に直接接続され、誘電体充填物１７３及び誘電体材料層１７４によって他の２つの導電層１５２及び１５６から分離される。
図３−図１１及び図１２−図１７により示されるものと同じ処理ステップを用いて、コンタクト１６２及び１６６を形成することができる。類似した処理ステップを用いて、中間コンタクト１６４を形成することもできる。例えば、層１７４の上層を中間導電層１５４の下面と実質的に位置合わせすべきである点を除いて、誘電体材料層１７６を形成するのと同じプロセスを用いることによって、誘電体材料層１７４を形成することができる。コンタクト１６４の拡張された下部を中間導電層１５４と実質的に位置合わせすべきである点を除いて、Ｔ字形状の導電性コンタクト１６２の拡張された下部を形成するのと同じプロセスを用いることによって、Ｔ字形状の導電性コンタクト１６４の拡張された下部を形成することができる。最終的に、誘電体充填物１７２及びＴ字形状の導電性コンタクト１６２のステム（幹）部分を形成するのと同じプロセスを用いることによって、誘電体充填物１７３及びＴ字形状の導電性コンタクト１６４のステム部分を形成することができる。
したがって、コンタクト１６２、１６４及び１６６は、それぞれ三層デバイス構造体１５０内の個々の導電層１５２、１５４及び１５６に直接的かつ選択的に接続する。
導電性コンタクトとそれぞれの導電層との間の接触抵抗が、トンネル電流に影響を及ぼすことがある。接触抵抗を最小にして最大のトンネル効果を可能にするために、種々のコンタクト構成を用いて接触面積を増大させ、接触抵抗を減少させることができる。例えば、図２２は、導電材料１８２とコンタクト１８４との間の接触面積を増大させる、ダンベル形状のコンタクト構成を示し、図２３は、コンタクト１８８が導電材料１８６の１つより多い表面を覆う、別のコンタクト構成を示す。接触面積をさらに増大させるために、より複雑なコンタクト構成を用いることもできる。
上述のように、ＣｄＦ２及びＣａＦ２のようなフッ化化合物は、量子井戸構造体を形成するための有望な材料である。フッ化物ベースの絶縁層のより高いエネルギー障壁高さは、より高温でデバイス構造体のより良好なオン／オフ比を達成するのを助けることができる。
本発明は、リソグラフィ、選択的エッチング、及び膜再成長技術を用いることによって、フッ化物ベースの量子井戸デバイス構造体のための直接的及び選択的コンタクトを形成するのに特に適したプロセスを提供する。
具体的には、図２４は、基板２００上に形成された前駆構造体を示し、ここで、この前駆構造体は、上部及び下部周辺絶縁層２０８の間に挟まれ、中間絶縁層２０６によって互いから分離された２つの導電層２０２及び２０４を含む。上部導電層２０２及び下部導電層２０４は、自由電子を量子力学的に閉じ込めるための２つの量子井戸を形成する。中間絶縁層２０６は、上部導電層２０２と下部導電層２０４との間のトンネル障壁を形成し、一方、トンネル障壁２０６は、上部導電層２０２及び下部導電層２０４におけるエネルギー・レベルが縮退したとき及び縮退したときのみ、トンネル効果により電子が通り抜けるのを可能にするのに十分なだけ薄いものである。
導電層２０２、２０４及び絶縁層２０６、２０８は、ＣｄＦ２及びＣａＦ２からなる群から選択される材料を含むことが好ましい。導電層２０２及び２０４はＣｄＦ２を含み、絶縁層２０６及び２０８はＣａＦ２を含むことがより好ましい。シリコン基板は、ＣｄＦ２／ＣａＦ２ベースの量子井戸構造体を支持するのに特に適している。
図２５に示されるように、図４においてピットＡを形成するための、上述されたものと類似した処理ステップを用いることによって、前駆構造体内に第１のピット（ピットＡ）が形成される。
次に、図２６−図２８に示されるように、ピットＡ内に、下から上に、第１の絶縁材料層２１２、導電材料層２１４、及び第２の絶縁材料層２１６を再成長させるために、連続的な膜再成長ステップが実行される。
再成長された第１の絶縁材料層２１２及び第２の絶縁材料層２１６は、上部及び下部周辺絶縁層２０８、並びに中間絶縁層２０６による含まれるものと類似した絶縁材料を含む。再成長された導電材料層２１４は、上部導電層２０２及び下部導電層２０４により含まれるものと類似した導電材料を含む。再成長された第１の絶縁材料層２１２の上面は、上部導電層２０２の下面と実質的に位置合わせされ、再成長された導電材料層２１４の上面は、上部導電層２０２の上面と実質的に位置合わせされる。
再成長された第１の絶縁材料層２１２は、全体にわたって完全に均一の厚さを有する必要はなく、この層の一部の領域を他の領域よりも著しく厚くし得ることに留意されたい。再成長された第１の絶縁材料層２１２の上面が上部導電層２０２の下面と実質的に位置合わせされる限り、上部導電層２０２の良好な電気絶縁が確立される。
同様に、再成長された導電材料層２１４は、全体にわたって完全に均一な厚さを有する必要はなく、再成長された導電材料層２１４の上面が上部導電層２０２の上面と実質的に位置合わせされる限り、上部導電層２０２との良好な電気的接触が確立される。
ＣｄＦ２／ＣａＦ２の実施形態においては、再成長された第１の絶縁材料層２１２の平均厚さは、約２００Åから約６００Åまでである。図２６に示されるように、必須ではないが、再成長された第１の絶縁材料層２１２は、下部周辺絶縁層２０８＋下部導電層２０４＋中間絶縁層２０６の全厚に実質的に等しい平均厚さを有することが好ましい。
ＣｄＦ２／ＣａＦ２の実施形態においては、再成長された導電材料層２１４の平均厚さは、約１０Åから約８０Åまでであり、より好ましくは約４０Åである。必須ではないが、図２７に示されるように、再成長された導電材料層２１４は、上部導電層２０２の厚さと実質的に等しい平均厚さを有することが好ましい。
ピットＡにおける再成長が完了した後、図２９に示されるように、ピットＡを形成するために上述されたものと類似した処理ステップを用いることによって、再成長された第２の絶縁材料層２１６を選択的にエッチングし、層２１６内に分離ビア開口部２１７を形成する。その後、分離ビア開口部２１７を、上述したものと類似したコンタクト材料で充填し、これにより、導電性コンタクト２１８が形成される。
導電性コンタクト２１８は、元の部分と再成長された部分２１４とを含む上部導電層２０２と直接接触し、再成長された第１の絶縁材料層２１２により下部導電層２０４から分離される。
次に、ピットＡを形成するための上述されたものと類似した処理ステップを用いることによって、前駆構造体内に第２のピット（ピットＢ）を形成することができる。図３１に示されるように、下部導電層２０４の上面が露出されたときに、エッチングが停止することが好ましい。代替的に、ピットＡと同様に、エッチングは、基板２００に達するまでずっと継続することができ、下部導電層２０４と実質的に位置合わせされた導電材料層が、基板２００の上に再成長される。
次に、図３２に示されるように、ピットＢ内で、下部導電層２０４の上に絶縁材料層２２２が再成長される。
再成長された絶縁材料層２２２は、上部及び下部周辺絶縁層２０８、並びに中間絶縁層２０６により含まれるものと類似した絶縁材料を含む。
その後、図３３に示されるように、分離ビア開口部２２３を形成するために上述されたものと類似した処理ステップを用いることによって、再成長された絶縁材料層２２２を選択的にエッチングし、内部に分離ビア開口部２２３を形成する。その後、図３４に示されるように、分離ビア開口部２２３を上述したものと類似したコンタクト材料で充填し、これにより、第２の導電性コンタクト２２４が形成される。
第２の導電性コンタクト２２４は、下部導電層２０４と直接接触し、再成長された絶縁材料２２２により上部導電層２２４から分離される。
上述した原理及び技術は、フッ化物ベースの三層量子井戸デバイス構造体において個々の導電層への直接的及び選択的コンタクトを提供するために、容易に適用することができる。
図３５は、上部及び下部周辺絶縁層３１２の間に挟まれるか又はそれらの側面に配置され、かつ、２つの中間絶縁層３０８及び３１０により互いから分離される、３つの導電層３０２、３０４及び３０６を含む例示的な三層デバイス構造体を示す。第１の導電性コンタクト３２８は、元の部分と再成長された部分３２４とを含む上部導電層３０２に直接接続される。第１の導電性コンタクト３２８は、再成長された第１の絶縁層３２２及び再成長された第２の絶縁層３２６により他の２つの導電層３０４及び３０６から分離される。第２の導電性コンタクト３３８は、元の部分と再成長された部分３３４とを含む中間導電層３０４に直接接続される。第２の導電性コンタクト３３８は、再成長された第１の絶縁層３３２及び再成長された第２の絶縁層３３６により他の２つの導電層３０２及び３０６から分離される。第３の導電性コンタクト３４８は、下部導電層３０６に直接接続され、かつ、再成長された絶縁層３４２により他の２つの導電層３０２及び３０４から分離される。
図２４−図３４で示されたものと同じ処理ステップを用いて、第１のコンタクト３２８及び第３のコンタクト３４８を形成することができる。第２のコンタクト３３８は、再成長された第１の絶縁層３３２の上面が中間導電層３０４の下面と位置合わせされ、再成長された導電層３３４の上面が中間導電層３０４の上面と位置合わせされる点を除いて、第１コンタクト３２８を形成するのに用いられるものに類似した処理ステップを用いて形成することができる。
したがって、図３５に示される三層デバイス構造体において、コンタクト３２８、３３８及び３４８は、それぞれ個々の導電層３０２、３０４及び３０６に直接的かつ選択的に接続する。
簡単化と説明のためだけに、上記の説明は、主としてＣＱＷＤ構造体に関して与えられたが、ここに説明される原理に従って当業者により容易に判断されるように、変更及び変形の有無にかかわらず、本発明は、ＣＱＷＤ構造体に制限されるものではなく、量子井戸レーザ、量子井戸光検出器、量子井戸太陽電池、多重量子井戸を含む発光ダイオード、量子井戸マイクロ共振器等のような種々の他の量子井戸ベースの構造体に広く適用することができる。当業者には周知の従来の処理技術を用いて、上記に列挙された他の量子井戸ベースの構造体を容易に準備することができ、よって、それらの製造に関する詳細はここには与えられない。
本発明の図面は、説明のために与えられるものであり、縮尺どおりに描かれていないことに留意されたい。
本発明が、特定の実施形態、特徴及び態様に関してここに説明されたが、本発明は、これらに制限されるものではなく、寧ろ、他の変更、変形、用途及び実施形態への使用にも適用され、よって、こうした他の変更、変形、用途及び実施形態の全てを、添付の特許請求の範囲によって定められるような本発明の範囲内にあるとみなすべきである。
量子井戸の選択的空乏化のための上部及び下部ターンオフ電極を含む、例示的な従来技術のＣＱＷＤ構造体を示す。 量子井戸の選択的空乏化のための上部及び下部ターンオフ電極を含む、例示的な従来技術のＣＱＷＤ構造体を示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の下部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の下部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の下部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の下部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の下部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の下部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の下部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の下部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の下部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層と直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、例示的な二層ＣＱＷＤ構造体の断面図を示す。 図１８の二層ＣＱＷＤ構造体の平面図である。 特許文献１に記載されるような３つの量子井戸層を含む従来技術のスタティック・メモリセルを示す。 本発明の一実施形態による、各々の量子井戸層への直接的及び選択的コンタクトを有する３つの量子井戸層を含む、例示的な三層構造体の断面図を示す。 本発明の一実施形態による、拡大されたコンタクト領域を有するコンタクト構成の概略図を示す。 本発明の一実施形態による、拡大されたコンタクト領域を有するコンタクト構成の概略図を示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層及び下部量子井戸層とそれぞれ直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層及び下部量子井戸層とそれぞれ直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層及び下部量子井戸層とそれぞれ直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層及び下部量子井戸層とそれぞれ直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層及び下部量子井戸層とそれぞれ直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層及び下部量子井戸層とそれぞれ直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層及び下部量子井戸層とそれぞれ直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層及び下部量子井戸層とそれぞれ直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層及び下部量子井戸層とそれぞれ直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層及び下部量子井戸層とそれぞれ直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、二層ＣＱＷＤ構造体の上部量子井戸層及び下部量子井戸層とそれぞれ直接的かつ選択的に接続された導電性コンタクトを形成するための処理ステップを示す。 本発明の一実施形態による、各々の量子井戸層との直接的及び選択的コンタクトを有する３つの量子井戸層を含む、例示的な三層構造体の断面図を示す。

Claims (12)

  1. デバイス構造体を形成する方法であって、
    （ｉ）２つ又はそれ以上の導電層と、（ｉｉ）２つの周辺絶縁層と、（ｉｉｉ）１つ又は複数の中間絶縁層とを含む前駆構造体を準備するステップであって、前記２つ又はそれ以上の前記導電層は、前記２つの周辺絶縁層の間に挟まれ、かつ、前記１つ又は複数の中間絶縁層により互いから離間配置され、自由電子を量子力学的に閉じ込めるための量子井戸を形成する、ステップと、
    前記前駆構造体内に２つ又はそれ以上の導電性コンタクトを形成するステップであって、前記導電性コンタクトの各々は、前記２つ又はそれ以上の導電層の１つと直接的かつ選択的に接続され、これにより、量子井戸のための直接的及び選択的コンタクトを有するデバイス構造体が形成される、ステップと
    を含み、
    前記前駆構造体の前記２つ又はそれ以上の導電層の各々がＧａＡｓを含み、前記前駆構造体の前記周辺絶縁層及び中間絶縁層の各々がＧａＡｌＡｓを含み、前記前駆構造体の最下部の導電層に直接的かつ選択的に接触する第１の導電性コンタクトが、
    （ａ）前記前駆構造体を選択的にエッチングし、下部及び多数の側壁によって画定される第１のピットを形成するステップであって、前記第１のピットの前記下部は前記最下部の導電層の上面を露出させ、前記第１のピットの前記側壁は、他の導電層及び前記前駆構造体の前記１つ又は複数の中間絶縁層を露出させる、ステップと、
    （ｂ）前記第１のピットにおいて前記導電層を選択的にエッチングして、前記最下部の導電層の下にある前記周辺絶縁層の上面を露出させ、かつ、前記導電層内に凹部を形成するステップであって、前記１つ又は複数の中間絶縁層のエッチングされていない縁部が、前記第１のピットの前記側壁上に１つ又は複数の突出部を形成する、ステップと、
    （ｃ）前記第１のピットにおいて前記１つ又は複数の中間絶縁層を選択的にエッチングして、前記第１のピットの前記側壁上の突出部を除去し、狭い上部及び幅の広い下部が突出した縁部により分離された拡張された第１のピットを形成する、ステップと、
    （ｄ）角度の付いた平行ビームを用いることによって、前記拡張された第１のピット内にコンタクト材料層を堆積させるステップであって、前記拡張された第１のピットの前記狭い上部と前記幅の広い下部との間の前記突出した縁部が堆積停止部を提供するので、前記堆積されたコンタクト材料層の縁部が前記最下部の導電層と実質的に位置合わせされる、ステップと、
    （ｅ）前記拡張された第１のピットにおいて前記ステップ（ｄ）で形成された前記コンタクト材料層の上に誘電体充填物を形成するステップと、
    （ｆ）前記誘電体充填物を選択的にエッチングして、前記コンタクト材料層の上面を露出させる分離ビア開口部を形成するステップと、
    （ｇ）前記分離ビア開口部をコンタクト材料で充填し、これにより、前記最下部の導電層と直接接続され、かつ、前記ステップ（ｅ）で形成された前記誘電体充填物によって前記他の導電層から分離された前記第１の導電性コンタクトが形成される、ステップと
    を含むプロセスによって形成される、方法。
  2. 前記デバイス構造体は、第１の表面と、前記第１の表面とは反対側の第２の表面とを備え、前記２つ又はそれ以上の導電性コンタクトの各々は、前記デバイス構造体の前記第２の表面ではなく前記第１の表面上に端子を有する、請求項１に記載の方法。
  3. 前記前駆構造体の前記２つ又はそれ以上の導電層の各々は、５Åから５００Åまでの範囲の厚さを有する、請求項１に記載の方法。
  4. 前記前駆構造体の前記１つ又は複数の中間絶縁層の各々は、５Åから２００Åまでの範囲の厚さを有する、請求項１に記載の方法。
  5. 前記ステップ（ａ）及び（ｆ）は、イオン・ミリング、反応性イオン・エッチング、プラズマ・エッチング、レーザ・エッチング、又は湿式エッチングを用いることによって実行され、エッチング制御のために残留ガス分析器（ＲＧＡ）が用いられる、請求項１に記載の方法。
  6. 前記ステップ（ｂ）は、バッファード酸化物エッチングを用いることによって実行される、請求項１に記載の方法。
  7. 前記ステップ（ｃ）は、フッ化水素からなる群から選択される１つ又は複数のエッチャントを含むエッチング溶液を用いることによって実行される、請求項１に記載の方法。
  8. 前記前駆構造体の最上部の導電層に直接的かつ選択的に接触する第２の導電性コンタクトが、
    （ａ）前記前駆構造体を選択的にエッチングして、下部及び多数の側壁によって画定される第２のピットを形成するステップであって、前記第２のピットの前記下部は前記最下部の導電層の上面を露出させ、前記第２のピットの前記側壁は、他の導電層及び前記前駆構造体の前記１つ又は複数の中間絶縁層を露出させる、ステップと、
    （ｂ）前記第２のピットの前記下部及び前記側壁において前記導電層を選択的にエッチングして、前記最下部の導電層の下にある前記周辺絶縁層の上面を露出させ、かつ、前記導電層内に凹部を形成するステップであって、前記１つ又は複数の中間絶縁層のエッチングされていない縁部が前記第２のピットの前記側壁上に１つ又は複数の突出部を形成する、ステップと、
    （ｃ）前記第２のピットの前記側壁において前記１つ又は複数の中間絶縁層を選択的にエッチングし、前記第２のピットの前記側壁上の前記突出部を除去し、狭い上部及び幅の広い下部が突出した縁部により分離された拡張された第２のピットを形成する、ステップと、
    （ｄ）角度の付いた平行ビームを用いることによって、前記拡張された第２のピット内に誘電体材料層を堆積させるステップであって、前記拡張された第２のピットの前記狭い上部と前記幅の広い下部との間の前記突出した縁部が堆積停止部を提供するので、前記堆積された誘電体材料層の縁部が前記最上部の導電層の下面と実質的に位置合わせされる、ステップと、
    （ｅ）前記拡張された第２のピットの前記狭い上部を拡張して、実質的に真っ直ぐな側壁を有し、突出した縁部がない、更に別の拡張された第２のピットを形成する、ステップと、
    （ｆ）前記更に別の拡張された第２のピットをコンタクト材料で充填し、これにより、前記最上部の導電層と直接的に接続され、前記ステップ（ｄ）で形成された前記誘電体材料層によって前記他の導電層から分離された前記第２の導電性コンタクトが形成されるステップと
    を含むプロセスによって形成される、請求項１に記載の方法。
  9. 前記前駆構造体の前記２つ又はそれ以上の導電層は、少なくとも１つの中間導電層を含む３つ以上の導電層であり、
    前記少なくとも１つの中間導電層に直接的かつ選択的に接触する少なくとも１つの中間導電性コンタクトが、
    （ａ）前記前駆構造体を選択的にエッチングして、下部及び多数の側壁によって画定される中間ピットを形成するステップであって、前記中間ピットの前記下部は前記最下部の導電層の前記上面を露出させ、前記中間ピットの前記側壁は、他の導電層及び前記１つ又は複数の中間絶縁層を露出させる、ステップと、
    （ｂ）前記中間ピットの前記下部及び前記側壁において前記２つ又はそれ以上の導電層を選択的にエッチングして、前記最下部の導電層の下にある前記周辺絶縁層の上面を露出させ、かつ、前記導電層内に凹部を形成するステップであって、前記１つ又は複数の中間絶縁層のエッチングされていない縁部が前記中間ピットの前記側壁上に１つ又は複数の突出部を形成する、ステップと、
    （ｃ）前記中間ピットの前記側壁における前記１つ又は複数の中間絶縁層を選択的にエッチングし、前記中間ピットの前記側壁上の突出部を除去し、狭い上部及び幅の広い下部が突出した縁部により分離された拡張された中間ピットを形成する、ステップと、
    （ｄ）角度の付いた平行ビームを用いることによって、前記拡張された中間ピット内に誘電体材料層を堆積させるステップであって、前記拡張された中間ピットの前記狭い上部と前記幅の広い下部との間の前記突出した縁部が堆積停止部を提供するので、前記堆積された誘電体材料層の縁部が前記中間導電層の下面と実質的に位置合わせされる、ステップと、
    （ｅ）角度の付いた平行ビームを用いることによって、前記拡張された中間ピットにおいて、前記ステップ（ｄ）で堆積された前記誘電体材料層の上にコンタクト材料層を堆積させるステップであって、前記拡張された中間ピットの前記狭い上部と前記幅の広い下部との間の前記突出した縁部が堆積停止部を提供するので、前記堆積されたコンタクト材料層の縁部が前記中間導電層と実質的に位置合わせされる、ステップと、
    （ｆ）前記拡張された中間ピットにおいて、前記ステップ（ｅ）で形成された前記コンタクト材料層の上に誘電体充填物を形成するステップと、
    （ｇ）前記誘電体充填物を選択的にエッチングして、前記コンタクト材料層の上面を露出させる分離ビア開口部を形成するステップと、
    （ｈ）前記分離ビア開口部をコンタクト材料で充填し、これにより、前記中間導電層と直接接続され、かつ、前記ステップ（ｄ）で形成された前記誘電体材料層及び前記ステップ（ｆ）で形成された前記誘電体充填物によって前記他の導電層から分離された前記中間導電性コンタクトが形成されるステップと
    を含むプロセスによって形成される、請求項８に記載の方法。
  10. デバイス構造体を形成する方法であって、
    （ｉ）２つ又はそれ以上の導電層と、（ｉｉ）２つの周辺絶縁層と、（ｉｉｉ）１つ又は複数の中間絶縁層とを含む前駆構造体を準備するステップであって、前記２つ又はそれ以上の前記導電層は、前記２つの周辺絶縁層の間に挟まれ、かつ、前記１つ又は複数の中間絶縁層により互いから離間配置され、自由電子を量子力学的に閉じ込めるための量子井戸を形成する、ステップと、
    前記前駆構造体内に２つ又はそれ以上の導電性コンタクトを形成するステップであって、前記導電性コンタクトの各々は、前記２つ又はそれ以上の導電層の１つと直接的かつ選択的に接続され、これにより、量子井戸のための直接的及び選択的コンタクトを有するデバイス構造体が形成される、ステップと
    を含み、
    前記前駆構造体の前記導電層の各々がＣｄＦ２を含み、前記前駆構造体の前記周辺絶縁層及び中間絶縁層の各々がＣａＦ２を含み、前記前駆構造体の最下部の導電層に直接的かつ選択的に接触する第１の導電性コンタクトが、
    （ａ）前記前駆構造体を選択的にエッチングして、下部及び多数の側壁によって画定される第１のピットを形成するステップであって、前記第１のピットの前記下部は前記最下部の導電層の上面を露出させ、前記第１のピットの前記側壁は、他の導電層及び前記１つ又は複数の中間絶縁層を露出させる、ステップと、
    （ｂ）前記第１のピットにおいて、前記最下部の導電層の上に絶縁材料を再成長させるステップと、
    （ｃ）前記再成長された絶縁材料を選択的にエッチングして、前記最下部の導電層の前記上面を露出させる分離ビア開口部を形成するステップと、
    （ｄ）前記分離ビア開口部をコンタクト材料で充填し、これにより、前記最下部の導電層と直接接続され、かつ、前記ステップ（ｂ）で再成長された前記絶縁材料によって前記他の導電層から分離された前記第１の導電性コンタクトが形成されるステップと
    を含むプロセスによって形成される、方法。
  11. 前記前駆構造体の最上部の導電層に直接的かつ選択的に接触する第２の導電性コンタクトが、
    （ａ）前記前駆構造体を選択的にエッチングして、下部及び多数の側壁によって画定される第２のピットを形成するステップであって、前記第２のピットの前記下部は、前記最下部の導電層の前記上面を露出させ、前記第２のピットの前記側壁は、他の導電層及び前記１つ又は複数の中間絶縁層を露出させる、ステップと、
    （ｂ）前記第２のピットにおいて、前記最下部の導電層の上に第１の絶縁材料層を再成長させるステップであって、前記第１の絶縁材料層の上面が前記最上部の導電層の下面と実質的に位置合わせされる、ステップと、
    （ｃ）前記第２のピットにおいて、前記第１の絶縁材料層の上に導電材料層を再成長させるステップであって、前記導電材料層の上面が前記最上部の導電層の上面と実質的に位置合わせされる、ステップと、
    （ｄ）前記導電材料層の上に第２の絶縁材料層を再成長させて、前記第２のピットを充填するステップと、
    （ｅ）前記再成長された第２の絶縁材料層を選択的にエッチングして、前記ステップ（ｃ）で再成長された前記導電材料層の前記上面を露出させる分離ビア開口部を形成するステップと、
    （ｆ）前記分離ビア開口部をコンタクト材料で充填し、これにより、前記最上部の導電層と直接接続され、かつ、前記ステップ（ｂ）で再成長された前記第１の絶縁材料層及び前記ステップ（ｄ）で再成長された前記第２の絶縁材料層によって前記他の導電層から分離された前記第２の導電性コンタクトが形成されるステップと
    を含むプロセスによって形成される、請求項１０に記載の方法。
  12. 前記前駆構造体の前記２つ又はそれ以上の導電層は、少なくとも１つの中間導電層を含む３つ以上の導電層であり、
    前記少なくとも１つの中間導電層に直接的かつ選択的に接触する少なくとも１つの中間導電性コンタクトが、
    （ａ）前記前駆構造体を選択的にエッチングして、下部及び多数の側壁によって画定される中間ピットを形成するステップであって、前記中間ピットの前記下部は前記最下部の導電層の前記上面を露出させ、前記中間ピットの前記側壁は、他の導電層及び前記１つ又は複数の中間絶縁層を露出させる、ステップと、
    （ｂ）前記中間ピットにおいて、前記最下部の導電層の上に第１の絶縁材料層を再成長させるステップであって、前記第１の絶縁材料層の上面が前記中間導電層の下面と実質的に位置合わせされる、ステップと、
    （ｃ）前記中間ピットにおいて、前記第１の絶縁材料層の上に導電材料層を再成長させるステップであって、前記導電材料層の上面が前記中間導電層の上面と実質的に位置合わせされる、ステップと、
    （ｄ）前記導電材料層の上に第２の絶縁材料層を再成長させて、前記中間ピットを充填するステップと、
    （ｅ）前記再成長された第２の絶縁材料層を選択的にエッチングして、前記ステップ（ｃ）で再成長された前記導電材料層の前記上面を露出させる分離ビア開口部を形成するステップと、
    （ｆ）前記分離ビア開口部をコンタクト材料で充填し、これにより、前記中間導電層と直接接続され、前記ステップ（ｂ）で再成長された前記第１の絶縁材料層及び前記ステップ（ｄ）で再成長された前記第２の絶縁材料層によって前記他の導電層から分離された前記中間導電性コンタクトが形成されるステップと
    を含むプロセスによって形成される、請求項１１に記載の方法。
JP2008546350A 2005-12-22 2006-12-05 量子井戸デバイス構造体の形成方法 Expired - Fee Related JP5203963B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/315,691 2005-12-22
US11/315,691 US7534710B2 (en) 2005-12-22 2005-12-22 Coupled quantum well devices (CQWD) containing two or more direct selective contacts and methods of making same
PCT/EP2006/069342 WO2007071556A1 (en) 2005-12-22 2006-12-05 Multiple quantum well devices

Publications (2)

Publication Number Publication Date
JP2009521114A JP2009521114A (ja) 2009-05-28
JP5203963B2 true JP5203963B2 (ja) 2013-06-05

Family

ID=37781770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008546350A Expired - Fee Related JP5203963B2 (ja) 2005-12-22 2006-12-05 量子井戸デバイス構造体の形成方法

Country Status (5)

Country Link
US (1) US7534710B2 (ja)
EP (1) EP1974388B1 (ja)
JP (1) JP5203963B2 (ja)
CN (1) CN101305467B (ja)
WO (1) WO2007071556A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4717545B2 (ja) * 2005-08-01 2011-07-06 シャープ株式会社 光電変換素子の製造方法
US8309387B2 (en) * 2007-04-13 2012-11-13 David Forehand Improving back-contact performance of group VI containing solar cells by utilizing a nanoscale interfacial layer
EP2113945A1 (de) * 2008-04-30 2009-11-04 3S Swiss Solar Systems AG Verfahren zur Herstellung einer Kontaktierung von Solarzellen
WO2012093547A1 (ja) * 2011-01-04 2012-07-12 独立行政法人物質・材料研究機構 電子的プリント可能媒体、電子的プリント装置、及び電子的プリント可能媒体へのプリント方法
US8541773B2 (en) * 2011-05-02 2013-09-24 Intel Corporation Vertical tunneling negative differential resistance devices
US9029914B2 (en) * 2012-11-26 2015-05-12 Triquint Semiconductor, Inc. Group III-nitride-based transistor with gate dielectric including a fluoride -or chloride- based compound
US8907378B2 (en) * 2013-03-15 2014-12-09 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with multiple channels
US9275916B2 (en) * 2013-05-03 2016-03-01 Infineon Technologies Ag Removable indicator structure in electronic chips of a common substrate for process adjustment
US10587348B2 (en) * 2017-09-15 2020-03-10 Swimmersive Co. Systems and methods for underwater coaching systems
WO2019196008A1 (zh) * 2018-04-10 2019-10-17 雄安华讯方舟科技有限公司 高峰谷电流比的共振隧穿二极管晶圆结构及其制备方法
US10684414B1 (en) * 2019-01-29 2020-06-16 Ciene Corporation Interconnect between different multi-quantum well waveguides in a semiconductor photonic integrated circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198903A (ja) 1985-02-28 1986-09-03 Tokyo Inst Of Technol 電子増幅素子
JP2986057B2 (ja) * 1995-02-22 1999-12-06 インターナショナル・ビジネス・マシーンズ・コーポレイション メモリセル
GB2303246A (en) 1995-07-07 1997-02-12 Toshiba Cambridge Res Center Resonant tunneling semiconductor device
US5825049A (en) * 1996-10-09 1998-10-20 Sandia Corporation Resonant tunneling device with two-dimensional quantum well emitter and base layers
US7442953B2 (en) * 1999-06-14 2008-10-28 Quantum Semiconductor Llc Wavelength selective photonics device
GB2362506A (en) * 2000-05-19 2001-11-21 Secr Defence Field effect transistor with an InSb quantum well and minority carrier extraction
US6949776B2 (en) * 2002-09-26 2005-09-27 Rockwell Scientific Licensing, Llc Heterojunction bipolar transistor with dielectric assisted planarized contacts and method for fabricating

Also Published As

Publication number Publication date
WO2007071556A1 (en) 2007-06-28
US7534710B2 (en) 2009-05-19
EP1974388A1 (en) 2008-10-01
US20070145347A1 (en) 2007-06-28
EP1974388B1 (en) 2012-09-12
JP2009521114A (ja) 2009-05-28
CN101305467B (zh) 2010-09-01
CN101305467A (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
JP5203963B2 (ja) 量子井戸デバイス構造体の形成方法
US9293546B2 (en) Vertical tunneling negative differential resistance devices
US4575924A (en) Process for fabricating quantum-well devices utilizing etch and refill techniques
US6753593B1 (en) Quantum wire field-effect transistor and method of making the same
US5408106A (en) Lateral resonant tunneling transistor with heterojunction barriers
US4783427A (en) Process for fabricating quantum-well devices
JP2656018B2 (ja) 読み出し専用メモリ
US5729030A (en) Semiconductor device
US6139483A (en) Method of forming lateral resonant tunneling devices
US7221005B2 (en) Negative resistance field-effect device
US20230165167A1 (en) Semiconductor-superconductor hybrid devices with a horizontally-confined channel and methods of forming the same
US5346851A (en) Method of fabricating Shannon Cell circuits
US11849639B2 (en) Forming semiconductor-superconductor hybrid devices with a horizontally-confined channel
US5408107A (en) Semiconductor device apparatus having multiple current-voltage curves and zero-bias memory
JPH06334175A (ja) トンネルトランジスタおよびその製造方法
JP3753391B2 (ja) 半導体装置及びその製造方法
JP2518160B2 (ja) 共鳴トンネル・ダイオ―ド
JPH06188408A (ja) 半導体の微細加工方法
JPH0630399B2 (ja) 共鳴トンネル・ダイオ−ド
JPS61123174A (ja) 垂直量子ウエル装置
JPS62293783A (ja) 共鳴トンネル・ダイオ−ド

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130214

R150 Certificate of patent or registration of utility model

Ref document number: 5203963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees