CN101305467B - 多量子阱器件 - Google Patents

多量子阱器件 Download PDF

Info

Publication number
CN101305467B
CN101305467B CN200680042099.5A CN200680042099A CN101305467B CN 101305467 B CN101305467 B CN 101305467B CN 200680042099 A CN200680042099 A CN 200680042099A CN 101305467 B CN101305467 B CN 101305467B
Authority
CN
China
Prior art keywords
pit
conductive layer
conductive
layer
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200680042099.5A
Other languages
English (en)
Other versions
CN101305467A (zh
Inventor
片山泰尚
D·纽恩斯
崔章琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101305467A publication Critical patent/CN101305467A/zh
Application granted granted Critical
Publication of CN101305467B publication Critical patent/CN101305467B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/937—Single electron transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种器件结构包含两个或更多个导电层(32，34)、两个外围绝缘层(30)、一个或多个中间绝缘层(36)以及两个或更多个导电接触件。所述两个或更多个导电层被夹在所述两个外围绝缘层之间，且它们通过所述中间绝缘层而彼此间隔开以形成两个或更多个量子阱。所述导电接触件中的每一个都与所述导电层中的一个直接且选择性连接，使得单独的量子阱可以通过所述导电接触件而被选择性访问。这种器件结构优选地包含耦合量子阱器件，该耦合量子阱器件具有两个或更多个量子阱，该量子阱可以在简并能级通过阱间隧道效应而耦合在一起。更优选地，该器件结构包含存储单元，该存储单元具有三个量子阱，该三个量子阱被设置和构造成限定两种不同的存储状态。

Description

多量子阱器件
技术领域
本发明涉及半导体器件及其制造方法。更具体而言，本发明涉及多量子阱器件，例如，包含两个或更多个直接且选择性接触件的耦合量子阱器件(CQWD)及这种器件的制造方法。
背景技术
例如在A.Palevski，et al.“Resistance Resonance in CoupledPotential Wells”，Physical Review Letters，Vol.65，No.15，pg.1929(1990)，Y.Katayama，et al.“Lumped Circuit Model ofTwo-Dimensional Tunneling Transistors，”Appl.Phys.Lett.Vol.62，No.20，pg.2563(1993)，J.A.Simmons，et al.“UnipolarComplementary Bistable Memories Using Gate-Controlled NegativeDifferential Resistance in a 2D-2D Quantum Tunneling Transistor，”International Electron Devices Meeting，1997，Technical Digest，Dec.7-10，1997，pgs.755-758，J.P.Eisenstein，et al.“IndependentlyContracted Two-Dimensional Electron Systems in Double QuantumWells，”Appl.Phys.Lett.Vol.57，No.26，p.2324(1990)，以及I.B.Spielman，et al.“Observation of a Linearly Dispersing CollectiveMode in a Quantum Hall Ferromagnet，”Physical Review Letters，Vol.87，No.3，(2001)中描述的耦合量子阱器件(CQWD)是可以在极低的电压(例如，0.1V至0.3V)下操作的隧穿器件，这种器件具有功耗方面的主要优点，且人们很有兴趣对其进行研究以评估它们的潜能。
在其最简单的两层形式中，CQWD包含被薄势垒层分开的两个量子阱层。每个量子阱层包括位于xy平面中的2维电子气(2DEG)的极薄薄片(sheet)。这两个2DEG薄片沿着z轴在不同的位置叠置，在它们之间具有窄的隧穿能隙。当这些2DEG薄片中的能级简并(即，它们的量子态共享相同的量子数)时，它们由于薄片间的隧道效应而强耦合。当能级不相等时，隧穿耦合下降，且能量差变得与形成单个开关器件的薄片间矩阵元件可比。至于涉及这种两层CQWD结构的更多细节，参见上述Palevski等人、Katayama等人以及J.A.Simmons等人的文章。
已经发现，三层CQWD结构构成一个锁存器，该锁存器可以形成逻辑和存储电路基础。这例如在Katayama于1997年4月29日提交的名为“Static Memory Cell With Spaced Apart ConductingLayers”的美国专利No.5,625,589和Y.Katayama的“NewComplementary Logic Circuits using Coupled Quantum Wells，”IEEE Nano(2004)中所有描述。
局部地使用单粒子态的量子化的CQWD构成了朝向利用量子系统的计算的初步步骤。
而且，已经发现，在合适的条件下，在CQWD中在低温涉及基础物理(参见，上述I.B.Spielman等人以及Eisenstein等人的文章)，且这是未来研究的另一有前途的领域。
然而，在现有技术CQWD结构中，由于制备各个量子阱的选择性接触件的困难，多量子阱层典型地是并联的，即，通过相同的一组电极连接，所述电极同时连接所有多量子阱层。量子阱要么并行操作，要么通过使用附加的顶部和底部关断电极间接地实现串行操作。
例如，图lA说明了现有技术CQWD结构10，该结构10具有被极薄的势垒层16间隔开的两个量子阱层12和14。设置了适当的掺杂以确立每个阱中的2DEG薄片。设置了标准扩散接触件18和20，它们每一个都同时接触量子阱层12和14。分别在CQWD结构的顶部和底部表面上制造了附加的关断电极22和24。向顶部关断电极22施加负偏置电位Vt将导致电极22下方的量子阱区域内的电子的耗尽。对于小的-Vt，耗尽仅发生在上量子阱层12中的区域内。-Vt的持续增加可以最终完全耗尽上量子阱层12并开始耗尽下量子阱层14。因此，顶部关断偏压具有一个范围，在该范围中，这两个欧姆接触件18和20仅经由下量子阱层14彼此相连。完全类似地，底部关断电极24可以负偏置达电压-Vb，使得位于其上方的下量子阱层14完全耗尽而上量子阱层12并不耗尽。以这种方式，顶部和底部关断电极22和24可以被适当地偏置，从而提供这样的条件：其中，接触件18和20通过上和下量子阱层12和14中的耗尽区域而彼此电学断开连接，如图1B所示。当上和下量子阱层12和14中的能级简并时，电子可以通过量子阱层12和14中的未耗尽区域并凭借隧道效应穿过势垒层16而从接触件18流向接触件20，或者相反，如图1B中的箭头所示。
在图1A和1B所述的现有技术CQWD结构中，接触件18和20并不选择性地与单独的量子阱层12和14接触。相反，它们同时接触两个量子阱，且必须采用顶部和底部关断电极22和24来选择性地耗尽量子阱层12和14中的区域，以分别间接地确立接触件18和20以及量子阱层14和12之间的选择性电学连接。
现有技术CQWD的顶部和底部关断电极在功能和结构方面都是笨拙的。而且，它们被限制于2层结构，这并不适用于计算机应用。
发明内容
本发明为诸如CWQD这样的包含多量子阱的器件结构中的单独的量子阱提供直接且选择性接触件。
在一个方面中，本发明涉及一种器件结构，该器件结构包含：(i)两个或更多个导电层；(ii)两个外围绝缘层；(iii)一个或多个中间绝缘层；以及(iv)两个或更多个导电接触件。所述两个或更多个导电层被夹在所述两个外围绝缘层之间且通过所述一个或多个中间绝缘层而彼此间隔开。所述导电层形成量子阱，用于将自由电子量子力学约束在其中，且所述两个或更多个导电接触件中的每一个都与所述导电层中的一个直接且选择性连接。
不像图1A和1B中所示的现有技术CQWD结构，本发明的器件结构不包含任何顶部或底部关断电极，且因此尤其适于计算机电路中的使用。
优选地，本发明的器件结构具有第一表面和第二相反表面以及该器件结构中的导电接触件，每一个导电接触件具有位于该器件结构的第一表面而非第二表面上的端子。在这种情况下，可以从器件结构的一侧直接且选择性访问(access)嵌入到该器件结构中的量子阱，这进一步减少了用于将这种器件结构集成到计算机电路中所需的互连数目且简化了整体结构。
在其最简单的形式中，本发明的器件结构可以是两层结构，该两层结构包括被一个中间绝缘层间隔开的两个导电层，具有每一个都与该两个导电层中的一个直接且选择性连接的两个导电接触件。备选地，本发明的器件结构可以是三层结构，该三层结构包括被两个中间层分隔开的三个导电层，具有每一个都与该三个导电层中的一个直接并选择性地连接的三个导电接触件。而且，该器件结构可以包括被多个中间绝缘层分隔开的4个、5个、6个或甚至更大数目的导电层。本发明的器件结构中的导电层的准确数目由其具体应用决定。
本发明的器件结构优选地包括CQWD，但可选地，它可以包括包含多量子阱层的任何其它量子阱基结构，包括但不限于：量子阱激光器、量子阱光电检测器、量子阱太阳能电池、包含多量子阱的发光二极管、量子阱微腔谐振器等。更具体而言，该器件结构包含静态存储单元，该静态存储单元可替换地使用耦合量子阱进行信息存储，这将在稍后详细地描述。
在另一方面中，本发明涉及通过以下步骤形成上述器件结构的方法：提供前体结构，该前体结构包含：(i)两个或更多个导电层；(ii)两个外围绝缘层；以及(iii)一个或多个中间绝缘层，其中所述两个或更多个导电层被夹在所述两个外围绝缘层之间且通过所述一个或多个中间绝缘层而彼此间隔开，形成两个或更多个用于自由电子的量子力学约束的量子阱；以及在所述前体结构中制作两个或更多个导电接触件，其中所述导电接触件中的每一个都与所述两个或更多个导电层中的一个直接且选择性连接，由此形成具有用于量子阱的直接且选择性接触件的器件结构。
在本发明的具体实施例中，采用包括光刻、离子铣削/反应离子蚀刻(RIE)、选择性湿法蚀刻以及斜角薄膜沉积步骤的组合的工艺来在包含GaAs/GaAlAs基量子阱的前体结构中制作导电接触件。
在另一具体实施例中，采用包括光刻、离子铣削/RIE以及薄膜再生长步骤的组合的工艺来在包含CdF2/CaF2基量子阱的前体结构中制作导电接触件。
在另一方面中，本发明涉及一种耦合量子阱结构，该耦合量子阱结构包含：(i)两个或更多个量子阱，该量子阱被设置和构造以用于在简并能级隧穿耦合；以及(ii)两个或更多个导电接触件，每一个都与所述量子阱中的一个直接且选择性连接。
在又一方面中，本发明涉及一种存储单元，该存储单元包括：多个绝缘层；被所述绝缘层间隔开的至少第一、第二和第三导电层，其中在所述第一、第二和第三导电层中的每一个中存在自由电子的量子力学约束；至少第一、第二和第三电极，它们分别与所述第一、第二和第三导电层直接且选择性接触；第一电压施加器，以在第一和第三导电层之间没有隧穿电流直接流过的方式，通过第一和第三电极在所述第一和第三导电层之间施加预定电压；以及第二电压施加器，以隧穿电流可以在第一和第二导电层之间流过以定义第一存储状态、或者在第二和第三导电层之间流过以定义不同的第二存储状态的方式，通过第二电极向所述第二导电层施加可变电压。
本发明的其它方面、特征和优点将从随后的公开说明和所附权利要求得到更加完全地体现。
附图说明
现在仅作为示例并参考下面的附图描述本发明的实施例，附图中：
图1A和1B示出了示例性现有技术CQWD结构，该结构包含用于量子阱的选择性耗尽的顶部和底部关断电极。
图2A-2I图解说明了根据本发明的一个实施例，用于制作与两层CQWD结构的底部量子阱层直接且选择性连接的导电接触件的工艺步骤。
图3A-3E图解说明了根据本发明的一个实施例，用于制作与两层CQWD结构的顶部量子阱层直接且选择性连接的导电接触件的工艺步骤。
图4A示出了根据本发明的一个实施例的示例性两层CQWD结构的截面图。
图4B示出了图4A的两层CQWD结构的顶视图。
图5示出了如美国专利No.5,625,589中所述的包含三个量子阱层的现有技术静态存储单元。
图6示出了根据本发明的一个实施例的示例性三层结构的截面图，该示例性三层结构包含三个量子阱层，该三个量子阱层具有到每个量子阱层的直接且选择性接触件。
图7A和7B示出了根据本发明的一个实施例，具有扩大的接触面积的接触件配置的示意图。
图8A-8K图解说明了根据本发明的一个实施例，用于制作与两层CQWD结构的相应顶部和底部量子阱层直接且选择性连接的导电接触件的工艺步骤。
图9示出了根据本发明的一个实施例的示例性三层结构的截面图，该示例性三层结构包含三个量子阱层，该三个量子阱层具有到每个量子阱层的直接且选择性接触件。
具体实施方式
通过引用将1997年4月29日授予Katayama的、名为“StaticMemory Cell with Spaced Apart Conducting Layers”的美国专利No.5,625,589的全部内容而合并于此以用于所有目的。
在此使用的短语“直接且选择性接触”、“直接且选择性接触件”、“直接且选择性接触的”或“被直接且选择性接触的”表示一种电极或电导体，它与特定的导电层直接物理接触，而与任何其它导电层或其任何部分完全隔离，且不以任何方式接触任何其它导电层或其任何部分，或不以任何方式具有与任何其它导电层或其任何部分的任何物理接触。
在此使用的术语“基本上对齐”表示两层或两个表面沿着特定方向对齐，且沿着该特定方向具有小于±30
Figure S2006800420995D00071
的偏移。
该器件结构包含两个或更多个导电层，该两个或更多个导电层被夹在两个外围绝缘层之间，且通过一个或多个中间绝缘层彼此间隔开。每个导电层形成量子阱，即，它与其相邻的绝缘层联合布置和构建，用于在一个维度中量子力学约束自由电子，迫使它们占据导电层内或附近的平面区域。该区域的宽度是电子的德布罗意波长的量级，导致量子化的子带。通过使用施主杂质掺杂相邻的绝缘层，可以形成2DEG。
在此使用的术语“导电”和“绝缘”具有相对的意义，即，绝缘层或绝缘材料的特征在于具有比导电层或导电材料的带隙宽的带隙。因此，在本发明中，如果与较宽带隙的材料层相邻，通常被认为是半导体的材料在这里称为导电层或导电材料，或者如果它与较窄带隙的材料层相邻，则称为绝缘层或绝缘材料。
导电层和绝缘层可以包括任何合适的材料，诸如IV族半导体(包括但不限于：Si、Ge、C、SiGe、等)、III-V族、II-VI族和IV-V族化合物半导体(包括但不限于：GaAs、GaAlAs、GaAlAsSb、GaAsSb、GaAlPSb、GaAlSb、GaAlInSb、GaSb、InAs、InAlAs、InGaAs、InGaP、InP、InAsP、InAlAsSb、InAlSb、InAsSb、InSb、AlAs、AlAsSb、AlSb、TlInP、TlInGaP、TlInGaAs、AfInAs、AfInAsSb、GaN、AlGaN以及InGaN、InGaAlN、InN、AlN、CdS、CdTe、CdHgTe、ZnS、ZnSe、ZnSSe、PbSe、PbTe、PbSSe等)以及氟化物(包括但不限于CdF2和CaF2)。
导电/绝缘层优选地包括选自III-V族化合物半导体家族的材料，III-V族化合物半导体家族包括：GaAs/AlGaAs、GaAs/GaInP、GaAs/AlAs、GaInAs/AlGaAs(AlAs、GaInP)、InAsP/AlInAs、InAsP/AlGaAsSb、GaInAs/AlInAs(AlAsSb、AlInAsSb、AlGaAsSb、InP)、TlInP(TlGaInP、TlGaInAs)/AlInAs(AlAsSb、AlInAsSb、AlGaAsSb、InP、AlGaPSb)、GaAsSb/InP(AlInAs、AlAsSb、AfInAsSb、AlGaAsSb、AlGaPSb)、InAs/AlGaAsSb(AlSb、AlAsSb、AlGaSb)、GaSb/AlGaAsSb(AlSb、AlAsSb、AlGaSb)、InAsSb/AlGaInSb、InSb/AlInSb、GaN/AlGaN(AIN)以及GaInN/AlGaN(AIN)。注意，这里在正斜杠之前标识用于形成导电层的材料，而这里在正斜杠之后标识用于形成绝缘层的材料。更优选地，本发明的器件结构包括GaAs基导电层和GaAlAs基绝缘层。
最近的研究表明诸如CdF2和CaF2之类的氟化物是制作CdF2/CaF2基量子阱以及Si衬底上的势垒结构的有前途的材料，例如，这在M.Watanabe，et al.，“CaF2/CdF2 Double-Barrier ResonantTunneling Diode with High Room-Temperature Peak-to-ValleyRatio，”Japanese Journal of AppL.Phys.，Vol.39，Part 2，No.7B，716(2000)中有所描述。因此，本发明的优选实施例提供包含被CaF2基绝缘层隔离开的多个CdF2基导电层的器件结构。
该器件结构由合适的衬底支撑，所述合适的衬底可以包括诸如Si、GaAs、InP、GaN、AIN、SiC和蓝宝石之类的衬底材料。在本发明的一个实施例中，衬底包含用于支撑GaAs/GaAlAs基量子阱结构的半绝缘GaAs。在备选实施例中，衬底包含用于支撑CdF2/CaF2基量子阱结构的Si。
典型地，导电层和外围绝缘层具有约5
Figure S2006800420995D00081
至约500
Figure S2006800420995D00082
的平均厚度，且中间绝缘层具有约5
Figure S2006800420995D00083
至约200
Figure S2006800420995D00084
的平均厚度。然而，注意，对于GaAs/GaAlAs基结构和CdF2/CaF2基结构，导电层和绝缘层的厚度可明显不同。
例如，在GaAs/GaAlAs基结构中，导电层优选地特征在于约30
Figure S2006800420995D00085
至约300的平均厚度，更优选地约140
Figure S2006800420995D00087
的平均厚度。两个外围绝缘层优选地特征在于约100
Figure S2006800420995D00088
至约500
Figure S2006800420995D00089
的平均厚度，更优选地约250
Figure S2006800420995D000810
的平均厚度。而且，外围绝缘层其中每一个都优选地包含用于形成2DEF薄片的掺杂剂薄层。中间绝缘层优选地特征在于约20
Figure S2006800420995D00091
至约100
Figure S2006800420995D00092
的平均厚度，更优选地约40
Figure S2006800420995D00093
的平均厚度。
例如，在CdF2/CaF2基结构中，导电层优选地特征在于10
Figure S2006800420995D00094
至80的平均厚度，更优选地约40
Figure S2006800420995D00096
的平均厚度。两个外围绝缘层优选地特征在于100
Figure S2006800420995D00097
至500的平均厚度，更优选地约250
Figure S2006800420995D00099
的平均厚度。中间绝缘层优选地特征在于约5
Figure S2006800420995D000910
至约20
Figure S2006800420995D000911
的平均厚度，更优选地约9
Figure S2006800420995D000912
的平均厚度。
该器件结构包含与各个导电层的直接且选择性接触件。这种接触件可以包括任何合适的导电材料，包括但不限于：Cu、Al、Au、Ag、Pt、Ni、Ti、Zn、Pd及其合金。在本发明的优选实施例中，这种接触件包括用于n型GaAs导电层的GeAuNi合金。
与导电层(即量子阱)的直接且选择性接触件将提供对于每个单独的导电层的选择性电学访问，而不破坏其波函数。
本实施例采用了光刻、离子铣削/反应离子蚀刻(RIE)、选择性湿法蚀刻以及斜角薄膜沉积工艺的步骤的组合，用于在包含GaAs/GaAlAs基量子阱或类似类型的量子阱结构的前体结构中制备导电接触件。
图2A示出了由衬底支撑的示例性前体结构。该前体结构包含顶部导电层32和底部导电层34，它们被夹在两个外围绝缘层30之间或在侧面与其相接(flank)。该顶部和底部导电层32和34形成了两个用于自由电子的量子力学约束的量子阱。中间绝缘层36形成顶部和底部导电层32和34之间的隧穿势垒。隧穿势垒36足够薄以在顶部和底部导电层32和34中的能级简并时允许电子凭借隧道效应从其流过。而且，如虚线38和39所示，这两个外围绝缘层30都包含掺杂剂层。
在优选实施例中，顶部和底部导电层32和34都包含GaAs材料且都具有约140
Figure S2006800420995D000913
的厚度。两个外围绝缘层30都具有约1750
Figure S2006800420995D000914
的厚度且中间绝缘层36具有约40
Figure S2006800420995D000915
的厚度。外围和中间绝缘层30和36都包含GaxAlyAs，其中0＜x，y＜1，且更优选地x约为0.7且y约为0.3。外围绝缘层30中的掺杂剂层38和39分别与相邻的导电层34和32间隔开约250
Figure S2006800420995D00101
的距离，且更优选地，掺杂剂层都具有约7×1011/cm2的硅掺杂剂浓度。支撑这种GaAs/GaAlAs基前体结构的衬底优选地包含半绝缘GaAs。
在一个备选实施例中，GaAs导电层的厚度约为80
Figure S2006800420995D00102
，且厚度约12
Figure S2006800420995D00103
的附加AlAs层被添加在GaAs导电层的上方和下方，因而使得量子约束明显增强，这是因为从基态到第一激发态的能级间隔增加了3倍以上。
制作工艺从对前体结构的选择性蚀刻开始，通过去除上外围绝缘层30、顶部导电层32以及中间外围绝缘层36的一部分，在前体结构中形成凹坑A。如图2B所示，凹坑A的底部暴露了底部导电层34的上表面，且凹坑A的侧壁暴露了顶部导电层32和中间外围绝缘层36。优选地但不是必须地，凹坑A具有约500
Figure S2006800420995D00104
至约1000
Figure S2006800420995D00105
的宽度。
通过以下步骤可以容易地实施所述选择性蚀刻：(1)在前体结构的预定区域上形成图形化掩模层以保护该区域免于后续蚀刻，同时留下要形成凹坑A的区域不被保护，以及(2)使用诸如离子铣削或反应离子蚀刻(RIE)之类的干法蚀刻技术去除前体结构的未保护区域中的上外围绝缘层30、顶部导电层32以及中间外围绝缘层36的一部分，由此形成凹坑A。
可以通过合适的光刻技术形成所述图形化掩模层。具体而言，在前体结构的上表面上沉积光致抗蚀剂层。然后，以下述方式在该光致抗蚀剂层上冲击图形化的电子束：要形成凹坑A的区域中的光致抗蚀剂层的部分被暴露于图形化的电子束且变成可溶解或可蚀刻，而光致抗蚀剂层的剩余部分不变得可溶解和可蚀刻。通过使用合适的溶剂或蚀刻剂去除光致抗蚀剂材料的可溶解或可蚀刻的部分，要形成凹坑A的前体结构的区域变得暴露以用于后续蚀刻。在形成凹坑A之后，可以利用常规的抗蚀剂剥离工艺从前体结构去除图形化的掩模层。
上述干法蚀刻步骤优选地与残余气体分析仪(RGA)相耦合。RGA分析干法蚀刻工艺过程中的蚀刻的材料。因此，当到达中间绝缘层36的蚀刻终点时，产生RGA信号中的突变，这可以与经验判定蚀刻时间相结合地使用，以用于蚀刻工艺的精确控制，所述经验判定蚀刻时间是用于蚀刻穿透上外围绝缘层30、顶部导电层32和中间外围绝缘层36所需的时间。
尽管上面将离子铣削和RIE标识为优选技术，不受限制地，可以通过诸如等离子体蚀刻或激光蚀刻之类的任何其它干法蚀刻技术，或通过其中采用化学蚀刻剂的湿法蚀刻工艺，或其任何组合，实施该选择性蚀刻工艺。可以使用单个蚀刻工艺或多个蚀刻步骤实现这种选择性蚀刻。
离子铣削或RIE可能在导电层上产生无序的蚀刻表面。因此，相继实施两步选择性蚀刻处理。具体而言，使用第一蚀刻溶液首先从导电层32和34选择性去除原子无序的蚀刻表面，暴露底部外围绝缘层30的上表面并在原子有序导电层32和34中形成凹进部分(见图2C)。接下来，使用第二蚀刻溶液来选择性蚀刻中间绝缘36，由此去除通过中间绝缘36的未被蚀刻的边缘形成的突出部分或陆架35(见图2C)。结果，凹坑A被扩展且现在包含较窄的上部和较宽的下部，该较窄的上部和较宽的下部被它们之间的突出边缘33分离，如图2D所示。
优选地，当导电层包含GaAs且中间绝缘层包含GaAlAs时，第一蚀刻溶液包括选择性地蚀刻GaAs的缓冲氧化蚀刻剂(BOE)，且第二蚀刻溶液包括选择性蚀刻GaAlAs的卤化氢。取决于形成导电层和绝缘层的具体材料，本领域中公知的其它蚀刻溶液也可用于导电层和绝缘层的选择性蚀刻。
在形成扩展凹坑A之后，在凹坑A中的底部外围绝缘层30上沉积接触材料42的薄层。在本发明的实践中可以采用任何合适的导电材料，包括但不限于：Cu、Al、Au、Ag、Pt、Ni、Ti、Zn、Pd及其合金。在本发明的优选实施例中，GeAuNi合金用作GaAs/GaAlAs基前体结构的接触材料。
在优选实施例中，通过使用斜角薄膜沉积技术形成接触材料层42，在所述斜角薄膜沉积技术中，用成角度倾斜的准直沉积束或通量来在凹坑A中沉积接触材料。较窄的上部和较宽的下部之间的突出边缘33限制成角度倾斜沉积束到达底部导电层34的上表面以下的水平高度(level)，由此提供了用于防止接触材料的过度沉积的有效沉积停止件。如图2E-2G所示，可以通过使用左上到右下沉积40A、右上到左下沉积束40B以及垂直沉积束40C来沉积完整的接触材料层42。
注意，接触材料层42并不必须在各处都具有完全均匀的厚度，该层的某些区域可以明显比其它区域厚。只要接触材料层42和底部导电层34的边缘基本上对齐，就能在这两层之间确立良好的接触。
在GaAs/GaAlAs实施例中，接触材料层42的平均厚度约为50
Figure S2006800420995D00121
至150
Figure S2006800420995D00122
。优选地但不是必须地，接触材料层42具有基本上等于底部导电层34的厚度的平均厚度，使得接触层42可以基本上与底部导电层34对齐，如图2G所示。
在沉积接触材料层42之后，凹坑A被填充以诸如SiO2之类的电介质材料以形成将接触材料层42与顶部导电层32隔离的电介质填充物44，如图2H所示。接下来，通过使用光刻和离子铣削/RIE技术或用于形成凹坑A的上述其它选择性蚀刻技术，选择性地蚀刻电介质填充物44，以在电介质填充物44中形成隔离通孔并暴露导电材料层42的上表面。然后，隔离通孔被填充以类似于用于形成接触材料层42的接触材料的接触材料，由此形成具有延伸的底部部分42的T型导电接触件46，如图2I所示。
接触件46与底部导电层34直接连接，但是通过电介质填充物44与顶部导电层32隔离。因此，接触件46构成了到底部导电层34的直接且选择性接触件。
通过使用如上所述的类似技术，可以制作到顶部导电层32的直接且选择性接触件。
具体而言，可以在包含顶部导电层52和底部导电层54的前体结构中形成类似于图2D中的延伸的凹坑A的延伸的凹坑B，其中所述顶部导电层52和底部导电层54被夹在两个外围绝缘层50之间或者从侧面与其相接。顶部和底部导电层52和54形成用于自由电子的量子力学约束的两个电子阱，它们通过薄的中间绝缘层56而彼此分隔开。延伸的凹坑B具体而言包含较窄的上部和较宽的下部，其间具有突出边缘53，如图3A所示。
在凹坑B的底部外围绝缘层50上沉积诸如SiO2之类的电介质材料的厚层。在本发明的优选实施例中，使用如上所述的斜角薄膜沉积技术形成该电介质材料层。具体而言，凹坑B的较窄的上部和较宽的下部之间的突出边缘53限制成角度倾斜准直沉积束到达顶部导电层52的下表面以下的水平高度，由此提供了用于防止接触材料的过度沉积的有效沉积停止件。如图3B-3D所示，通过使用左上到右下沉积60A、右上到左下沉积束60B以及垂直沉积束60C可以沉积完整的接触材料层62。
注意，电介质材料层62并不必须在各处都具有完全均匀的厚度，且该层的某些区域可以明显比其它区域厚。只要电介质材料层62的边缘与顶部导电层52的下表面基本上对齐，就能确立与顶部导电层52的良好的电学隔离。
在GaAs/GaAlAs实施例中，电介质材料层62的平均厚度约为60至300，更优选地约为150
Figure S2006800420995D00133
。优选地但不是必须地，接触材料层42具有基本上类似于底部导电层54和中间绝缘层56的总厚度的平均厚度，使得电介质材料层62可以基本上与底部导电层54和中间绝缘层56对齐，如图3D所示。
接下来，使用湿法蚀刻溶液来选择性地去除顶部外围绝缘层50的一部分以扩展被扩展的凹坑B的较窄的上部，并形成具有基本上直的侧壁而没有任何突出边缘的进一步扩展的凹坑，如图3E所示。在GaAs/GaAlAs基系统中，湿法蚀刻溶液优选地包含氟化氢，它选择性地蚀刻GaAlAs而不损害GaAs材料。取决于用于形成导电层和绝缘层所使用的具体材料，本领域中公知的其它蚀刻溶液也可用于顶部外围绝缘层50的选择性蚀刻。
图3E中示出的扩展的凹坑B然后被填充以如上所述的接触材料以形成导电接触件66，如图3E所示。
接触件66与顶部导电层52直接连接，但是通过电介质材料层62与底部导电层54隔离。因此，接触件66构成了顶部导电层52的直接且选择性接触。
图4A所示的上部示出了完整的2层器件结构的截面图，该器件结构包含顶部导电层112和底部导电层114，它们被夹在顶部和底部外围绝缘层110(其中具有薄掺杂剂层118和19)之间，且通过中间绝缘层116彼此间隔开。导电接触件124和128分别提供了到底部和顶部导电层114和112的直接且选择性连接。更重要地，接触件124通过电介质填充物122与顶部导电层122隔离，且接触件128通过电介质材料层126与底部导电层114隔离。
如图4A的下部的放大图所示，当顶部和底部导电层112和114的能级简并时，电子可以通过导电层112和114并且凭借隧道效应穿过薄的中间绝缘层116而在接触件124和128之间流动。
而且，如图4A所示，可以围绕该2层器件结构形成隔离沟槽130。利用本领域技术人员公知的工艺步骤，包括例如沟槽限定和蚀刻，可选地使用扩散势垒为沟槽加衬里，并使用诸如氧化物之类的沟槽电介质填充沟槽，形成隔离沟槽130。在沟槽填充之后，该结构可以被平整化且可以实施可选的致密工艺步骤以使沟槽电介质致密化。
图4B示出了图4A的2层器件结构的顶视图。接触件124和128之间的矩形区域140包含顶部导电层112和底部导电层114之间的重叠区域，因此限定了该2层器件结构的活性(active)区域。优选地，活性区域140和接触件124和128约500至2000长，更优选地约1200至1800
Figure S2006800420995D00142
长，且最优选地约为1500
Figure S2006800420995D00143
。活性区域150的宽度将依赖于负载匹配。
因为接触件124和128都在2层器件结构的上表面上，可以通过标准光刻技术容易地制备用于纳米尺度接触件124和128的共面连接器或端子。更重要地，可以以对现有电路的最小调整量，将具有共面连接器和端子的器件结构容易地集成到逻辑电路，且尤其适于计算机应用。
上面描述的技术可以容易地应用于制作三层、四层、五层或六层器件结构。
例如，美国专利No.5,625,589描述了一种静态存储单元，如图5所示，该静态存储单元包括三个导电层2a、2b和2c，这三个导电层通过绝缘层1彼此间隔开。这三个导电层中的自由电子被量子力学约束。在导电层2a和2c之间施加恒定电压，使得在这两层之间没有隧道效应。通过位线BL5，经用于选择的晶体管8向导电层2b施加可变电压。该晶体管8由字线WL6控制。
当导电层2b上的可变电压被调整，使得导电层2a和2b中的量子能级相同时，隧穿电流在导电层2a和2b之间流动，且导电层2a和2b之间的电压差变成零，这代表二进制状态的“0”。另一方面，当导电层2b上的可变电压被调整，使得导电层2a和2c之间的量子能级相同时，隧穿电流在导电层2a和2c之间流动，且导电层2a和2c之间的电压差变成零，这代表二进制状态的“1”。
可以方便地应用上述原理和技术以提供美国专利No.5,625,589中描述的三层静态存储单元中的单独的导电层的直接且选择性接触件。
图6示出了示例性三层器件结构150，该结构优选地是如美国专利No.5,625,589描述的静态存储单元。器件结构150包含三层导电层152、154和156，它们被夹在顶部和底部外围绝缘层151之间或者与之从侧面与其相接，并且通过两个中间绝缘层158和160而彼此分隔开。第一导电接触件162直接连接到底部导电层156且通过电介质填充物172与其它两个导电层152和154隔离。第二导电接触件166直接连接到顶部导电层152且通过电介质填充物176与其它两个导电层154和156隔离。第三导电接触件164直接连接到中间导电层154且通过电介质填充物173和电介质材料层174与其它两个导电层152和156隔离。
可以使用如图2A-2I和图3A-3E所图解说明的相同工艺步骤制作接触件162和166。可以使用类似的工艺步骤制作中间接触件164。例如，可以通过使用用于形成电介质材料层176的相同工艺形成电介质材料层174，只不过层174的上层将基本上与中间导电层154的下表面对齐。可以通过使用用于形成T型导电接触件162的扩展底部的相同工艺形成T型导电接触件164的扩展底部部分，只不过接触件164的扩展底部部分将基本上与中间导电层154对齐。最后，可以通过使用与用于形成电介质填充物172和T型导电接触件162的茎杆(stem)部分相同的工艺，形成电介质填充物173和T型导电接触件164的茎杆部分。
因此，接触件162、164和166分别提供了三层器件结构150中的单独的导电层152、154和156的直接且选择性连接。
导电接触件和相应的导电层之间的接触电阻对于隧穿电流可能具有影响。为了最小化接触电阻以允许最大隧道效应，可以使用各种接触件配置来增大接触面积并减小接触电阻。例如，图7A示出了哑铃形接触件配置，它在导电材料182和接触件184之间提供了增加的接触面积；图7B示出了另一接触件配置，其中接触件188覆盖了导电材料186的多于一个表面。可以采用更复杂的接触件配置来进一步增加接触面积。
如上所述，诸如CdF2和CaF2之类的氟化物是用于形成量子阱结构的有前途的材料。氟化物基的绝缘材料的较高的能量势垒高度可以帮助在较高温度下获得该器件结构的较好的开关比。
本发明提供了一种工艺，该工艺尤其适于通过使用光刻、选择性蚀刻和膜再生长技术，制作用于氟化物基的量子阱器件结构的直接且选择性接触件。
具体而言，图8A示出了在衬底200上形成的前体结构，其中该前体结构包括两个导电层202和204，这两个导电层202和204被夹在顶部和底部外围绝缘层208之间，并通过中间绝缘层206彼此隔离。顶部和底部导电层202和204形成用于自由电子的量子力学约束的两个量子阱。中间绝缘层206形成了顶部和底部导电层202和204之间的隧穿势垒，同时隧穿势垒206足够薄，以当且仅当顶部和底部导电层202和204中的能级简并时允许电子凭借隧道效应流过。
导电层和绝缘层202、204、206和208优选地包括选自CdF2和CaF2的材料。更具体而言，导电层202和204包括CdF2且绝缘层206和208包括CaF2。硅衬底尤其适用于支撑CdF2/CaF2基量子阱结构。
如图8B所示，通过使用与形成图2B中的凹坑A的上述工艺步骤类似的工艺步骤，在前体结构中形成第一凹坑，即凹坑A。
然后在凹坑A中自下而上地实施用于再生长第一绝缘材料层212、导电材料层214以及第二绝缘材料层216的连续膜再生长步骤，如图8C-8E所示。
再生长的第一和第二绝缘材料层212和216包含与顶部和底部外围绝缘层208和中间绝缘层206所包含的绝缘材料类似的绝缘材料。再生长导电材料层214包含与顶部和底部导电层202和204所包含的导电材料类似的导电材料。第一再生长绝缘材料层212的上表面与顶部导电层202的下表面基本上对齐，且再生长导电材料层214的上表面与顶部导电层202的上表面基本上对齐。
注意，再生长第一绝缘材料层212不必在各处都具有完全均匀的厚度，且该层的某些区域可以明显比其它区域厚。只要再生长的第一绝缘层212的上表面与顶部导电层202的下表面基本上对齐，就能确立与顶部导电层202的良好的电学绝缘。
类似地，再生长的导电材料层214不必在各处都具有完全均匀的厚度。只要再生长的导电材料层214的上表面与顶部导电层202的上表面基本上对齐，就能确立与顶部导电层202的良好的电学接触。
在该CdF2/CaF2实施例中，再生长的第一绝缘材料层212的平均厚度约为200
Figure S2006800420995D00171
至600
Figure S2006800420995D00172
。优选地但不是必须地，再生长的第一绝缘材料层212具有基本上类似于底部外围绝缘层208加上底部导电层204加上中间绝缘层206的总厚度的平均厚度，如图8C所示。
在该CdF2/CaF2实施例中，再生长的导电材料层214的平均厚度约为10
Figure S2006800420995D00181
至80
Figure S2006800420995D00182
，更优选地约为40
Figure S2006800420995D00183
。优选地但不是必须地，再生长的导电材料层214具有基本上类似于顶部导电层202的厚度的平均厚度，如图8D所示。
在凹坑A中完成再生长之后，如图8F所示，通过使用类似于用于形成凹坑A的上述工艺步骤的工艺步骤，选择性地蚀刻再生长的第二绝缘材料层216以在层216中形成隔离通孔217。接下来，隔离通孔217被填充以类似于上述材料的接触材料，由此形成导电接触件218，如图8F所示。
导电接触件218直接接触包含原始部分和再生长部分214的导电层202，且它通过再生长的第一绝缘材料层212与底部导电层204隔离。
然后，通过使用类似于用于形成凹坑A的上述工艺步骤的工艺步骤，在前体结构中形成第二凹坑，即凹坑B。优选地，如图8H所示，当底部导电层204的上表面暴露时，蚀刻停止。备选地，类似于凹坑A，蚀刻可以一直继续向下到衬底200中，且在衬底200上再生长与底部导电层204基本上对齐的导电材料层。
然后，如图8I所示，在底部导电层204上方的凹坑B中再生长绝缘材料层222。
再生长的绝缘材料层222包含与顶部和底部外围绝缘层208以及中间绝缘层206所包含的绝缘材料类似的绝缘材料。
接下来，如图8J所示，通过使用与形成隔离通孔217的上述工艺步骤类似的工艺步骤，选择性地蚀刻再生长的绝缘材料层222，以在其中形成隔离通孔223。接下来，隔离通孔223被填充以类似于上述材料的接触材料，由此形成第二导电接触件224，如图8K所示。
第二导电接触件224直接接触底部导电层204，且它通过再生长的绝缘材料222与顶部导电层224隔离。
可以方便地应用上述原理和技术以提供氟化物基三层量子阱器件结构中到单独的导电层的直接且选择性接触件。
图9示出了示例性三层器件结构，该结构包含三个导电层302、304和306，它们被夹在顶部和底部外围绝缘层312之间或者从侧面与其相接，并且通过两个中间绝缘层308和310而彼此间隔开。第一导电接触件328直接连接到包含原始部分和再生长部分324的顶部导电层302。第一导电接触件328通过再生长的第一绝缘层322和再生长的第二绝缘层326与其它两个导电层304和306隔离。第二导电接触件338直接连接到包含原始部分和再生长部分334的中间导电层304。第二导电接触件338通过再生长第一的绝缘层332和再生长的第二绝缘层336与其它两个导电层302和306隔离。第三导电接触件348直接连接到底部导电层306且通过再生长的绝缘层342与其它两个导电层302和304隔离。
可以使用如图8A-8K所述的相同工艺步骤制作第一和第三接触件328和348。可以使用与用于第一接触件328的工艺步骤类似的工艺步骤制作第二接触件338，只不过再生长的第一绝缘层332的上表面与中间导电层304的下表面对齐且再生长的导电层334的上表面与中间导电层304的上表面对齐。
因此，接触件328、338和348分别提供了图9中所示的三层器件结构中到单独的导电层302、304和306的直接且选择性连接。
尽管仅为了简单和说明目的，主要针对CWQD结构提供上面的描述，但是根据这里描述的原理，如本领域技术人员可容易判断的，本发明不限于CQWD结构，而是可以广泛地应用到各种其它量子阱基结构，诸如量子阱激光器、量子阱光电二极管、量子阱太阳能电池、包含多量子阱的发光二极管、量子阱微腔谐振器等，具有或不具有修正和变化均可。使用本领域技术人员公知的常规工艺技术可以容易地制备如上面列出的其它量子阱基结构，且因此这里没有提供关于它们的制作的细节。
注意，提供本发明的附图仅用于说明目的，且并没有按比例绘制。
尽管这里参考了具体实施例、特征和方面描述了本发明，但是应当认识到本发明不限于此，而是延伸其用途到其它修正、变换、应用和实施例，并相应地，认为所有这些其它修正、变化、应用和实施例被包含在所附权利要求限定的本发明的范围内。

Claims (20)

1.一种器件结构，包括：
两个或更多个导电层；
两个外围绝缘层；
一个或多个中间绝缘层；以及
两个或更多个导电接触件，
其中所述两个或更多个导电层被夹在所述两个外围绝缘层之间且通过所述一个或多个中间绝缘层而彼此间隔开，形成两个或更多个用于自由电子的量子力学约束的量子阱，并且所述两个或更多个导电接触件中的每一个都与所述导电层中的一个直接且选择性连接。
2.根据权利要求1的器件结构，包括第一表面和与所述第一表面相反的第二表面，其中所述两个或更多个导电接触件中的每一个都具有位于所述器件结构的所述第一表面上而非所述第二表面上的端子。
3.根据权利要求1的器件结构，其中所述两个或更多个导电层中的每一个的特征都在于厚度范围为
Figure FSB00000092398800011
至
Figure FSB00000092398800012
4.根据权利要求1的器件结构，其中所述一个或多个中间绝缘层中的每一个的特征都在于厚度范围为
Figure FSB00000092398800013
至
Figure FSB00000092398800014
5.根据权利要求1的器件结构，还包括耦合量子阱器件。
6.一种用于形成器件结构的方法，包括：
提供前体结构，该前体结构包括：i.两个或更多个导电层，ii.两个外围绝缘层，以及iii.一个或多个中间绝缘层，其中所述两个或更多个导电层被夹在所述两个外围绝缘层之间且通过所述一个或多个中间绝缘层而彼此间隔开，形成两个或更多个用于自由电子的量子力学约束的量子阱；以及
在所述前体结构中制作两个或更多个导电接触件，其中所述导电接触件中的每一个都与所述两个或更多个导电层中的一个直接且选择性连接，由此形成一种器件结构，该器件结构具有用于量子阱的直接且选择性接触件。
7.根据权利要求6的方法，其中所述器件结构包括第一表面和与所述第一表面相反的第二表面，其中所述两个或更多个导电接触件中的每一个都具有位于所述器件结构的所述第一表面上而非所述第二表面上的端子。
8.根据权利要求6的方法，其中所述前体结构的所述两个或更多个导电层中的每一个的特征都在于厚度范围为
Figure FSB00000092398800021
至
9.根据权利要求6的方法，其中所述前体结构的所述一个或多个中间绝缘层中的每一个的特征都在于厚度范围为
Figure FSB00000092398800023
至
Figure FSB00000092398800024
10.根据权利要求6的方法，其中所述前体结构的所述两个或更多个导电层中的每一个都包含GaAs，其中所述前体结构的外围和中间绝缘层中的每一个都包括GaAlAs，且其中通过下述工艺制作直接且选择性接触所述前体结构的最下面的导电层的第一导电接触件，所述工艺包括：
a.选择性地蚀刻所述前体结构以形成由底部和多个侧壁限定的第一凹坑，其中所述第一凹坑的底部暴露了最下面的导电层的上表面，并且所述第一凹坑的侧壁暴露了所述前体结构的其它导电层以及所述一个或多个中间绝缘层；
b.在所述第一凹坑中选择性地蚀刻导电层以暴露所述最下面的导电层下方的外围绝缘层的上表面，并在所述导电层中形成凹进部分，其中所述一个或多个中间绝缘层的未被蚀刻的边缘形成所述第一凹坑的侧壁上的一个或多个突出部分；
c.在所述第一凹坑中选择性地蚀刻所述一个或多个中间绝缘层，从而消除所述第一凹坑的侧壁上的突出部分并且形成具有较窄上部和较宽下部的扩展的第一凹坑，该较窄上部和较宽下部被其间的突出边缘分离；
d.通过使用成角度倾斜的准直束在所述扩展的第一凹坑中沉积接触材料层，其中所述扩展的第一凹坑中的较窄上部和较宽下部之间的所述突出边缘提供了沉积停止件，使得所沉积的接触材料层的边缘与最下面的导电层基本上对齐；
e.在扩展的第一凹坑中，在步骤d中形成的接触材料层上方形成电介质填充物；
f.选择性地蚀刻所述电介质填充物以形成暴露所述接触材料层的上表面的隔离通孔；以及
g.使用接触材料填充所述隔离通孔，由此形成所述第一导电接触件，该第一导电接触件直接连接所述最下面的导电层，且通过在步骤e中形成的电介质填充物而与其它导电层隔离。
11.根据权利要求10的方法，其中通过使用离子铣削、反应离子蚀刻、等离子体蚀刻、激光蚀刻或湿法蚀刻实施步骤a和f，且使用残余气体分析仪(RGA)进行蚀刻控制。
12.根据权利要求10的方法，其中通过使用缓冲氧化物蚀刻实施步骤b。
13.根据权利要求10的方法，其中通过使用包含选自包括氟化氢的组的一种或多种蚀刻剂的蚀刻溶液实施步骤c。
14.根据权利要求10的方法，其中通过以下工艺制作直接且选择性接触所述前体结构的最上面的导电层的第二导电，所述工艺包括：
a.选择性地蚀刻所述前体结构以形成由底部和多个侧壁限定的第二凹坑，其中所述第二凹坑的底部暴露了最下面的导电层的上表面，并且所述第二凹坑的侧壁暴露了所述前体结构的其它导电层以及所述一个或多个中间绝缘层；
b.在所述第二凹坑的底部和侧壁处选择性地蚀刻所述导电层以暴露所述最下面的导电层下方的外围绝缘层的上表面，并在所述导电层中形成凹进部分，其中所述一个或多个中间绝缘层的未被蚀刻的边缘形成所述第二凹坑的侧壁上的一个或多个突出部分；
c.在所述第二凹坑的侧壁处选择性地蚀刻所述一个或多个中间绝缘层，从而消除所述第二凹坑的侧壁上的突出部分并且形成具有较窄上部和较宽下部的扩展的第二凹坑，该较窄上部和较宽下部被其间的突出边缘分离；
d.通过使用成角度倾斜的准直束在所述扩展的第二凹坑中沉积电介质材料层，其中所述扩展的第二凹坑中的较窄上部和较宽下部之间的所述突出边缘提供了沉积停止件，使得所沉积的电介质材料层的边缘与最上面的导电层的下表面基本上对齐；
e.扩展所述扩展的第二凹坑中的较窄的上部以形成进一步扩展的第二凹坑，该进一步扩展的第二凹坑具有基本上直的侧壁且没有任何突出边缘；以及
f.使用接触材料填充所述进一步扩展的第二凹坑，由此形成第二导电接触件，该第二导电接触件直接连接最上面的导电层且通过在步骤d中形成的电介质材料层与其它导电层隔离。
15.根据权利要求14的方法，其中通过下述工艺制作直接且选择性接触所述前体结构的至少一个中间导电层的至少一个中间导电接触件，所述工艺包括：
a.选择性地蚀刻所述前体结构以形成由底部和多个侧壁限定的中间凹坑，其中所述第二凹坑的底部暴露了最下面的导电层的上表面，且其中所述中间凹坑的侧壁暴露了其它导电层以及所述一个或多个中间绝缘层；
b.在所述中间凹坑的底部和侧壁处选择性地蚀刻所述两个或更多个导电层以暴露所述最下面的导电层下方的外围绝缘层的上表面，并在所述导电层中形成凹进部分，其中所述一个或多个中间绝缘层的未被蚀刻的边缘形成所述中间凹坑的侧壁上的一个或多个突出部分；
c.在所述中间凹坑的侧壁处选择性地蚀刻所述一个或多个中间绝缘层，从而消除所述中间凹坑的侧壁上的突出部分并且形成具有较窄上部和较宽下部的扩展的中间凹坑，该较窄上部和较宽下部被其间的突出边缘分离；
d.通过使用成角度倾斜的准直束在所述扩展的中间凹坑中沉积电介质材料层，其中所述扩展的中间凹坑的较窄上部和较宽下部之间的所述突出边缘提供了沉积停止件，使得所沉积的电介质材料层的边缘与所述中间导电层的下表面基本上对齐；
e.通过使用成角度倾斜的准直束，在所述扩展的中间凹坑中，在步骤d中沉积的绝缘材料层上方沉积接触材料层，其中所述扩展的中间凹坑的较窄上部和较宽下部之间的所述突出边缘提供了沉积停止件，使得所沉积的接触材料层的边缘与所述中间导电层基本上对齐；
f.在步骤e中形成的所述接触材料层上方的延伸的中间凹坑中填充电介质填充物；
g.选择性地蚀刻所述电介质填充物以形成暴露所述接触材料层的上表面的隔离通孔；以及
h.使用接触材料填充所述隔离通孔，由此形成所述中间导电接触件，该中间导电接触件直接连接所述中间导电层且通过在步骤d中形成的电介质材料层和在步骤f中形成的电介质填充物而与其它导电层隔离。
16.根据权利要求6的方法，其中所述前体结构的导电层中的每一个都包括CdF2，该前体结构的外围和中间绝缘层中的每一个都包括CaF2，且通过下述工艺制作直接且选择性接触所述前体结构的最下面的导电层的第一导电，所述工艺包括：
a.选择性地蚀刻所述前体结构以形成由底部和多个侧壁限定的第一凹坑，其中所述第一凹坑的底部暴露了最下面的导电层的上表面，并且所述第一凹坑的侧壁暴露了其它导电层以及所述一个或多个中间绝缘层；
b.在所述第一凹坑中，在所述最下面的导电层上方再生长绝缘材料；
c.选择性地蚀刻再生长的绝缘材料以形成暴露所述最下面的导电层的上表面的隔离通孔；以及
d.使用接触材料填充所述隔离通孔，由此形成所述第一导电接触件，该第一导电接触件直接连接所述最下面的导电层且通过在步骤b中再生长的绝缘材料与其它导电层隔离。
17.根据权利要求16的方法，其中通过以下工艺制作直接且选择性接触所述前体结构的最上面的导电层的第二导电，所述工艺包括：
a.选择性地蚀刻所述前体结构以形成由底部和多个侧壁限定的第二凹坑，其中所述第二凹坑的底部暴露了最下面的导电层的上表面，并且所述第二凹坑的侧壁暴露了其它导电层以及所述一个或多个中间绝缘层；
b.在所述第二凹坑中，在所述最下面的导电层上方再生长第一绝缘材料层，其中所述第一绝缘材料层的上表面与所述最上面的导电层的下表面基本上对齐；
c.在所述第二凹坑中，在所述第一绝缘材料层上方再生长导电材料层，其中所述导电材料层的上表面与所述最上面的导电层的上表面基本上对齐；
d.在所述导电材料层上方再生长第二绝缘材料层以填充所述第二凹坑；
e.选择性地蚀刻再生长的第二绝缘材料层以形成暴露了在步骤c中再生长的所述导电材料层的上表面的隔离通孔；以及
f.使用接触材料填充所述隔离通孔，由此形成所述第二导电接触件，该第二导电接触件直接连接所述最上面的导电层且通过在步骤b中再生长的第一绝缘材料层和在步骤d中再生长的第二绝缘材料层与其它导电层隔离。
18.根据权利要求17的方法，其中通过下述工艺制作直接且选择性接触所述前体结构的至少一个中间导电层的至少一个中间导电接触件，所述工艺包括：
a.选择性地蚀刻所述前体结构以形成由底部和多个侧壁限定的中间凹坑，其中所述第二凹坑的底部暴露了最下面的导电层的上表面，且其中所述中间凹坑的侧壁暴露了其它导电层以及所述一个或多个中间绝缘层；
b.在所述中间凹坑中，在所述最下面的导电层的上方再生长第一绝缘材料层，其中所述第一绝缘材料层的上表面与所述中间导电层的下表面基本上对齐；
c.在所述中间凹坑中，在所述第一绝缘材料层的上方再生长导电材料层，其中所述导电材料层的上表面与所述中间导电层的上表面基本上对齐；
d.在所述导电材料层上方再生长第二绝缘材料层以填充所述中间凹坑；
e.选择性地蚀刻再生长的第二绝缘材料层以形成暴露了在步骤c中再生长的所述导电材料层的上表面的隔离通孔；以及
f.使用接触材料填充所述隔离通孔，由此形成所述中间导电接触件，该中间导电接触件直接连接所述中间导电层且通过在步骤b中再生长的第一绝缘材料层和在步骤d中再生长的第二绝缘材料层与其它导电层隔离。
19.一种耦合量子阱结构，包括：i.两个或更多个量子阱，被设置和构造为在简并能级隧穿耦合，以及ii.两个或更多个导电接触件，每一个导电接触件都与所述量子阱中的一个直接且选择性连接。
20.一种存储单元，包括：
多个绝缘层；
被所述绝缘层间隔开的至少第一、第二和第三导电层，其中所述第一、第二和第三导电层中的每一个中都存在自由电子的量子力学约束；
至少第一、第二和第三电极，它们分别与所述第一、第二和第三导电层直接且选择性接触；
第一电压施加器，用于以在所述第一和第三导电层之间不直接流过隧穿电流的方式，通过所述第一和第三电极在所述第一和第三导电层之间施加预定电压；以及
第二电压施加器，用于以隧穿电流可以在所述第一和第二导电层之间流动以定义第一存储状态、或者在所述第二和第三导电层之间流动以定义不同的第二存储状态的方式，通过所述第二电极向所述第二导电层施加可变电压。
CN200680042099.5A 2005-12-22 2006-12-05 多量子阱器件 Expired - Fee Related CN101305467B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/315,691 2005-12-22
US11/315,691 US7534710B2 (en) 2005-12-22 2005-12-22 Coupled quantum well devices (CQWD) containing two or more direct selective contacts and methods of making same
PCT/EP2006/069342 WO2007071556A1 (en) 2005-12-22 2006-12-05 Multiple quantum well devices

Publications (2)

Publication Number Publication Date
CN101305467A CN101305467A (zh) 2008-11-12
CN101305467B true CN101305467B (zh) 2010-09-01

Family

ID=37781770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680042099.5A Expired - Fee Related CN101305467B (zh) 2005-12-22 2006-12-05 多量子阱器件

Country Status (5)

Country Link
US (1) US7534710B2 (zh)
EP (1) EP1974388B1 (zh)
JP (1) JP5203963B2 (zh)
CN (1) CN101305467B (zh)
WO (1) WO2007071556A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4717545B2 (ja) * 2005-08-01 2011-07-06 シャープ株式会社 光電変換素子の製造方法
WO2008128211A1 (en) * 2007-04-13 2008-10-23 Ziawatt Solar, Llc Layers that impede diffusion of metals in group vi element-containing materials
EP2113945A1 (de) * 2008-04-30 2009-11-04 3S Swiss Solar Systems AG Verfahren zur Herstellung einer Kontaktierung von Solarzellen
US20130201550A1 (en) * 2011-01-04 2013-08-08 National Institute For Materials Science Electronic Printable Medium, Electronic Print Device and Method of Printing on Electronic Printable Medium
US8541773B2 (en) * 2011-05-02 2013-09-24 Intel Corporation Vertical tunneling negative differential resistance devices
US9029914B2 (en) * 2012-11-26 2015-05-12 Triquint Semiconductor, Inc. Group III-nitride-based transistor with gate dielectric including a fluoride -or chloride- based compound
US8907378B2 (en) * 2013-03-15 2014-12-09 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with multiple channels
US9275916B2 (en) * 2013-05-03 2016-03-01 Infineon Technologies Ag Removable indicator structure in electronic chips of a common substrate for process adjustment
WO2019070387A2 (en) * 2017-09-15 2019-04-11 Swimmersive Co. SYSTEMS AND METHODS FOR UNDERWATER ACCOMPANIMENT SYSTEMS
WO2019196008A1 (zh) * 2018-04-10 2019-10-17 雄安华讯方舟科技有限公司 高峰谷电流比的共振隧穿二极管晶圆结构及其制备方法
US10684414B1 (en) * 2019-01-29 2020-06-16 Ciene Corporation Interconnect between different multi-quantum well waveguides in a semiconductor photonic integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625589A (en) * 1995-02-22 1997-04-29 International Business Machines Corporation Static memory cell with spaced apart conducting layers
CN1429408A (zh) * 2000-05-19 2003-07-09 秦内蒂克有限公司 载流子提取晶体管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198903A (ja) 1985-02-28 1986-09-03 Tokyo Inst Of Technol 電子増幅素子
GB2303246A (en) 1995-07-07 1997-02-12 Toshiba Cambridge Res Center Resonant tunneling semiconductor device
US5825049A (en) * 1996-10-09 1998-10-20 Sandia Corporation Resonant tunneling device with two-dimensional quantum well emitter and base layers
US7442953B2 (en) * 1999-06-14 2008-10-28 Quantum Semiconductor Llc Wavelength selective photonics device
US6949776B2 (en) * 2002-09-26 2005-09-27 Rockwell Scientific Licensing, Llc Heterojunction bipolar transistor with dielectric assisted planarized contacts and method for fabricating

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625589A (en) * 1995-02-22 1997-04-29 International Business Machines Corporation Static memory cell with spaced apart conducting layers
CN1429408A (zh) * 2000-05-19 2003-07-09 秦内蒂克有限公司 载流子提取晶体管

Also Published As

Publication number Publication date
JP5203963B2 (ja) 2013-06-05
CN101305467A (zh) 2008-11-12
WO2007071556A1 (en) 2007-06-28
EP1974388B1 (en) 2012-09-12
US7534710B2 (en) 2009-05-19
EP1974388A1 (en) 2008-10-01
JP2009521114A (ja) 2009-05-28
US20070145347A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
CN101305467B (zh) 多量子阱器件
US9293546B2 (en) Vertical tunneling negative differential resistance devices
US5710436A (en) Quantum effect device
US4575924A (en) Process for fabricating quantum-well devices utilizing etch and refill techniques
US5234848A (en) Method for fabricating lateral resonant tunneling transistor with heterojunction barriers
EP1860600A1 (en) Quantum dot device
JPH0654810B2 (ja) 電子装置
JPS6181662A (ja) ３端子量子装置
CN101997029B (zh) 高迁移率量子点场效应晶体管及其制作方法
JP2656018B2 (ja) 読み出し専用メモリ
US4783427A (en) Process for fabricating quantum-well devices
US20060267045A1 (en) Negative resistance field-effect element
US20230165167A1 (en) Semiconductor-superconductor hybrid devices with a horizontally-confined channel and methods of forming the same
JP2656019B2 (ja) 電子装置
US11849639B2 (en) Forming semiconductor-superconductor hybrid devices with a horizontally-confined channel
JPS6182473A (ja) 量子結合装置
Shima et al. Electron transport through tetrahedral-shaped recess (TSR) stacked double quantum dot structures
JPS61123174A (ja) 垂直量子ウエル装置
Chengrong et al. A DBRTD with a High PVCRand a Peak Current Density at Room Temperature3
Araujo et al. Spin-dependent conductance in nonmagnetic InGaAs asymmetric double barrier devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171120

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171120

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100901

Termination date: 20191205