JPH0654810B2 - 電子装置 - Google Patents

電子装置

Info

Publication number
JPH0654810B2
JPH0654810B2 JP60144114A JP14411485A JPH0654810B2 JP H0654810 B2 JPH0654810 B2 JP H0654810B2 JP 60144114 A JP60144114 A JP 60144114A JP 14411485 A JP14411485 A JP 14411485A JP H0654810 B2 JPH0654810 B2 JP H0654810B2
Authority
JP
Japan
Prior art keywords
wells
potential
well
energy
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60144114A
Other languages
English (en)
Other versions
JPS6182471A (ja
Inventor
エイ・リード マーク
Original Assignee
テキサス インスツルメンツ インコ−ポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコ−ポレイテツド filed Critical テキサス インスツルメンツ インコ−ポレイテツド
Publication of JPS6182471A publication Critical patent/JPS6182471A/ja
Publication of JPH0654810B2 publication Critical patent/JPH0654810B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子装置に係わる。
〔従来の技術および発明が解決しようとする問題点〕
ＭＯＳ装置が４分の１ミクロンのチャンネル長さの域に
達する頃には、或いは恐らくもっとずっと大きな寸法の
時でさえ、従来のＶＬＳＩ集積技術テクノロジーはそれ
以上のスケーリングを妨げられるであろうと言う事が一
般的に認識されている。集積回路の可能性の多くの前進
はスケーリングの絶え間無い進歩に基づいていた故に、
近い将来のこの障害は大きな関心事である。
従って本発明の目的は、能動装置が、寸法が４分の１ミ
クロンよりも小さな活性領域を持ち得る集積回路テクノ
ロジーを提供する事である。
本発明のもう１つの目的は、各々の能動装置の占める全
面積が平均１平方ミクロンの１／４以下の能動装置を製
造する事の出来る集積回路テクノロジーを提供する事で
ある。
従来の集積回路テクノロジーのもう１つの内在的制約は
速度である。ＭＯＳ装置はチャンネル長さ走行時間の故
にその速度の点で内在的制約を持っている。集積化の出
来るバイポーラ装置も又、ベース幅走行時間に起因する
内在的な速度制約を有しており、又電力散逸も多いと思
われる。
従って、どの様なＭＯＳ装置よりも高い潜在的最高速度
を持つ能動装置を提供する事が本発明の１つの目的であ
る。
どの様なバイポーラ装置よりも潜在的に速い能動装置を
提供する事は本発明のもう１つの目的である。
どの様なバイポーラ装置よりも潜在的に速く、又電力散
逸も非常に少ない能動装置を提供する事は本発明のもう
１つの目的である。
これらの並びにその他の目的を達成する為に、本発明は
次のものを提案する、少なくとも２つの密接に隣接した
ポテンシャルウェル（例えばＡｌＧａＡｓ格子の中のＧ
ａＡｓの島）が十分に小さく作られ、その為にウェルの
内部に於けるキャリアの少なくとも２つの運動成分が別
々に量子化される、新種類の電子装置。この事は、ウェ
ル相互間のバイアスが２つのウェルのエネルギー準位を
整合させる様に調整されているとトンネル現象が非常に
すみやかに発生するが、エネルギー準位が整合されてい
ないと、トンネル現象は著しく弱められると言う事を意
味している。この高利得メカニズムから有用な電子装置
機能がもたらされる。
量子結合装置を機能的な電子回路に仕立てる際の困難
は、これらの装置が極端に小さいので、マクロスコピッ
クな出力電流を得る為には、一般に幾つもの装置を並列
に働かせる事が必要となると言う事にある。更に、これ
らの幾つもの並列の能動装置を組合せ又これらの装置か
ら引き出す為の配線の仕方も困難である。何故ならこれ
らの装置のジオメトリー（幾何学的厳密さ）に関する厳
しい制約が配線の為に用いられるべきジトメトリーに対
しても大きな制約を課するからである。
その上，これらの量子結合デバイスは極めて低い出力イ
ンピーダンスを有している。
かくして，量子ウェルデバイスの僅かなキャリア出力
を，外部信号を運んでいるマイクロスコピックな電流と
結合する為の方法を提供する事が本発明の１つの目的で
ある。
さらに，量子ウェルの低いインピーダンスの出力を，マ
クロスコピックな電流を持つ外部出力と結合する為の方
法を提供する事が本発明のもう１つの目的である。
また多重量子ウェルデバイスの出力を単一の外部電流信
号と結合する為の方法を提供する事も本発明の目的の１
つである。
量子結合デバイスを外部の電子装置とインタフェースさ
せる際のもう一つの困難はクロッキングにある。量子結
合デバイスは極めて高速となるべき固有の可能性を持っ
ており，以下に説明される実施例の或るものはテラヘル
ツの共同期ロジックをもたらす。しかしながら，この様
な高速でクロックされていないロジックを外部の電子装
置と結合する事は明らかに困難である。
本発明のもう１つの目的は，量子結合デバイスのロジッ
クの極めて速い静的出力を，外部の電子装置に受け入れ
られるべきクロックされた速度でクロックされた出力へ
変換する事の出来る，静的から動的への変換をもたらす
事である。
〔問題点を解決する為の手段〕
本発明に従って，上記の及びその他の目的と利点を達成
する為に，次のものが提案される； 望まれる回路機能を実施する様に配置され又接続された
複数の量子ウェルと―これらのウェルは各々が，最小寸
法５００オングストローム以下でもう１つの寸法が１，
０００オングストローム以下の半導体材料の島を含み，
上記ウェルの中のキャリアの最小ポテンシャルエネルギ
ーよりも高い最小ポテンシャルエネルギーのキャリアを
含む障壁媒体が上記ウェルのそれぞれ隣接するウェルと
ウェルとの間に挿入されている―， 最大断面寸法５００オングストローム以下の金属ワイヤ
と， 上記量子ウェルのうちの１つから１，５００オングスト
ローム以下の所に配置されかつ上記金属ワイヤに対して
密接に電気的に結合されてきるトラッピングサイトと， 上記薄い金属ワイヤの抵抗の変化に従ってキャリアが記
トラッピングサイトの中に注入されているか否かを検出
する，上記ワイヤに接続された感知手段と， を含む電子出力スイッチである。
〔実施例〕
本発明は、これ迄集積回路を作る為に電子工業界で用い
られて来たトランジスタやダイオードの構造とは基本的
に異なる能動装置を示す。即ち本発明によって示されて
いる能動装置は電界効果トランジスタでもバイポーラト
ランジスタでもなく、基本的に且つ全く異なる原理に従
って働く。
本発明の多くの実施態様の鍵となる特徴は一対の近接し
て結合された量子ウェルであるが、この量子ウェルの各
々の極めて小さく、その電子ポピュレーションが量子化
される程小さい、即ち、ウェルの中の電子は幾つかの許
容エネルギーのうち１つだけしか持てない。本発明は古
典物理学では解析する事が出来ず、量子力学の知識で理
解しなければならない装置の作動様態を示している。
半導体プロセッシング分野に於ける進歩は今や、電子の
ブロッホ波長に匹敵する、極めて小さな寸法でパターン
を描かれる様な半導体構造を可能にしている。（ブロッ
ホ波長は半導体の中の電子の“幅”を測定する。電子の
位置は確率分布によって測定されなければならず、その
位置には或る程度の幅がある。）本発明は、これ迄の半
導体や集積回路の装置では見られなかった種類の新しい
原理の作動が可能な、新しいタイプの装置構造を達成す
る為にブロッホ波長に近い寸法のパターン化された構造
を利用する事が出来ると言う事を利用している。
本発明の中で用いられている鍵となる作動原理の幾つか
を説明する簡単化されたサンプル実施態様が図１に示さ
れている。砒化ガリウム（ガリウム砒素）の離隔したウ
ェルが砒化アルミニウム・ガリウムのマトリックス（母
組織）の中に埋込まれている。半導体技術で良く知られ
ている様に、ＡｌＧａＡｓの禁止帯の幅（バンドギャ
プ）はＧａＡｓのそれよりも広い。（もっと正確に言え
ば、ＡｌｘＧａ1-xＡｓの式を持つ擬似二元合金はすべ
て、ｘの関数として増加してゆく禁止帯の幅を持つ半導
体である。）この異なる禁止帯の幅は、格子内の伝導帯
電子のポテンシャルエネルギーがＧａＡｓの領域内では
ＡｌＧａＡｓの領域内よりも低いと言う事を意味してい
る。この材料系の特別な長所は、ＧａＡｓとＡｌＧａＡ
ｓとの間の界面が非常に良い挙動をする界面であると言
う事であり、即ちこれらの界面は極めて低い密度の表面
エネルギー準位で作る事が出来（Ｓｉ／ＳｉＯ2界面よ
りも低い）、且つ界面のＧａＡｓ側とＡｌＧａＡｓ側と
の間でほとんど完全な格子整合を保つ事が出来る。しか
しながら、以下に論じられる様に、本発明は、単に半導
体だけにとどまらず、広い範囲にわたる様々な素材系を
用いて実施する事が出来る。
図１のサンプル実施態様に於いて、ウェル１０は約１２
５オングストロームの幅を持ち、又ウェル相互間の間隔
も又約１２５オングストロームである。これらのウェル
のディメンション（寸法）は、ウェルの中の電子のエネ
ルギー状態が量子化される程十分小さい。即ち、これら
のウェルは好ましくは立方形に作られるが、上記の様な
ディメンションの立方形のウェルの中の電子の許容エネ
ルギー状態は電子のふるまいの為の実効質量近似計算を
用い、量子力学の箱の中の単純粒子の問題として容易に
計算する事が出来る。かくして、例えば、上記のウェル
のディメンションの場合で且つアルミニウム濃度を３５
％とすると、４つの許容エネルギー状態が存在し、その
最も下にあるエネルギー状態はＧａＡｓを伝導帯の最低
点のボトムの上方にあり、且つ２番目に低いエネルギー
状態から０，０７０電子ボルトだけ分離されている。２
番目に高いエネルギー状態は更に０．１１４電子ボルト
だけ上方にある。これらのエネルギー状態は量子化され
たものとして取り扱わねばならないと言う事に注意する
事。この事は、ウェルの中の電子のエネルギーはこれら
の許された、分離したエネルギー準位のうちの１つと正
確に等しくならなければならず、その他の値を取る事は
出来ない、と言う事を意味している。この事が本発明の
鍵である。この事が通常の半導体装置（例えそれが現在
の半導体装置のスケーリングによって達成される進んだ
半導体装置であっても）との基本的な相異であると言う
事に注意する事、何故なら、従来のすべてのソリッドス
テート装置は―例えそれが電界効果形又はバイポーラ形
のトランジスタ或いはその他のどの様なものであれ―半
導体の伝導帯の中の電子のエネルギー準位がほぼ連続し
ている事を要求しているからである。
この様な量子化された系の中の各々のエネルギー準位が
入れる事の出来る電子数は厳しく制限されていると言う
事が注意されるべきである。即ち、本例の各々のウェル
のなかの最も下方にあるエネルギー準位はわずか２個の
電子、次に高い準位はわずか６個の電子、その次に高い
準位はわずか１０個の電子、等々、しかそれぞれ受け入
れる事が出来ない。この事はウェルの中のキャリア数が
厳しく制限されていると言う事を意味している。かくし
て、もし次のウェルのエネルギー状態が既に完全に充満
されていれば、キャリアはそのエネルギー状態へトンネ
ルしてゆく事は出来ない。各々のウェルは同時にわずか
な数のキャリアしか含む事は出来ないが、他方では遷移
時間が明らかに短く（代表的に言えば１ピコ秒よりもか
るかに短い）、多くのウェル対を並列に働かせる事によ
って全電流を増やす事が出来ると言う事が注意されるべ
きである。
さて、この簡単な実施態様ではウェルは互いに、１つの
ウェルの中の電子の確率密度が隣のウェルの中へ及ぶ程
十分に近接して配置されている、即ち、図１のウェル１
０と１２は互いに十分に近接しているので電子はお互い
の間を容易にトンネルする事が出来る。例えば、ブロッ
ホ波長の１００倍以下の距離に接近すればよい。特に、
図１ｂに示されている様に、第１のウェルの中の電子は
第２のウェルの中の同じエネルギーの状態へ容易にトン
ネルする事が出来るが、勿論これは、空いている状態が
第２のウェルの中で実際に存在しているのと同じエネル
ギーを持っている時にしか行われ得ない。しかしなが
ら、２つのウェルの中のエネルギー準位が同列にないと
仮定してみよう。この場合には第１のウェルの中の電子
は第１のウェルとは異なるエネルギーを持つ第２のウェ
ルの状態（準位）へトンネルする事しか出来ないが、こ
の様な状態へのトンネルが出来るのは第２のウェルの中
の、下方にある利用可能な状態のエネルギーに到達する
為に十分なエネルギーを電子が失うか或いは獲得する事
が出来る様な何らかのメカニズムも又存在している時だ
けである。
この様なトンネル現象を達成する為に電子エネルギーを
変化させる為の主要メカニズムが表面エネルギー準位を
介する弛緩作用（緩和）である。即ち、半導体の界面と
同様の極めて良性のＧａＡｓとＡｌＧａＡｓの界面でさ
えも、界面に無視する事の出来ない密度の表面エネルギ
ー準位を持っている。もし電子が散乱の為に利用可能な
位置（サイト）の１つを横切ると、この様な表面エネル
ギー準位は散乱現象を起こさせ、電子がより高い又はよ
り低いエネルギーへ転移するのを許す。即ち、この界面
は、ウェルとウェルのエネルギー準位が同列にない場合
でも電子がウェルとウェルの間を遷移する事が出来る様
に電子からのエネルギーを変える事の出来る面積密度の
散乱サイトを持つと説明する事ができる。この遷移モー
ドは非弾性トンネル現象として知られている。第１のウ
ェルから第２のウェルへ電子がエネルギーの変化無しに
トンネルするトンネル現象のもう１つのモードは共鳴ト
ンネル現象として知られている。
トンネル現象はエネルギーと運動量の両方の保存を要求
する。運動量も又小さいポテンシャルウェルでは量子化
される。即ち、ポテンシャルウェルの境界を画定してい
る箱の各々のディメンションの中で、そのディメンショ
ンの長さが短くなればなる程、その運動量成分の許容値
の幅も広くなる。かくして、後に引用されるＳｏｌｏｎ
ｅｒ他の文献の中に報告されている様に、共鳴トンネル
現象は非常に近接して置かされ比較的低いポテンシャル
の２枚の薄いシートの間でも起こり得る。ポテンシャル
ウェルの２つのディメンションは非常に大きいから、こ
れらの２つのディメンションの中の運動量成分は量子化
されない。即ち、ポテンシャルウェルの１つのディメン
ションが大きいと、この方向の運動量成分の間隔は、背
景となっている格子のフォノンが運動量の差異をもたら
すのに有効となる程、近接する。即ち、格子の中に見ら
れるフォノンの密度はボーズ＝アインシュタイン統計に
従い、背景の格子の温度ＴでエネルギーＥの格子の中に
見られるフォノン数は、 として変化する。フォノンのこのエネルギー分布はまた
フォノンの運動量の大きさの分布をも意味しており、
又、フォノンは妥当な半導体材料の中ではほぼ等方性と
して取り扱う事が出来るから、この同じ分布は運動量の
いずれか１つの特定の成分について希望する値を持つフ
ォノンの分布をも規定している。かくして、ポテンシャ
ルウェルの中の運動量の量子化は温度に関連してのみ分
離したもの（ｄｉｓｃｒｅｔｅ）あるいは疑似連続（ｑ
ｕａｓｉ−ｃｏｎｔｉｎｕｏｕｓ）のものとして考える
事が出来る。即ち、例えば、幅１，０００オングストロ
ームの箱は１Ｋで運動量の量子化をもたらすであろう。
何故ならフォノンのポピュレーションはエネルギー的に
低い準位へ向かって殺到するであろうが、３００Ｋでは
無数の格子を背景とするフォノンのポピュレーションが
あって、許容運動量の値と値の間のギャップを橋わたし
してしまうので、この方向での許容運動量の値と値の間
の分離はあまり意味が無い事になるであろうからであ
る。即ち、この方向の運動量は疑似連続値として扱われ
るべきであろう、即ち、入って来るキャリアが持ってい
るこの運動量成分の値がどうであっても、格子のフォノ
ンがこの運動量成分を許容値の１つに迄合わせてしまう
事が出来るので、なおトンネル現象が可能となる。もし
運動量の３つの成分のすべてが別々に量子化されれば、
エネルギーも又別々に量子化されねばならない事にな
る。エネルギー準位の量子化は（荒い近似で言えば）ポ
テンシャルウェル体積にのみ依存しているので、薄くて
偏平なポテンシャルウェルは運動量の１つの成分につい
てはエネルギー準位を量子化し且つ別々の許容準位を明
確に分離する事が出来るであろうが、他の２つの運動量
成分の許容値は互いに近接しており、従ってこれらの値
がトンネル現象に対して実際的な強制を課する事はない
であろ。
即ち、共鳴トンネル現象の利得は、合致させられるべき
パラメータの数に従って高められる。間隔の近接した２
つの立方形のポテンシャルウェルの間に於けるトンネル
現象の場合、運動量（従ってエネルギー）の３つのすべ
ての成分は第１のウェルの中のキャリアが出てゆく状態
と第２のウェルの中のキャリアが入ってゆく状態との間
で整合していなければならない。即ち、もし入って来る
キャリアが３つのすべての運動量の要求を満たしていな
ければ、キャリアが３つの運動量の値の各々の差を満た
す為にぴったりと見合った成分を持つ格子フォノンを見
付けるチャンスは非常に少ない。しかしながら、もし調
整されるべき成分が唯一であれば、偶然的に格子フォノ
ンとの相互作用によってこれを行うチャンスはずっと多
くなる。
かくして、本発明の好ましい実施態様は運動量のすべて
の３つの成分が量子化された構造を用いている。しかし
ながら、本発明の幾分好ましさの劣る第１群の別の実施
態様は運動量の２つの成分だけは量子化されているがエ
ネルギーは量子化されていない構造、即ち近接配置され
た複数の薄いワイヤ、を用いている。フォノンによって
助けられたプロセスだけによって運動量の要求を満たす
事は容易であるが、エネルギーと運動量の両方の対話を
満足させる必要性が非弾性トンネル現象の背景の割合を
抑制させている。即ち、冶金学的界面にある散乱の中心
がキャリアのエネルギーを変える事が出来れば、格子フ
ォノンの１つが運動量に適切な調査をもたらす事は容易
である。
装置のディメンションがより小さく作られているので、
次の様な２つの好ましい効果が達成される、第１に、ウ
ェルのディメンションが小さくなると共にウェルの中の
量子化されたエネルギー準位のセパレーションが増大す
る。第２に、ウェルが互いにより近接すると共に、トン
ネル現象の速度が上昇する。即ち、トンネル現象の確率
は定数×ｅｘｐ（−２ｄ×ｆ（Ｅ））として表される、
但しｄはウェルとウェルの間の距離又Ｅはエネルギー差
である。
この指数的依存性は、ウェルとウェルとの間の距離が小
さくなると共に共鳴トンネル現象の確率が著しく高まる
と言う事を意味している。非弾性トンネル現象はそれと
同じ様には増えない、何故なら上述の通り、良い材料の
中では、非弾性トンネル現象は散乱の中心の密度によっ
て制限されているからである。かくして、ウェル相互間
の間隔が約１２５Å又はそれ以下の場合は室温での作動
が可能となる。
共鳴トンネル現象に対する制限は熱的“スメアリング”
即ち、背景の熱エネルギーによって誘起されるエネルギ
ー準位のポピュレーションの再分配、によってもたらさ
れる。即ち、分離したエネルギー準位の各々のウェルの
内部に於ける状態分布密度が熱的スメアリングによって
幾分広げられる。より高い温度では熱的スメアリングは
より大きくなる。熱的スメアリングがもたらす問題は、
熱的スメアリングがより高いエネルギー準位の状態をも
たらさない様にする為に、作動温度が十分に低くなけれ
ばならないと言う事である。即ち、偶然的な合致と双方
向の弾性的トンネル現象を除去する為に電子は最も低い
エネルギー準位になければならない。これによって、エ
ネルギー間隔は電子の熱エネルギーよりもずっと大きく
なければならないと言う条件に還元される。かくして、
Ａｌ0.3Ｇａ0.7Ａｓマトリックスの中のＧａＡｓウェル
を用いて４゜Kで作動させた場合には、ウェルの幅（及び
ウェルの間隔）は約０．１〜０．２ミクロン又はそれ以
下でなければならない。しかしながら、作動温度を３０
０゜Kへ引き上げる為には、限界ディメンションを１２５
オングストローム又はそれ以下のオーダーの数迄引き下
げる事が必要である。
更に、図２に示されている様に、互いに隣接しているウ
ェルのエネルギー準位は、バイアスをかける事によって
簡単に整列させ或いは整列させない事が出来る。本ケー
スでは、伝導の方向に十分なバイアス電圧がかけられて
いるので、第２のウェルの中の第２の準位が第１のウェ
ルの中の第１の準位と整列させられている。この様な条
件下では共鳴トンネル現象が規制的に起こり、且つ第２
の準位から第２のウェルの中の基底状態への急速な緩和
が、この装置が単方向性であると言う事を保証してい
る。
もしこれと同じ構想に対してゼロバイアスを加えた場合
には、共鳴トンネル現象はなお可能であろうが、それは
恐らく双方向性となろう。即ち、ゼロバイアス時には２
つの隣接するウェルの中のエネルギー準位は整列する
が、電子は第１のウェルから第２のウェルへ向かって、
丁度第２のウェルから第１のウェルへ向かってトンネル
するのと同じ位速く、トンネルするであろう。但し、も
し図２に示されているバイアスの半分のバイアスが加え
られると、共鳴トンネル現象は（十分に低い温度の下で
は）禁止され、非弾性的トンネル現象だけが許容される
と言う事に注意する事。図３に示されているこの様なバ
イアス条件の下では、電子は上に論じられた通り散乱現
象が同時に起こる時にのみウェル１の状態からより低い
ウェル２の状態へ遷移する事が出来る。かくして、ディ
メンションが小さい時には、非弾性遷移の頻度は有効散
乱サイトの密度によって制限される。しかしながら、散
乱サイトの密度は実際には面積密度である。何故なら、
散乱サイトの密度は結晶格子内の粒子又は内部欠陥から
よりもむしろ主として表面エネルギー準位から生じるか
らである。かくして、制限因子が欠陥の面積密度である
故に、非弾性トンネル電流はウェルとウェルの間の距離
によっては比較的影響を受けない。この事は、良質の材
料の場合、ディメンションがスケーリングされると共に
共鳴トンネル電流が著しく増加するが、非弾性トンネル
電流はそれ程増加していないと言う事を意味している。
これからの現象の結果、２つのウェルの間に於けるトン
ネル現象の電流／電圧のグラフはほぼ図４に示されてい
る様に見えると言う事になる。即ち、非弾性トンネル現
象は印加された電圧と共にほぼ指数関数的に増加する電
流を供給する。共鳴トンネル現象も又、２つのウェルの
エネルギー準位が整列されるバイアス電圧の時に、この
曲線に対して付加される少なくとも１つの電流のピーク
を供給する。かくして、相当大きな負性の差抵抗の作動
条件が得られる。即ち、Ｓｏｌｌｎｅｒ他の“周波数2.
5ＴＨｚ迄における量子ウェルを通る共鳴トンネル現
象”応用物理書簡４３号、５８８頁（１９８３年）〔ｓ
ｏｌｌｎｅｒｅｔ ａｌ．“Ｒｅｓｏｎａｎｔ Ｔｕｎ
ｎｅｌｉｎｇ Ｔｈｒｏｕｇｈ Ｑｕａｎｔｕｍ Ｗｅ
ｌｌｓ ａｔ Ｆｒｅｑｕｅｎｃｙ ｕｐ ｔｏ 2.5
ＴＨＺ”４３ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅ
ｔｔｅｒｓ ５８８（１９８３）〕の中に報告されてい
る様に、利得のあるミリメートル・ダイオードが得られ
る。（但し、この論文は上に述べられた様に唯一の運動
量成分だけが分離されているポテンシャルエウェルを用
いた。）一般的に共鳴トンネル現象の物理学として知ら
れているものを扱っているその他の背景的参考文献には
次のものがある、ｃｈａｎｇ他、“二重障壁半導体に於
ける共鳴トンネル現象”（Ｒｅｓｏｎａｎｔ Ｔｕｎｎ
ｅｌｉｎｇ ｉｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｏ
ｕｂｌｅ Ｂａｒｒｉｅｒｓ）、応用物理学書簡２４
号、５９３頁（１９７４年）、Ｔｓｕ他“超格子の中に
於ける伝導電子の非直線光学応答”（Ｎｏｎｌｉｎｅａ
ｒ Ｏｐｔｉｃａｌ Ｒｅｓｐｏｎｓｅ ｏｆ Ｃｏｎ
ｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎｓ ｉｎ ａ Ｓｕ
ｐｅｒ Ｌａｔｔｉｃｅ）、応用物理学書簡１９号、２
４６頁（１９７１年）、Ｌｅｂｗｏｈｌ他、“超格子に
於ける電気輸送特性”（Ｅｌｅｃｔｒｉｃａｌ Ｔｒａ
ｎｓｐｏｒｔ Ｐｒｏｐｅｒｔｉｅｓ ｉｎ ａ Ｓｕ
ｐｅｒ Ｌａｔｔｉｃｅ）、応用物理学ジャーナル（Ｊ
ｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ ｐｈｙｓｉｃ
ｓ）４１号、２６６４頁（１９７０年）、及びＶｏｊａ
ｋ他、“金属有機化学蒸着によって作られたマルチプル
量子ウェルＡｌxＧａ1-xＡｓ-ＧａＡｓＰ−ｎヘテロ構
造レーザの低温度作動” （Ｌｏｗｔｅｍｐｅｒａｔｕｒｅ ｏｐｒａｔｉｏｎ
ｏｆ Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ−Ｗｅｌｌ
ＡｌxＧａ1-xＡｓ-ＧａＡｓ Ｐ−ｎ Ｈｅｔｅｒｏ
Ｓｔｒｕｃｔｕｒｅ Ｌａｓｅｒｓ Ｇｒｏｗｎ ｂｙ
ａ Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、応用物理学ジ
ャーナル５０号、５８３０頁（１９７９年）。これらの
５つの参考文献はこれによってレファレンスに組み込ま
れる。（これ迄の議論の幾つかの部分はこれからの論文
や恐らくはその他の文献の中に反映されている様な公知
の物理学を反映しているに過ぎないが、これ迄の議論の
その他の部分は公知ではなく、先行技術中のいかなる理
解も反映されていないと言う事が注意されるべきであ
る。） しかしながら、先行技術は唯一のディメンションについ
て量子化されたポテンシャルウェルを示しており、この
様なポテンシャルウェルは弾性トンネル現象の為の選択
規則に対する要求の緩和を示唆している。本発明の好ま
しい実施態様よりは厳密な選択規則を有しており、且つ
（３つのすべてのディメンションが量子化される故に）
１つのディメンションについて量子化された装置よりも
劇的により多くの利得を有しているはずである。本発明
は、３つのすべてのディメンションが量子化されてお
り、この事がトンネル現象の条件に対して他の構造の場
合とは大いに異なる要求を課している、即ち、運動量の
要求が希望する弾性共鳴トンネル現象以外のものを大い
に抑圧している、と言う点でエサキ・トンネルダイオー
ドも２ディメンション性の電子ガス構造体とは大いに異
なっている。
以上の議論はウェルの中にわずかな数量子準位しかない
と言う事を仮定していたが、これからは大部分の都合の
良いウェルのディメンションの場合適当ではない。Ａｌ
ＧａＡｓの格子の中に１，０００オングストロームのＧ
ａＡｓのウェルが組み込まれていると言う、上記の様な
製造の中の量子準位のより現実的なエネルギー準位図は
図５に示されている様なものとなろう。箱の問題の中の
粒子に対する解決のよく知られている統計法によれば順
次高くなってゆくエネルギー準位は互いに間隔を徐々に
狭めながら配置されていると言う事に注意する事。この
事は、２つのウェルの間で最も低い幾つかの準位が整列
しない様なバイアス電圧の時でも、もっと高い準位の幾
つかは整列する可能性があると言う事を意味している。
しかしながら、これは大きな問題ではない、何故なら高
い方の準位は先に述べられた温度の要求の為にポピュレ
ーションが無くなっている事が多いからである。即ち、
より高い状態から空のより低い状態への緩和の為の寿命
は一般にトンネル現象の為の代表的時間よりもずっと短
いであろう。かくして、低い方の準位がトンネル現象に
よってポピュレーションを減らされた後で、何らかのや
り方で励起された高い方の準位はトンネルするよりもず
っと速く、電子を減らされた低い方の準位に向かって緩
和する傾向を持つ。しかしながら、これは、空の低い方
の準位がトンネル現象が可能となる高い方の準位よりも
下方にあると言う事を前提としている。この前提は入力
接点に対する要求を課する。次にこの要求について述べ
よう。
図６は２つの結合されたウェル１０及び１２、並びに入
力及び出力接点１４及び１６から成る系のエネルギー準
位図を示している。２つのウェルとそれらのウェルの間
の領域は好ましくはドープされていないのに対して、入
力及び出力接点はドープされていると言う事に注意する
事。又入力及び出力接点を作る必要性から、ウェルの寸
法に対して次の様な２つの重要な制約が生じると言う事
にも注意する事、第１に、入力接点は、入力接点をもた
らしているドープされた半導体の中の電子フェルミ準位
にほぼ等しいエネルギー迄、トンネル現象によって第１
のウェル１０のすべての準位を満たす。この事は、この
様にしてなお満たされている準位のいかなるものも、ト
ンネル現象が起こる事が望ましくない場合には第２のウ
ェルの中の準位と整列してはならないと言う事を意味し
ている。即ち、もしウェルが大き過ぎる場合には、ウェ
ルの底部には分離されたエネルギー状態があるが、これ
らのウェルは入力接点のフェルミ準位の下方に密接に間
隔を置いて配置されたエネルギー状態を含んでいるであ
ろう。
この事は、これらの密接に間隔を置いて配置されたエネ
ルギー状態は満たされるであろうと言う事、従ってもし
これらの密接な状態のうちのいずれかが第２のウェルの
中の状態と整列すれば共鳴トンネル電流が見られるであ
ろうと言うことを意味している。この事はこの装置の電
流利得が大きく減少されるであろうと言う事を意味して
いる。第２に、出力接点のフェルミ準位の上にある第２
のウェルの中のすべての準位は出力接点と平衡化する、
即ち、本質的に常に充満された状態にとどまっているで
あろう。この事はそれ自体としては問題ではない。何故
なら電子は第２のウェルの中のより高いエネルギー状態
から（大きな）出力接点の中に存在している状態の連続
体の中へトンネルする事が出来るからであるが、もし第
１のウェルの中のいずれかの準位が第２のウェルの中の
これらの充満された準位の中の１つの整列すると、第１
のウェルの中のその準位も又充満された状態にとどまっ
てしまうであろう。
入力及び出力接点は好ましくは共に縮退的なドープされ
たｎ型であると言う事に注意する事。
ウェルの物理的形状は完全にシャープな境界線を持って
いるものとして説明されて来たが、これは厳密には現実
的ではない。即ち、良質のＢＭＥ材料の場合、遷移は一
般に非常にスムースなのでポテンシャルプロフィルは図
７に描かれているものにより正確に似ている様に見え
る。これは実際には有利である、何故ならエネルギー準
位はより等間隔に近く配置される傾向をもつからであ
る。即ち、エネルギー順位の配置がより等間隔に近くな
れば、下方にある多数のエネルギー準位が整列されな
い、より広いバイアス条件がある。
勿論、究極的に好ましい小さなウェルのディメンショ
ン、例えば１２５オングストローム、の場合、各々のウ
ェルの中の（エネルギー）状態の数は少なく、例えば１
つのウェル当り４つの状態、となろう。状態の数がこの
様に少ない場合には、実際に整列が存在しないバイアス
条件があろう。
上に説明された各々のトンネル遷移は各対の一致状態に
ついて限られた数の電子の遷移である。即ち、量子ウェ
ルの中の分離されたエネルギー準位の各々は或る限られ
た数の電子だけによって占められ得る。エネルギーウェ
ルがほぼ立方形と言う物理的形状を有している上述の例
の場合には、一番下方の準位はわずか２個の電子によっ
て占められ、それ以上の電子は入らない。その次に高い
エネルギー準位はわずか６個の電子によって占められ，
それ以上の電子は入らない。第３の準位はわずか１２個
の電子によって占められ、それ以上の電子は入らない。
それよりも上方の準位も、幾つかは偶然的な縮退の為に
もっと大きな最大占拠数を持つ事があり得るものの、大
部分はわずか１２個の電子によって占められ得る。かく
して、キャリアは例え相手が許容エネルギー準位の場合
であってもその許容エネルギー準位が完全に占められて
しまってはいない時にしかトンネルする事は出来ないと
言う事に注意する事が重要である。各々の許容エネルギ
ー準位にある複数の状態は別の量子数によって区別され
る。即ち、例えば、第２のエネルギー準位の中の６個の
電子は可能な２つのスピン状態のうちの１つを取り、且
つ可能な３つの運動量ベクトル方向のうちの１つを取り
得る。しかしながら、等エネルギー状態の間に於けるこ
の様な区別は本発明を理解する為には比較的重要ではな
い。
かくして、各々のトンネル遷移は整列された各々の一対
のウェルについて１２個迄のキャリアを運ぶ事が出来
る。一対以上のウェルが同時に整列される事があり得
る。その上多数の対のウェルが並列に働かせられ得る。
更に、トンネル現象の為の遷移時間は極端に短く、１ピ
コ秒以下となり得る。かくして、各々のトンネル現象の
中で遷移される電子の数はわずかでしかないものの、そ
れにもかかわらず妥当な電流密度が達成され得る。
かくして、基本的な１群の実施態様は、上に説明された
様に、２つの量子化されたウェルが入力接点を出力接点
から分離している構造である。しかしながら、本発明の
その他の側面からその他の沢山の種類の革新的な装置の
構造がもたらされる。
例えば、本発明にもとづく３端子装置が図８の平面図に
示されている。第１の量子ドット（点）２０２は第２の
量子ドット２０４と対にされており、この第２の量子ド
ット２０４は出力接点２１０と対にされている。量子ド
ット２０２及び２０４のディメンションは上で量子ウェ
ルについて論じられた様にして選択されるが、出力接点
２１０は十分に大きく作られるので擬似連続の状態が可
能となる。量子ウェル２０２は下の方から電極２０６と
対にされ（結合され）、又量子ウェル２０４は下の方か
ら電極２０８と対にされ（結合され）ている。
これらは好ましくは縮退的ドープされた半導体領域と
し、或いは金属線であっても良いが、いずれにせよ従来
の電子回路の形成の為に必要な長距離の経路をもたら
す。
この実施態様の現在好まれているバーションでは、量子
ウェル２０２及び２０４は分離して量子化された運動量
の２つの成分しか有していない、何故ならそれらのウェ
ルは直接それぞれの対応する電極へ接続されているから
である。即ち、電極２０６及び２０８は、例えば、その
上に従来の障壁メタリゼーションの薄層を持つタングス
テンとする事が出来る。量子ウェル２０２及び２０４の
ＧａＡｓはこの導体の上に直接形成される。電極２０６
及び２０８はこのましくはｎ+ＧａＡｓである。各々の
量子ウェル２０２又は２０４の下側及びそれぞれの接点
２０６又は２０８の上側には、オプションとして、Ａｌ
ＧａＡｓの薄い障壁を用意する事が出来る。この障壁は
十分に薄いのでそれを通して容易にトンネルが行われ、
従って各々の量子ウェルとそれぞれの対応する電極との
間のＤＣ結合を妨げる事はないが、それでもこの薄い障
壁は各々のウェル２０２及び２０４の内部に於ける運動
量の３つのすべてのパラメータの十分な量子化をもたら
す為には十分に小さく、それによって相対的な共鳴トン
ネル現象の利得を、わずかなプロセッシングの複雑化と
全電流のわずかな減少とを引換に、増加させる。
本質的にこれと同じ構造のより大きなスケーリングのバ
ージョンが図９に示されている。この３端子量子ウェル
装置はより大きな電流を得る為に、並列の沢山の連鎖の
量子ウェル対２０２、２０４を用いて構成する事が出来
る。電極２０６はソースとして働いているものとして、
電極２０８はゲート電極として、又電極２１０はドレン
電極として、考える事ができる、という事に注意する
事。パターン２１３はウェルのロケーション２０２及び
２０４を確定する為に用いる事が出来る。図１０はグラ
ンドプレーン２１１を含むこの構造の断面図を示してい
る。
この構造のもう１つの変形例が図１１に示さている。追
加電極２０８′がより長い連鎖、ウェル２０２、２０
４′２０４′……等をもたらす為に用いられており、そ
の際共鳴トンネル現象は電極２０６と２０８′のすべて
の上の電圧が共同で１つの条件（或いは小さな１組の条
件のうちの１つ）を満たしている時にのみ起こる、と言
う事に注意する事。即ち、図１２は共鳴トンネル現象が
発生する１組のサンプルの電極バイアス条件を示してお
り、又図１３は共鳴トンネル現象が起こらない別の組の
バイアス条件を示している。
この多重なゲート装置はとりわけ読出し専用メモリの為
に有用である。
読出し専用メモリ（ＲＯＭ）の実施態様では、情報はコ
ラムラインからその下にある量子ウェルへの電気的結合
度を変える事によって、簡単にハードプログラムされ
る。この実施態様のサンプルが図１４に示されている。
この実施態様の特別な利点は金属線のパターン形成がそ
の下にある量子ウェルのパターンに対して必ずしも正確
に整列されなくても良いと言う事にある。即ち、もし金
属線のピッチが量子ウェルピッチの２倍又はそれ以上に
作られるとしても、このＲＯＭはなお機能するであろ
う。
図示されているサンプルの実施態様に於いて、コラムラ
イン３０２、３０４、３０６、等は上方に横たわる金属
線である。コラムライン３０２は量子ウェルの列３１０
に対しては電気的に結合されているが、量子ウェルの列
３１２に対しては結合されていない（或いは列３１０に
対する程良く結合されてはいない）。この異なる結合は
フィールドプレートに切られた穴によって、或いは様々
な厚さにパターン化された絶縁体によって、実現する事
ができる。この構造のサンプルの作動モードは次の通り
である、背景ポテンシャルはすべてのコラム（即ち、ア
ースに固定されたすべてのコラム）について、共鳴トン
ネル現象が量子装置３１０、３１２、等の各々の列を通
して発生する様に定められる。
セルの中の１つのコラムを読出したいと言う場合には、
そのコラムの為のコラムライン３０２が別の電圧へ変え
られる。この別の電圧はコラムラインが電気的に結合さ
れている相手に列の中の共鳴トンネル現象を混乱させ、
これによってその列の中の共鳴トンネル現象を中断させ
る。
このコラムが電気的に結合されていない列の中では共鳴
トンネル現象は中断されないであろう。かくして、列の
中の電流を監視する事によって、アドレスされたコラム
と読出し列との交点の中にハードプログラムされた情報
が検出される。
本発明に従って量子ウェル装置を製造する為のサンプル
のプロセスを次に説明しよう。特に、上に述べられた３
端子装置の製造が、サンプルとして用いられる。
最初の材料は２つのエピタキシャル層を持つ半絶縁性の
ＧａＡｓ基板である。この基板は好ましくは、例えば１
立方センチメートル当り１０15迄、クロムをドープされ
るが、このトーピングは必ずしも必要ではない。第１の
エピタキシャル層はｎ+ＧａＡｓである。この層は（各
部位の）接続をもたらし、従ってかなり厚く且つかなり
高い電気伝導度を持ち、例えば厚さが５，０００オング
ストロームで１立方センチメートル当り１０18又はそれ
以上迄ドープされたｎ型である。この層の上に、実際の
量子ウェルを形成する様にパターン化される、薄い、わ
ずかにドープされたｎ型の層が付着される。この層は、
例えば１立方センチメートル当り１０16にドープされた
ｎ型であり、或るサンプルの実施態様ではその厚さ１５
０オングストロームである。
（わずかなドーピングが用いられるのは単に幾つかのキ
ャリアが得られる様にする為である。ドーピング量を多
くすると非弾性トンネル現象を増大させる事になろ
う。）図２１は基板４０２の上にエピタキシャル層４０
４及び４０６を持つ、初期構造を示している。上に述べ
られた様に、オプションとして、層４０４と４０６の間
にＡｌＧａＡｓの極めて薄い層を挿入する事が出来る。
この挿入層は、望ましいシャープなドーピング遷移をも
たらす為に、好ましくは分子ビームによって作られる
が、この層は必ずしも必要ではない。公にされている化
学蒸着、とりわけ有機金属ＣＶＤ（ＭＯＣＶＤ）を用い
た結果も極めてシャープな遷移が得られる事を述べてい
る。
最初のパターン形成段階がその後に続く。現在好まれて
いる実施態様では、パターン形成はＰＭＭＡ（ポリメチ
ルメタクリラート）等のＥビームレジスト電子ビームを
用いて行われる。これが現在好まれている実施態様とな
っているのは、これが今日の段階で０．１ミクロンより
も小さな構造を作る為の信頼性のある方法をもたらすか
らである。この様なディメンションは勿論光学的リソグ
ラフィーによっては不可能である（将来はＸ線又はイン
オンビーム・リソグラフィーがこの様なパターン形成を
行う為のより都合の良い方法をもたらすかも知れない
が）。図２２は図２１のエピタキシャル構造を示してい
る。この構造には（ｅビーム描画と現像によってパター
ン形成された）ＰＭＭＡの層４０８が付けられている。
次いで反応性イオンエッチング（ＲＩＥ）マスク材料が
付着される。現在好まれている実施態様ではこの為にア
ルミニウム層４１０及び金ゲルマニウム／ニッケル層４
１２が用いられる。パターン形成された層４０８は次い
で取り去られ、図２３に示されている様な、エピタキシ
ャル層４０６の選択された細い線の部分だけが露出され
る。
反応性イオンエッチングは今や、エピタキシャル層４０
６及び４０４を通して下の基板４０２の中へ溝４１４
（図２４）を掘る為に、慣用されている。この様なパタ
ーン形成の為のＲＩＥの諸条件は普通に知られており、
極度の異方性が、幾分遅いエッチングと引換えに、低圧
で容易に実現される。
次いで、図２５に示されているように、アルミニウム層
４１０が希釈されたＨＣｌの中で除去され、ＲＩＥマス
キング層４１０及び４１２が取除かれる。
次いで、再びＡｌＧａＡｓ層がエピタキシャル方向に全
面にわたって成長させられる。この層が溝４１４を埋め
る。この再成長は基板の同一軸方向の分子ビームを用い
て行わせる事が好ましい。しかしながら、ここでも再
び、金属有機ＣＶＤを代わりの技術として用いる事が出
来る。とは言え、いずれのケースに於いても、この再成
長は極めて高品質である事が重要である。何故なら層４
０６から作られたＧａＡｓのウェルとＡｌＧａＡｓの充
てん材料４１６との間の側壁の界面は、上に述べられた
様に、極めて重要だからである。この再生長構造が図２
６に示されている。
次いで、第２のパターン形成段階が実施される。このケ
ースで用いられるパターンは本質的にウェルの上と同じ
パターンであるが、もちろん最終的構造の中には出力接
点が含まれている。図２７に示されているこのパターン
は図２８に示されているハードマスクのパターンに変換
され、これが再び反応性イオンエッチングされる。しか
しながら、この反応性イオンエッチングの段階はむずか
しい深さ制御の問題を有している。即ちエッチングはｎ
+層４０４に達する迄続けなければならないが、これを
貫通してはならない（図２９）。このむずかしい深さ制
御の問題が、上に述べられた様にｎ+層４０４がそのよ
うに厚く作られる理由の１つなのである。
再び、マスキング金層がはがされ（図３０）、ＡｌＧａ
Ａｓが再び全体にわたって成長させられる。上に述べら
れた様に、ＡｌＧａＡｓは、ＡｌＧａＡｓとＧａＡｓと
の間に値の異なった伝導体エネルギーを課す為に十分に
高いパーセンテージのアルミニウムを含んでいる事が必
要であるが、最良の可能なＧａＡｓとＡｌＧａＡｓとの
界面が得られる様にする為にはアルミニウムのバーセン
テージは高過ぎない事が好ましい。現在好まれている実
施態様では、およそＡｌ0.3Ｇａ0.7Ａｓの組成が用いら
れている。図３１はそれから得られる構造体とあたらし
いＡｌＧａＡｓ層４２０を示してる。図３０に於いて、
ＡｌＧａＡｓ層４１６の或る部分が生き残っており、こ
れらの部分が層４２０の中に組込まれていると言う事に
注意する事。再び、層４２０は極めて良い界面品質と共
に、基板の同一軸方向に成長させられなければならな
い。
次いで、図３２に示されている様に、コンタクトメタラ
イゼーションパターンが描かれる。この段階ではジオト
リー（幾何学的厳密さ）の要求は幾ら穏やかとなり、好
ましくは光学レジスト４２２と光学的パターン形成が用
いられる。ついで選択的エッチングが用いられる。この
選択的エッチングはＡｌＧａＡｓを貫通してエッチし、
ｎ+ＧａＡｓの上で停止する（図３３）。フッ化水素が
この特性を有している。この段階は，図３４に示される
ように、コンタクトホール４２４をもたらす。次いでメ
タライゼーションによるパターン形成が、再び好ましく
は図３５に示されている様に光学レジスト４２６を用い
て行われ、次いで金属（ＡｕＧｅ／Ｎｉ等）が、例えば
蒸着によって被蒸着され、パターンを形成するよう取除
かれ、図３６に示されている様な構造が得られる。
第１のパターン形成段階によって確定された線形パター
ンに対して直角に線形パターンを確定する為に（図２７
に示されている）第２のパターン形成段階を実施し、２
つの交点が量子ウェルのドットのロケーションを確定す
る様にするだけで、例えばＲＯＭの為の量子ウェルのア
イレ構造体を製造する為に上述と非常に良く似た製造技
術を用いる事ができる。
ランダム論理回路を形成する為に本発明にもとづいて量
子ウェル装置を相互接続する際の基本的な困難はこれら
の装置の電気的特性である。こらの装置は非常に高い入
力インピーダンスと非常に低い出力インピーダンスを有
していると考えられる。本発明の別の側面で、出力接続
の為の回路構成が説明される。この構造は、マクロスコ
ピックな電流、即ち集積回路の配線の中で通常用いられ
ている電流に匹敵する電流、をスイッチングする為の、
本発明にもとづく量子ウェル装置の出力を可能にする。
次いでこれらのマクロスコピックな電流は電位を変え、
それによって量子ウェル装置のそれから先の段階をスイ
ッチングする為に用いる事が出来る。
マクロスコピックな抵抗値の変化は、ワイヤと基板との
界面の又は界面近くのトラッピングによって、非常に薄
いワイヤの中で検出する事が出来ると言う事が先行技術
によって知られている。物理学評論書簡第５２号、２２
８頁（１９８４年）（５２Ｐｈｙｓ．Ｒe.v.Ｌｅｔｔｅ
ｒｓ ２２８（１９８４年））の中のＫ．Ｒａａｌｓ他
の論文参照。即ち、極めて細い、例えば１００オングス
トローム×１００オングストローム、の金属ワイヤの中
では、電子が散乱の中心にトラップされるか否かによっ
て、ワイヤの近くにある散乱の中心の断面が何桁も変わ
って来る。この様に大きな散乱の変化はワイヤの抵抗に
も明らかな変化をもたらす。
この現象は必ずしも上記の様な小さなディメンションの
ワイヤだけに限られてはいない。沢山のトラッピングサ
イト（散乱センター）を用いる事によって、より太いワ
イヤの抵抗も同じ様に変化せさる事が出来る。とりわ
け、薄い又は幅の広いワイヤが用いられている場合に
は、ワイヤの表面全体をコートされたトラップを含む絶
縁体は、トラップが占拠されているか否かによってワイ
ヤの抵抗を相当変化させる事が出来る。トラップのチャ
ージを行わせる為に、好ましくは、ワイヤの表面に対し
て垂直のバイアスをもたらすフィールドプレートが用い
られる。かくして、量子ウェル装置の段階（勿論この中
には並列の多量量子ウェル連鎖も通常含まれるであろ
う）の電流出力は薄い偏平のワイヤの中へ結合され得る
一方、ワイヤからエネルギー障壁を超えて絶縁体のトラ
ッピングサイトの中へ電荷の注入を助ける為に、フィー
ルドプレートのバイアスが垂直に加えられる。この様に
してトラップされた電荷は垂直バイアスが取除かれた後
でワイヤの抵抗を変化させ、かくしてワイヤを通る電流
振動はセンス増幅器を起動させる為に用いる事が出来
る。かくして、この散乱の中心の変調は実際に、量子ウ
ェルの出力信号をマクロスコッピクな信号へ変換する為
に適当なラッチをもたらす。
次にこの実施態様がより詳しく説明される。第１に、散
乱サイトに近いワイヤのディメンションは、ワイヤがア
ンダーソンの局所状態として知られている状態にある様
でなければならない。即ち、電子の波動関数がワイヤの
全周、即ち、四角のワイヤの４つの面のすべて、に意味
のある程度に十分に重ね合わされていなければならな
い。この状態の下では、抵抗はワイヤに隣接する表面エ
ネルギー準位に対して極めて敏感となろう。そこには一
般に多くの意図せずに生み出された表面エネルギー準位
があるべきであろうが、これらの活性化エネルギーは通
常低い。かくして、作動温度はこれらの望ましくない表
面エネルギー準位が容易に除去されてしまう様に、即ち
ＫＴがこれらの寄生表面エネルギー準位の活性化エネル
ギーと同等か或いはこれよりも大きくなる様に、しかし
ながら電荷がトラップされて抵抗を変化させる表面エネ
ルギー準位の活性化エネルギーがｋＴの数倍以上となる
様に、選択される。かくして、この出力増幅器段階の主
要な用途は７７ケルビン付近の温度、即ち、液体窒素の
温度で作動する装置用であると信じられている。しかし
ながら、もしキャリアをより深く表面エネルギー準位の
中で注入する事が出来れば、もっと高い作動温度でも使
用出来る。
現在好まれている実施態様で用いられている表面エネル
ギー準位は金属の伝導帯エネルギーからおよそ２０〜３
０ｍｅＶ又はそれ以上ずらされている。
アンダーソンの局所化状態の下で動作と言うのは、散乱
の中心に近いワイヤのディメンションが恐らく５００×
５００オングストロームよりも大きくはなく、好ましく
は１００×１００オングストロームに近いと言う事を意
味している。１００×１００オングストロームのワイヤ
の場合、ワイヤの抵抗は１ミクロン当り大ざっぱに言っ
て１００Ｋから１メグオームである。占拠されている又
は占拠されていない各々の散乱の中心は１パーセント内
外の抵抗の変化を課する事が出来るから、この様な散乱
の中心を幾つか用いる事によって、５％内外の全抵抗変
化が実現される。かくして、これらの金属線は対として
用いられ、又電流の数パーセントの変化は容易に従来の
センス増幅を起動させるのに十分となる。
現在好まれている、これらのトラップの中へのキャリア
の注入を行う為の実施態様はトラッピングサイトを量子
ウェルの鎖の中の最後のウェルに対してトンネル現象に
よって接続させる事であり、トラッピングサイトから鎖
の中の最後のウェル迄の分離はウェルとの間の距離の数
倍だけ、又好ましくはそれ以下だけ、トラッピングサイ
トからずらされているべきである。トラップから最後の
ウェルの中へのトンネル現象はこの好ましい実施態様の
場合には制約にはならない、何故なら電子が励起された
エネルギー準位を通して入って来るからである。逆方向
のトンネル現象はすべて非弾性的である。しかしなが
ら、十分に深いトラップの場合には、必要となるフォノ
ンのエネルギーが必要に大きくなるので非弾性トンネル
現象が無視出来なくなる。トラッピングサイトは集束イ
オンビームを用いることによって極めて精致に描画する
事が出来る。
かくして、この出力段階の構成が図１５に示されてい
る。
既に述べられた通り、一方向のウェル結合がオプション
として、金属線の抵抗を変化させる際にこれらのトラッ
プの中へのキャリアの注入を助ける為に用いられてい
る。この一方向の結合はウェルの自己調整的なトンネル
効果によって可能とされている。即ち、上に述べられた
要因に加えて、ウェルの中における電子の存在又は非存
在自体がウェルとウェルの間の電場を変化させるであろ
う。かくして、図１６に示されている様に、第２のウェ
ルの中に於ける追加の電子の存在によって引起こされた
電場の変化はそれ自体でトンネル現象を禁止させるのに
十分となり得る。かくして、キャリアはウェル１からウ
ェル２の中の電子を失った準位の中へ容易にトンネルす
るが、これと同じキャリアは非弾性チャンネルを通る以
外にはウェル１の中へトンネルして戻って来る事は出来
ない。何故ならこれらのトンネルはもはや同列とされて
はいないからである。
この自ら生み出された電場の変化が有用となる為には、
与えられた作動温度の下に於ける共鳴ピークが比較的シ
ャープである事が必要である。即ち、ウェルのディメン
ションは作動温度の下で、或いはいずれかの共鳴トンネ
ル現象による利得の下で必要なるディメンションよりも
好ましくは小さいべきである。例えば、室温下での作動
に適したディメンションのウェルは、もし７７Ｋ又は４
Ｋで作動させられるとこの様な効果を示すであろう。よ
り小さなウェルと言うのは１つのキャリアの追加によっ
て引起こされる電位のシフトによって生み出される電界
がより大きくなると言う事を意味している。
これらの自己発生電界効果はその他の用途も有してい
る。たとえば、図１７に示されている４つのウェルを持
つ構造を考えてみよう。フィールドプレート又はその他
のバイアス接続ウェル３の為の基準電圧Ｖｏを確定する
為に用いられている。これらのウェルの寸法は、ウェル
１からウェル３へのトンネル現象がＶ3＝Ｖｏの時にの
み発生し、ウェル２からウェル３へのトンネル現象がＶ
3＝Ｖｏ＋Ｅ、即ち、ウェル３の電位だけ電子１個の存
在によって変化された時、にのみ発生し、ウェル３から
ウェル４へのトンネル現象がＶ3＝Ｖｏ＋２Ｅの時にの
み発生する様に、定められている。入力信号Ａはウェル
１の中へトンネルしてゆくキャリアを供給し、又入力信
号Ｂはウェル２の中へトンネルしてゆくキャリアを供給
し、又出力接点はウェルからの出力信号Ｃを取り出す。
かくして、このウェルの素朴な複合体はＡＮＤゲートを
もたらす。
その他のブールの原始関数も容易に作り出せる。例え
ば、同じウェルの配置で、もし我々がウェルの結合をや
り直して、ウェル１からウェル３へのトンネル現象がＶ
3＝Ｖｏの時、ウェルトンネルからウェル３へのトンネ
ル現象Ｖ3＝Ｖｏの時、又ウェル３からウェル４へのト
ンネル現象がＶ3＝Ｖｏ＋Ｅの時に発生する様にすれ
ば、ＯＲゲートが得られる事になる。これの結合はすべ
ての原始的なブールの代数の論理セル及びそれ以上のも
のを構成する為に用いる事が出来る。自ら生み出された
電界がトンネル現象を中断させるのに十分であると言う
この様な状態下では、ウェルの中の過剰のキャリアの存
在によって問題が生み出される事がある。即ち、もしウ
ェルＡとＢとの間の接合が、ウェルＡが占拠されており
ウェルＢが占拠されていない時に共鳴トンネル現象を許
す様に設計されていたとすると、ウェルＡが唯１つだけ
ではなく、占拠された２つの準位を持っているとトンネ
ル現象が中断されてしまう事がある。しかしながら、こ
の様なケースでは、２個のキャリアのポピュレーション
は非弾性的に生み出されているはずである。その上非弾
性トンネル現象は場合によってはリセットメカニズムを
もたさらすであろう。
本発明の別の１群の実施態様は垂直トンネル現象を利用
している。この様な構造体の魅力は、垂直方向のディメ
ンションでは横方向のディメンションよりもより容易
に、極めて良い界面品質を持つ極めて小さなディメンシ
ョンが実現されると言う事になる。
この様な実施態様の鍵となる特徴はウェルの中のエネル
ギー準位相互間の間隔が一般ウェルの体積によって確定
されたと言う事である。かくして、ウェルの体積が与え
られている場合、ウェルは大よそ立方体の箱と言うより
もむしろ薄い偏平の箱として作る事が出来る。このケー
スは、運動量成分のうちの２つが極めて近接した間隔の
値で量子化され、又第３の成分は極めて広い間隔をあけ
た許容運動量の値で量子化されるであろう。
この様な実施態様が図１９と２０に示されている。再
び、ウェル６０４〜６０８は好ましくは第１の半導体か
ら作られ又障壁媒体６１２は好ましくは第２の、より広
い禁止帯の幅を持つ半導体から作られている。砒化ガリ
ウム及びＡｌＧａＡｓはこれらの２つの半導体の為に好
ましい。上に述べられた様に電流は、ローライン６１６
とコラムライン６１４の電位がウェル６０６の準位に対
してウェル６０４及び６０８の準位と整列する事を許す
時にのみ、ｎ+電極６０２から金属電極６１０へと流れ
る かくして、本発明は上記の目的、並びに技術的利点をも
たらす。当業者にとっては明らかであろうが、本発明は
新規的発明であり、限りなく多様な修正及び変形によっ
て変更され得る。例えば、ＳｉのウェルをＳｉＯ2の障
壁媒体の中で用いる事が出来、或いは好ましいＧａＡｓ
／ＡｌＧａＡｓの材料の代わりにその他の半導体／半導
体又は半導体／絶縁体の系を用いる事が出来る。本発明
の範囲は特許請求の範囲の中に述べられている事を除い
て制限されない。
【図面の簡単な説明】 本発明は添付の図面を参照して説明される。図面に於い
て、 図１Ａ及び図１Ｂは簡単なサンプル実施態様に於けるポ
テンシャルウェルの間隔とエネルギー準位を示してい
る。 図２は共鳴（共振）トンネル現象を許す為にバイアスさ
れた、図１の構造を示している、 図３は共鳴トンネル現象が禁止される様に、図２中に示
されるよりも低い電圧でバイアスされた、図１の構造を
示している、 図４は図１の構造の電圧電流特性を示している、 図５は、上方に横たわるエネルギー準位相互間の間隔が
より近接している，中位の大きなウェルを用いた実施態
様のエネルギー準位を示している、 図６は入力出力の接点を含む実施態様の電子的構造を示
している、 図７は、エネルギー準位相互間の間隔がより均等な、ほ
ぼ正弦波形のウェル境界線を用いた実施態様のエネルギ
ー準位を示している。 図８は本発明にもとづく３端子量子ウェル装置を示して
いる、 図９は、量子ウェル対の幾つもの鎖が平行に接続され
た、本発明にもとづく別の３端子量子ウェル装置を示し
ている。 図１０は図９の装置の断面図を示している、 図１１は、各々の鎖の中の多量ウェル２０４に接続する
為の多重電極２０８を持つ点で図９の装置と異なる多端
子装置を示している、 図１２は共鳴トンネル現象が発生する，図１１の実施態
様の為のバイアス条件のサンプルセットを示しており、
又図１３は共鳴トンネル現象が発生しない，図１１は実
施態様の為のバイアス条件のサンプルセットを示してい
る、 図１４は本発明の１つの実施態様にもとづく読出し専用
メモリを示している、 図１５は、量子ウェル装置がマクロスコピック（巨視
的）な出力電流をスイッチする，本発明の実施に際して
用いられたサンプル出力スイッチの構成をし示してい
る、 図１６は、別の１群の実施態様に於ける許容トンネル現
象遷移中のウェルの準位の集団（ポピュレーション）に
よって励起された電位変化の効果を示している、 図１７は自己調整的なトンネル現象抑制力を持つ量子ウ
ェル論理素子を用いて構成されたＡＮＤゲートを示して
おり、又図１８は自己調整的トンネル現象抑制力を持つ
量子ウェル論理素子を用いて構成された、よりふくざつ
な論理要素を示している、 図１９及び図２０は本発明にもとづく垂直トンネル現象
量子ウェル装置構造の２つの実施態様を示している、 図２１〜図３６はそれぞれ本発明にもとづくサンプルな
３端子装置のプロセスの諸段階を示している。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】所望の回路機能を実現するために配置接続
    されている複数のポテンシャルウェルであって、一方が
    ５００オングストローム以下で他方が１，０００オング
    ストローム以下の最小寸法の半導体材料の島を各々含む
    ポテンシャルウェルと、 隣接する前記ポテンシャルウェルの間に挟まれている障
    壁媒体であって、この障壁媒体のキャリアの最小ポテン
    シャルエネルギーが、前記ポテンシャルウェル中のキャ
    リアの最小ポテンシャルエネルギーよりも高い障壁媒体
    と、 最大断面寸法が５００オングストローム以下である金属
    ワイヤと、 前記量子ウェルの１つから１，５００オングストローム
    以下の位置にあって、かつ前記金属ワイヤの近傍で電気
    的に接続されているトラッピングサイトと、 前記金属ワイヤに接続され、この金属ワイヤの抵抗の変
    化に応じて前記トラッピングサイトの中にキャリアが注
    入されたかどうかを検出する検知手段と、 を含む電子装置。
  2. 【請求項２】前記障壁媒体の中におけるキャリアの最小
    のポテンシャルエネルギーは、前記ウェルの中のキャリ
    アの最小のポテンシャルエネルギーよりも、少なくとも
    ５０ミリ電子ボルト高いことを特徴とする特許請求の範
    囲第１項記載の電子装置。
  3. 【請求項３】６５゜Kより高い所定の温度において動作す
    る電子装置であって、 前記ポテンシャルウェルのそれぞれは、３００オングス
    トローム以下の最小の寸法のものと５００オングストロ
    ーム以下の寸法のものを有している前記半導体材料の島
    を含んでおり、 前記障壁媒体の中のキャリアの最小のポテンシャルエネ
    ルギーは、前記ポテンシャルウェルの中のキャリアの最
    小のポテンシャルエネルギーよりも、少なくとも８ミリ
    電子ボルト高いものであり、 前記ポテンシャルウェルは、前記いずれかの最小の物理
    的寸法の３倍以下である距離によって、それぞれのポテ
    ンシャルウェルから物理的に離隔されていることを特徴
    とする特許請求の範囲第１項記載の電子装置。
  4. 【請求項４】前記それぞれのポテンシャルウェルは、前
    記ポテンシャルウェルのいずれか１つの最大物理的寸法
    の３倍以下である距離によって、物理的に離隔されてお
    り、 前記それぞれポテンシャルウェルは、３次元のすべてに
    十分に小さく、前記ポテンシャルウェルのそれぞれは、
    ２分の１ミリ電子ボルト以上の間隔で離隔されているこ
    とを特徴とする特許請求の範囲第１項記載の電子装置。
  5. 【請求項５】前記ポテンシャルウェルのそれぞれは、２
    ００オングストローム以下の最小の寸法を有している半
    導体材料の島を含んでおり、前記ポテンシャルウェル
    は、３次元のすべてにおいて十分に小さく、前記ポテン
    シャルウェルのそれぞれの中のエネルギーレベルは、２
    分の１ミリエレクトロンボルト以上の間隔で離隔されて
    おり、 前記障壁媒体は、前記ポテンシャルウェルの中のキャリ
    アの最小のポテンシャルエネルギーより、少なくとも５
    ０ミリ電子ボルトより高いキャリアの最小のポテンシャ
    ルを有しており、 前記ポテンシャルウェルは、前記ポテンシャルウェルの
    いずれか１つの最小の物理的な寸法の３倍以下である距
    離によって互いに物理的に離隔されていることを特徴と
    する特許請求の範囲第１項記載の電子装置。
  6. 【請求項６】それぞれの前記ウェルは、前記障壁媒体の
    中のキャリアのブロッホ波長の１００倍以下である距離
    によって物理的に離隔されており、 前記ポテンシャルウェルは、３次元のすべてにおいて十
    分小さく、前記ポテンシャルウェルのそれぞれの中のキ
    ャリアのエネルギー準位および運動量の３つの成分が離
    散的であることを特徴とする特許請求の範囲第１項記載
    の電子装置。
  7. 【請求項７】前記隣接しているそれぞれのウェルは、２
    分の１ミクロン以下である距離で物理的に離隔されてお
    り、 前記ウェルは、３次元のすべてにおいて十分小さく、前
    記ウェルのそれぞれの中のエネルギー準位および運動量
    の３成分全てが離散的であることを特徴とする特許請求
    の範囲第１項記載の電子装置。
  8. 【請求項８】所定の動作温度において動作する電子装置
    であって、 前記それぞれのウェルは、前記障壁媒体の中のキャリア
    のブロッホ波長の１００倍以下である距離によって物理
    的に離隔されており、 前記それぞれのウェルは、３次元のすべてにおいて十分
    に小さく、前記ウェルのそれぞれの中における最低位に
    ある２つのエネルギー準位は、前記動作温度の絶対温度
    の温度値の少なくとも３倍のボルツマン定数倍で離隔さ
    れており、かつ前記ウェルのそれぞれの中のキャリアの
    運動量の３つの成分のすべてが離散的であることを特徴
    とする特許請求の範囲第１項に記載の電子装置。
  9. 【請求項９】前記ウェルのそれぞれは、前記ウェルのい
    ずれか１つの最大の物理的な寸法の３倍以下である距離
    によって物理的に離隔されており、 前記それぞれのウェルは、３次元のすべてにおいて十分
    小さく、前記ウェルのそれぞれの中のエネルギーレベル
    は、２分の１ミリ電子ボルトのエネルギーレベル以上の
    間隔で離隔されており、 前記ウェルのそれぞれのキャリアの運動量の３つの成分
    のすべてが離散的であることを特徴とする特許請求の範
    囲第１項記載の電子装置。
  10. 【請求項１０】前記トラッピングサイトは、少なくとも
    ２０ミリ電子ボルトのポテンシャル差によって、前記金
    属ワイヤから離隔しているキャリアに関するポテンシャ
    ルエネルギーを有していることを特徴とする特許請求の
    範囲第１項記載の電子装置。
JP60144114A 1984-07-02 1985-07-02 電子装置 Expired - Lifetime JPH0654810B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/626,806 US4581621A (en) 1984-07-02 1984-07-02 Quantum device output switch
US626806 1984-07-02

Publications (2)

Publication Number Publication Date
JPS6182471A JPS6182471A (ja) 1986-04-26
JPH0654810B2 true JPH0654810B2 (ja) 1994-07-20

Family

ID=24511934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60144114A Expired - Lifetime JPH0654810B2 (ja) 1984-07-02 1985-07-02 電子装置

Country Status (2)

Country Link
US (1) US4581621A (ja)
JP (1) JPH0654810B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3334167A1 (de) * 1983-09-21 1985-04-04 Siemens AG, 1000 Berlin und 8000 München Halbleiterdiode
US5032877A (en) * 1984-07-02 1991-07-16 Texas Instruments Incorporated Quantum-coupled ROM
US4799091A (en) * 1984-07-02 1989-01-17 Texas Instruments Incorporated Quantum device output switch
US4783427A (en) * 1986-02-18 1988-11-08 Texas Instruments Incorporated Process for fabricating quantum-well devices
JP2508637B2 (ja) * 1986-05-20 1996-06-19 日本電気株式会社 半導体素子
US4751194A (en) * 1986-06-27 1988-06-14 American Telephone And Telegraph Company, At&T Bell Laboratories Structures including quantum well wires and boxes
US4894526A (en) * 1987-01-15 1990-01-16 American Telephone And Telegraph Company, At&T Bell Laboratories Infrared-radiation detector device
US4902912A (en) * 1987-07-01 1990-02-20 American Telephone And Telegraph Company, At&T Bell Laboratories Apparatus including resonant-tunneling device having multiple-peak current-voltage characteristics
US4860064A (en) * 1987-10-21 1989-08-22 American Telephone And Telegraph Company At&T Bell Laboratories Transistor comprising a 2-dimensional carrier gas collector situated between emitter and gate
US4821082A (en) * 1987-10-30 1989-04-11 International Business Machines Corporation Heterojunction bipolar transistor with substantially aligned energy levels
DE3737572A1 (de) * 1987-11-05 1989-05-24 Licentia Gmbh Steuerbare quantentopf-struktur
US4903101A (en) * 1988-03-28 1990-02-20 California Institute Of Technology Tunable quantum well infrared detector
US5138408A (en) * 1988-04-15 1992-08-11 Nec Corporation Resonant tunneling hot carrier transistor
US5036371A (en) * 1989-09-27 1991-07-30 The United States Of America As Represented By The Secretary Of The Navy Multiple quantum well device
US5107316A (en) * 1989-12-28 1992-04-21 Siemens Corporate Research, Inc. Catoptrical opto-electronic gas sensor
US5191784A (en) * 1989-12-28 1993-03-09 Siemens Corporate Research, Inc. Opto-electronic gas sensor
US5093699A (en) * 1990-03-12 1992-03-03 Texas A & M University System Gate adjusted resonant tunnel diode device and method of manufacture
US5362973A (en) * 1990-06-25 1994-11-08 Xerox Corporation Quantum fabricated via photo induced evaporation enhancement during in situ epitaxial growth
US5283445A (en) * 1991-11-29 1994-02-01 Fujitsu Limited Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation
JP2701633B2 (ja) * 1991-12-09 1998-01-21 日本電気株式会社 半導体装置
US5294374A (en) * 1992-03-20 1994-03-15 Leviton Manufacturing Co., Inc. Electrical overstress materials and method of manufacture
US5475341A (en) * 1992-06-01 1995-12-12 Yale University Sub-nanoscale electronic systems and devices
US6320200B1 (en) * 1992-06-01 2001-11-20 Yale University Sub-nanoscale electronic devices and processes
JP3271201B2 (ja) * 1992-10-31 2002-04-02 ソニー株式会社 量子干渉半導体装置及び量子干渉制御方法
US5908306A (en) * 1993-01-29 1999-06-01 Sony Corporation Method for making a semiconductor device exploiting a quantum interferences effect
JPH0786615A (ja) * 1993-09-14 1995-03-31 Fujitsu Ltd 半導体量子ドット装置
US5825049A (en) * 1996-10-09 1998-10-20 Sandia Corporation Resonant tunneling device with two-dimensional quantum well emitter and base layers
WO1998049587A1 (en) * 1997-05-01 1998-11-05 Trustees Of The Stevens Institute Of Technology Method and apparatus for modulation of guided plasmons
US6069380A (en) * 1997-07-25 2000-05-30 Regents Of The University Of Minnesota Single-electron floating-gate MOS memory
US6281519B1 (en) 1997-08-13 2001-08-28 Fujitsu Limited Quantum semiconductor memory device including quantum dots
KR100526480B1 (ko) * 2003-12-31 2005-11-08 동부아남반도체 주식회사 양자점을 이용한 비휘발성 메모리 제조 방법
US7662698B2 (en) * 2006-11-07 2010-02-16 Raytheon Company Transistor having field plate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163238A (en) * 1978-06-09 1979-07-31 The United States Of America As Represented By The Secretary Of The Army Infrared semiconductor device with superlattice region
US4261771A (en) * 1979-10-31 1981-04-14 Bell Telephone Laboratories, Incorporated Method of fabricating periodic monolayer semiconductor structures by molecular beam epitaxy
EP0068064A1 (en) * 1981-06-30 1983-01-05 International Business Machines Corporation Semiconductor circuit including a resonant quantum mechanical tunnelling triode device
US4503447A (en) * 1982-07-16 1985-03-05 The United States Of America As Represented By The Secretary Of The Army Multi-dimensional quantum well device

Also Published As

Publication number Publication date
JPS6182471A (ja) 1986-04-26
US4581621A (en) 1986-04-08

Similar Documents

Publication Publication Date Title
JPH0654810B2 (ja) 電子装置
US4575924A (en) Process for fabricating quantum-well devices utilizing etch and refill techniques
JPH0656884B2 (ja) ３端子量子装置
JP2656018B2 (ja) 読み出し専用メモリ
EP1860600A1 (en) Quantum dot device
US5113231A (en) Quantum-effect semiconductor devices
US4783427A (en) Process for fabricating quantum-well devices
CN101305467B (zh) 多量子阱器件
US4799091A (en) Quantum device output switch
US4872038A (en) Lateral surface superlattice having negative differential conductivity novel process for producing same
Dingle Semiconductors and semimetals
JP2656019B2 (ja) 電子装置
JPS63316484A (ja) 量子効果半導体装置
EP0170044B1 (en) Quantum-coupled device
Lee et al. Fabrication and characterization of one‐and zero‐dimensional electron systems
JP2004508718A (ja) ナノ電子デバイス
JPS61123174A (ja) 垂直量子ウエル装置
Hess et al. Hot electrons in semiconductor heterostructures and superlattices
Chang et al. A laterally tunable quantum dot transistor
Ploner et al. A device layout for tunneling spectroscopy of barrier-separated electron systems with tunable dimensionality
Kelly A second decade of semiconductor heterojunction devices
Wada et al. High-temperature pulsed operation of InGaAsP/InP surface emitting lasers
Vincent et al. Tuning the room temperature nonlinear I− V characteristics of a single-electron silicon quantum dot transistor by split gates: A simple model
Faini et al. Lateral Confinement Effects in the Electronic Properties of Double Barrier Structures
Reed Resonant Tunneling in Double Barrier Heterostructures

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term