JPH0656884B2 - 3端子量子装置 - Google Patents

3端子量子装置

Info

Publication number
JPH0656884B2
JPH0656884B2 JP60143826A JP14382685A JPH0656884B2 JP H0656884 B2 JPH0656884 B2 JP H0656884B2 JP 60143826 A JP60143826 A JP 60143826A JP 14382685 A JP14382685 A JP 14382685A JP H0656884 B2 JPH0656884 B2 JP H0656884B2
Authority
JP
Japan
Prior art keywords
potential
well
wells
energy
potential well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60143826A
Other languages
English (en)
Other versions
JPS6181662A (ja
Inventor
エイ・リード マーク
テイー・ベイト ロバート
Original Assignee
テキサス インスツルメンツ インコ−ポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコ−ポレイテツド filed Critical テキサス インスツルメンツ インコ−ポレイテツド
Publication of JPS6181662A publication Critical patent/JPS6181662A/ja
Publication of JPH0656884B2 publication Critical patent/JPH0656884B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/158Structures without potential periodicity in a direction perpendicular to a major surface of the substrate, i.e. vertical direction, e.g. lateral superlattices, lateral surface superlattices [LSS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7606Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子装置に係わる。
〔従来の技術および発明が解決しようとする問題点〕
MOS装置が4分の1ミクロンのチャンネル長さの域に
達する頃には、或いは恐らくもっとずっと大きな寸法の
時でさえ、従来のVLSI集積技術テクノロジーはそれ
以上のスケーリングを妨げられるであろうと言う事が一
般的なに認識されている。集積回路の可能性の多くの前
進はスケーリングの絶え間無い進歩に基づいていた故
に、近い将来のこの障害は大きな関心事である。
従って本発明の目的は、能動装置が、寸法が4分の1ミ
クロンよりも小さな活性領域を持ち得る集積回路テクノ
ロジーを提供する事である。
本発明のもう1つの目的は、各々の能動装置の占める全
面積が平均1平方ミクロンの1/4以下の能動装置を製
造する事の出来る集積回路テクノロジーを提供する事で
ある。
従来の集積回路テクノロジーのもう1つの内在的制約は
速度である。MOS装置はチャンネル長さ走行時間の故
にその速度の点で内在的制約を持っている。集積化の出
来るバイポーラ装置も又、ベース幅走行時間に起因する
内在的な速度制約を有しており、又電力散逸も多いと思
われる。
従って、どの様なMOS装置よりも高い潜在的最高速度
を持つ能動装置を提供する事が本発明の1つの目的であ
る。
どの様なバイポーラ装置よりも潜在的に速い能動装置を
提供する事は本発明のもう1つの目的である。
どの様なバイポーラ装置よりも潜在的に速く、又電力散
逸も非常に少ない能動装置を提供する事は本発明のもう
1つの目的である。
これらの並びにその他の目的を達成する為に、本発明は
次のものを提案する、少なくとも2つの密接上隣接した
ポテンシャルウエル(例えばAlGaAs格子の中のG
aAsの島)が十分に小さく作られ、その為にウエルの
内部に於けるキャリアの少なくとも2つの運動成分が別
々に量子化される、新種類の電子装置。この事は、ウエ
ル相互間のバイアスが2つのウエルのエネルギー準位を
整合させる様に調整せれているとトンネル現象が非常に
すみやかに発生するが、エネルギー準位が整合されてい
ないと、トンネル現象は著しく弱められると言う事を意
味している。この高利得メカニズムから有利な電子装置
機能がもたらされる。
量子結合装置を機能的な電子回路に仕立てる際の困難
は、これらの装置が極端に小さいので、マイクロスコピ
ックな出力電流を得る為には、一般に幾つもの装置を並
列に働かせる事が必要となると言う事にある。更に、こ
れらの幾つもの並列の能動装置を組合せ又これらの装置
から引き出す為の配線の仕方も困難である。何故ならこ
れらの装置のジオメトリー(幾何学的厳密さ)に関する
厳しい制約が配線の為に用いられるべきジトメトリーに
対しても大きな制約を課するからである。
かくして、これらの装置へ又これらの装置からマクロス
コピックな電流を導く為の入力及び出力の接続が用意さ
れている量子結合装置を用いた装置構造を提供する事が
本発明の1つの目的である。
〔問題点を解決するための手段〕
本発明に従って次のものが提供される。
すなわち、 各々が、最小ディメンション500オングストローム以
下又他のディメンションが1,000オングストローム
以下の半導体材料の島を含む複数の第1と第2のポテン
シャルウエル、と キャリアの最小ポテンシャルエネルギーが上記のウエル
の中のキャリアの最小ポテンシャルエネルギーよりも少
なくとも50ミリ電子ボルト高く、上記のウエルが、上
記のいずれのウエルの最小物理ディメンションの3倍以
下の距離によって互いに物理的に分離されている,上記
の第1と第2のウエルの間に挿入された障壁媒体と、 上記の第1のウエルの各々に対して電気的に結合された
第1の伝導体と、 上記の第2のウエルの各々に対して電気的に結合された
第2の伝導体と、並びに 上記の第2のウエルの複数のウエルから上記の障壁媒体
によって横方向に分離されている出力接点(コンタク
ト)−上記出力接点と上記の第2のウエルとの間の上記
の障壁媒体は上記の第1と第2のウエルを分離している
最小横幅のわずか2倍の最小横幅を有している−と、 を含む電子装置であって、 上記のウエルの各々がわずかにドープされた半導体を含
み、又上記の伝導体の各々が高濃度にドープされた半導
体を含んでいる電子装置。
また、上記第1と第2のウエルに含まれる半導体の島
は、好ましくは、500オングストローム若しくは1,
000オングストロームであり、キャリアの量子箱を形
成することができるが、量子ウエル箱を形成し得る半導
体の島の寸法は150オングストローム若しくは500
オングストローム以下であっても適宜実施し得る。更
に、障壁媒体は、好ましくは、ポテンシャルウエルの最
小エネルギーより50若しくは8ミリ電子ボルト程度高
く、各ウエルの離散的なエネルギーの間隔は、2分の1
ミリ電子ボルト程度の間隔があれば量子化が絶縁温度3
00゜K以上でも可能である。なお、各ポテンシャルウ
エルの横方向の間隔は、後述するが、量子箱の寸法の3
倍以内でよく、出力接点との間は、このウエル間の幅の
2倍を超えなければキャリアのトンネルを制御し得る。
更に、キャリアの寸法をブロッホ波長で表せば、各ポテ
ンシャルウエルはブロッホ波長の100倍以下に隣接さ
せれば、量子箱としてキャリアをトンネルさせることが
できる。
〔実施例〕
本発明は、これ迄集積回路を作る為に電子工業界で用い
られて来たトランジスタやダイオードの構造とは基本的
に異なる能動装置を示す。即ち本発明によって示されて
いる能動装置は電界効果トランジスタでもバイポーラト
ランジスタでもなく、基本的に且つ全く異なる原理に従
って働く。
本発明の多くの実施態様の鍵となる特徴は一対の近接し
て結合された量子ウェルであるが、この量子ウェルの各
々の極めて小さく、その電子ポピュレーションが量子化
される程小さい、即ち、ウェルの中の電子は幾つかの許
容エネルギーのうち1つだけしか持てない。本発明は古
典物理学では解析する事が出来ず、量子力学の知識で理
解しなければならない装置の作動様態を示している。
半導体プロセッシング分野に於ける進歩は今や、電子の
プロッホ波長に匹敵する、極めて小さな寸法でパターン
を描かれる様な半導体構造を可能にしている。(ブロッ
ホ波長は半導体の中の電子の“幅”を測定した値であ
る。電子の位置は確率分布によって測定されなければな
らず、その位置には或る程度の幅がある。)本発明は、
これ迄の半導体や集積回路の装置では見られなかった種
類の新しい原理の作動が可能な、新しいタイプの装置構
造を達成する為にブロッホ波長に近い寸法のパターン化
された構造を利用する事が出来ると言う事を利用してい
る。
本発明の中で用いられている鍵となる作動原理の幾つか
を説明する簡単化されたサンプル実施態様が図1に示さ
れている。砒化ガリウム(ガリウム砒素)の離隔したウ
ェルが砒化アルミニウム・ガリウムのマトリックス(母
組織)の中に埋込まれている。半導体技術で良く知られ
ている様に、AlGaAsの禁止帯の幅(バンドギャ
プ)はGaAsのそれよりも広い。(もっと正確に言え
ば、AlxGa1-xAsの式を持つ擬似二元合金はすべ
て、xの関係として増加してゆく禁止帯の幅を持つ半導
体である。)この異なる禁止帯の幅は、格子内の伝導帯
電子のポテンシャルエネルギーがGaAsの領域内では
AlGaAsの領域内よりも低いと言う事を意味してい
る。この材料系の特別な長所は、GaAsとAlGaA
sとの間の界面が非常に良い挙動をする界面であると言
う事であり、即ちこれらの界面は極めて低い密度の表面
エネルギー準位で作る事が出来(Si/SiO界面よ
りも低い)、且つ界面のGaAs側とAlGaAs側と
の間でほとんど完全な格子整合を保つ事が出来る。しか
しながら、以下に論じられる様に、本発明は、単に半導
体だけにとどまらず、広い範囲にわたる様々な素材系を
用いて実施する事が出来る。
図1のサンプル実施態様に於いて、ウェル10は約12
5オングストロームの幅を持ち、又ウェル相互間の間隔
も又約125オングストロームである。これらのウェル
のディメンション(寸法)は、ウェルの中の電子のエネ
ルギー状態が量子化される程十分小さい。即ち、これら
のウェルは好ましくは立方形に作られるが、上記の様な
ディメンションの立方形のウェルの中の電子の許容エネ
ルギー状態は電子のふるまいの為の実効質量近似計算を
用い、量子力学の箱の中の単純粒子の問題として容易に
計算する事が出来る。かくして、例えば、上記のウェル
のディメンションの場合で且つアルミニウム濃度を35
%とすると、4つの許容エネルギー状態が存在し、その
最も下にあるエネルギー状態はGaAsを伝導帯の最低
点のボトムの上方にあり、且つ2番目に低いエネルギー
状態から0,070電子ボルトだけ分離されている。2
番目に高いエネルギー状態は更に0,114電子ボルト
だけ上方にある。これらのエネルギー状態は量子化され
たものとして取り扱わねばならないと言う事に注意する
事。この事は、ウェルの中の電子のエネルギーはこれら
の許された、分離したエネルギー準位のうちの1つとと
正確に等しくならなければならず、その他の値を取る事
は出来ない、と言う事を意味している。この事が本発明
の鍵である。この事が通常の半導体装置(例えそれが現
在の半導体装置のスケーリングによって達成される進ん
だ半導体装置であっても)との基本的な相異であると言
う異に注意する事、何故なら、従来のすべてのソリッド
ステート装置は−例えそれが電界効果形又はバイポーラ
形のトランジスタ或いはその他のどの様なものであれ−
半導体の伝導帯の中の電子のエネルギー準位がほぼ連続
している事を要求しているからである。
この様な量子化された系の中の各々のエネルギー準位が
入れる事の出来る電子数は厳しく制限されていると言う
事が注意されるべきである。即ち、本例の各々のウェル
のなかの最も下方にあるエネルギー準位はわずか2個の
電子、次に高い準位はわずか6個の電子、その次に高い
準位はわずか10個の電子、等々、しかそれぞれ受け入
れる事が出来ない。この事はウェルの中のキャリア数が
厳しく制限されていると言う事を意味している。かくし
て、もし次のウェルのエネルギー状態が既に完全に充満
されていれば、キャリアはそのエネルギー状態へトンネ
ルしてゆく事は出来ない。各々のウェルは同時にわずか
な数のキャリアしか含む事は出来ないが、他方では遷移
時間が明らかに短く(代表的に言えば1ピコ秒よりもは
るかに短い)、多くのウェル対を並列に働かせる事によ
って全電流を増やす事が出来ると言う事が注意されるべ
きである。
さて、この簡単な実施態様ではウェルは互いに、1つの
ウェルの中の電子の確率密度が隣のウェルの中へ及ぶ程
十分に近接して配置されている、即ち、図1のウェル1
0と12は互いに十分に近接しているので電子はお互い
の間を容易にトンネルする事が出来る。特に、図1bに
示されている様に、第1のウェルの中の電子は第2のウ
ェルの中の同じエネルギーの状態へ容易トンネルする事
が出来るが、勿論これは、空いている状態が第2のウェ
ルの中で実際に存在しているのと同じエネルギーを持っ
ている時にしか行われ得ない。しかしながら、2つのウ
ェルの中のエネルギー準位が同列にないと仮定してみよ
う。この場合には第1のウェルの中の電子は第1のウェ
ルとは異なるエネルギーを持つ第2のウェルの状態(準
位)へトンネルする事しか出来ないが、この様な状態へ
のトンネルが出来るのは第2のウェルの中の、下方にあ
る利用可能な状態のエネルギーに到達する為に十分なエ
ネルギーを電子が失うか或いは獲得する事が出来る様な
何らかのメカニズムも又存在している時だけである。
この様なトンネル現象を達成する為に電子エネルギーを
変化させる為の主要メカニズムが表面エネルギー準位を
介する弛緩作用(緩和)である。即ち、半導体の界面と
同様の極めて良性のGaAsとAlGaAsの界面でさ
えも、界面に無視する事の出来ない密度の表面エネルギ
ー準位を持っている。もし電子が散乱の為に利用可能な
位置(サイト)の1つを横切ると、この様な表面エネル
ギー準位は散乱現象を起こさせ、電子がより高い又はよ
り低いエネルギーへ転移するのを許す。即ち、この界面
は、ウェルとウェルのエネルギー準位が同列にない場合
でも電子がウェルとウェルの間を遷移する事が出来る様
に電子からのエネルギーを変える事の出来る面積密度の
散乱サイトを持つと説明する事ができる。この遷移モー
ドは非弾性トンネル現象として知られている。第1のウ
ェルから第2のウェルへ電子がエネルギーの変化無しに
トンネルするトンネル現象のもう1つのモードは共鳴ト
ンネル現象として知られている。
トンネル現象はエネルギーと運動量の両方の保存を要求
する。運動量も又小さいポテンシャルウェルでは量子化
される。即ち、ポテンシャルウェルの境界を画定してい
る箱の各々のディメンションの中で、そのディメンショ
ンの長さが短くなればなる程、その運動量成分の許容値
の幅も広くなる。かくして、後に引用されるSolon
er他の文献の中に報告されている様に、共鳴トンネル
現象は非常に近接して置かされ比較的低いポテンシャル
の2枚の薄いシートの間でも起こり得る。ポテンシャル
ウェルの2つのディメンションは非常に大きいから、こ
れらの2つのディメンションの中の運動量成分は量子化
されない。即ち、ポテンシャルウェルの1つのディメン
ションが大きいと、この方向の運動量成分の間隔は、背
景となっている格子のフォノンが運動量の差異をもたら
すのに有効となる程、近接する。即ち、格子の中に見ら
れるフォノンの密度はボーズ=アインシュタイン統計に
従い、背景の格子の温度TでエネルギーEの格子の中に
見られるフォノン数は、 として変化する。フォノンのこのエネルギー分布はまた
フォノンの運動量の大きさの分布をも意味しており、
又、フォノンは妥当な半導体材料の中ではほぼ等方性と
して取り扱う事が出来るから、この同じ分布は運動量の
いずれか1つの特定の成分について希望する値を持つフ
ォノンの分布をも規定している。かくして、ポテンシャ
ルウェルの中の運動量の量子化は温度に関連してのみ分
離したもの(discrete)あるいは疑似連続(q
uasi−continuous)のものとして考える
事が出来る。即ち、例えば、幅1,000オングストロ
ームの箱は1Kで運動量の量子化をもたらすであろう。
何故ならフォノンのポピュレーションはエネルギー的に
低い準位へ向かって殺到するであろうが、300Kでは
無数の格子を背景とするフォノンのポピュレーションが
あって、許容運動量の値と値の間のギャップを橋わたし
してしまうので、この方向での許容運動量の値と値の間
の分離はあまり意味が無い事になるであろうからであ
る。即ち、この方向の運動量は疑似連続値として扱われ
るべきであろう、即ち、入って来るキャリアが持ってい
るこの運動量成分の値がどうであっても、格子のフォノ
ンがこの運動量成分を許容値の1つに迄合わせてしまう
事が出来るので、なおトンネル現象が可能となる。もし
運動量の3つの成分のすべてが別々に量子化されれば、
エネルギーも又別々に量子化されねばならない事にな
る。エネルギー準位の量子化は(荒い近似で言えば)ポ
テンシャルウェル体積にのみ依存しているので、薄くて
偏平なポテンシャルウェルは運動量の1つの成分につい
てはエネルギー準位を量子化し且つ別々の許容準位を明
確に分離する事が出来るであろうが、他の2つの運動量
成分の許容値は互いに近接しており、従ってこれらの値
がトンネル現象に対して実際的な強制な課する事はない
であろ。
即ち、共鳴トンネル現象の利得は、合致させられるべき
パラメータの数に従って高められる。間隔の近接した2
つの上方形のポテンシャルウェルの間に於けるトンネル
現象の場合、運動量(従ってエネルギー)の3つのすべ
ての成分は第1のウェルの中のキャリアが出てゆく状態
と第2のウェルの中のキャリアが入ってゆく状態との間
で整合していなければならない。即ち、もし入って来る
キャリアが3つのすべての運動量の要求を満たしていな
ければ、キャリアが3つの運動量の値の各々の差を満た
す為にぴったりと見合った成分を持つ格子フォノンを見
付けるチャンスは非常に少ない。しかしながら、もし調
整されるべき成分が唯一であれば、偶然的に格子フォノ
ンとの相互作用によってこれを行うチャンスはずっと多
くなる。
かくして、本発明の好ましい実施態様は運動量のすべて
の3つの成分が量子化された構造を用いている。しかし
ながら、本発明の幾分好ましさの劣る第1群の別の実施
態様は運動量の2つの成分だけは量子化されているがエ
ネルギーは量化かされていない構造、即ち近接配置され
た複数の薄いワイヤ、を用いている。フォノンによって
助けられたプロセスだけによって運動量の要求を満たす
事は容易であるが、エネルギーと運動量の両方の対話を
満足させる必要性が非弾性トンネル現象の背景の割合を
抑制させている。即ち、治金学的界面にある散乱の中心
がキャリアのエネルギーを変える事が出来れば、格子フ
ォノンの1つが運動量に適切な調査をもたらす事は容易
である。
装置のディメンションがより小さく作られているので、
次の様な2つの好ましい効果が達成される、第1に、ウ
ェルのディメンションが小さくなると共にウェルの中の
量子化されたエネルギー準位のセパレーションが増大す
る。第2に、ウェルが互いにより近接すると共に、トン
ネル現象の速度が上昇する。即ち、トンネル現象の確率
は定数×exp(−2d×f(E))として表される、
但しdはウェルとウェルの間の距離又Eはエネルギー差
である。
この指数的依存性は、ウェルとウェルとの間の距離が小
さくなると共に共鳴トンネル現象の確率が著しく高まる
と言う事を意味している。非弾性トンネル現象はそれと
同じ様には増えない、何故なら上述の通り、良い材料の
中では、非弾性トンネル現象は散乱の中心の密度によっ
て制限されているからである。かくして、ウェル相互間
の間隔が約125Å又はそれ以下の場合は室温での作動
が可能となる。
共鳴トンネル現象に対する制限は熱的“スメアリング”
即ち、背景の熱エネルギーによって誘起されるエネルギ
ー準位のポピュレーションの再分配、によってもたらさ
れる。即ち、分離したエネルギー準位の各々のウェルの
内部に於ける状態分布密度が熱的スメアリングによって
幾分広げられる。より高い温度では熱的スメアリングは
より大きくなる。熱的スメアリングがもたらす問題は、
熱的スメアリングがより高いエネルギー準位の状態をも
たらさない様にする為に、作動温度が十分に低くなけれ
ばならないと言う事である。即ち、偶然的な合致と双方
向の弾性的トンネル現象を除去する為に電子は最も低い
エネルギー準位になければならない。これによって、エ
ネルギー間隔は電子の熱エネルギーよりもずっと大きく
なければならないと言う条件に還元される。かくして、
Al0.3 Ga0.7 Asマトリックスの中のGaAsウェ
ルを用いて4゜Kで作動させた場合には、ウェルの幅
(及びウェルの間隔)は約0.1〜0.2ミクロン又は
それ以下でなければならない。しかしながら作動温度を
300゜Kへ引き上げる為には、限界ディメンションを
125オングストローム又はそれ以下のオーダーの数迄
引き下げる事が必要である。
更に、図2に示されている様に、互いに隣接しているウ
ェルのエネルギー準位は、バイアスをかける事によって
簡単に整列させ或いは整列させない事が出来る。本ケー
スでは、伝導の方向に十分なバイアス電圧がかけられて
いるので、第2のウェルの中の第2の準位が第1のウェ
ルの中の第1の準位と整列させられている。この様な条
件下では共鳴トンネル現象が規制的に起こり、且つ第2
の準位から第2のウェルの中の基底状態への急速な緩和
が、この装置が単方向性であると言う事を保証してい
る。
もしこれと同じ構想に対してゼロバイアスを加えた場合
には、共鳴トンネル現象はなお可能であろうが、それは
恐らく双方向性となろう。即ち、ゼロバイアス時には2
つの隣接するウェルの中のエネルギー準位は整列する
が、電子は第1のウェルから第2のウェルへ向かって、
丁度第2のウェルから第1のウェルへ向かってトンネル
するのと同じ位速く、トンネルするであろう。但し、も
し図2に示されているバイアスの半分のバイアスが加え
られると、共鳴トンネル現象は(十分に低い温度の下で
は)禁止され、非弾性的トンネル現象だけが許容される
と言う事に注意する事。図3に示されているこの様なバ
イアス条件の下では、電子は上に論じられた通り散乱現
象が同時に起こる時にのみウェル1の状態からより低い
ウェル2の状態へ遷移する事が出来る。かくして、ディ
メンションが小さい時には、非弾性遷移の頻度は有効散
乱サイトの密度によって制限される。しかしながら、散
乱サイトの密度は実際には面積密度である。何故なら、
散乱サイトの密度は結晶格子内の粒子又は内部欠陥から
よりもむしろ主として表面エネルギー準位から生じるか
らである。かくして、制限因子が欠陥の面積密度である
故に、非弾性トンネル電流はウェルとウェルの間の距離
によっては比較的影響を受けない。この事は、良質の材
料の場合、ディメンションがスケーリングされると共に
共鳴トンネル電流が著しく増加するが、非弾性トンネル
電流はそれ程増加していないと言う事を意味している。
これからの現象の結果、2つのウェルの間に於けるトン
ネル現象の電流/電圧のグラフはほぼ図4に示されてい
る様に見えると言う事になる。即ち、非弾性トンネル現
象は印加された電圧と共にほぼ指数関数的に増加する電
流を供給する。共鳴トンネル現象も又、2つのウェルの
エネルギー準位が整列されるバイアス電圧の時に、この
曲線に対して付加される少なくとも1つの電流のピーク
を供給する。かくして、相当大きな負性の差抵抗の作動
条件が得られる。即ち、Sollner他の“周波数
2.5THz迄における量子ウェルを通る共鳴トンネル
現象”応用物理書簡43号、588頁(1983年)
〔Sollneret al.“Resonant T
unneling Through Quantum
Wells at Frequency up to
2.5THZ”43 Applied Physics
Letters 588(1983)〕の中に報告さ
れている様に、利得のあるミリメートル・ダイオードが
得られる。(但し、この論文は上に述べられた様に唯一
の運動量成分だけが分離されているポテンシャルエウェ
ルを用いた。)一般的に共鳴トンネル現象の物理学とし
て知られているものを扱っているその他の背景的参考文
献には次のものがある、chang他、“二重障壁半導
体に於ける共鳴トンネル現象”(Resonant T
unneling in Semiconductor
Double Barriers)、応用物理学書簡
24号、593頁(1974年)、Tsu他“超格子の
中に於ける伝導電子の非直線光学応答”(Nonlin
ear Optical Response of C
onduction Electrons in a
Super Lattice)、応用物理学書簡19
号、246頁(1971年)、Lebwohl他、“超
格子に於ける電気輸送特性”(Electrical
Transport Properties in a
Super Lattice)、応用物理学ジャーナ
ル(Journal of Applied phys
ica)41号、2664頁(1970年)、及びVo
jak他、“金属有機化学蒸着によって作られたマルチ
プレ量子ウェルAlGa1-x As−GaAsP−nヘ
テロ構造レーザの低温度作動” (Lowtemperature opration
of Multiple Quantnm−Well
AlGa1-x As−GaAs P−n Hetero
Structure Lasers Grown b
y a Metal Organic Chemica
l Vapor Deposition)、応用物理学
ジャーナル50号、5830頁(1979年)。これら
の5つの参考文献はこれなよってレファレンスに組み込
まれる。(これ迄の議論の幾つかの部分はこれからの論
文や恐らくはその他の文献の中に反映されている様な公
知の物理学を反映しているに過ぎないが、これ迄の議論
のその他の部分は公知ではなく、先行技術中のいかなる
理解も反映されていないと言う事が注意されるべきであ
る。) しかしながら、先行技術は唯一のディメンションについ
て量子化されたポテンシャルウェルを示しており、この
様なポテンシャルウェルは弾性トンネル現象の為の選択
規則に対する要求の緩和を示唆している。本発明の好ま
しい実施態様よりは厳密な選択規則を有しており、且つ
(3つのすべてのディメンションが量子化される故に)
1つのディメンションについて量子化された装置により
も劇的により多くの利得を有していはずである。本発明
は、3つのすべてのディメンションが量子化されてお
り、その事がトンネル現象の条件に対して他の構造の場
合とは大いに異なる要求を課している、即ち、運動量の
要求が希望する弾性共鳴トンネル現象以外のものを大い
に抑圧している、と言う点でエサキ・トンネルダイオー
ドも2ディメンション性の電子ガス構造体とは大いに異
なっている。
以上の議論はウェルの中にわずかな数量子準位しかない
と言う事を仮定していたが、これからは大部分の都合の
良いウェルのディメンションの場合適当ではない。Al
GaAsの格子の中に1,000オングストロームのG
aAsのウェルが組み込まれていると言う、上記の様な
製造の中の量子準位のより実現的なエネルギー準位図は
図5に示されている様なものとなろう。箱の問題の中の
粒子に対する解決のよく知られている統計法によれば順
次高くなってゆくエネルギー準位は互いに間隔を徐々に
狭めながら配置されていると言う事に注意する事。この
事は、2つのウェルの間で最も低い幾つかの準位が整列
しない様なバイアス電圧の時でも、もっと高い準位の幾
つかは整列する可能性があると言う事を意味している。
しかしながら、これは大きな問題ではない、何故なら高
い方の準位は先に述べられた温度の要求の為にポピュレ
ーションが無くなっている事が多いからである。即ち、
より高い状態から空のより低い状態への緩和の為の寿命
は一般にトンネル現象の為の代表的時間よりもずっと短
いであろう。かくして、低い方の準位がトンネル現象に
よってポピュレーションを減らされた後で、何らかのや
り方で励起された高い方の準位はトンネルするよりもず
っと速く、電子を減らされた低い方の準位に向かって緩
和する傾向を持つ。しかしながら、これは、空の低い方
の準位がトンネル現象が可能となる高い方の準位よりも
下方にあると言う事を前提としている。この前提は入力
接点に対する要求を課する。次にこの要求について述べ
よう。
図6は2つの結合されたウェル10及び12、並びに入
力及び出力接点14及び16から成るか系のエネルギー
準位図を示している。2つのウェルとそれらのウェルの
間の領域は好ましくはドープされていないのに対して、
入力及び出力接点はドープされていると言う事に注意す
る事。又入力及び出力接点を作る必要性から、ウェルの
寸法に対して次の様な2つの重要な制約が生じと言う事
にも注意する事、第1に、入力接点は、入力接点をもた
らしているドープされた半導体の中の電子フェルミ準位
にほぼ等しいエネルギー迄、トンネル現象によって第1
のウェル10のすべての準位を満たす。この事は、この
様にしてなお満たされている準位のいかなるものも、ト
ンネル現象が起こる事が望ましくない場合には第2のウ
ェルの中の準位と整列してはならないと言う事を意味し
ている。即ち、もしウェルが大き過ぎる場合には、ウェ
ルの底部には分離されたエネルギー状態があるが、これ
らのウェルは入力接点のフェルミ準位の下方に密接な間
隔を置いて配置されたエネルギー状態を含んでいるであ
ろう。
この事は、これらの密接に間隔を置いて配置されたエネ
ルギー状態は満たされるであろうと言う事、従ってもし
これらの密接な状態のうちのいずれかが第2のウェルの
中の状態と整列すれば共鳴トンネル電流が見られるであ
ろうと言うことを意味している。この事はこの装置の電
流利得が大きく減少されるであろうと言う事を意味して
いる。第2に、出力接点のフェルミ準位の上にある第2
のウェルの中のすべての準位は出力接点と平衡化する、
即ち、本質的に常に充満された状態にとどまっているで
あろう。この事はそれ自体としては問題ではない。何故
なら電子は第2のウェルの中のより高いエネルギー状態
から(大きな)出力接点の中に存在している状態の連続
体の中へトンネルする事が出来るからであるが、もし第
1のウェルの中のいずれかの準位が第2のウェルの中の
これらの充満された準位の中の1つと整列すると、第1
のウェルの中のその準位も又充満された状態にとどまっ
てしまうであろう。
入力及び出力接点は好ましくは共に縮退的なドープされ
たn型であると言う事に注意する事。
ウェルの物理的形状は完全にシャープな境界線を持って
いるものとして説明されて来たが、これは厳密には現実
的ではない。即ち、良質な分子ビームエピタキシャル材
料MBEの場合、遷移は一般に非常にスムースなのでポ
テンシャルプロフィルは図7に描かれているものにより
正確に似ている様に見える。これは実際には有利であ
る、何故ならエネルギー準位はより等間隔に近く配置さ
れる傾向をもつからである。即ち、エネルギー準位の配
置がより等間隔に近くなれば、下方にある多数のエネル
ギー準位が整列されない、より広いバイアス条件があ
る。
勿論、研究的に好ましい小さなウェルのディメンショ
ン、例えば125本オングストローム、の場合、各々の
ウェルの中の(エネルギー)状態の数は少なく、例えば
1つのウェル当り4つの状態、となろう。状態の数がこ
の様に少ない場合には、実際に整列が存在しないバイア
ス条件があろう。
上に説明された各々のトンネル遷移は各対の一致状態に
ついて限られた数の電子の遷移である。即ち、量子ウェ
ルの中の分離されたエネルギー準位の各々は或る限られ
た数の電子だけによって占められ得る。エネルギーウェ
ルがほぼ立方形と言う物理的形状を有している上述の例
の場合には、一番下方の準位はわずか2個の電子によっ
て占められ、それ以上の電子は入らない。その次に高い
エネルギー準位はわずか6個の電子によって占められ,
それ以上の電子は入らない。第3の準位はわずか12個
の電子によって占められ、それ以上の電子は入らない。
それよりも上方の準位も、幾つかは偶然的な縮退の為に
もっと大きな最大占拠数を持つ事があり得るものの、大
部分はわずか12個の電子によって占められ得る。かく
して、キャリアは例え相手が許容エネルギー準位の場合
であってもその許容エネルギー準位が完全に占められて
しまってはいない時にしかトンネルする事は出来ないと
言う事に注意する事が重要である。各々の許容エネルギ
ー準位にある複数の状態は別の量子数によって区別され
る。即ち、例えば、第2のエネルギー準位の中の6個の
電子は可能な2つのスピン状態のうちに1つを取り、且
つ可能な3つの運動量ベクトル方向のうちの1つを取り
得る。しかしながら、等エネルギー状態の間に於けるこ
の様な区別は本発明を理解する為には比較的重要ではな
い。
かくして、各々のトンネル遷移は整列された各々の一対
のウェルについて12個迄のキャリアを運ぶ事が出来
る。一対以上のウェルが同時に整列される事がある得
る。その上多数の対のウェルが並列に働かせられ得る。
更に、トンネル現象の為の遷移時間は極端に短く、1ピ
コ秒以下となり得る。かくして、各々のトンネル現象の
中で遷移される電子の数はわずかでしかないものの、そ
れにもかかわらず妥当な電流密度が達成され得る。
かくして、基本的な1群の実施態様は、上に説明された
様に、2つの量子化されたウェルが入力接点を出力接点
から分離している構造である。しかしながら、本発明の
その他の側面からその他の沢山の種類の革新的な装置の
構造がもたらされる。
例えば、本発明にもとづき3端子装置が図8の平面図に
示されている。第1の量子ドット(点)202は第2の
量子ドット204と対にされており、この第2の量子ド
ット204は出力瀬210と対にされている。量子ドッ
ト202及び204のディメンションは上で量子ウェル
について論じられた様にして選択されるが、出力接点2
10は十分に大きく作られるので擬似連続の状態が可能
となる。量子ウェル202は下の方から電極206と対
にされ(結合され)、又量子ウェル204は下の方から
電極208と対にされ(結合され)ている。
これらは好ましくは縮退的ドープされた半導体領域と
し、或いは金属線であっても良いが、いずれにせよ従来
の電子回路の形成の為に必要な長距離の経路をもたら
す。
この実施態様の現在好まれているバーションでは、量子
ウェル202及び204は分離して量子化された運動量
の2つの成分しか有していない、何故ならそれらのウェ
ルは直接それぞれの対応する電極へ接続されているから
である。即ち、電極206及び208は、例えば、その
上に従来の障壁メタリゼーションの薄層を持つタングス
テンとする事が出来る。量子ウェル202及び204の
GaAsはこの導体の上に直接形成される。電極206
及び208はこのましくはnGaAsである。各々の
量子ウェル202又は204の下側及びそれぞれの接点
206又は208の上側には、オプションとして、Al
GaAsの薄い障壁を用意する事が出来る。この障壁は
十分に薄いのでそれを通して容易にトンネルが行われ、
従って各々の量子ウェルとそれぞれの対応する電極との
間のDC結合を妨げる事はないが、それでもこの薄い障
壁は各々のウェル202及び204の内部に於ける運動
量の3つのすべてのパラメータの十分な量子化をもたら
す為には十分に小さく、それによって相対的な共鳴トン
ネル現象の利得を、わずかなプロセッシングの複雑化と
全電流のわずかな減少とを引換に、増加させる。
本質的にこれと同じ構造のより大きなスケーリングのバ
ージョンが図9に示されている。この3端子量子ウェル
装置はより大きな電流を得る為に、並列の沢山の連鎖の
量子ウェル対202、204を用いて構成する事が出来
る。電極206はソースとして働いているものとして、
電極208はゲート電極として、又電極210はドレン
電極として、考える事ができる、という事に注意する
事。パターン213はウェルのロケーション202及び
204を確定する為に用いる事が出来る。図10はグラ
ンド図211を含むこの構造の断面図を示している。
この構造のもう1つの変形例が図11に示されている。
追加電流208′がより長い連鎖、ウェル202、20
4′204′・・・・等をもたらす為に用いられてお
り、その際共鳴トンネル現象は電極206と208′の
すべての上の電圧が共同で1つの条件(或いは小さな1
組の条件のうちの1つ)を満たしている時にのみ起こ
る、と言う事に注意する事。即ち、図12は共鳴トンネ
ル現象が起らない1組のサンプルの電極バイアス条件を
示しており、又図13は共鳴トンネル現象が発生する別
の組のバイアス条件を示している。
この多重なゲート装置はとりわけ読出し専用メモリの為
に有用である。
読出し専用メモリ(ROM)の実施態様では、情報はコ
ラムラインからその下にある量子ウェルへの電気的結合
度を変える事によって、簡単にハードプログラムされ
る。この実施態様のサンプルが図14に示されている。
この実施態様の特別な利点は金属線のパターン形成その
下にある量子ウェルのパターンに対して必ずしも正確に
整列されなくても良いと言う事にある。即ち、もし金属
線のピッチが量子ウェルピッチの2倍又はそれ以上に作
られるこしても、このROMはなお機能するであろう。
図示されているサンプルの実施態様に於いて、コラムラ
イン302、304、306、等は上方に横たわる金属
線である。コラムライン302は量子ウェルの列310
に対しては電気的に結合されているが、量子ウェルの列
312に対しては結合されていない(或いは列310に
対する程良く結合されてはいない)。この異なる結合は
フィールドプレートに切られた穴によって、或いは様々
な厚さにパターン化された絶縁体によって、実現する事
ができる。この構造のサンプルの作動モードは次の通り
である。背景ポテンシャルはすべてのコラム(即ち、ア
ースに固定されたすべてのコラム)について、共鳴トン
ネル現象が量子装置310、312、等の各々の列を通
して発生する様に定められる。
セルの中の1つのコラムを読出したいと言う場合には、
そのコラムの為のコラムライン302が別の電圧へ変え
られる。この別の電圧はコラムラインが電気的に結合さ
れている相手に列の中の共鳴トンネル現象を混乱させ、
これによってその列の中の共鳴トンネル現象を中断させ
る。
このコラムが電気的に結合されていない列の中では共鳴
トンネル現象は中断されないであろう。かくして、列の
中の電流を監視する事によって、アドレスされたコラム
と読出し列との交点の中にハードブログラムされた情報
が検出される。
本発明に従って量子ウェル装置を製造する為のサンプル
のプロセスを次に説明しよう。特に、上に述べられた3
端子装置の製造が、サンプルとして用いられる。
最初の材料は2つのエピタキシャル層を持つ半絶縁性の
GaAs基板である。この基板は好ましくは、例えば1
立方センチメートル当り1015迄、クロムをドープされ
るが、このトーピングは必ずしも必要ではない。第1の
エピタキシャル層はnGaAsである。この層は(各
部位の)接続をもたらし、従ってかなり厚く且つかなり
高い電気伝導度を持ち、例えば厚さが5’000オング
ストロームで1立方センチメートル当り1018又はそれ
以上迄ドープされたn型である。この層の上に、実際の
量子ウェルを形成する様にパターン化される、薄い、わ
ずかにドープされたn型の層が付着される。この層は、
例えば1立方センチメートル当り1016にドープされた
n型であり、或るサンプルの実施態様ではその厚さ15
0オングストロームである。
(わずかなドーピングが用いられるのは単に幾つかのキ
ャリアが得られる様にする為である。ドーピング量を多
くすると非弾性トンネル現象を増大させる事になろ
う。)図21は基板402の上にエピタキシャル層40
4及び406を持つ、初期構造を示している。上に述べ
られた様に、オプションとして、層404と406の間
にAlGaAsの極めて薄い層を挿入する事が出来る。
この挿入層は、望ましいシャープなドーピング遷移をも
たらす為に、好ましくは分子ビームによって作られる
が、この層は必ずしも必要ではない。公にされている化
学蒸着、とりわけ有機金属CVD(MOCVD)を用い
た結果も極めてシャープな遷移が得られる事を述べてい
る。
最初のパターン形成段階がその後に続く。現在好まれて
いる実施態様では、パターン形成はPMMA(ポリメチ
ルメタクリラート)等のEビームレジスト電子ビームを
用いて行われる。これが現在好まれている実施態様とな
っているのは、これが今日の段階で0.1ミクロンより
も小さな構造を作る為の信頼性のある方法をもたらすか
らである。この様なディメンションは勿論光学的リソグ
ラフィーによっては不可能である(将来はX線又はイン
オンビーム・リソグラフィーがこの様なパターン形成を
行う為のより都合の良い方法をもたらすかも知れない
が)。図22は図21のエピタキシャル構造を示してい
る。この構造には(eビーム描画と現象によってパター
ン形成された)PMMAの層408が付けられている。
次いで反応性イオンエッチング(RIE)マスク材料が
付着される。現在好まれている実施態様ではこの為にア
ルミニウム層410及び金ゲルマニウム/ニッケル層4
12が用いられる。パターン形成された層408は次い
で取り去られ、図23に示されている様な、エピタキシ
ャル層406の選択された細い線の部分だけが露出され
る。
反応性イオンエッチングは今や、エピタキシャル層40
6及び404を通して下の基板402の中へ溝414
(図24)を掘る為に、慣用されている。この様なパタ
ーン形成の為のRIEの諸条件は普通に知られており、
極度の異方性が、幾分遅いエッチングと引換えに、低圧
で容易に実現される。
次いで、図25に示されているように、アルミニウム層
410が希釈されたHClの中で除去され、RIEマス
キング層410及び412が取除かれる。
次いで、再びAlGaAs層がエピタキシャル方向に全
面にわたって成長させられる。この層が溝414を埋め
る。この再成長は基板の同一軸方向の分子ビームを用い
て行わせる事が好ましい。しかしながら、ここでも再
び、金属有機CVDを代わりの技術として用いる事が出
来る。とは言え、いずれのケースに於いても、この再成
長は極めて高品質である事が重要である。何故なら層4
06から作られたGaAsのウェルとAlGaAsの充
てん材料416との間の側壁の界面は、上に述べられた
様に、極めて重要だからである。この再生長構造が図2
6に示されている。
次いで、第2のパターン形成段階が実施される。このケ
ースで用いられるパターンは本質的にウェルの上と同じ
パターンであるが、もちろん最終的構造の中には出力接
点が含まれている。図27に示されているこのパターン
は図28に示されているハードマスのパターンに変換さ
れ、これが再び反応性イオンエッチングされる。しかし
ながら、この反応性イオンエッチングの段階はむずかし
い深さ制御の問題を有している。即ちエッチングはn
層404に達する迄続けなければならないが、これを貫
通してはならない(図29)。このむずかしい深さ制御
の問題が、上に述べられた様にn層404がそのよう
に厚く作られる理由の1つなのである。
再び、マスキング金属がはがされ(図30)、AlGa
Asが再び全体にわたって成長させられる。上にのべら
れた様に、AlGaAsは、AlGaAsとGaAsと
の間に値の異なった伝導体エネルギーを課す為に十分に
高いパーセンテージのアルミニウムを含んでいる事が必
要であるが、最良の可能なGaAsとAlGaAsとの
界面が得られる様にする為にはアルミニウムのバーセン
テージは高過ぎない事が好ましい。現在好まれている実
施態様では、およそAl0.3 Ga0.7 Asの組成が用い
られている。図31はそれから得られる構造体とあらた
しいAlGaAs層420を示している。図30に於い
て、AlGaAs層416の或る部分が生き残ってお
り、これらの部分が層420の中に組込まれていると言
う事に注意する事。再び、層420は極めて良い界面品
質と共に、基板の同一軸方向に成長させられなければな
らない。
次いで、図32に示されている様に、コンタクトメタラ
イゼーションパターンが描かれる。この段階ではジオト
リー(幾何学的厳密さ)の要求は幾ら穏やかとなり、好
ましくは光学レジスト422と光学的パターン形成が用
いられる。ついで選択的エッチングが用いられる。この
選択的エッチングはAlGaAsを貫通してエッチし、
GaAsのうえじ停止する(図33)。フッ化水素
がこの特性を有している。この段階は,図34に示され
るように、コンタクトホール424をもたらす。次いで
メタライゼーションによるパターン形成が、再び好まし
くは図35に示されている様に光学レジスト426を用
いて行われ、次いで金属(AuGe/Ni等)が、例え
ば蒸着によって被蒸着され、パターンを形成するよう取
除かれ、図36に示されている様な構造が得られる。
第1のパターン形成段階によって確定された線形パター
ンに対して直角に線形パターンを確定する為に(図27
に示されている)第2のパターン形成段階を実施し、2
つの交点が量子ウェルのドットのロケーションを確定す
る様にするだけで、例えばROMの為の量子ウェルのア
イレ構造体を製造する為に上述と非常に良く似た製造技
術を用いる事ができる。
ランダム論理回路を形成する為に本発明にもとづいて量
子ウェル装置を相互接続する際の基本的な困難はこれら
の装置の電気的特性である。これらの装置は非常に高い
入力インピーダンスと非常に低い出力インピーダンスを
有していると考えられる。本発明の別の側面で、出力接
続の為の回路構成が説明される。この構造は、マクロス
コピックな電流、即ち集積回路の配線の中で通常用いら
れている電流に匹敵する電流、をスイッチングする為
の、本発明にもとづく量子ウェル装置の出力を可能にす
る。
次いでこれらのマクロスコピックな電流は電位を変え、
それによって量子ウェル装置のそれから先の段階をスイ
ッチングする為に用いる事が出来る。
マイクロスコピックな抵抗値の変化は、ワイヤと基板と
の界面の又は界面近くのトラッピングによって、非常に
薄いワイヤの中で検出する事が出来ると言う事が先行技
術によって知られている。物理学評論書簡第52号、2
28頁(1984年)(52Phys.Rev.Let
ters 228(1984年))の中のK.Raal
s他の論文参照。即ち、極めて細い、例えば100オン
グストローム×100オングストローム、の金属ワイヤ
の中では、電子が散乱の中心にトラップされるか否かに
よって、ワイヤの近くにある散乱の中心の断面が何桁も
変わって来る。この様に大きな散乱の変化はワイヤの抵
抗にも明らかな変化をもたらす。
この現象は必ずしも上記の様な小さなディメンションの
ワイヤだけに限られてはいない。沢山のトラッピングサ
イト(散乱センター)を用いる事によって、より太いワ
イヤの抵抗も同じ様に変化させる事が出来る。とりわ
け、薄い又は幅の広いワイヤが用いられている場合に
は、ワイヤの表面全体をコートされたトラップを含む絶
縁体は、トラップが占拠せれているか否かによってワイ
ヤの抵抗を相当変化させる事が出来る。トラップのチャ
ージを行わせる為に、好ましくは、ワイヤの表面に対し
て垂直のバイアスをもたらすフィールドプレートが用い
られる。かくして、量子ウェル装置の段階(勿論この中
には並列の多量量子ウェル連鎖も通常含まれるであろ
う)の電流出力は薄い偏平のワイヤの中へ結合され得る
一方、ワイヤからエネルギー障壁を超えて絶縁体のトラ
ッピングサイトの中へ電荷の注入を助ける為に、フィー
ルドプレートのバイアスが垂直に加えられる。この様に
してトラップされた電荷は垂直バイアスが取除かれた後
でワイヤの抵抗を変化させ、かくしてワイヤを通る電流
振動はセンス増幅器を起動させる為に用いる事が出来
る。かくして、この散乱の中心の変調は実際に、量子ウ
ェルの出力信号をマクロスコッピクな信号へ変換する為
に適当なラッチをもたらす。
次にこの実施態様がより詳しく説明される。第1に、散
乱サイトに近いワイヤのディメンションは、ワイヤがア
ンダーソンの局所状態として知られている状態にある様
でなければならない。即ち、電子の波動関数がワイヤの
全周、即ち、四角のワイヤの4つの面のすべて、に意味
のある程度に十分に重ね合わされていなけれはならな
い。この状態の下では、抵抗はワイヤに隣接する表面エ
ネルギー準位に対して極めて敏感となろう。そこには一
般に多くの意図せずに生み出された表面エネルギー準位
があるべきであろうが、これらの活性化エネルギーは通
常低い。かくして、作動温度はこれらの望ましくない表
面エネルギー準位が容易に除去されてしまう様に、即ち
KTがこれらの寄生表面エネルギー準位の活性化エネル
ギーと同等か或いはこれよりも大きくなる様に、しかし
ながら電荷がトラップされて抵抗を変化させる表面エネ
ルギー準位の活性化エネルギーがkTの数倍以上となる
様に、選択される。かくして、この出力増幅器段階の主
要な用途は77ケルビン付近の温度、即ち、液体窒素の
温度で作動する装置用であると信じられている。しかし
ながら、もしキャリアをより深く表面エネルギー準位の
中へ注入する事が出来れば、もっと高い作動温度でも使
用出来る。
現在好まれている実施態様で用いられている表面エネル
ギー準位は金属の伝導帯エネルギーからおよそ20〜3
0meV又はそれ以上ずらされている。
アンダーソンの局所化状態の下で動作と言うのは、散乱
の中心に近いワイヤのディメンションが恐らく500×
500オングストロームよりも大きくはなく、好ましく
は100×100オングストロームに近いと言う事を意
味している。100×100オングストロームのワイヤ
ーの場合、ワイヤの抵抗は1ミクロン当り大ざっぱに言
って100Kから1メグオームである。占拠されている
又は占拠されていない各々の散乱の中心は1パーセント
内外の抵抗の変化を課する事が出来るから、この様な散
乱の中心を幾つか用いる事によって、5%内外の全抵抗
変化が実現される。かくして、これらの金属線は対とし
て用いられ、又電流の数パーセントの変化は容易に従来
のセンス増幅を起動させるのに十分となる。
現在好まれている、これらのトラップの中へのキャリア
の注入を行う為の実施態様はトラッピングサイトを量子
ウェルの鎖の中の最後のウェルに対してトンネル現象に
よって接続させる事であり、トラッピングサイトから鎖
の中の最後のウェル迄の分離はウェルとの間の距離の数
倍だけ、又好ましくはそれ以下だけ、トラッピングサイ
トからずらされているべきである。トラップから最後の
ウェルの中へのトンネル現象はこの好ましい実施態様の
場合には制約にはならない、何故なら電子が励起された
エネルギー準位を通して入って来るからである。逆方向
のトンネル現象はすべて非弾性的である。しかしなが
ら、十分に深いトラップの場合には、必要となるフォノ
ンのエネルギーが必要に大きくなるので非弾性トンネル
現象が無視出来なくなる。トラッピングサイトは集束イ
オンビームを用いることによって極めて精致に描画する
事が出来る。
かくして、この出力段階の構成が図15に示されてい
る。
既に述べられた通り、一方向のウェル結合がオプション
として、金属線の抵抗を変化させる際にこれらのトラッ
プの中へのキャリアの注入を助ける為に用いられてい
る。この一方向の結合はウェルの自己調整的なトンネル
効果によって可能とされている。即ち、上に述べられた
要因に加えて、ウェルの中における電子の存在又は非存
在自体がウェルとウェルの間の電場を変化させるであろ
う。かくして、図16に示されている様に、第2のウェ
ルの中に於ける追加の電子の存在によって引起こされた
電場の変化はそれ自体ででトンネル現象を禁止させるの
に十分となり得る。かくして、キャリアはウェル1から
ウェル2の中の電子を失った準位の中へ容易にトンネル
するが、これと同じキヤリアは非弾性チャネルを通る以
外にはウェル1の中へトンネルして戻って来る事は出来
ない。何故ならこれらのトンネルはもはや同列とされて
はいないからである。
この自ら生み出された電場の変化が有用となる為には、
与えられた作動温度の下に於ける共鳴ピークが比較的シ
ャープである事が必要である。即ち、ウェルのディメン
ションは作動温度の下で、或いはいずれかの共鳴トンネ
ル現象により利得の下で必要なるディメンションよりも
好ましくは小さいべきである。例えば、室温下での作動
に適したディメンションのウェルは、もし77K又は4
Kで作動させられるとこの様な効果を示すであろう。よ
り小さなウェルと言うのは1つのキャリアの追加によっ
て引起こされる電位のシフトによって生み出される電界
がより大きくなると言う事を意味している。
これらの自己発生電界効果はその他の用途も有してい
る。たとえば、図17に示されている4つのウェルを持
つ構造を考えてみよう。フィールドプレート又はその他
のバイアス接続ウェル3の為の基準電圧Voを確定する
為に用いられている。これらのウェルの寸法は、ウェル
1からウェル3へのトンネル現象がV=Voの時にの
み発生し、ウエル2からウェル3へのトンネル現象がV
=Vo+E、即ち、ウェル3の電位だ電子1個の存在
によって変化された時、にのみ発生し、ウェル3からウ
ェル4へのトンネル現象がV=Vo+2Eの時にのみ
発生する様に、定められている。入力信号Aはウェル1
の中へトンネルしてゆくキャリアを供給し、又入力信号
Bはウェル2の中へトンネルしてゆくキャリアを供給
し、又出力接点はウェルからの出力信号Cを取り出す。
かくして、このウェルの素朴な複合体はANDゲートを
もたらす。
その他のブールの原始関数も容易に作り出せる。例え
ば、同じウェルの配置で、もし我々がウェルの結合をや
り直して、ウェル1からウェル3へのトンネル現象がV
=Voの時、ウェルトンネルからウェル3へのトンネ
ル現象V=Voの時、又ウェル3からウェル4へのト
ンネル現象がV=Vo+Eの時に発生する様にすれ
ば、ORゲートが得られる事になる。これの結合はすべ
ての原始的なブールの代数の論理セル及びそれ以上のも
のを構成する為に用いる事が出来る。自ら生み出された
電界がトンネル現象を中断させるのに十分であると言う
この様な状態下では、ウェルの中の過剰のキャリアの存
在によって問題が生み出される事がある。即ち、もしウ
ェルAとBとの間の接合が、ウェルAが占拠されており
ウェルBが占拠されていない時に共鳴トンネル現象を許
す様に設計されていたとすると、ウェルAが唯1つだけ
ではなく、占拠された2つの準位を持っているとトンネ
ル現象が中断されてしまう事がある。しかしながら、こ
の様なケースでは、2個のキャリアのポピュレーション
は非弾性的に生み出されているはずである。その上非弾
性トンネル現象は場合によってはリセットメカニズムを
もたさらすであろう。
本発明の別の1群の実施態様は垂直トンネル現象を利用
している。この様な構造体の魅力は、垂直方向のディメ
ンションでは横方向のディメンションよりもより容易
に、極めて良い界面品質を持つ極めて小さなディメンシ
ョンが実現されると言う事になる。
この様な実施態様の鍵となる特徴はウェルの中のエネル
ギー準位相互間の間隔が一般ウエルの体積によって確定
されたと言う事である。かくして、ウェルの体積が与え
られている場合、ウェルは大よそ立方体の箱と言うより
もむしろ薄い偏平の箱として作る事が出来る。このケー
スは、運動量成分のうちの2つが極めて近接した間隔の
値で量子化され、又第3の成分は極めて広い間隔をあけ
た許容運動量の値で量子化されるであろう。
この様な実施態様が図19と20に示されている。再
び、ウェル604〜608は好ましくは第1の半導体か
ら作られ又障壁媒体612は好ましくは第2の、より広
い禁止帯の幅を持つ半導体から作られている。砒化ガリ
ウム及びAlGaAsはこれらの2つの半導体の為に好
ましい。上に述べられた様に電流は、ローライン616
とコラムライン614の電位がウェル606の準位に対
してウェル604及び608の準位と整列する事を許す
時にのみ、n電極602から金属電極610へと流れ
る かくして、本発明は上記の目的、並びに技術的利点をも
たらす。当業者にとっては明らかであろうが、本発明は
新規的発明であり、限りなく多様な修正及び変形によっ
て変更され得る。例えば、SiのウェルをSiOの障
壁媒体の中で用いる事が出来、或いは好ましいGaAs
/AlGaAsの材料の代わりにその他の半導体/半導
体又は半導体/絶縁体の系を用いる事が出来る。本発明
の範囲は特許請求の範囲の中に述べられている事を除い
て制限されない。
【図面の簡単な説明】
本発明は添付の図面を参照して説明される。 図面に於いて、 第1A図及び第1B図は簡単なサンプル実施態様に於け
るポテンシャルウェルの間隔とエネルギー準位を示して
いる。 第2図は共鳴(共振)トンネル現象を許す為にバイアス
された、第1A図及び第1B図の構造を示している、 第3図は共鳴トンネル現象が禁止される様に、第2図中
に示されるよりも低い電圧でバイアスされた、第1図の
構造を示している、 第4図は第1図の構造の電圧電流特性を示している、 第5図は、上方に横たわるエネルギー準位相互間の間隔
がより近接している,中位の大きなウェルを用いた実施
態様のエネルギー準位を示している、 第6図は入力出力の接点を含む実施態様の電子的構造を
示している、 第7図は、エネルギー準位相互間の間隔がより均等な、
ほぼ正弦波形のウェル境界線を用いた実施態様のエネル
ギー準位を示している。 第8図は本発明にもとづく3端子量子ウェル装置を示し
ている、 第9図は、量子ウェル対の幾つもの鎖が平行に接続され
た、本発明にもとづく別の3端子量子ウェル装置を示し
ている、 第10図は第9図の装置の断面図を示している、 第11図は、各々の鎖の中の多量ウェル204に接続す
る為の多重電極208を持つ点で第9図の装置と異なる
多端子装置を示している、 第12図は共鳴トンネル現象が発生する,第11図の実
施態様の為のバイアス条件のサンプルセットを示してお
り、又第13図は共鳴トンネル現象が発生しない,第1
1図は実施態様の為のバイアス条件のサンプルセットを
示している、 第14図は本発明の1つの実施態様にもとづく読出し専
用メモリを示している、 第15図は、量子ウェル装置がマクロスコピック(巨視
的)な出力電流をスイッチする,本発明の実施に際して
用いられたサンプル出力スイッチの構成をし示してい
る、 第16図は、別の1群の実施態様に於ける許容トンネル
現象遷移中のウェルの準位の集団(ポピュレーション)
によって励起された電位変化の効果を示している、 第17図は自己調整的なトンネル現象抑制力を持つ量子
ウェル論理素子を用いて構成されたANDゲートを示し
ており、又第18図は自己調整的トンネル現象抑制力を
持つ量子ウェル論理素子を用いて構成された、よりふく
ざつな論理要素を示している、 第19図及び第20図は本発明にもとづく垂直トンネル
現象量子ウェル装置構造の2つの実施態様を示してい
る、 第21図〜第36図はそれぞれ本発明にもとづくサンプ
ルな3端子装置のプロセスの諸段階を示している。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】一方が500オングストローム以下の寸法
    で他方が1,000オングストローム以下の最小寸法を
    有している半導体の島を含む第1と第2のポテンシャル
    ウエルと、 前記第1と第2のポテンシャルウエルの間に挟まれた障
    壁媒体であって、その障壁媒体のキャリアの最小ポテン
    シャルエネルギーが、前記ポテンシャルウエルの中のキ
    ャリアの最小ポテンシャルエネルギーより、少なくとも
    50ミリ電子ボルト高く、且、前記ポテンシャルウエル
    は、前記ポテンシャルウエルの何れかの最小の物理的な
    寸法の3倍より小さい距離によって互いに物理的に離隔
    されている障壁媒体と、 前記第1のポテンシャルウエルに電気的に結合されてい
    る第1の導体と、 前記第2のポテンシャルウエルに電気的に結合されてい
    る第2の導体と、 出力接点と前記第2のポテンシャルウエルとを横方向に
    離隔する前記障壁媒体であって、前記第2のポンテンシ
    ャルウエルとこの出力接点の間に位置し、前記第1と第
    2のポテンシャルウエルの横方向の間隔の最小幅の2倍
    を超えない横方向の最小幅を有する前記障壁媒体と、 低濃度にドープされた半導体を含む前記各ポテンシャル
    ウエルと、高濃度にドープされた半導体を含む前記各導
    体と、 を含む電子装置。
  2. 【請求項2】半導体材料の島を含む第1と第2のポテン
    シャルウエルと、 前記第1と第2のポテンシャルウエルの横方向の間に挿
    置された障壁媒体と、 前記第1のポテンシャルウエルに電気的に接続された第
    1の導体と、 前記第2のポテンシャルウエルに電気的に接続された第
    2の導体と、 出力接点と前記第2のポテンシャルウエルとを横方向に
    離隔する前記障壁媒体であって、前記第2のポテンシャ
    ルウエルとこの出力接点の間に位置し、前記第1と第2
    のポテンシャルウエルの横方向の間隔の最小幅の2倍を
    超えない横方向の最小幅を有する前記障壁媒体と、 低濃度にドープされた半導体を含む前記各ポテンシャル
    ウエルと、高濃度にドープされた半導体を含む前記各導
    体と、 前記障壁媒体の中のキャリアのポテンシャルエネルギー
    より小さい、キャリアのポテンシャルエネルギーである
    前記ポテンシャルウエルと、 前記ポテンシャルウエルの何れかの最も大きい物理的な
    寸法の3倍以下の距離によって物理的に離隔される前記
    第1及び第2のポテンシャルウエルと、 前記第1及び第2のポテンシャルウエルは、3次元全て
    において十分小さく、2分の1ミリ電子ボルト以上の大
    きさで離隔されている、前記各ポテンシャルウエルの中
    のエネルギーレベルと、 前記第1及び第2の導体の間に選択的にバイアスを印加
    するバイアス装置であって、 前記第1のポテンシャルウエルの中に於ける少なくとも
    1つの離散的なエネルギー及び運動量状態を、前記第2
    のポテンシャルウエルの中の離散的な状態の1つと同列
    させる第1のバイアス条件と、 前記第1のポテンシャルウエルの中の前記離散的な3つ
    の最低位の状態のいずれも、前記第2のポテンシャルウ
    エルの中の離散的な状態と同列としない第2のバイアス
    条件と、 前記第1及び第2のバイアス条件を共に、前記第2のポ
    テンシャルウエルの中の最低エネルギー状態が、前記第
    1のポテンシャルウエルの中の最低のエネルギー状態よ
    りも低いキャリアに対するポテンシャルエネルギーとす
    る上記バイアス装置と、 を含む電子装置。
  3. 【請求項3】300゜Kよりも高い所定の温度で動作す
    る電子装置であって、 半導体材料の島を含む第1及び第2のポテンシャルウエ
    ルと、 前記第1と第2のポテンシャルウエルとの間に挿置され
    る障壁媒体と、 前記第1のポテンシャルウエルに電気的に結合されてい
    る第1の導体と、 前記第2のポテンシャルウエルに電気的に結合されてい
    る第2の導体と、 出力接点と前記第2のポテンシャルウエルとを横方向に
    離隔する前記障壁媒体であって、前記第2のポテンシャ
    ルウエルとこの出力接点の間に位置し、前記第1と第2
    のポテンシャルウエルの横方向の間隔の最小幅の2倍を
    超えない横方向の最小幅を有する前記障壁媒体と、 低濃度にドープされた半導体を含む前記各ポテンシャル
    ウエルと、高濃度にドープされた半導体を含む前記各導
    体と、 一方が150オングストローム以下の厚さで、他方が5
    00オングストローム以下の寸法である前記第1及び第
    2のポテンシャルウエルと、 前記ポテンシャルウエルの中のキャリアの最小ポテンシ
    ャルエネルギーより少なくとも8ミリ電子ボルト高いエ
    ネルギーを有している前記障壁媒体と、 を含む電子装置。
  4. 【請求項4】半導体材料の島を含む第1及び第2のポテ
    ンシャルウエルと、 前記第1と第2のポテンシャルウエルの横方向の間に挿
    通された障壁媒体と、 前記第1のポテンシャルウエルに電気的に結合している
    第1の導体と、 前記第2のポテンシャルウエルに電気的に結合している
    第2の導体と、 出力接点と前記第2のポテンシャルウエルとを横方向に
    離隔する前記障壁媒体であって、前記第2のポテンシャ
    ルウエルとこの出力接点の間に位置し、前記第1と第2
    のポテンシャルウエルの横方向の間隔の最小幅の2倍を
    超えない横方向の最小幅を有する前記障壁媒体と、 前記障壁媒体の中のポテンシャルウエルの中のキャリア
    のブロッホ波長の100倍以下の距離によって物理的に
    離隔されている、前記第1及び第2のポテンシャルウエ
    ルと、 前記第1及び第2のポテンシャルウエルは、3次元全て
    において十分に小さく、エネルギーレベル及び運動量の
    3成分全てが離散的である、前記各ポテンシャルウエル
    の中のキャリアと、 を含む電子装置。
JP60143826A 1984-06-29 1985-06-29 3端子量子装置 Expired - Lifetime JPH0656884B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/626,551 US4912531A (en) 1984-06-29 1984-06-29 Three-terminal quantum device
US626551 1984-06-29

Publications (2)

Publication Number Publication Date
JPS6181662A JPS6181662A (ja) 1986-04-25
JPH0656884B2 true JPH0656884B2 (ja) 1994-07-27

Family

ID=24510875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60143826A Expired - Lifetime JPH0656884B2 (ja) 1984-06-29 1985-06-29 3端子量子装置

Country Status (2)

Country Link
US (1) US4912531A (ja)
JP (1) JPH0656884B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508637B2 (ja) * 1986-05-20 1996-06-19 日本電気株式会社 半導体素子
JPH0773126B2 (ja) * 1986-05-21 1995-08-02 日本電気株式会社 構造体
US5138408A (en) * 1988-04-15 1992-08-11 Nec Corporation Resonant tunneling hot carrier transistor
US5233205A (en) * 1989-09-25 1993-08-03 Hitachi, Ltd. Quantum wave circuit
US5105232A (en) * 1989-09-26 1992-04-14 Massachusetts Institute Of Technology Quantum field-effect directional coupler
JP3194941B2 (ja) * 1990-03-19 2001-08-06 富士通株式会社 半導体装置
US5646418A (en) * 1990-11-02 1997-07-08 Texas Instruments Incorporated Quantum effect switching device
US5096846A (en) * 1990-11-02 1992-03-17 Texas Instruments Incorporated Method of forming a quantum effect switching device
US5347140A (en) * 1991-08-27 1994-09-13 Matsushita Electric Industrial Co., Ltd. Resonant electron transfer device
US5234848A (en) * 1991-11-05 1993-08-10 Texas Instruments Incorporated Method for fabricating lateral resonant tunneling transistor with heterojunction barriers
US5283445A (en) * 1991-11-29 1994-02-01 Fujitsu Limited Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation
US5234594A (en) * 1992-06-12 1993-08-10 The United States Of America As Represented By The Secretary Of The Navy Nanochannel filter
US5332681A (en) * 1992-06-12 1994-07-26 The United States Of America As Represented By The Secretary Of The Navy Method of making a semiconductor device by forming a nanochannel mask
US5264722A (en) * 1992-06-12 1993-11-23 The United States Of America As Represented By The Secretary Of The Navy Nanochannel glass matrix used in making mesoscopic structures
JP3182892B2 (ja) * 1992-07-03 2001-07-03 松下電器産業株式会社 量子素子の製造方法
US5346851A (en) * 1992-11-20 1994-09-13 Texas Instruments Incorporated Method of fabricating Shannon Cell circuits
US5831294A (en) * 1993-09-30 1998-11-03 Sony Corporation Quantum box structure and carrier conductivity modulating device
US5504347A (en) * 1994-10-17 1996-04-02 Texas Instruments Incorporated Lateral resonant tunneling device having gate electrode aligned with tunneling barriers
WO1997036333A1 (fr) * 1996-03-26 1997-10-02 Samsung Electronics Co., Ltd Dispositif a effet de tunnel et procede de fabrication de ce dispositif
US5825049A (en) * 1996-10-09 1998-10-20 Sandia Corporation Resonant tunneling device with two-dimensional quantum well emitter and base layers
JP2000030467A (ja) * 1998-07-10 2000-01-28 Sony Corp 記憶方法および記憶装置ならびに情報処理方法および情報処理装置
US6441358B1 (en) 2000-01-31 2002-08-27 International Business Machines Corporation Method and system for information transfer and replication between spatially distinct points via engineered quantum states
US6989290B2 (en) * 2003-11-15 2006-01-24 Ari Aviram Electrical contacts for molecular electronic transistors
US7662698B2 (en) * 2006-11-07 2010-02-16 Raytheon Company Transistor having field plate
US8026507B2 (en) * 2008-08-20 2011-09-27 Texas Instruments Incorporated Two terminal quantum device using MOS capacitor structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2607940A1 (de) * 1976-02-27 1977-09-08 Max Planck Gesellschaft Mehrschichtiges halbleiterbauelement
US4163238A (en) * 1978-06-09 1979-07-31 The United States Of America As Represented By The Secretary Of The Army Infrared semiconductor device with superlattice region
US4261771A (en) * 1979-10-31 1981-04-14 Bell Telephone Laboratories, Incorporated Method of fabricating periodic monolayer semiconductor structures by molecular beam epitaxy
EP0068064A1 (en) * 1981-06-30 1983-01-05 International Business Machines Corporation Semiconductor circuit including a resonant quantum mechanical tunnelling triode device
US4503447A (en) * 1982-07-16 1985-03-05 The United States Of America As Represented By The Secretary Of The Army Multi-dimensional quantum well device

Also Published As

Publication number Publication date
US4912531A (en) 1990-03-27
JPS6181662A (ja) 1986-04-25

Similar Documents

Publication Publication Date Title
JPH0654810B2 (ja) 電子装置
JPH0656884B2 (ja) 3端子量子装置
JPH0654809B2 (ja) 量子ウエル装置の製造方法
EP0177374B1 (en) High-speed semiconductor device
JP2656018B2 (ja) 読み出し専用メモリ
US5701016A (en) Semiconductor device and method for its manufacture
EP1860600A1 (en) Quantum dot device
US4721983A (en) Three terminal tunneling device
US5113231A (en) Quantum-effect semiconductor devices
US4783427A (en) Process for fabricating quantum-well devices
US5629231A (en) Method of manufacturing a semiconductor device with metallic precipitate
US4799091A (en) Quantum device output switch
US4872038A (en) Lateral surface superlattice having negative differential conductivity novel process for producing same
US4959696A (en) Three terminal tunneling device and method
JP2656019B2 (ja) 電子装置
US4769683A (en) Superlattice gate field effect transistor
JPS63316484A (ja) 量子効果半導体装置
EP0170044B1 (en) Quantum-coupled device
JPS61123174A (ja) 垂直量子ウエル装置
Kano et al. Negative differential resistance device built in a biwell GaAs/AlGaAs superlattice
Hess et al. Hot electrons in semiconductor heterostructures and superlattices
Wada et al. High-temperature pulsed operation of InGaAsP/InP surface emitting lasers
Böer et al. Carrier Transport in Low-Dimensional Semiconductors
Ploner et al. A device layout for tunneling spectroscopy of barrier-separated electron systems with tunable dimensionality
Kelly A second decade of semiconductor heterojunction devices

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term