CN108133940B - 具有侧墙型选择栅的非易失存储器及其制造方法 - Google Patents

Abstract

本发明公开了一种具有侧墙型选择栅的非易失存储器，侧墙型选择管的选择栅为侧墙结构且是通过对位于存储区的第一多晶硅或无定形硅层进行全面的多晶硅或无定形硅刻蚀自对准形成于存储管的栅极的侧面；逻辑器件的逻辑栅通过对第二多晶硅或无定形硅层进行光刻刻蚀形成；第一多晶硅或无定形硅层的厚度大于第二多晶硅或无定形硅层的厚度且分别独立调节厚度。本发明还公开了一种具有侧墙型选择栅的非易失存储器的制造方法。本发明能在满足外围电路区较薄多晶硅栅极厚度的情况下增大存储区的侧墙型选择栅的沟道长度，即能满足先进逻辑器件对多晶硅栅极厚度的要求又能很好地控制存储区侧墙型栅极的漏电情况。

Description

具有侧墙型选择栅的非易失存储器及其制造方法

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种具有侧墙型选择栅的非易失存储器。本发明还涉及一种具有侧墙型选择栅的非易失存储器的制造方法

背景技术

对于具有侧墙型选择栅的非易失存储器，通常情况下用于形成存储区的侧墙型选择栅的多晶硅和用于形成外围电路区的栅极的多晶硅是同时沉积的，外围电路区栅极为常规长方体形状而不是侧墙型。以SONOS非易失存储器为例说明现有具有侧墙型选择栅的非易失存储器的制造方法，如图1A、图2A至图5A所示，是现有具有侧墙型选择栅的非易失存储器的制造方法各步骤中的存储区的器件结构图，其中图1A、图2A至图5A是指图1A、图2A、图3A、图4A和图5A；如1B、图2B至图5B所示，是现有具有侧墙型选择栅的非易失存储器的制造方法各步骤中的外围电路区的器件结构图，同样，其中图1B、图2B至图5B是指图1B、图2B、图3B、图4B和图5B；现有具有侧墙型选择栅的非易失存储器的制造方法包括如下步骤：

步骤一、如图1A所示，提供一已形成好控制栅105和栅氧化层104的半导体衬底如硅衬底100，控制栅105和硅衬底100直接隔离有ONO层，ONO层有氧化层101、氮化层102和氧化层103组成，控制栅105通常由多晶硅组成，在控制栅105的侧面形成有氧化层108。

在控制栅105的顶部表面形成有氧化硅硬掩模层106和氮化硅硬掩模层107。

栅氧化层104位于控制栅105外的硅衬底100的表面，包括如图1B所示的外围电路区的硅衬底100的表面。

步骤二、如图2A和图2B所示，沉积多晶硅109，多晶硅109同时覆盖于存储区和外围电路区。

步骤三、如图3A和图3B所示，涂布光刻胶110并进行显影，显影后的光刻胶110覆盖外围电路区的多晶硅栅极顶部。

步骤四、如图4A和图4B所示，进行多晶硅109的刻蚀同时形成存储区的侧墙型选择栅和外围电路区的多晶硅栅极。从图4A可以看出，存储区的多晶硅109为全面刻蚀形成，侧墙型选择栅自对准形成于控制栅105的侧面；图4B中的多晶硅栅极是覆盖于图3B中显影后的光刻胶110底部的多晶硅109。

步骤五、如图5A所示，由于相邻两个控制栅105之间的间距小于侧墙型选择栅的宽度的两倍，故需要去除两个控制栅105之间的侧墙型选择栅即多晶硅。去除两个控制栅105之间的多晶硅时需要采用光刻定义。两个控制栅105直接的硅衬底100的表面的氧化层112单独标出，氧化层112不再作为栅氧化层。

被侧墙型选择栅覆盖的栅氧化层104的底部的硅衬底100的表面用于形成选择管的沟道区。侧墙型选择栅的宽度对应于选择管的沟道长度。可以很清晰地看到，侧墙型选择栅的最大沟道长度取决于多晶硅109沉积的厚度，而随着技术的不断进步，先进逻辑器件出于降低层间介质填充难度、降低寄生电容和降低功耗等方面的考虑通常会降低图5B所示的多晶硅栅极高度，这时需要降低多晶硅109的沉积厚度，这也就意味着存储区能够做到的选择栅最大沟道长度将会变小，从而必将带来难以控制的存储区侧墙型选择栅的漏电。

发明内容

本发明所要解决的技术问题是提供一种具有侧墙型选择栅的非易失存储器，能在满足外围电路区较薄多晶硅栅极厚度的情况下增大存储区的侧墙型选择栅的沟道长度，从而即能满足先进逻辑器件对多晶硅栅极厚度的要求又能很好地控制存储区侧墙型栅极的漏电情况。为此，本发明还提供一种具有侧墙型选择栅的非易失存储器的制造方法。

为解决上述技术问题，本发明提供的具有侧墙型选择栅的非易失存储器包括位于存储区的存储器件和位于外围电路区的逻辑器件。

所述存储器件包括存储管和位于所述存储管侧面的侧墙型选择管。

所述存储管的第一栅极结构包括依次叠加于半导体衬底表面的ONO层和控制栅。

所述侧墙型选择管的第二栅极结构包括第一栅氧化层和选择栅，所述第一栅氧化层位于所述第一栅极结构外的所述半导体衬底表面，所述选择栅为侧墙结构且是通过对位于所述存储区的第一多晶硅或无定形硅层进行全面的多晶硅或无定形硅刻蚀自对准形成于所述第一栅极结构的侧面，所述选择栅和对应的所述控制栅之间通过第二氧化层隔离。

所述逻辑器件的第三栅极结构包括依次叠加的所述第一栅氧化层和逻辑栅；所述逻辑栅通过对第二多晶硅或无定形硅层进行光刻定义后再进行多晶硅或无定形硅刻蚀形成。

所述第一多晶硅或无定形硅层的厚度大于所述第二多晶硅或无定形硅层的厚度，通过所述第二多晶硅或无定形硅层的厚度独立调节所述逻辑栅的厚度，通过所述第一多晶硅或无定形硅层的厚度的独立调节调节所述侧墙型选择管的沟道长度，使得在减少所述逻辑栅的厚度时能增加所述侧墙型选择管的沟道长度，通过减少所述逻辑栅的厚度增加所述逻辑器件的性能，通过增加所述侧墙型选择管的沟道长度控制所述侧墙型选择管的漏电。

进一步的改进是，所述侧墙型选择管的沟道长度大于所述逻辑栅的厚度。

进一步的改进是，所述第一多晶硅或无定形硅层由多层多晶硅或无定形硅叠加而成，所述第一多晶硅或无定形硅层的底部多晶硅或无定形硅层和所述第二多晶硅或无定形硅层的工艺条件相同。

进一步的改进是，所述控制栅的组成材料为多晶硅或无定形硅。

进一步的改进是，在所述控制栅表面还形成有硬质掩模层。

进一步的改进是，所述硬质掩模层由第三氧化硅层和第四氮化硅层叠加而成。

进一步的改进是，在各所述第一栅极结构的至少一个侧面形成有所述选择栅。

当两个相邻的所述第一栅极结构的间距小于等于各所述选择栅的宽度的2倍时，位于两个相邻的所述第一栅极结构的间的所述选择栅被去除。

当两个相邻的所述第一栅极结构的间距大于各所述选择栅的宽度的2倍时，位于两个相邻的所述第一栅极结构的间的所述选择栅保留或被去除。

进一步的改进是，所述选择栅对应的多晶硅或无定形硅刻蚀和所述逻辑栅的多晶硅或无定形硅刻蚀为同时进行的相同工艺；或者，所述选择栅对应的多晶硅或无定形硅刻蚀和所述逻辑栅的多晶硅或无定形硅刻蚀为分开进行的工艺。

为解决上述技术问题，本发明提供的具有侧墙型选择栅的非易失存储器的制造方法中，具有侧墙型选择栅的非易失存储器包括位于存储区的存储器件和位于外围电路区的逻辑器件，所述存储器件包括存储管和位于所述存储管侧面的侧墙型选择管；制造步骤包括：

步骤一、在半导体衬底表面形成所述存储管的第一栅极结构，在所述存储管的第一栅极结构外的所述半导体衬底表面形成第一栅氧化层，在所述第一栅极结构的侧面形成第二氧化层；之后，进行第一次多晶硅或无定形硅淀积形成底部多晶硅或无定形硅层。

步骤二、对所述底部多晶硅或无定形硅层的表面进行氧化形成第五氧化硅层。

步骤三、光刻打开所述存储区以及保护所述外围电路区，将位于所述存储区的所述第五氧化硅层去除。

步骤四、进行第二次多晶硅或无定形硅淀积形成顶部多晶硅或无定形硅层；所述存储区中所述顶部多晶硅或无定形硅层直接叠加在所述底部多晶硅或无定形硅层的表面，在所述外围电路区所述顶部多晶硅或无定形硅层叠加在所述第五氧化硅层的表面。

步骤五、光刻打开所述外围电路区以及保护所述存储区，将位于所述外围电路区的所述顶部多晶硅或无定形硅层和所述第五氧化硅层去除；由所述存储区中所述顶部多晶硅或无定形硅层和所述底部多晶硅或无定形硅层叠加形成第一多晶硅或无定形硅层，由所述外围电路区的所述底部多晶硅或无定形硅层组成第二多晶硅或无定形硅层。

步骤六、进行光刻将所述逻辑器件的第三栅极结构的区域保护以及所述第三栅极结构的区域外打开，进行多晶硅或无定形硅刻蚀同时形成所述侧墙型选择管的选择栅和所述逻辑器件的第三栅极结构的逻辑栅。

所述选择栅为侧墙结构且是在所述多晶硅或无定形硅刻蚀后自对准形成于所述第一栅极结构的侧面；由所述第一栅氧化层和所述选择栅叠加形成所述侧墙型选择管的第二栅极结构；所述选择栅和对应的所述控制栅之间通过所述第二氧化层隔离。

所述逻辑栅由所述多晶硅或无定形硅刻蚀后的所述第二多晶硅或无定形硅层组成；由所述第一栅氧化层和所述逻辑栅叠加形成所述逻辑器件的第三栅极结构。

通过所述第二多晶硅或无定形硅层的厚度独立调节所述逻辑栅的厚度，通过所述第一多晶硅或无定形硅层的厚度的独立调节调节所述侧墙型选择管的沟道长度，使得在减少所述逻辑栅的厚度时能增加所述侧墙型选择管的沟道长度，通过减少所述逻辑栅的厚度增加所述逻辑器件的性能，通过增加所述侧墙型选择管的沟道长度控制所述侧墙型选择管的漏电。

进一步的改进是，所述侧墙型选择管的沟道长度大于所述逻辑栅的厚度。

进一步的改进是，所述存储管的第一栅极结构包括依次叠加于半导体衬底表面的ONO层和控制栅；在所述控制栅表面还形成有硬质掩模层。

进一步的改进是，所述控制栅的组成材料为多晶硅或无定形硅。

进一步的改进是，所述硬质掩模层由第三氧化硅层和第四氮化硅层叠加而成。

进一步的改进是，在各所述第一栅极结构的至少一个侧面形成有所述选择栅。

当两个相邻的所述第一栅极结构的间距小于等于各所述选择栅的宽度的2倍时，位于两个相邻的所述第一栅极结构的间的所述选择栅被去除。

当两个相邻的所述第一栅极结构的间距大于各所述选择栅的宽度的2倍时，位于两个相邻的所述第一栅极结构的间的所述选择栅保留或被去除。

当位于两个相邻的所述第一栅极结构的间的所述选择栅需要被去除时，在步骤六之后还需要增加将位于两个相邻的所述第一栅极结构的间的所述选择栅去除的步骤。

进一步的改进是，将步骤六中所述选择栅对应的多晶硅或无定形硅刻蚀和所述逻辑栅的多晶硅或无定形硅刻蚀替换为分开进行的工艺。

本发明的用于形成侧墙型选择管的选择栅的第一多晶硅或无定形硅层和用于形成逻辑栅的第二多晶硅或无定形硅层的厚度能分开独立调节，能通过第二多晶硅或无定形硅层的厚度独立调节所述逻辑栅的厚度，通过第一多晶硅或无定形硅层的厚度的独立调节调节侧墙型选择管的沟道长度，从而能实现在减少逻辑栅的厚度时能增加侧墙型选择管的沟道长度，通过减少逻辑栅的厚度增加逻辑器件的性能，通过增加侧墙型选择管的沟道长度控制侧墙型选择管的漏电，所以，本发明能在满足外围电路区较薄多晶硅栅极厚度的情况下增大存储区的侧墙型选择栅的沟道长度，从而即能满足先进逻辑器件对多晶硅栅极厚度的要求又能很好地控制存储区侧墙型栅极的漏电情况。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1A、图2A至图5A是现有具有侧墙型选择栅的非易失存储器的制造方法各步骤中的存储区的器件结构图；

图1B、图2B至图5B是现有具有侧墙型选择栅的非易失存储器的制造方法各步骤中的外围电路区的器件结构图；

图6A、图7A至图14A是本发明实施例具有侧墙型选择栅的非易失存储器的制造方法各步骤中的存储区的器件结构图；

图6B、图7B至图14B是本发明实施例具有侧墙型选择栅的非易失存储器的制造方法各步骤中的外围电路区的器件结构图；

图15是本发明实施例器件中通过第一多晶硅或无定形硅层的厚度的独立调节调节侧墙型选择管的沟道长度的示意图。

具体实施方式

如图14A所示，是本发明实施例具有侧墙型选择栅的非易失存储器的存储区的器件结构图；如图14B所示，是本发明实施例具有侧墙型选择栅的非易失存储器的外围电路区的器件结构图，本发明实施例具有侧墙型选择栅的非易失存储器包括位于存储区的存储器件和位于外围电路区的逻辑器件。

如图14A所示，所述存储器件包括存储管和位于所述存储管侧面的侧墙型选择管。

所述存储管的第一栅极结构包括依次叠加于半导体衬底如硅衬底200表面的ONO层和控制栅205。ONO层由氧化层201、氮化层202和氧化层203叠加形成。

较佳为，所述控制栅205的组成材料为多晶硅或无定形硅。

在所述控制栅205表面还形成有硬质掩模层。

所述硬质掩模层由第三氧化硅层206和第四氮化硅层207叠加而成。

所述侧墙型选择管的第二栅极结构包括第一栅氧化层204和选择栅301，所述第一栅氧化层204位于所述第一栅极结构外的所述半导体衬底200表面，所述选择栅301为侧墙结构且是通过对位于所述存储区的第一多晶硅或无定形硅层301进行全面的多晶硅或无定形硅刻蚀自对准形成于所述第一栅极结构的侧面，所述选择栅301和对应的所述控制栅205之间通过第二氧化层208隔离。

如图14B所示，所述逻辑器件的第三栅极结构包括依次叠加的所述第一栅氧化层204和逻辑栅209；所述逻辑栅209通过对第二多晶硅或无定形硅层209进行光刻定义后再进行多晶硅或无定形硅刻蚀形成。

所述第一多晶硅或无定形硅层301的厚度大于所述第二多晶硅或无定形硅层209的厚度，通过所述第二多晶硅或无定形硅层209的厚度独立调节所述逻辑栅209的厚度，通过所述第一多晶硅或无定形硅层301的厚度的独立调节调节所述侧墙型选择管的沟道长度，使得在减少所述逻辑栅209的厚度时能增加所述侧墙型选择管的沟道长度，通过减少所述逻辑栅209的厚度增加所述逻辑器件的性能，通过增加所述侧墙型选择管的沟道长度控制所述侧墙型选择管的漏电。

较佳为，所述侧墙型选择管的沟道长度大于所述逻辑栅209的厚度。

所述第一多晶硅或无定形硅层301由多层多晶硅或无定形硅叠加而成，所述第一多晶硅或无定形硅层301的底部多晶硅或无定形硅层209和所述第二多晶硅或无定形硅层209的工艺条件相同。本发明实施例中，所述第一多晶硅或无定形硅层301包括两层多晶硅，分别为底部多晶硅或无定形硅层209和顶部多晶硅或无定形硅层211。

在各所述第一栅极结构的至少一个侧面形成有所述选择栅301。本发明实施例中，两个相邻的所述第一栅极结构的间距小于等于各所述选择栅301的宽度的2倍时，位于两个相邻的所述第一栅极结构的间的所述选择栅301被去除。在其它实施例中也能为：两个相邻的所述第一栅极结构的间距大于各所述选择栅301的宽度的2倍时，位于两个相邻的所述第一栅极结构的间的所述选择栅301保留或被去除。

本发明实施例中，所述选择栅301对应的多晶硅或无定形硅刻蚀和所述逻辑栅209的多晶硅或无定形硅刻蚀为同时进行的相同工艺。在其它实施例中也能为：所述选择栅301对应的多晶硅或无定形硅刻蚀和所述逻辑栅209的多晶硅或无定形硅刻蚀为分开进行的工艺。

如图15所示，是本发明实施例器件中通过第一多晶硅或无定形硅层的厚度的独立调节调节侧墙型选择管的沟道长度的示意图，由图15所示可知，所述第一多晶硅或无定形硅层301由底部多晶硅或无定形硅层209和顶部多晶硅或无定形硅层211叠加而成，最后位于所述第一多晶硅或无定形硅层301在所述存储管的第一栅极结构的侧面外形成的侧面位置在图15中的虚线BB所示位置，对所述第一多晶硅或无定形硅层301全面刻蚀后，形成的所述侧墙型选择管的沟道的外侧位置将由虚线BB位置确定，图15中本发明实施例器件的所述侧墙型选择管的沟道长度用L2表示。

而现有结构中侧墙型选择栅的多晶硅则没有叠加顶部多晶硅或无定形硅层211，现有器件的侧墙型选择栅的多晶硅仅由底部多晶硅或无定形硅层209组成，由图15所示可知，这时底部多晶硅或无定形硅层209在所述存储管的第一栅极结构的侧面外形成的侧面位置在图15中的虚线AA所示位置,对底部多晶硅或无定形硅层209全面刻蚀后，形成的所述侧墙型选择管的沟道的外侧位置将由虚线AA位置确定，图15中现有器件的所述侧墙型选择管的沟道长度用L1表示，显然L2大于L1，所以，本发明实施例能通过增加第一多晶硅或无定形硅层的厚度来增加侧墙型选择管的沟道长度。

如图6A、图7A至图14A所示，是本发明实施例具有侧墙型选择栅的非易失存储器的制造方法各步骤中的存储区的器件结构图，同样图6A、图7A至图14A是指图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A和图14A；如图6B、图7B至图14B所示，是本发明实施例具有侧墙型选择栅的非易失存储器的制造方法各步骤中的外围电路区的器件结构图，同样图6B、图7B至图14B是指图6B、图7B、图8B、图9B、图10B、图11B、图12B、图13B和图14B；本发明实施例具有侧墙型选择栅的非易失存储器的制造方法中，具有侧墙型选择栅的非易失存储器包括位于存储区的存储器件和位于外围电路区的逻辑器件，所述存储器件包括存储管和位于所述存储管侧面的侧墙型选择管；制造步骤包括：

步骤一、如图6A所示，在半导体衬底200表面形成所述存储管的第一栅极结构，在所述存储管的第一栅极结构外的所述半导体衬底200表面形成第一栅氧化层204，在所述第一栅极结构的侧面形成第二氧化层208。

所述存储管的第一栅极结构包括依次叠加于半导体衬底200表面的ONO层和控制栅205；在所述控制栅205表面还形成有硬质掩模层。ONO层由氧化层201、氮化层202和氧化层203叠加形成。

所述控制栅205的组成材料为多晶硅或无定形硅。

所述硬质掩模层由第三氧化硅层206和第四氮化硅层207叠加而成。

之后，如图7A和图7B所示，进行第一次多晶硅或无定形硅淀积形成底部多晶硅或无定形硅层209。

步骤二、如图8A和图8B所示，对所述底部多晶硅或无定形硅层209的表面进行氧化形成第五氧化硅层210。

步骤三、如图9A和图9B所示，光刻打开所述存储区以及形成光刻胶图形302保护所述外围电路区，将位于所述存储区的所述第五氧化硅层210去除。之后去除光刻胶图形302。

步骤四、如图10A和图10B所示，进行第二次多晶硅或无定形硅淀积形成顶部多晶硅或无定形硅层211；所述存储区中所述顶部多晶硅或无定形硅层211直接叠加在所述底部多晶硅或无定形硅层209的表面，在所述外围电路区所述顶部多晶硅或无定形硅层211叠加在所述第五氧化硅层210的表面。

步骤五、如图11A和图11B所示，光刻打开所述外围电路区以及形成光刻胶图形212保护所述存储区，将位于所述外围电路区的所述顶部多晶硅或无定形硅层211和所述第五氧化硅层210去除；由所述存储区中所述顶部多晶硅或无定形硅层211和所述底部多晶硅或无定形硅层209叠加形成第一多晶硅或无定形硅层301，由所述外围电路区的所述底部多晶硅或无定形硅层209组成第二多晶硅或无定形硅层209。之后，去除光刻胶图形212。

步骤六、如图12A和图12B所示，进行光刻形成光刻胶图形213将所述逻辑器件的第三栅极结构的区域保护以及所述第三栅极结构的区域外打开。

如图13A和图13B所示，进行多晶硅或无定形硅刻蚀同时形成所述侧墙型选择管的选择栅301和所述逻辑器件的第三栅极结构的逻辑栅209。在其它实施例方法中也能为：将所述选择栅301对应的多晶硅或无定形硅刻蚀和所述逻辑栅209的多晶硅或无定形硅刻蚀替换为分开进行的工艺。

所述选择栅301为侧墙结构且是在所述多晶硅或无定形硅刻蚀后自对准形成于所述第一栅极结构的侧面；由所述第一栅氧化层204和所述选择栅301叠加形成所述侧墙型选择管的第二栅极结构；所述选择栅301和对应的所述控制栅205之间通过所述第二氧化层208隔离。

所述逻辑栅209由所述多晶硅或无定形硅刻蚀后的所述第二多晶硅或无定形硅层209组成；由所述第一栅氧化层204和所述逻辑栅209叠加形成所述逻辑器件的第三栅极结构。

通过所述第二多晶硅或无定形硅层209的厚度独立调节所述逻辑栅209的厚度，通过所述第一多晶硅或无定形硅层301的厚度的独立调节调节所述侧墙型选择管的沟道长度，使得在减少所述逻辑栅209的厚度时能增加所述侧墙型选择管的沟道长度，通过减少所述逻辑栅209的厚度增加所述逻辑器件的性能，通过增加所述侧墙型选择管的沟道长度控制所述侧墙型选择管的漏电。

较佳为，所述侧墙型选择管的沟道长度大于所述逻辑栅209的厚度。

在各所述第一栅极结构的至少一个侧面形成有所述选择栅301。

本发明实施例方法中，如图14A所示，两个相邻的所述第一栅极结构的间距小于等于各所述选择栅301的宽度的2倍时，位于两个相邻的所述第一栅极结构的间的所述选择栅301被去除。在其它实施例方法中也能为：两个相邻的所述第一栅极结构的间距大于各所述选择栅301的宽度的2倍时，位于两个相邻的所述第一栅极结构的间的所述选择栅301保留或被去除。

当位于两个相邻的所述第一栅极结构的间的所述选择栅301需要被去除时，在步骤六之后还需要增加将位于两个相邻的所述第一栅极结构的间的所述选择栅301去除的步骤。

本发明实施例的用于形成侧墙型选择管的选择栅301的第一多晶硅或无定形硅层301和用于形成逻辑栅209的第二多晶硅或无定形硅层209的厚度能分开独立调节，能通过第二多晶硅或无定形硅层209的厚度独立调节所述逻辑栅209的厚度，通过第一多晶硅或无定形硅层301的厚度的独立调节调节侧墙型选择管的沟道长度，从而能实现在减少逻辑栅209的厚度时能增加侧墙型选择管的沟道长度，通过减少逻辑栅209的厚度增加逻辑器件的性能，通过增加侧墙型选择管的沟道长度控制侧墙型选择管的漏电，所以，本发明实施例能在满足外围电路区较薄多晶硅栅极厚度的情况下增大存储区的侧墙型选择栅301的沟道长度，从而即能满足先进逻辑器件对多晶硅栅极厚度的要求又能很好地控制存储区侧墙型栅极的漏电情况。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种具有侧墙型选择栅的非易失存储器，其特征在于：包括位于存储区的存储器件和位于外围电路区的逻辑器件；

所述存储器件包括存储管和位于所述存储管侧面的侧墙型选择管；

所述存储管的第一栅极结构包括依次叠加于半导体衬底表面的ONO层和控制栅；

所述侧墙型选择管的第二栅极结构包括第一栅氧化层和选择栅，所述第一栅氧化层位于所述第一栅极结构外的所述半导体衬底表面，所述选择栅为侧墙结构且是通过对位于所述存储区的第一多晶硅或无定形硅层进行全面的多晶硅或无定形硅刻蚀自对准形成于所述第一栅极结构的侧面，所述选择栅和对应的所述控制栅之间通过第二氧化层隔离；

所述逻辑器件的第三栅极结构包括依次叠加的所述第一栅氧化层和逻辑栅；所述逻辑栅通过对第二多晶硅或无定形硅层进行光刻定义后再进行多晶硅或无定形硅刻蚀形成；

所述第一多晶硅或无定形硅层的厚度大于所述第二多晶硅或无定形硅层的厚度，通过所述第二多晶硅或无定形硅层的厚度独立调节所述逻辑栅的厚度，通过所述第一多晶硅或无定形硅层的厚度的独立调节所述侧墙型选择管的沟道长度，使得在减少所述逻辑栅的厚度时能增加所述侧墙型选择管的沟道长度，通过减少所述逻辑栅的厚度增加所述逻辑器件的性能，通过增加所述侧墙型选择管的沟道长度控制所述侧墙型选择管的漏电。

2.如权利要求1所述的具有侧墙型选择栅的非易失存储器，其特征在于：所述侧墙型选择管的沟道长度大于所述逻辑栅的厚度。

3.如权利要求1所述的具有侧墙型选择栅的非易失存储器，其特征在于：所述第一多晶硅或无定形硅层由多层多晶硅或无定形硅叠加而成，所述第一多晶硅或无定形硅层的底部多晶硅或无定形硅层和所述第二多晶硅或无定形硅层的工艺条件相同。

4.如权利要求1所述的具有侧墙型选择栅的非易失存储器，其特征在于：所述控制栅的组成材料为多晶硅或无定形硅。

5.如权利要求1所述的具有侧墙型选择栅的非易失存储器，其特征在于：在所述控制栅表面还形成有硬质掩模层。

6.如权利要求5所述的具有侧墙型选择栅的非易失存储器，其特征在于：所述硬质掩模层由第三氧化硅层和第四氮化硅层叠加而成。

7.如权利要求1所述的具有侧墙型选择栅的非易失存储器，其特征在于：在各所述第一栅极结构的至少一个侧面形成有所述选择栅；

当两个相邻的所述第一栅极结构的间距小于等于各所述选择栅的宽度的2倍时，位于两个相邻的所述第一栅极结构之间的所述选择栅被去除；

当两个相邻的所述第一栅极结构的间距大于各所述选择栅的宽度的2倍时，位于两个相邻的所述第一栅极结构之间的所述选择栅保留或被去除。

8.如权利要求1所述的具有侧墙型选择栅的非易失存储器，其特征在于：所述选择栅对应的多晶硅或无定形硅刻蚀和所述逻辑栅的多晶硅或无定形硅刻蚀为同时进行的相同工艺；或者，所述选择栅对应的多晶硅或无定形硅刻蚀和所述逻辑栅的多晶硅或无定形硅刻蚀为分开进行的工艺。

9.一种具有侧墙型选择栅的非易失存储器的制造方法，其特征在于：具有侧墙型选择栅的非易失存储器包括位于存储区的存储器件和位于外围电路区的逻辑器件，所述存储器件包括存储管和位于所述存储管侧面的侧墙型选择管；制造步骤包括：

步骤一、在半导体衬底表面形成所述存储管的第一栅极结构，在所述存储管的第一栅极结构外的所述半导体衬底表面形成第一栅氧化层，在所述第一栅极结构的侧面形成第二氧化层；之后，进行第一次多晶硅或无定形硅淀积形成底部多晶硅或无定形硅层；

步骤二、对所述底部多晶硅或无定形硅层的表面进行氧化形成第五氧化硅层；

步骤三、光刻打开所述存储区以及保护所述外围电路区，将位于所述存储区的所述第五氧化硅层去除；

步骤四、进行第二次多晶硅或无定形硅淀积形成顶部多晶硅或无定形硅层；所述存储区中所述顶部多晶硅或无定形硅层直接叠加在所述底部多晶硅或无定形硅层的表面，在所述外围电路区所述顶部多晶硅或无定形硅层叠加在所述第五氧化硅层的表面；

步骤五、光刻打开所述外围电路区以及保护所述存储区，将位于所述外围电路区的所述顶部多晶硅或无定形硅层和所述第五氧化硅层去除；由所述存储区中所述顶部多晶硅或无定形硅层和所述底部多晶硅或无定形硅层叠加形成第一多晶硅或无定形硅层，由所述外围电路区的所述底部多晶硅或无定形硅层组成第二多晶硅或无定形硅层；

步骤六、进行光刻将所述逻辑器件的第三栅极结构的区域保护以及所述第三栅极结构的区域外打开，进行多晶硅或无定形硅刻蚀同时形成所述侧墙型选择管的选择栅和所述逻辑器件的第三栅极结构的逻辑栅；

所述选择栅为侧墙结构且是在所述多晶硅或无定形硅刻蚀后自对准形成于所述第一栅极结构的侧面；由所述第一栅氧化层和所述选择栅叠加形成所述侧墙型选择管的第二栅极结构；所述选择栅和对应的控制栅之间通过所述第二氧化层隔离；

所述逻辑栅由所述多晶硅或无定形硅刻蚀后的所述第二多晶硅或无定形硅层组成；由所述第一栅氧化层和所述逻辑栅叠加形成所述逻辑器件的第三栅极结构；

通过所述第二多晶硅或无定形硅层的厚度独立调节所述逻辑栅的厚度，通过所述第一多晶硅或无定形硅层的厚度的独立调节所述侧墙型选择管的沟道长度，使得在减少所述逻辑栅的厚度时能增加所述侧墙型选择管的沟道长度，通过减少所述逻辑栅的厚度增加所述逻辑器件的性能，通过增加所述侧墙型选择管的沟道长度控制所述侧墙型选择管的漏电。

10.如权利要求9所述的具有侧墙型选择栅的非易失存储器的制造方法，其特征在于：所述侧墙型选择管的沟道长度大于所述逻辑栅的厚度。

11.如权利要求9所述的具有侧墙型选择栅的非易失存储器的制造方法，其特征在于：所述存储管的第一栅极结构包括依次叠加于半导体衬底表面的ONO层和控制栅；在所述控制栅表面还形成有硬质掩模层。

12.如权利要求11所述的具有侧墙型选择栅的非易失存储器的制造方法，其特征在于：所述控制栅的组成材料为多晶硅或无定形硅。

13.如权利要求11所述的具有侧墙型选择栅的非易失存储器的制造方法，其特征在于：所述硬质掩模层由第三氧化硅层和第四氮化硅层叠加而成。

14.如权利要求9所述的具有侧墙型选择栅的非易失存储器的制造方法，其特征在于：在各所述第一栅极结构的至少一个侧面形成有所述选择栅；

当两个相邻的所述第一栅极结构的间距小于等于各所述选择栅的宽度的2倍时，位于两个相邻的所述第一栅极结构之间的所述选择栅被去除；

当两个相邻的所述第一栅极结构的间距大于各所述选择栅的宽度的2倍时，位于两个相邻的所述第一栅极结构之间的所述选择栅保留或被去除；

当位于两个相邻的所述第一栅极结构之间的所述选择栅需要被去除时，在步骤六之后还需要增加将位于两个相邻的所述第一栅极结构之间的所述选择栅去除的步骤。

15.如权利要求9所述的具有侧墙型选择栅的非易失存储器的制造方法，其特征在于：将步骤六中所述选择栅对应的多晶硅或无定形硅刻蚀和所述逻辑栅的多晶硅或无定形硅刻蚀替换为分开进行的工艺。

Images