CN108091572A - 薄膜晶体管的制作方法及薄膜晶体管 - Google Patents
薄膜晶体管的制作方法及薄膜晶体管 Download PDFInfo
- Publication number
- CN108091572A CN108091572A CN201711337019.5A CN201711337019A CN108091572A CN 108091572 A CN108091572 A CN 108091572A CN 201711337019 A CN201711337019 A CN 201711337019A CN 108091572 A CN108091572 A CN 108091572A
- Authority
- CN
- China
- Prior art keywords
- layer
- tft
- active layer
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000012212 insulator Substances 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 230000000903 blocking effect Effects 0.000 claims description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 238000002425 crystallisation Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 230000008025 crystallization Effects 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 5
- 238000005224 laser annealing Methods 0.000 claims description 5
- 239000007790 solid phase Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- HTCXJNNIWILFQQ-UHFFFAOYSA-M emmi Chemical compound ClC1=C(Cl)C2(Cl)C3C(=O)N([Hg]CC)C(=O)C3C1(Cl)C2(Cl)Cl HTCXJNNIWILFQQ-UHFFFAOYSA-M 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 11
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000000608 laser ablation Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公布了一种薄膜晶体管的制作方法，包括：提供基板，在所述基板上形成有源层；在所述有源层上沉积阻隔层；在所述阻隔层上依次形成栅极绝缘层和第一金属层，刻蚀所述第一金属层形成栅极，所述有源层包括与所述栅极在所述基板的垂直投影错开的第一部分；对有源层进行离子注入，所述第一部分形成源极区和漏极区；沉积绝缘层覆盖所述栅极及所述有源层，在所述绝缘层上形成源极和漏极，所述源极电连接至所述源极区，所述漏极电连接至所述漏极区。本发明还公布了一种薄膜晶体管。阻隔层增大了栅极与漏极区的间距，避免通道与漏极区的连接处产生热载流子，提高了薄膜晶体管的稳定性，提升产品良率。
Description
技术领域
本发明涉及电子器件技术领域，尤其是涉及一种薄膜晶体管的制作方法及薄膜晶体管。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是液晶显示器中用来控制每个像素(Pixel)亮度的基本电路组件，随着科技的发展，多晶硅结构可在低温环境下利用激光热退火(Laser annealing)的工艺来形成，薄膜晶体管的制造由早期的非晶硅结构演进到低温多晶硅(Low Temperature Poly-Silicon，LTPS)结构，这种结构工艺的变化大幅改善了薄膜晶体管的电性，也克服了玻璃基板不能耐高温的问题，使薄膜晶体管可直接于玻璃基板上形成。然而低温多晶硅结构具有下述问题，以p型硅基材为例，一个现有标准低温多晶硅薄膜晶体管(LTPS-TFT)的结构在多晶硅层上会包含两个作为源极与漏极之用的n型重掺杂区，由于这两个n型掺杂区的掺杂浓度较高，且与栅电极导体间的间距甚小，导致漏极附近的电场太强，因而产生热载流子效应(hot carrier effect)，使多晶硅薄膜晶体管在关闭状态下会有漏电流(leakage current)的问题产生，组件稳定性受到严重影响。
为解决这个问题，现有技术发展出轻掺杂漏极结构(lightly doped drain，LDD)，用来降低漏极接面处的电场进而减少漏电流。以离子注入形成轻掺杂漏极结构，虽然可抑制短通道造成的热载流子效应，然而其中必须经过多次光刻胶涂布及曝光显影的光微刻工艺，需要额外的光罩来定义制作光刻胶层，不仅增加了产品制程，还受限于曝光技术易产生对准误差，易造成轻掺杂漏极结构偏移，影响产品良率。
发明内容
本发明要解决的技术问题是提供一种薄膜晶体管的制作方法及薄膜晶体管，用以解决现有技术中多晶硅薄膜晶体管在关闭状态下会有漏电流产生，影响产品稳定性的问题。
为解决上述技术问题，本发明提供一种薄膜晶体管的制作方法，包括：
提供基板，在所述基板上形成有源层；
在所述有源层上沉积阻隔层；
在所述阻隔层上依次形成栅极绝缘层和第一金属层，刻蚀所述第一金属层形成栅极，所述有源层包括与所述栅极在所述基板的垂直投影错开的第一部分；
对有源层进行离子注入，所述第一部分形成源极区和漏极区；
沉积绝缘层覆盖所述栅极及所述有源层，在所述绝缘层上形成源极和漏极，所述源极电连接至所述源极区，所述漏极电连接至所述漏极区。
一种实施方式中，在所述有源层上沉积所述阻隔层后，所述方法还包括，刻蚀所述阻隔层，所述阻隔层形成分隔的第一阻隔段和第二阻隔段，所述栅极绝缘层形成于所述第一阻隔段上、所述第二阻隔段上，以及所述第一阻隔段与所述第二阻隔段之间。
一种实施方式中，刻蚀所述阻隔层的过程中，还刻蚀所述有源层，在所述有源层上形成凹坑，所述凹坑正对所述第一阻隔段与所述第二阻隔段的间隙，所述栅极绝缘层部分填充于所述凹坑内。
一种实施方式中，在所述基板上形成有源层的过程包括，在所述基板上沉积非晶硅层，并结晶化处理所述非晶硅层形成低温多晶硅层。
一种实施方式中，结晶化处理所述非晶硅层的方式为固相晶化法或金属横向诱导或准分子激光退火。
本发明还提供一种薄膜晶体管，包括：
基板和有源层，所述有源层位于所述基板上，所述有源层包括源极区、漏极区及连接于所述源极区与所述漏极区之间的通道；
阻隔层，位于所述有源层上，所述阻隔层在所述基板上的垂直投影落在所述通道的范围内；
栅极绝缘层和栅极，依次层叠设置于所述阻隔层上，所述栅极在所述基板上的垂直投影与所述通道重合；
绝缘层，覆盖所述栅极及所述有源层；
源极和漏极，位于所述绝缘层上，所述源极电连接至所述源极区，所述漏极电连接至所述漏极区。
一种实施方式中，所述阻隔层包括相互分隔的第一阻隔段和第二阻隔段，所述栅极绝缘层为于所述第一阻隔段上、所述第二阻隔段上，以及所述第一阻隔段与所述第二阻隔段之间。
一种实施方式中，所述有源层上还设有凹坑，所述凹坑正对所述第一阻隔段与所述第二阻隔段的间隙，所述栅极绝缘层部分填充于所述凹坑内。
一种实施方式中，所述凹坑的深度为100～1000埃米。
一种实施方式中，所述阻隔层的厚度为1000～4000埃米。
本发明的有益效果如下：源极区和漏极区为重掺杂区，源极区和漏极区之间未注入掺质的有源层部分为通道，阻隔层增大了栅极与漏极区的间距，减弱了漏极区附近的强电场对栅极的影响，避免通道与漏极区的连接处产生热载流子，薄膜晶体管在关闭状态下不会产生漏电流，提高了薄膜晶体管的稳定性，提升产品良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的明显变形方式。
图1为本发明实施例提供的薄膜晶体管的制作方法的步骤S101的示意图。
图2为本发明实施例提供的薄膜晶体管的制作方法的步骤S102的示意图。
图3为本发明实施例提供的薄膜晶体管的制作方法的步骤S103的示意图。
图4和图5为本发明实施例提供的薄膜晶体管的制作方法的步骤S104的示意图。
图6为本发明实施例提供的薄膜晶体管的制作方法的步骤S105的示意图。
图7为本发明实施例提供的薄膜晶体管的制作方法的步骤S106的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1至图7，本发明实施例提供的薄膜晶体管100的制作方法包括如下步骤。
S101、提供基板10，在基板10上形成有源层20。
请参阅图1，基板10为透明基板10，一种实施方式中，基板10为玻璃基板10，其他实施方式中，基板10也可以为塑料等其他透明材料制成的基板10。本实施例中，基板10表面平整，以有利于在基板10的表面层叠各种层结构以形成功能器件。
本实施例中，将基板10的表面洗净，并通过化学气相沉积的方式在基板10的表面上沉积非晶硅层，具体的，非晶硅层为a-Si。一种实施方式中，在沉积非晶硅层后，在非晶硅层上沉积阻隔层30等层结构前，结晶化非晶硅层形成低温多晶硅层，其他实施方式中，在非晶硅层上沉积阻隔层30等层结构后再结晶化非晶硅层形成低温多晶硅层。本实施例中，结晶化非晶硅层形成低温多晶硅层的方式可以为固相晶化法或金属横向诱导或准分子激光退火。
本实施例中，有源层20的厚度为1000～2000埃米，以提供足够的有源层20厚度，满足薄膜晶体管100的使用要求。
有源层20在薄膜晶体管100结构中用于连接源极74和漏极76，以使源极74和漏极76单向导通，以实现薄膜晶体管100的功能。低温多晶硅具有高电子迁移率、高开口率等优点。
S102、在有源层20上沉积阻隔层30。
请参阅图2，阻隔层30为通过化学气相沉积方式形成于有源层20上的层结构，一种实施方式中，阻隔层30为SiNx或Al2O3材料形成。本实施例中，阻隔层30用于垫高后续层叠设置于阻隔层30上的栅极50，以增加栅极50与有源层20之间的距离。一种实施方式中，阻隔层30的厚度为1000～4000埃米。
S103、刻蚀阻隔层30。
请参阅图3，本实施例中，形成阻隔层30后，通过光罩掩模刻蚀或激光刻蚀等方式图案化所述阻隔层30，具体的，阻隔层30被刻蚀后形成分隔的第一阻隔段32和第二阻隔段34，换言之，刻蚀过程中将阻隔层30切断，形成第一阻隔段32和第二阻隔段34。进一步的，有源层20位于第一阻隔段32与第二阻隔段34之间的部分由于无阻隔层30遮挡而暴露在外，刻蚀阻隔层30的过程中，有源层20正对第一阻隔段32与第二阻隔段34的间隙的部分也被刻蚀，并形成凹坑28，从而减小了有源层20的部分厚度。一种实施方式中，凹坑28的深度为100～1000埃米。
S104、在阻隔层30上依次形成栅极绝缘层40和第一金属层。
请参阅图4，本实施例中，采用化学气相沉积的方式沉积SiOx形成栅极绝缘层40，栅极绝缘层40覆盖阻隔层30。具体的，栅极绝缘层40形成于第一阻隔段32上、第二阻隔段34上，以及第一阻隔段32与第二阻隔段34之间，进一步的，栅极绝缘层40还部分填充于凹坑28内，换言之，栅极绝缘层40覆盖阻隔层30和有源层20，从而将后续形成于栅极绝缘层40上的栅极50与阻隔层30及有源层20隔离。本实施例中，采用物理气相沉积的方式沉积Mo/Al于栅极绝缘层40上形成第一金属层，通过光罩掩模刻蚀或激光刻蚀等方式图案化第一金属层形成栅极50，栅极50通过栅极绝缘层40与阻隔层30及有源层20隔离。请参阅图5，一种实施方式中，刻蚀第一金属层形成栅极50的过程中，在保证栅极50与阻隔层30及有源层20隔绝的前提下，也刻蚀了位于栅极50下的栅极绝缘层40和阻隔层30，以将有源层20部分暴露，用于后续离子注入工艺形成源极区24和漏极区26。本实施例中，有源层20包括第一部分202和第二部分204，第一部分202与栅极50在基板10上的垂直投影错开，第二部分204与栅极50在基板10上的垂直投影重合，具体的，第二部分204位于两个第一部分202之间，第一部分202用于后续形成源极区24和漏极区26，第二部分204用于后续形成通道22。
一种实施方式中，形成栅极绝缘层40和第一金属层前，有源层20为非晶硅层，形成栅极绝缘层40和第一金属层后，结晶化非晶硅层形成低温多晶硅层。本实施例中，结晶化非晶硅层形成低温多晶硅层的方式为固相晶化法，晶化条件选择为600～800℃，氮气环境中退火10～50小时。其他实施方式，结晶化非晶硅层形成低温多晶硅层的方式也可以为金属横向诱导或准分子激光退火。
S105、进行离子注入工艺。
请参阅图6，本实施例中，采用PH3或B2H6对有源层20进行离子注入，即重掺杂，在离子注入过程中，被栅极50遮挡的第二部分204未注入离子，形成具有单向导通性的通道22，未被栅极50遮挡的第一部分202注入离子，形成源极区24和漏极区26。漏极区26附近存在强电场，设置于有源层20上的阻隔层30增大了栅极50与漏极区26的间距，减弱了漏极区26附近的强电场对栅极50的影响，避免通道22与漏极区26的连接处产生热载流子，薄膜晶体管100在关闭状态下不会产生漏电流，提高了薄膜晶体管100的稳定性，提升产品良率。本实施例中，对应第一阻隔段32和第二阻隔段34覆盖的通道22部分未注入离子，相对于源极区24和漏极区26的电阻较大，进一步降低了薄膜晶体管100在关闭状态下不会产生漏电流。
有源层20上的凹坑28使通道22的厚度变化，换言之，通道22的厚度与源极区24及漏极区26的厚度存在差异，使得通道22和源极区24及漏极区26之间的电场差异增大，进一步降低了薄膜晶体管100在关闭状态下不会产生漏电流。
S106、沉积绝缘层60覆盖栅极50及有源层20，在绝缘层60上形成源极74和漏极76，源极74电连接至源极区24，漏极76电连接至漏极区26。
请参阅图7，本实施例中，采用化学气相沉积的方式沉积SiOx形成绝缘层60，绝缘层60覆盖栅极50及有源层20，将栅极50、栅极绝缘层40、阻隔层30及有源层20与外界隔开。本实施例中，在绝缘层60对应源极区24和漏极区26的位置开孔62，以露出源极区24和漏极区26。本实施例中，在绝缘层60上通过物理气相沉积Mo/Al形成第二金属层，图案化第二金属层形成源极74和漏极76，源极74通过对应源极区24的开孔62电连接至源极区24，漏极76通过对应漏极区26的开孔62电连接至漏极区26。
请参阅图7，本发明实施例还提供一种薄膜晶体管100，薄膜晶体管100通过本发明实施例提供的薄膜晶体管100的制作方法制作。具体的，薄膜晶体管100包括基板10、有源层20、阻隔层30、栅极绝缘层40、栅极50、绝缘层60、源极74及漏极76。本实施例中，基板10为透明基板10，一种实施方式中，基板10为玻璃基板10，其他实施方式中，基板10也可以为塑料等其他透明材料制成的基板10。本实施例中，基板10表面平整，以有利于在基板10的表面层叠各种层结构以形成功能器件。有源层20位于基板10上，有源层20包括源极区24、漏极区26及连接于源极区24与漏极区26之间的通道22。本实施例中，有源层20的厚度为1000～2000埃米，以提供足够的有源层20厚度，满足薄膜晶体管100的使用要求。有源层20在薄膜晶体管100结构中用于连接源极74和漏极76，以使源极74和漏极76单向导通，以实现薄膜晶体管100的功能。一种实施方式中，有源层20为低温多晶硅，低温多晶硅具有高电子迁移率、高开口率等优点。
本实施例中，阻隔层30位于有源层20上，阻隔层30在基板10上的垂直投影落在通道22的范围内。阻隔层30为通过化学气相沉积方式形成于有源层20上的层结构，一种实施方式中，阻隔层30为SiNx或Al2O3材料形成。本实施例中，阻隔层30用于垫高后续层叠设置于阻隔层30上的栅极50，以增加栅极50与有源层20之间的距离。一种实施方式中，阻隔层30的厚度为1000～4000埃米。形成阻隔层30后，通过光罩掩模刻蚀或激光刻蚀等方式图案化所述阻隔层30，具体的，阻隔层30被刻蚀后形成分隔的第一阻隔段32和第二阻隔段34，换言之，刻蚀过程中将阻隔层30切断，形成第一阻隔段32和第二阻隔段34。进一步的，有源层20位于第一阻隔段32与第二阻隔段34之间的部分由于无阻隔层30遮挡而暴露在外，刻蚀阻隔层30的过程中，有源层20正对第一阻隔段32与第二阻隔段34的间隙的部分也被刻蚀，并形成凹坑28，从而减小了有源层20的部分厚度。一种实施方式中，凹坑28的深度为100～1000埃米。
本实施例中，栅极绝缘层40和栅极50依次层叠设置于阻隔层30上，栅极50在基板10上的垂直投影与通道22重合。具体的，栅极绝缘层40形成于第一阻隔段32上、第二阻隔段34上，以及第一阻隔段32与第二阻隔段34之间，进一步的，栅极绝缘层40还部分填充于凹坑28内，换言之，栅极绝缘层40覆盖阻隔层30和有源层20，从而将后续形成于栅极绝缘层40上的栅极50与阻隔层30及有源层20隔离。本实施例中，采用物理气相沉积的方式沉积Mo/Al于栅极绝缘层40上形成第一金属层，通过光罩掩模刻蚀或激光刻蚀等方式图案化第一金属层形成栅极50，栅极50通过栅极绝缘层40与阻隔层30及有源层20隔离。
本实施例中，绝缘层60覆盖栅极50及有源层20，源极74和漏极76位于绝缘层60上，源极74电连接至源极区24，漏极76电连接至漏极区26。具体的，绝缘层60覆盖栅极50及有源层20，将栅极50、栅极绝缘层40、阻隔层30及有源层20与外界隔开。本实施例中，在绝缘层60对应源极区24和漏极区26的位置开孔62，以露出源极区24和漏极区26。本实施例中，在绝缘层60上通过物理气相沉积Mo/Al形成第二金属层，图案化第二金属层形成源极74和漏极76，源极74通过对应源极区24的开孔62电连接至源极区24，漏极76通过对应漏极区26的开孔62电连接至漏极区26。
漏极区26附近存在强电场，设置于有源层20上的阻隔层30增大了栅极50与漏极区26的间距，减弱了漏极区26附近的强电场对栅极50的影响，避免通道22与漏极区26的连接处产生热载流子，薄膜晶体管100在关闭状态下不会产生漏电流，提高了薄膜晶体管100的稳定性，提升产品良率。本实施例中，对应第一阻隔段32和第二阻隔段34覆盖的通道22部分未注入离子，相对于源极区24和漏极区26的电阻较大，进一步降低了薄膜晶体管100在关闭状态下不会产生漏电流。
有源层20上的凹坑28使通道22的厚度变化，换言之，通道22的厚度与源极区24及漏极区26的厚度存在差异，使得通道22和源极区24及漏极区26之间的电场差异增大，进一步降低了薄膜晶体管100在关闭状态下不会产生漏电流。
以上所揭露的仅为本发明几种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于，包括：
提供基板，在所述基板上形成有源层；
在所述有源层上沉积阻隔层；
在所述阻隔层上依次形成栅极绝缘层和第一金属层，刻蚀所述第一金属层形成栅极，所述有源层包括与所述栅极在所述基板的垂直投影错开的第一部分；
对有源层进行离子注入，所述第一部分形成源极区和漏极区；
沉积绝缘层覆盖所述栅极及所述有源层，在所述绝缘层上形成源极和漏极，所述源极电连接至所述源极区，所述漏极电连接至所述漏极区。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，在所述有源层上沉积所述阻隔层后，所述方法还包括，刻蚀所述阻隔层，所述阻隔层形成分隔的第一阻隔段和第二阻隔段，所述栅极绝缘层形成于所述第一阻隔段上、所述第二阻隔段上，以及所述第一阻隔段与所述第二阻隔段之间。
3.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，刻蚀所述阻隔层的过程中，还刻蚀所述有源层，在所述有源层上形成凹坑，所述凹坑正对所述第一阻隔段与所述第二阻隔段的间隙，所述栅极绝缘层部分填充于所述凹坑内。
4.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，在所述基板上形成有源层的过程包括，在所述基板上沉积非晶硅层，并结晶化处理所述非晶硅层形成低温多晶硅层。
5.根据权利要求4所述的薄膜晶体管的制作方法，其特征在于，结晶化处理所述非晶硅层的方式为固相晶化法或金属横向诱导或准分子激光退火。
6.一种薄膜晶体管，其特征在于，包括：
基板和有源层，所述有源层位于所述基板上，所述有源层包括源极区、漏极区及连接于所述源极区与所述漏极区之间的通道；
阻隔层，位于所述有源层上，所述阻隔层在所述基板上的垂直投影落在所述通道的范围内；
栅极绝缘层和栅极，依次层叠设置于所述阻隔层上，所述栅极在所述基板上的垂直投影与所述通道重合；
绝缘层，覆盖所述栅极及所述有源层；
源极和漏极，位于所述绝缘层上，所述源极电连接至所述源极区，所述漏极电连接至所述漏极区。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述阻隔层包括相互分隔的第一阻隔段和第二阻隔段，所述栅极绝缘层为于所述第一阻隔段上、所述第二阻隔段上，以及所述第一阻隔段与所述第二阻隔段之间。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述有源层上还设有凹坑，所述凹坑正对所述第一阻隔段与所述第二阻隔段的间隙，所述栅极绝缘层部分填充于所述凹坑内。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述凹坑的深度为100～1000埃米。
10.根据权利要求6所述的薄膜晶体管，其特征在于，所述阻隔层的厚度为1000～4000埃米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711337019.5A CN108091572A (zh) | 2017-12-14 | 2017-12-14 | 薄膜晶体管的制作方法及薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711337019.5A CN108091572A (zh) | 2017-12-14 | 2017-12-14 | 薄膜晶体管的制作方法及薄膜晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108091572A true CN108091572A (zh) | 2018-05-29 |
Family
ID=62174344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711337019.5A Pending CN108091572A (zh) | 2017-12-14 | 2017-12-14 | 薄膜晶体管的制作方法及薄膜晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108091572A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030122165A1 (en) * | 2000-08-31 | 2003-07-03 | Lg.Philips Lcd Co., Ltd. | TFT type optical detecting sensor implementing different TFTs and the fabricating method thereof |
| CN102054874A (zh) * | 2010-11-01 | 2011-05-11 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| CN104979390A (zh) * | 2014-04-04 | 2015-10-14 | 联华电子股份有限公司 | 高压金属氧化物半导体晶体管及其制造方法 |
| CN105097550A (zh) * | 2015-08-04 | 2015-11-25 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 |
| CN106098784A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 共平面型双栅电极氧化物薄膜晶体管及其制备方法 |
-
2017
- 2017-12-14 CN CN201711337019.5A patent/CN108091572A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030122165A1 (en) * | 2000-08-31 | 2003-07-03 | Lg.Philips Lcd Co., Ltd. | TFT type optical detecting sensor implementing different TFTs and the fabricating method thereof |
| CN102054874A (zh) * | 2010-11-01 | 2011-05-11 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| CN104979390A (zh) * | 2014-04-04 | 2015-10-14 | 联华电子股份有限公司 | 高压金属氧化物半导体晶体管及其制造方法 |
| CN105097550A (zh) * | 2015-08-04 | 2015-11-25 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 |
| CN106098784A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 共平面型双栅电极氧化物薄膜晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206622B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN103390592B (zh) | 阵列基板制备方法、阵列基板以及显示装置 | |
| CN105390451B (zh) | 低温多晶硅tft基板的制作方法 | |
| US9761447B2 (en) | Method for manufacturing TFT substrate and TFT substrate manufactured thereof | |
| CN103996716B (zh) | 一种多晶硅薄膜晶体管的制备方法 | |
| CN103022145B (zh) | 阵列基板、显示装置及制备方法 | |
| CN104681624A (zh) | 单晶硅基底tft器件 | |
| CN103700695B (zh) | 低温多晶硅薄膜及其制备方法、晶体管 | |
| CN102651337A (zh) | 一种多晶硅tft阵列基板的制造方法 | |
| CN104282696A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104576399B (zh) | 一种薄膜晶体管及其制造方法 | |
| WO2017193637A1 (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| WO2017000335A1 (zh) | Tft背板的制作方法及其结构 | |
| EP3437140A1 (en) | Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus | |
| CN105938800A (zh) | 薄膜晶体管的制造方法及阵列基板的制造方法 | |
| CN105655404B (zh) | 低温多晶硅薄膜晶体管及其制作方法 | |
| CN103985716B (zh) | 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板 | |
| JPH0437144A (ja) | 薄膜トランジスタの作製方法 | |
| CN103681350B (zh) | 薄膜晶体管的制作方法 | |
| CN106783734B (zh) | 一种低温多晶硅阵列基板及其制作方法 | |
| CN109637932B (zh) | 薄膜晶体管及其制备方法 | |
| CN105789325B (zh) | 薄膜晶体管、薄膜晶体管的制备方法及cmos器件 | |
| CN107393830A (zh) | 薄膜晶体管的制备方法 | |
| CN204130536U (zh) | 一种阵列基板及显示装置 | |
| CN107170753A (zh) | 一种阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180529 |
|
| WD01 | Invention patent application deemed withdrawn after publication |