CN108091368B - 一种用于冗余修复的控制电路及其冗余修复方法 - Google Patents

一种用于冗余修复的控制电路及其冗余修复方法 Download PDF

Info

Publication number
CN108091368B
CN108091368B CN201810029279.4A CN201810029279A CN108091368B CN 108091368 B CN108091368 B CN 108091368B CN 201810029279 A CN201810029279 A CN 201810029279A CN 108091368 B CN108091368 B CN 108091368B
Authority
CN
China
Prior art keywords
control signal
innercell
rdnsel
voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810029279.4A
Other languages
English (en)
Other versions
CN108091368A (zh
Inventor
胡剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810029279.4A priority Critical patent/CN108091368B/zh
Publication of CN108091368A publication Critical patent/CN108091368A/zh
Application granted granted Critical
Publication of CN108091368B publication Critical patent/CN108091368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种用于冗余修复的控制电路及其冗余修复方法，所述控制电路根据损坏的存储子块的奇偶特征和所选择的冗余子块的奇偶特征确定高压控制信号INNERCELL的极性，本发明可以克服现有技术中RDN修复时的限制，提高RDN修复的利用率。

Description

一种用于冗余修复的控制电路及其冗余修复方法
技术领域
本发明涉及存储单元冗余修复技术领域，特别是涉及一种用于冗余修复的控制电路及其冗余修复方法。
背景技术
图1、图2为现有技术的冗余阵列RDN和主存储阵列示意图，当操作A7＝0对应的子块(sector)的第一列时，如果操作CG0<0>这一行的第一列，则位线BL1<0>加高压而位线BL0<0>加低压，如果操作CG1<0>这一行的第一列，则位线BL1<0>加低压而位线BL0<0>加高压；而操作A7＝1对应的子块(sector)的第一列时，如果操作CG0<1>这一行的第一列，则位线BL1<0>加低压而位线BL0<0>加高压，如果操作CG1<1>这一行的第一列，则位线BL1<0>加高压而位线BL0<0>加低压。从加高压的角度看，操作A7＝0对应的偶数子块(sector)的第一列的CG0行所加位线电压与操作A7＝1对应的奇数子块(sector)的第一列的CG1行所加位线电压相同，定义这样的相邻子块的单元为外侧存储单元Outer-cell，高压控制信号INNERCELL置高；而操作A7＝0对应的偶数子块(sector)的第一列的CG1行所加位线电压与操作A7＝1对应的奇数子块(sector)的第一列的CG0行所加位线电压相同，定义这样的相邻子块的单元为内侧存储单元Inner-cell，高压控制信号INNERCELL置低。这里需说明的是，地址A7和A6只是具体举个例子，实际可以是其他地址，如果CG(CG0和CG1)的地址是AX，WL的地址就是AX+1。
正因为位线电压的限制，当A7＝0对应的偶数子块(sector)损坏时，只能选择相同奇偶特征的冗余子块来替换，即选择RDN0/2/4……这样的偶数冗余子块(sector)来修复，而当A7＝0对应的奇数子块(sector)损坏时，只能选择相同奇偶特征的子块来替换，即选择RDN1/3/5……这样的奇数冗余子块(sector)来修复。这种修复限制将造成冗余阵列的浪费。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种用于冗余修复的控制电路及其冗余修复方法，以克服RDN修复时的限制，提高RDN修复的利用率。
为达上述及其它目的，本发明提出一种用于冗余修复的控制电路，所述控制电路根据损坏的存储子块的奇偶特征和所选择的冗余子块的奇偶特征确定高压控制信号INNERCELL的极性。
进一步地，所述控制电路包括与非门I0、非门I411、I1、I5以及或非门I441、I2、I3、I4，冗余子块选择信号RDNSEL<0>、RDNSEL<2>连接至所述或非门I441的输入端，所述或非门I441的输出端连接至所述非门I411的输入端，所述非门I411的输出端连接至所述与非门I0的一输入端，AX+1连接至所述与非门I0的另一输入端，所述与非门I0的输出端连接至所述非门I1的输入端，所述非门I1的输出端连接至所述或非门I4的一输入端；冗余子块选择信号RDNSEL<1>、RDNSEL<3>连接至所述或非门I2的输入端，所述或非门I2的输出端连接至所述或非门I3的输入端，AX+1连接至所述或非门I3的另一输入端，所述或非门I3的输出端连接至所述或非门I4的另一输入端；所述或非门I4的输出端连接至所述非门I5的输入端，所述非门I5的输出端即内外侧交换控制信号INNERCELL_CHANGE。
进一步地，当AX+1＝0对应的偶数子块损坏时，如果选择偶数冗余行子块进行修复时，即RDNSEL<0>或者RDNSEL<2>为高，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为低，其与高压控制信号INNERCELL进行异或运算后其输出不改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在对应的内侧或外侧存储单元的位线加高压或低压。
进一步地，当AX+1＝1对应的奇数子块损坏时，如果选择奇数冗余行子块进行修复时，即RDNSEL<1>或者RDNSEL<3>为高，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为低，其与高压控制信号INNERCELL进行异或运算后其输出不改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在对应的内侧或外侧存储单元的位线加高压或低压。
进一步地，当AX+1＝0对应的偶数子块损坏时，如果选择奇数冗余行子块(sector)进行修复时，即RDNSEL<1>或者RDNSEL<3>为高而RDNSEL<0>或者RDNSEL<2>为低，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为高，其与高压控制信号INNERCELL进行异或运算后其输出会改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在相反的内侧或外侧存储单元的位线加高压或低压。
进一步地，当AX+1＝1对应的奇数子块损坏时，如果选择偶数冗余行子块进行修复时，即RDNSEL<0>或者RDNSEL<2>为高而RDNSEL<1>或者RDNSEL<3>为低，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为高，其与高压控制信号INNERCELL进行异或运算后其输出会改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在相反的内侧或外侧存储单元的位线加高压或低压。
为达到上述目的，本发明还提供一种用于冗余修复的控制电路的冗余修复方法，包括如下步骤：
步骤一，确定损坏的子块的奇偶特征和所选择的冗余子块的奇偶特征；
步骤二，根据损坏的子块的奇偶特征和所选择的冗余子块的奇偶特征来确定高压控制信号INNERCELL的极性。
进一步地，于步骤二中，当AX+1＝0对应的偶数子块损坏时，如果选择偶数冗余行子块进行修复时，即RDNSEL<0>或者RDNSEL<2>为高，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为低，其与高压控制信号INNERCELL进行异或运算后其输出不改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在对应的内侧或外侧存储单元的位线加高压或低压。
进一步地，于步骤二中，当AX+1＝1对应的奇数子块损坏时，如果选择奇数冗余行子块进行修复时，即RDNSEL<1>或者RDNSEL<3>为高，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为低，其与高压控制信号INNERCELL进行异或运算后其输出不改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在对应的内侧或外侧存储单元的位线加高压或低压。
进一步地，于步骤二中，当AX+1＝0对应的偶数子块损坏时，如果选择奇数冗余行子块进行修复时，即RDNSEL<1>或者RDNSEL<3>为高而RDNSEL<0>或者RDNSEL<2>为低，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为高，其与高压控制信号INNERCELL进行异或运算后其输出会改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在相反的内侧或外侧存储单元的位线加高压或低压；当AX+1＝1对应的奇数子块损坏时，如果选择偶数冗余行子块进行修复时，即RDNSEL<0>或者RDNSEL<2>为高而RDNSEL<1>或者RDNSEL<3>为低，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为高，其与高压控制信号INNERCELL进行异或运算后其输出会改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在相反的内侧或外侧存储单元的位线加高压或低压。
与现有技术相比，本发明一种用于冗余修复的控制电路及其冗余修复方法根据损坏的子块的奇偶特征和所选择的冗余子块的奇偶特征来确定高压控制信号INNERCELL的极性，克服了现有技术存储单元在RDN修复时的限制，提高了RDN修复的利用率。
附图说明
图1、图2为现有技术的冗余阵列RDN和主存储阵列示意图；
图3为本发明一种用于冗余修复的控制电路的结构示意图；
图4为本发明一种冗余修复的控制电路及其冗余修复方法的步骤流程图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图3为本发明一种用于冗余修复的控制电路的结构示意图。如图3所示，本发明一种用于冗余修复的控制电路，用于根据损坏的子块的奇偶特征和所选择的冗余子块的奇偶特征来确定高压控制信号INNERCELL的极性，以地址A7和A6(即AX+1和AX)为例，该控制电路具体包括：与非门I0、非门I411、I1、I5和或非门I441、I2、I3、I4组成，冗余子块选择信号RDNSEL<0>或者RDNSEL<2>连接至或非门I441的输入端，或非门I441的输出端连接至非门I411的输入端，非门I411的输出端连接至与非门I0的一输入端，A7连接至与非门I0的另一输入端，与非门I0的输出端连接至非门I1的输入端，非门I1的输出端连接至或非门I4的一输入端；冗余子块选择信号RDNSEL<1>或者RDNSEL<3>连接至或非门I2的输入端，或非门I2的输出端连接至或非门I3的输入端，A7连接至或非门I3的另一输入端，或非门I3的输出端连接至或非门I4的另一输入端；或非门I4的输出端连接至非门I5的输入端，非门I5的输出端即内外侧交换控制信号INNERCELL_CHANGE。
本发明即在存储单元的原电路的基础上增加一控制电路，用于根据损坏的子块的奇偶特征和所选择的冗余子块的奇偶特征来确定高压控制信号INNERCELL的极性。也就是说：
当A7＝0对应的偶数子块(sector)损坏时，如果选择RDN0/2/4……这样的偶数冗余行子块(sector)进行修复时，即RDNSEL<0>或者RDNSEL<2>为高，控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为低，其与高压控制信号INNERCELL进行异或运算后其输出不改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在对应的内侧或外侧存储单元的位线加高压或低压；当A7＝1对应的奇数子块(sector)损坏时，如果选择RDN1/2/5……这样的奇数冗余行子块(sector)进行修复时，即RDNSEL<1>或者RDNSEL<3>为高，控制模块输出的内外侧交换控制信号INNERCELL_CHANGE为低，其与高压控制信号INNERCELL进行异或运算后其输出不改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在对应的内侧或外侧存储单元的位线加高压或低压；
当A7＝0对应的偶数子块(sector)损坏时，如果选择RDN1/3/5……这样的奇数冗余行子块(sector)进行修复时，即RDNSEL<1>或者RDNSEL<3>为高而RDNSEL<0>或者RDNSEL<2>为低，控制模块输出的内外侧交换控制信号INNERCELL_CHANGE为高，其与高压控制信号INNERCELL进行异或运算后其输出会改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在相反的内侧或外侧存储单元的位线加高压或低压，即如果内侧存储单元损坏时选择外侧存储单元的对应冗余子块修复时，在位线BL0和BL1上的要刚好相反；当A7＝1对应的奇数子块(sector)损坏时，如果选择RDN0/2/4……这样的偶数冗余行子块(sector)进行修复时，即RDNSEL<0>或者RDNSEL<2>为高而RDNSEL<1>或者RDNSEL<3>为低，控制模块输出的内外侧交换控制信号INNERCELL_CHANGE为高，其与高压控制信号INNERCELL进行异或运算后其输出会改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在相反的内侧或外侧存储单元的位线加高压或低压，即如果外侧存储单元损坏时选择内侧存储单元的对应冗余子块修复时，在位线BL0和BL1上的要刚好相反。
具体地说，
RDNSEL<0>或者RDNSEL<2>为高，并且A7为高时，或非门I441输出为低，经非门I411后变为高，由于A7为高，与非门I0输出为低，经非门I1后变为高并连接至或非门I4的一输入端，或非门I4与非门I5级联相当于或门，即INNERCELL_CHANGE为非门I1的输出与或非门I3的输出的逻辑或运算结果，此时或非门I3的输出由于其一输入为A7(高)而为低即或非门I4的另一输入端为低，INNERCELL_CHANGE为高，INNCELCELL信号取反一下；
RDNSEL<0>或者RDNSEL<2>为高，并且A7为低时，或非门I441输出为低，经非门I411后变为高，由于A7为低，与非门I0输出为高，经非门I1后变为低并连接至或非门I4的一输入端；或非门I4与非门I5级联相当于或门，即INNERCELL_CHANGE为非门I1的输出与或非门I3的输出的逻辑或运算结果；此时或非门I2的输入RDNSEL<1>或者RDNSEL<3>为低故其输出为高，而或非门I3的另一输入端A7为低，从而非门I3的输出为低，即或非门I4的另一输入端为低，故或非门I4的输出的输出为高，经非门I5后变为低，即INNERCELL_CHANGE为低，INNCELCELL信号不用取反；
RDNSEL<1>或者RDNSEL<3>为高，并且A7为低时，或非门I2输出为低，由于A7为低，经或非门I3后变为高并连接至或非门I4的一输入端，或非门I4与非门I5级联相当于或门，即INNERCELL_CHANGE为非门I1的输出与或非门I3的输出的逻辑或运算结果，此时与非门I0的输出由于其一输入为A7(低)而为高，非门I1的输出为低即或非门I4的另一输入端为低，INNERCELL_CHANGE为高，INNCELCELL信号取反一下；
RDNSEL<1>或者RDNSEL<3>为高，并且A7为高时，或非门I2输出为低，由于A7为高，经或非门I3后变为低并连接至或非门I4的一输入端；或非门I4与非门I5级联相当于或门，即INNERCELL_CHANGE为非门I1的输出与或非门I3的输出的逻辑或运算结果；此时RDNSEL<0>或者RDNSEL<2>为低，或非门I441输出为高，经非门I411后变为低，而与非门I0的另一输入为A7(低)，故与非门I0的输出为高，经非门I1后变为低，即或非门I4的另一输入端为低，故或非门I4的输出的输出为高，经非门I5后变为低，即INNERCELL_CHANGE为低，INNCELCELL信号不用取反。
可见，通过本发明的控制电路，存储单元在RDN修复时就没有了限制，提高了RDN修复的利用率。
图4为本发明一种冗余修复的控制电路及其冗余修复方法的步骤流程图。如图4所示，本发明一种冗余修复的控制电路及其冗余修复方法，包括如下步骤：
步骤401，确定损坏的子块的奇偶特征和所选择的冗余子块的奇偶特征；
步骤402，根据损坏的子块的奇偶特征和所选择的冗余子块的奇偶特征来确定高压控制信号INNERCELL的极性。
具体地，以地址A7和A6(即AX+1和AX)为例：
当A7＝0对应的偶数子块(sector)损坏时，如果选择RDN0/2/4……这样的偶数冗余行子块(sector)进行修复时，即RDNSEL<0>或者RDNSEL<2>为高，控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为低，其与高压控制信号INNERCELL进行异或运算后其输出不改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在对应的内侧或外侧存储单元的位线加高压或低压；当A7＝1对应的奇数子块(sector)损坏时，如果选择RDN1/2/5……这样的奇数冗余行子块(sector)进行修复时，即RDNSEL<1>或者RDNSEL<3>为高，控制模块输出的内外侧交换控制信号INNERCELL_CHANGE为低，其与高压控制信号INNERCELL进行异或运算后其输出不改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在对应的内侧或外侧存储单元的位线加高压或低压；
当A7＝0对应的偶数子块(sector)损坏时，如果选择RDN1/3/5……这样的奇数冗余行子块(sector)进行修复时，即RDNSEL<1>或者RDNSEL<3>为高而RDNSEL<0>或者RDNSEL<2>为低，控制模块输出的内外侧交换控制信号INNERCELL_CHANGE为高，其与高压控制信号INNERCELL进行异或运算后其输出会改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在相反的内侧或外侧存储单元的位线加高压或低压，即如果内侧存储单元损坏时选择外侧存储单元的对应冗余子块修复时，在位线BL0和BL1上的要刚好相反；当A7＝1对应的奇数子块(sector)损坏时，如果选择RDN0/2/4……这样的偶数冗余行子块(sector)进行修复时，即RDNSEL<0>或者RDNSEL<2>为高而RDNSEL<1>或者RDNSEL<3>为低，控制模块输出的内外侧交换控制信号INNERCELL_CHANGE为高，其与高压控制信号INNERCELL进行异或运算后其输出会改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在相反的内侧或外侧存储单元的位线加高压或低压，即如果外侧存储单元损坏时选择内侧存储单元的对应冗余子块修复时，在位线BL0和BL1上的要刚好相反。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种用于冗余修复的控制电路，其特征在于：所述控制电路根据损坏的存储子块的奇偶特征和所选择的冗余子块的奇偶特征确定高压控制信号INNERCELL的极性；若损坏的存储子块的奇偶特征和所选择的冗余子块的奇偶特征相同，译码电路则在对应的内侧或外侧存储单元的位线加高压或低压；否则，译码电路按逻辑在相反的内侧或外侧存储单元的位线加高压或低压。
2.如权利要求1所述的一种用于冗余修复的控制电路，其特征在于：所述控制电路包括与非门I0、非门I411、I1、I5以及或非门I441、I2、I3、I4，冗余子块选择信号RDNSEL<0>、RDNSEL<2>连接至所述或非门I441的输入端，所述或非门I441的输出端连接至所述非门I411的输入端，所述非门I411的输出端连接至所述与非门I0的一输入端，AX+1连接至所述与非门I0的另一输入端，所述与非门I0的输出端连接至所述非门I1的输入端，所述非门I1的输出端连接至所述或非门I4的一输入端；冗余子块选择信号RDNSEL<1>、RDNSEL<3>连接至所述或非门I2的输入端，所述或非门I2的输出端连接至所述或非门I3的输入端，AX+1连接至所述或非门I3的另一输入端，所述或非门I3的输出端连接至所述或非门I4的另一输入端；所述或非门I4的输出端连接至所述非门I5的输入端，所述非门I5的输出端即内外侧交换控制信号INNERCELL_CHANGE。
3.如权利要求2所述的一种用于冗余修复的控制电路，其特征在于：当AX+1＝0对应的偶数子块损坏时，如果选择偶数冗余行子块进行修复时，即RDNSEL<0>或者RDNSEL<2>为高，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为低，其与高压控制信号INNERCELL进行异或运算后其输出不改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在对应的内侧或外侧存储单元的位线加高压或低压。
4.如权利要求3所述的一种用于冗余修复的控制电路，其特征在于：当AX+1＝1对应的奇数子块损坏时，如果选择奇数冗余行子块进行修复时，即RDNSEL<1>或者RDNSEL<3>为高，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为低，其与高压控制信号INNERCELL进行异或运算后其输出不改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在对应的内侧或外侧存储单元的位线加高压或低压。
5.如权利要求4所述的一种用于冗余修复的控制电路，其特征在于：当AX+1＝0对应的偶数子块损坏时，如果选择奇数冗余行子块(sector)进行修复时，即RDNSEL<1>或者RDNSEL<3>为高而RDNSEL<0>或者RDNSEL<2>为低，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为高，其与高压控制信号INNERCELL进行异或运算后其输出会改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在相反的内侧或外侧存储单元的位线加高压或低压。
6.如权利要求5所述的一种用于冗余修复的控制电路，其特征在于：当AX+1＝1对应的奇数子块损坏时，如果选择偶数冗余行子块进行修复时，即RDNSEL<0>或者RDNSEL<2>为高而RDNSEL<1>或者RDNSEL<3>为低，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为高，其与高压控制信号INNERCELL进行异或运算后其输出会改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在相反的内侧或外侧存储单元的位线加高压或低压。
7.一种用于冗余修复的控制电路的冗余修复方法，包括如下步骤：
步骤一，确定损坏的子块的奇偶特征和所选择的冗余子块的奇偶特征；
步骤二，根据损坏的子块的奇偶特征和所选择的冗余子块的奇偶特征来确定高压控制信号INNERCELL的极性；若损坏的存储子块的奇偶特征和所选择的冗余子块的奇偶特征相同，译码电路则在对应的内侧或外侧存储单元的位线加高压或低压；否则，译码电路按逻辑在相反的内侧或外侧存储单元的位线加高压或低压。
8.如权利要求7所述的一种用于冗余修复的控制电路的冗余修复方法，其特征在于，于步骤二中，当AX+1＝0对应的偶数子块损坏时，如果选择偶数冗余行子块进行修复时，即RDNSEL<0>或者RDNSEL<2>为高，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为低，其与高压控制信号INNERCELL进行异或运算后其输出不改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在对应的内侧或外侧存储单元的位线加高压或低压。
9.如权利要求7所述的一种用于冗余修复的控制电路的冗余修复方法，其特征在于：于步骤二中，当AX+1＝1对应的奇数子块损坏时，如果选择奇数冗余行子块进行修复时，即RDNSEL<1>或者RDNSEL<3>为高，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为低，其与高压控制信号INNERCELL进行异或运算后其输出不改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在对应的内侧或外侧存储单元的位线加高压或低压。
10.如权利要求8所述的一种用于冗余修复的控制电路的冗余修复方法，其特征在于：于步骤二中，当AX+1＝0对应的偶数子块损坏时，如果选择奇数冗余行子块进行修复时，即RDNSEL<1>或者RDNSEL<3>为高而RDNSEL<0>或者RDNSEL<2>为低，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为高，其与高压控制信号INNERCELL进行异或运算后其输出会改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在相反的内侧或外侧存储单元的位线加高压或低压；当AX+1＝1对应的奇数子块损坏时，如果选择偶数冗余行子块进行修复时，即RDNSEL<0>或者RDNSEL<2>为高而RDNSEL<1>或者RDNSEL<3>为低，所述控制电路输出的内外侧交换控制信号INNERCELL_CHANGE为高，其与高压控制信号INNERCELL进行异或运算后其输出会改变原高压控制信号INNERCELL的逻辑电平，译码电路按逻辑在相反的内侧或外侧存储单元的位线加高压或低压。
CN201810029279.4A 2018-01-12 2018-01-12 一种用于冗余修复的控制电路及其冗余修复方法 Active CN108091368B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810029279.4A CN108091368B (zh) 2018-01-12 2018-01-12 一种用于冗余修复的控制电路及其冗余修复方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810029279.4A CN108091368B (zh) 2018-01-12 2018-01-12 一种用于冗余修复的控制电路及其冗余修复方法

Publications (2)

Publication Number Publication Date
CN108091368A CN108091368A (zh) 2018-05-29
CN108091368B true CN108091368B (zh) 2020-09-18

Family

ID=62183027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810029279.4A Active CN108091368B (zh) 2018-01-12 2018-01-12 一种用于冗余修复的控制电路及其冗余修复方法

Country Status (1)

Country Link
CN (1) CN108091368B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508545B (zh) * 2020-04-16 2023-06-09 上海华虹宏力半导体制造有限公司 修复闪存的控制电路及修复闪存的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09180496A (ja) * 1995-12-28 1997-07-11 Fujitsu Ltd 半導体記憶装置
CN1375829A (zh) * 2001-03-21 2002-10-23 三菱电机株式会社 采用了冗余方式的半导体存储器
CN101377959A (zh) * 2007-08-30 2009-03-04 晶豪科技股份有限公司 冗余位线修复的选择方法及其装置
CN101405815A (zh) * 2006-03-24 2009-04-08 桑迪士克股份有限公司 具有在用于缺陷位置的数据锁存器中缓冲的冗余数据的非易失性存储器及方法
CN103164298A (zh) * 2011-12-15 2013-06-19 西部数据技术公司 产生用于奇偶校验扇区的数据通路保护的冗余的数据存储装置
JP5465266B2 (ja) * 2012-02-21 2014-04-09 ルネサスエレクトロニクス株式会社 半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09180496A (ja) * 1995-12-28 1997-07-11 Fujitsu Ltd 半導体記憶装置
CN1375829A (zh) * 2001-03-21 2002-10-23 三菱电机株式会社 采用了冗余方式的半导体存储器
CN101405815A (zh) * 2006-03-24 2009-04-08 桑迪士克股份有限公司 具有在用于缺陷位置的数据锁存器中缓冲的冗余数据的非易失性存储器及方法
CN101377959A (zh) * 2007-08-30 2009-03-04 晶豪科技股份有限公司 冗余位线修复的选择方法及其装置
CN103164298A (zh) * 2011-12-15 2013-06-19 西部数据技术公司 产生用于奇偶校验扇区的数据通路保护的冗余的数据存储装置
JP5465266B2 (ja) * 2012-02-21 2014-04-09 ルネサスエレクトロニクス株式会社 半導体記憶装置

Also Published As

Publication number Publication date
CN108091368A (zh) 2018-05-29

Similar Documents

Publication Publication Date Title
US10896123B2 (en) Enhancing the effectiveness of read scan performance and reliability for non-volatile memory
US8289771B2 (en) Data reading method and control circuit and memory controller using the same
JP2525112B2 (ja) 誤り訂正回路を備えた不揮発性メモリ装置
US9348694B1 (en) Detecting and managing bad columns
JPH07234823A (ja) 記憶システム
JPH02310899A (ja) 自己訂正機能を有する半導体記憶装置
JPH11250695A (ja) 多値式半導体メモリ装置およびその不良救済方法
US11756647B2 (en) Memory device and electronic device
KR100843242B1 (ko) 플래시 메모리 장치 및 그 구동방법
CN106158022B (zh) 一种用于共源架构嵌入式闪存的字线驱动电路及其方法
CN108091368B (zh) 一种用于冗余修复的控制电路及其冗余修复方法
US9786388B1 (en) Detecting and managing bad columns
US10937495B2 (en) Resistive memory apparatus and method for writing data thereof
KR20230021949A (ko) 메모리 장치 및 이의 동작 방법
JP6907265B2 (ja) メモリ装置
CN112131037B (zh) 存储器装置
KR100855994B1 (ko) 플래시 메모리 장치 및 그 구동방법
CN112712836A (zh) 写操作电路、半导体存储器和写操作方法
TWI748507B (zh) 資料存取系統及操作資料存取系統的方法
JP2012203965A (ja) 半導体記憶装置
CN112712834A (zh) 写操作电路、半导体存储器和写操作方法
TWI375225B (en) Memory and reading method thereof
CN111508545B (zh) 修复闪存的控制电路及修复闪存的方法
TWI691964B (zh) 記憶體裝置
TWI797825B (zh) 行解碼電路及記憶體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant