CN112712836A - 写操作电路、半导体存储器和写操作方法 - Google Patents

写操作电路、半导体存储器和写操作方法 Download PDF

Info

Publication number
CN112712836A
CN112712836A CN201911021590.5A CN201911021590A CN112712836A CN 112712836 A CN112712836 A CN 112712836A CN 201911021590 A CN201911021590 A CN 201911021590A CN 112712836 A CN112712836 A CN 112712836A
Authority
CN
China
Prior art keywords
data
input
change
global bus
identification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911021590.5A
Other languages
English (en)
Other versions
CN112712836B (zh
Inventor
张良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Storage Technology Shanghai Co ltd
Original Assignee
Changxin Storage Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Storage Technology Shanghai Co ltd filed Critical Changxin Storage Technology Shanghai Co ltd
Priority to CN201911021590.5A priority Critical patent/CN112712836B/zh
Priority claimed from CN201911021590.5A external-priority patent/CN112712836B/zh
Priority to EP20878228.4A priority patent/EP3905251B1/en
Priority to PCT/CN2020/097505 priority patent/WO2021077784A1/zh
Priority to US17/241,012 priority patent/US11816351B2/en
Publication of CN112712836A publication Critical patent/CN112712836A/zh
Application granted granted Critical
Publication of CN112712836B publication Critical patent/CN112712836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

本申请实施例至少提供一种写操作电路，包括：数据判断模块，用于根据半导体存储器的前次输入数据和当前输入数据中数据变化的位数，确定是否翻转当前输入数据，以生成翻转标识数据和中间数据；数据缓冲模块，用于根据使能信号和中间数据确定全局总线的初始态；数据接收模块，数据接收模块接收全局总线上的全局总线数据，并通过翻转标识信号线接收翻转标识数据，用于根据翻转标识数据，对全局总线数据进行解码，并将解码后的数据写入半导体存起的存储块，解码包括确定是否翻转全局总线数据。本申请实施例的技术方案可以实现在TriState架构下，减少内部全局总线翻转次数，大幅压缩电流，降低功耗。

Description

写操作电路、半导体存储器和写操作方法
技术领域
本申请涉及半导体存储器技术领域，尤其涉及一种写操作电路、半导体存储器和写操作方法。
背景技术
本部分旨在为权利要求书中陈述的本申请的实施例提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。
半导体存储器包括静态随机存取存储器(Static Random-Access Memory，简称SRAM)、动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)、同步动态随机存取内存(Synchronous Dynamic Random Access Memory，简称SDRAM)、只读存储器(Read-Only Memory，简称ROM)、闪存等。
在固态技术协会(Joint Electron Device Engineering Council，JEDEC)的DRAM协议中，对DRAM的速度、省电都有具体要求。如何使DRAM更省电的同时，亦能保证信号的完整性以及数据传输和存储的可靠性，是行业内亟待解决的问题。
发明内容
本申请实施例提供一种写操作电路、半导体存储器和写操作方法，以解决或缓解现有技术中的一项或更多项技术问题。
第一方面，本申请实施例提供一种写操作电路，应用于半导体存储器，包括：
数据判断模块，用于根据半导体存储器的前次输入数据和当前输入数据中数据变化的位数，确定是否翻转当前输入数据，以生成翻转标识数据和中间数据；
数据缓冲模块，连接于数据判断模块，用于根据使能信号和中间数据确定全局总线的初始态；
数据接收模块，连接于存储块，数据接收模块接收全局总线上的全局总线数据，并通过翻转标识信号线接收翻转标识数据，用于根据翻转标识数据，对全局总线数据进行解码，并将解码后的数据写入半导体存起的存储块，解码包括确定是否翻转全局总线数据。
在一种实施方式中，数据判断模块用于根据当前输入数据与前次输入数据之间的变化，确定变化标记数据；以及在变化标记数据中为高的位数大于预设值的情况下，将当前输入数据的翻转数据作为中间数据输出，并将翻转标识数据置为高；在变化标记数据中为高的位数小于等于预设值的情况下，将原始的当前输入数据作为中间数据输出，并将翻转标识数据置为低。
在一种实施方式中，数据判断模块包括；
数据比较单元，用于在当前输入数据与前次输入数据没有变化的情况下，将变化标记数据置为低；以及在当前输入数据与前次输入数据有变化的情况下，将变化标记数据置为高；
数据判断单元，数据判断单元的输入端连接于数据比较单元的输出端，以接收变化标记数据，数据判断单元的输出端与翻转标识信号线连接，数据判断单元用于在变化标记数据中为高的数据的位数大于预设值的情况下，将翻转标识数据置为高；以及在变化标记数据中为高的数据的位数小于等于预设值的情况下，将翻转标识数据置为低；
数据选择器，数据选择器的输入端通过翻转标识信号线接收翻转标识数据，数据选择器用于在翻转标识数据为高的情况下，将当前输入数据的翻转数据作为中间数据输出；以及在翻转标识数据为低的情况下，将原始的当前输入数据作为中间数据输出。
在一种实施方式中，数据比较单元包括；
锁存器，用于锁存前次输入数据的状态，以及前次输入数据对应的前次时钟信号；
状态比较器，连接于锁存器，用于在当前输入数据的状态与前次输入数据的状态没有变化的情况下，将变化标记数据置为低；以及在当前输入数据的状态与前次输入数据的状态有变化的情况下，将变化标记数据置为高。
在一种实施方式中，变化标记数据和中间数据均被划分为M组，翻转标识数据为M位，M位翻转标识数据与M组变化标记数据一一对应，并且M位翻转标识数据与M组中间数据一一对应，其中，M为大于1的整数。
在一种实施方式中，每组变化标记数据为N位，其中，N为大于1的整数，数据判断模块用于在输入的一组变化标记数据中为高的数据的位数大于N/2的情况下，将输入的一组变化标记数据的翻转数据作为对应的一组中间数据输出，并将输入的一组变化标记数据对应的一位翻转标识数据置为高；以及在输入的一组变化标记数据中为高的数据的位数小于等于N/2的情况下，将输入的一组变化标记数据作为对应的一组中间数据输出，并将输入的一组变化标记数据对应的一位翻转标识数据置为低。
在一种实施方式中，数据选择器包括M个数据选择单元，数据选择单元包括：
第二反相器，第二反相器的输入端通过翻转标识信号线接收翻转标识数据；
第三反相器，第三反相器的输入端连接于数据判断单元，用于从数据判断单元接收当前输入数据；
第一传输门，第一传输门的输入端连接于第三反相器的输出端，第一传输门的输出端与第一反相器的输入端连接，用于输出中间数据，第一传输门的反控制端连接于第二反相器的输出端，第一传输门的正控制端通过翻转标识信号线接收翻转标识数据；
第二传输门，第二传输门的输入端连接于数据判断单元，用于从数据判断单元接收当前输入数据，第二传输门的输出端与第一反相器的输入端连接，用于输出中间数据，第二传输门的反控制端通过翻转标识信号线接收翻转标识数据，第二传输门的正控制端连接于第二反相器的输出端。
在一种实施方式中，全局总线数据为M组，M位翻转标识数据与M组全局总线数据一一对应，数据接收模块包括M个数据接收单元，数据接收单元连接于存储块，数据接收单元用于根据一位翻转标识数据，对对应组的全局总线数据进行解码。
在一种实施方式中，数据接收单元包括：
第四反相器，第四反相器的输入端通过翻转标识信号线接收翻转标识数据；
第五反相器，第五反相器的输入端通过全局总线接收全局总线数据；
第三传输门，第三传输门的输入端连接于第五反相器的输出端，第三传输门的输出端与存储块连接，用于向存储块输出解码后的数据，第三传输门的反控制端连接于第四反相器的输出端，第三传输门的正控制端通过翻转标识信号线接收翻转标识数据；
第四传输门，第四传输门的输入端通过全局总线接收全局总线数据，第四传输门的输出端与存储块连接，用于向存储块输出解码后的数据，第四传输门的反控制端通过翻转标识信号线接收翻转标识数据，第四传输门的正控制端连接于第四反相器的输出端。
在一种实施方式中，数据缓冲模块包括；
多个逻辑与非门，逻辑与非门的两个输入端分别接收使能信号和当前输入数据；
多个第五反相器，第五反相器的输入端接收使能信号；
多个逻辑或非门，逻辑或非门的两个输入端分别接收当前输入数据和连接于第五反相器；
多个PMOS晶体管，PMOS晶体管的栅极连接于逻辑与非门的输出端，PMOS晶体管的漏极连接于全局总线；
多个NMOS晶体管，NMOS晶体管的栅极连接于逻辑或非门的输出端，NMOS晶体管的漏极连接于全局总线以及NMOS晶体管的漏极。
第二方面，本申请实施例提供一种半导体存储器，包括以上任一写操作电路。
第三方面，本申请实施例提供一种写操作方法，应用于半导体存储器，包括：
根据半导体存储器的前次输入数据和当前输入数据中数据变化的位数，确定是否翻转当前输入数据，以生成翻转标识数据和中间数据；
根据使能信号和中间数据确定全局总线的初始态；
根据翻转标识数据，对全局总线上的全局总线数据进行解码，解码包括确定是否翻转全局总线数据；
将解码后的数据写入存储块。
在一种实施方式中，根据半导体存储器的前次输入数据和当前输入数据中数据变化的位数，确定是否翻转当前输入数据，以生成翻转标识数据和中间数据，包括：
根据当前输入数据与前次输入数据之间的变化，确定变化标记数据；
在变化标记数据中为高的位数大于预设值的情况下，将当前输入数据的翻转数据作为中间数据输出，并将翻转标识数据置为高；在变化标记数据中为高的位数小于等于预设值的情况下，将原始的当前输入数据作为中间数据输出，并将翻转标识数据置为低。
在一种实施方式中，在变化标记数据中为高的位数大于预设值的情况下，将当前输入数据的翻转数据作为中间数据输出，并将翻转标识数据置为高；在变化标记数据中为高的位数小于等于预设值的情况下，将原始的当前输入数据作为中间数据输出，并将翻转标识数据置为低，包括：
将变化标记数据划分为M组，其中，每组变化标记数据为N位，M和N均为大于1的整数；
在输入的一组变化标记数据中为高的数据的位数大于N/2的情况下，将输入的一组变化标记数据的翻转数据作为对应的一组中间数据输出，并将输入的一组变化标记数据对应的一位翻转标识数据置为高；
在输入的一组变化标记数据中为高的数据的位数小于等于N/2的情况下，将输入的一组变化标记数据作为对应的一组中间数据输出，并将输入的一组变化标记数据对应的一位翻转标识数据置为低。
本申请实施例采用上述技术方案，可以实现在三态型(TriState)架构下，减少内部全局总线翻转次数，大幅压缩电流，降低功耗。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本申请进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本申请公开的一些实施方式，而不应将其视为是对本申请范围的限制。
图1示意性地示出了本实施例一种实施方式的半导体存储器部分结构的框图；
图2示意性地示出了本实施例另一种实施方式的半导体存储器部分结构的框图；
图3示意性地示出了本实施例一种实施方式的数据判断模块的框图
图4示意性地示出了本实施例一种实施方式的数据比较单元的框图；
图5示意性地示出了本实施例一种实施方式的数据缓冲模块的电路图；
图6示意性地示出了本实施例一种实施方式的数据选择单元的框图；
图7示意性地示出了本实施例一种实施方式的数据接收模块的框图
图8示意性的实录了本实施例一种实施方式的数据接收单元的框图；
图9示意性地示出了本实施例一种实施方式的写操作方法的流程图。
附图标记说明：
20：半导体存储器；
21：串并转换电路；
22：数据缓冲模块；
23：数据判断模块；
24：DQ端口；
25：数据接收模块；
26：存储块；
221：PMOS管；
222：NMOS管；
223；逻辑与非门；
224；逻辑或非门；
225；第五反相器；
231：数据判断单元；
232：数据选择器；
233：数据比较单元；
233A：锁存器；
233B；状态比较器；
232′：数据选择单元；
232A：第二反相器；
232B：第三反相器；
232C：第一传输门；
232D：第二传输门；
250：数据接收单元；
251：第四反相器；
252：第五反相器；
253：第三传输门；
254：第四传输门。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本申请将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
图1示意性地示出了本实施例一种实施方式的半导体存储器部分结构的框图。如图1所示，半导体存储器20包括DQ端口24、存储块(Bank)26以及写操作电路。其中，写操作电路包括全局总线(Global Bus)、翻转标识(Flag)信号线、串并转换电路21、数据判断模块23、数据缓冲模块(Data Bus Buffer)22、数据接收模块25。在一种实施方式中，半导体存储器20为DRAM，如第四代双倍速率同步动态随机存储器(Double Data Rate SDRAM 4，简称DDR4)。
在一个示例中，如图1所示，从DQ端口24输入的8位第一输入数据DQ<7:0>通过写操作电路，将写入数据(即解码后的数据)D<127:0>写入存储块26。一次激活(Active)命令打开唯一指定的存储块26，写操作也只能针对一个存储块26进行。也就是说，当八个存储块26(即Bank<7:0>)中，有一个Bank工作的时候，其他Bank不工作。需要说明的是，存储块26的数量、每个存储块26的数据位数以及DQ端口24的数据位数和数量，本实施例不作限定。例如：DQ端口24也可以为一个，用作输入8位第一输入数据；DQ端口24也可以为两个，即每个DQ端口24用作输入8位第一输入数据DQ<7:0>或DQ<15:8>，进而输入16位第一输入数据DQ<15:0>。
例如，如图2所示，第一输入数据DQ<7:0>通过上述的一个写操作电路对一组存储块Bank<7:0>执行写操作；第一输入数据DQ<15:8>通过上述的另一个写操作电路对另一组存储块Bank<15:8>执行写操作。相应地，与DQ<15:8>对应的八个存储块26(即Bank<15:8>)中，只有一个Bank工作的时候，其他Bank不工作。
在一个示例中，写操作电路可以包括串并转换电路21。串并转换电路21连接于DQ端口24和数据判断模块24之间，用于对DQ端口24的第一输入数据进行串并转换，以生成第二输入数据。例如：串并转换电路21对8位的第一输入数据DQ<7:0>进行串并转换，进而生成与Bank0对应的128位的第二输入数据D2′<127:0>。
半导体存储器20为阵列式结构，各单元结构可以相同，但因输入的数据不同，各单元输出的数据可能不同。下面以其中一个存储块为例，介绍本实施例的写操作电路。
如图1和图2所示，本实施例的写操作电路包括数据判断模块23，用于根据半导体存储器20的前次输入数据和当前输入数据中数据变化的位数，确定是否翻转当前输入数据，以生成翻转标识数据和中间数据。
在一个示例中，当前输入数据可以为当前的第二输入数据，如D2′<127:0>。
其中，写操作随时钟信号进行，前次写操作对应前次时钟信号，进而输入前次输入数据，当前写操作对应当前时钟信号，进而输入当前输入数据。从而，数据判断模块23还用于根据前次输入数据和当前输入数据中数据变化的位数，确定是否翻转当前输入数据，以输出中间数据和供Flag信号线传输的Flag数据。
在一种实施方式中，数据判断模块23用于根据当前输入数据与前次输入数据之间的变化，确定变化标记数据；以及在变化标记数据中为高的位数大于预设值的情况下，将当前输入数据的翻转数据作为中间数据输出，并将Flag数据置为高；在变化标记数据中为高的位数小于等于预设值的情况下，将原始的当前输入数据作为中间数据输出，并将Flag数据置为低。
例如：变化标记数据为8位。如果变化标记数据中等于“1”的位数超过一半，即超过4位(如为5位)，则Flag＝1，输出的第一中间数据等于变化标记数据的翻转数据。如果写入数据中等于“1”的位数少于一半，如等于“1”的数据有3位，则Flag＝0，输出的第一中间数据等于原始的变化标记数据。
其中，数据为高可以是数据等于“1”，数据为“低”可以是数据等于“0”。数据的翻转可以理解为从“0”变为“1”，或者，从“1”变为“0”。数据线或信号线的翻转可以理解为高电平变为低电平，或低电平变为高电平。
在一种实施方式中，如图3所示，数据判断模块23可以包括数据比较单元233、数据判断单元231和数据选择器232。
数据比较单元233的输入端接收输入数据。例如，数据比较单元233的输入端可以连接于串并转换电路21的输出端，以接收第二输入数据。数据比较单元23用于在当前输入数据与前次输入数据没有变化的情况下，将变化标记数据(如D3′<127:0>)置为低；以及在当前输入数据与前次输入数据有变化的情况下，将变化标记数据置为高。
在一种实施方式中，如图4所示，数据比较单元233包括锁存器233A和状态比较器233B。锁存器233A用于锁存前次输入数据的状态，以及前次输入数据对应的前次时钟信号(Pre-Clock)；状态比较器233B连接于锁存器233A，用于在当前输入数据的状态与前次输入数据的状态没有变化的情况下，将变化标记数据置为低；以及在当前输入数据的状态与前次输入数据的状态有变化的情况下，将变化标记数据置为高。
数据判断单元231的输入端连接于数据比较单元233的输出端，以接收变化标记数据；数据判断单元231的输出端与Flag信号线连接。数据判断单元231用于在变化标记数据中为高的数据的位数大于预设值的情况下，将Flag数据置为高；以及在变化标记数据中为高的数据的位数小于等于预设值的情况下，将Flag数据置为低。
数据选择器232的输入端通过Flag信号线接收Flag数据，并接收当前输入数据。数据选择器232的输出端与中间连接。数据选择器232用于在Flag数据为高的情况下，将当前输入数据的翻转数据作为中间数据输出；以及在Flag数据为高的情况下，将原始的当前输入数据作为中间数据输出。
在一个示例中，多位变化标记数据没有被分组，即Flag数据可以为一位。在一个示例中，多位变化标记数据可以被分组。例如：在一种实施方式中，变化标记数据和中间数据均被划分为M组，Flag数据为M位，M位Flag数据与M组变化标记数据一一对应，并且M位Flag数据与M组中间数据一一对应，其中，M为大于1的整数。
进一步地，每组变化标记数据可以为N位，其中，N为大于1的整数，数据判断模块23用于在输入的一组变化标记数据中为高的数据的位数大于N/2的情况下，将输入的一组变化标记数据的翻转数据作为对应的一组中间数据输出，并将输入的一组变化标记数据对应的一位Flag数据置为高；以及在输入的一组变化标记数据中为高的数据的位数小于等于N/2的情况下，将输入的一组变化标记数据作为对应的一组中间数据输出，并将输入的一组变化标记数据对应的一位Flag数据置为低。
例如：变化标记数据D3′<127:0>被划分为16组，每组变化标记数据为8位，每组变化标记数据与一位Flag数据对应。相应地，Flag数据为16位，如Flag<15:0>。中间数据D1′<127:0>相应也会被划分为16组。每一位Flag数据与一组中间数据对应。对于一组变化标记数据D3′<127:120>，如果D3′<127:120>中等于“1”的位数大于4位，则对应的Flag<15>＝1，输出的一组中间数据D1′<120:127>等于D3′<127:120>的翻转数据；如果变化标记数据中等于“1”的位数小于等于4位，则对应的Flag<15>＝0，输出的一组中间数据D1′<120:127>即为D3′<127:120>。类似地，对于一组变化标记数据D3′<15:8>，如果D3′<15:8>中等于“1”的位数大于4位，则对应的Flag<1>＝1，输出的一组中间数据D1′<15:8>等于D3′<15:8>的翻转数据；如果变化标记数据中等于“1”的位数小于等于4位，则对应的Flag<1>＝0，输出的一组中间数据D1′<15:8>即为D3′<15:8>。对于一组变化标记数据D3′<7:0>，如果D3′<7:0>中等于“1”的位数大于4位，则对应的Flag<0>＝1，输出的一组中间数据D1′<7:0>等于D3′<7:0>的翻转数据；如果变化标记数据中等于“1”的位数小于等于4位，则对应的Flag<0>＝0，输出的一组中间数据D1′<7:0>即为D3′<7:0>。
进一步地，如图1和图2所示，写操作电路还包括数据缓冲模块22。数据缓冲模块22接收使能(Enable)信号，并连接于数据判断模块23，以接收中间数据。数据缓冲模块22用于根据Enable信号以及中间数据确定全局总线的初始态。也就是说，本实施例中，半导体存储器20采用的是三态型(TriState)的全局总线传输结构。
图5示意性地示出了本实施例一种实施方式的数据缓冲模块22的电路图(对应于一个存储块26)。如图5所示，数据缓冲模块22包括多个PMOS(Positive Channel MetalOxide Semiconductor)晶体管221、多个NMOS(Negative Channel Metal OxideSemiconductor)晶体管222、多个逻辑与非门223、多个第五反相器225和多个逻辑或非门224。
其中，逻辑与非门223的两个输入端分别接收使能信号和中间数据；第五反相器225的输入端接收使能信号；逻辑或非门224的两个输入端分别接收中间数据和连接于第五反相器225；PMOS晶体管221的栅极连接于逻辑与非门223的输出端，漏极连接于全局总线；NMOS晶体管222的栅极连接于逻辑或非门224的输出端，漏极连接于全局总线；PMOS晶体管221的漏极与NMOS晶体管222的漏极连接在一起。
需要说明的是，PMOS晶体管221、NMOS(Negative Channel Metal OxideSemiconductor)晶体管222、逻辑与非门223、第五反相器225和逻辑或非门224为多组，每组对应于一位中间数据。
相关技术中，在TriState架构下，全局总线在写操作过程中，将随着输入数据的跳变而翻转。如果输入数据是“1”，就通过内部全局总线传输信息“1”。如果输入数据是“0”，就通过内部全局总线传输“0”。这样，如果前次输入数据全是“1”，中间数据全是“0”，则每条全局总线都在翻转。在图2所示的半导体存储器20中，为256位宽的全局总线，就有256位全局在翻转，线路传输电流很大。因此，相关技术中，在TriState架构下，在写操作的时候当全局总线里面传输的前后变化的数据过多时，就会造成翻转的全局总线的数目过多，从导致电流增大。
而本申请实施例中，通过数据判断模块23，在写操作过程中，如果当前输入与前次输入数据中数据变化的位数过多时，会产生一个Flag数据，去反相(翻转)所有当前输入数据，这样全局总线的翻转次数将会大大减少，甚至没有翻转，从而可以节省电流。
在一种实施方式中，数据选择器232包括M个数据选择单元232′，每个数据选择单元232′用于处理一位Flag数据和一组当前输入数据。例如：数据选择单元232′可以有16个，分别对应于16组当前输入数据和一位Flag数据。
图6示出了数据选择单元232′的一种实现方式。如图6所示，数据选择单元232′包括第二反相器232A、第三反相器232B、第一传输门232C和第二传输门232D。
第二反相器232A的输入端通过Flag信号线接收Flag数据；第三反相器232B的输入端接收当前输入数据；第一传输门232C的输入端连接于第三反相器232B的输出端，第一传输门232C的输出端与第一反相器224的输入端连接，用于输出中间数据，第一传输门232C的反控制端(图6中的上方控制端)连接于第二反相器232A的输出端，第一传输门232C的正控制端(图6中的下方控制端)通过Flag信号线接收Flag数据；第二传输门232D的输入端接收当前输入数据，第二传输门232D的输出端与第一反相器224的输入端连接，用于输出中间数据，第二传输门232D的反控制端通过Flag信号线接收Flag数据，第二传输门232D的正控制端连接于第二反相器232A的输出端。
以Flag<0>和当前输入数据D2′<7:0>为例，如图6所示，当Flag＝1时，中间数据D1′<7:0>为当前输入数据D2′<7:0>的翻转数据；当Flag＝0时，中间数据D1′<7:0>即为当前输入数据D2′<7:0>。
需要说明的是，一组第三反相器232B、第一传输门232C和第二传输门232D用于处理一位当前输入数据，输出一位对应的中间数据。也就说说，对应于8位的当前输入数据D2′<7:0>，第三反相器232B、第一传输门232C和第二传输门232D也应当有8组，进而输出8位的中间数据D1′<7:0>。
如图1、图2和图7所示，本实施例中的写操作电路还包括数据接收模块25。数据接收模块25的输入端与全局总线和翻转标识信号线连接，数据接收模块25的输出端与存储块26连接，用于根据Flag数据，确定是否翻转全局总线数据(对全局总线数据进行解码)，并将解码后的数据(写入数据)写入存储块26。例如：在Flag数据为高的情况下，将全局总线数据的翻转数据作为写入数据输出；以及在Flag数据为低的情况下，将原始的全局总线数据作为写入数据输出。
由此，写入数据恢复为半导体存储器的输入数据。进而，半导体存储器20的外部端口，如DQ端口24以及DBI端口(图中未示出)的数据和功能都不会被改变。
在一种实施方式中，数据接收模块25可以包括多个数据接收单元250，每个数据接收单元250用于处理一位Flag数据和一组全局总线数据。例如：数据接收单元250可以有16个，分别对应于16组全局总线数据和一位Flag数据。图8示出了数据接收单元250的一种实现方式。
如图8所示，数据接收单元250包括第四反相器251、第五反相器252、第三传输门253和第四传输门254。
第四反相器251的输入端通过Flag信号线接收Flag数据；第五反相器252的输入端通过全局总线接收全局总线数据；第三传输门253的输入端连接于第五反相器252的输出端，第三传输门253的输出端与存储块26连接，用于向存储块26输出写入数据，第三传输门253的反控制端(图8中的上方控制端)连接于第三反相251器的输出端，第三传输门253的正控制端通过Flag信号线接收Flag数据；第四传输门254的输入端通过全局总线接收全局总线数据，第四传输门254的输出端与存储块26连接，用于向存储块26输出写入数据，第四传输门254的反控制端(图8中的上方控制端)通过Flag信号线接收Flag数据，第四传输门254的正控制端(图8中的下方控制端)连接于第四反相器251的输出端。
以Flag<0>和全局总线数据D′<7:0>为例，如图8所示，当Flag＝1时，写入数据D<7:0>为全局总线数据D′<7:0>的翻转数据；当Flag＝0时，写入数据D<7:0>即为全局总线数据D′<7:0>，即D<7:0>＝D′<7:0>。
需要说明的是，一组第五反相器252、第三传输门253和第四传输门254用于处理一位全局总线数据，输出一位对应的写入数据。也就说说，对应于8位的全局总线数据D′<7:0>，第五反相器252、第三传输门253和第四传输门254也应当有8组，进而输出8位的写入数据D<7:0>。
根据本实施例的半导体存储器20，在向半导体存储器20写入数据(如第一次输入数据全为1；第二次输入数据全为0)的过程中，全局总线数据为256位，如果需要256位全局总线翻转，将变成只有32位Flag数据在翻转，写电流将会大幅压缩。
本实施例的半导体存储器20在实际应用中还包括灵敏放大器等其他结构，因其均为现有技术本实施例在此不复赘述。
图9示出示意性地示出了本实施例一种实施方式的写操作方法的流程图。该写操作方法可以应用上述的半导体存储器20中。如图9所示，该写操作方法可以包括：
步骤S901、根据半导体存储器的前次输入数据和当前输入数据中数据变化的位数，确定是否翻转当前输入数据，以生成翻转标识数据和中间数据；
步骤S902、根据使能信号和中间数据确定全局总线的初始态；
步骤S903、根据翻转标识数据，对全局总线上的全局总线数据进行解码，解码包括确定是否翻转全局总线数据；
步骤S904、将解码后的数据写入存储块。
在一种实施方式中，在步骤S901中可以包括：根据当前输入数据与前次输入数据之间的变化，确定变化标记数据；在变化标记数据中为高的位数大于预设值的情况下，将当前输入数据的翻转数据作为中间数据输出，并将翻转标识数据置为高；在变化标记数据中为高的位数小于等于预设值的情况下，将原始的当前输入数据作为中间数据输出，并将翻转标识数据置为低。
在一种实施方式中，在步骤S901中还可以包括；将变化标记数据划分为M组，其中，每组变化标记数据为N位，M和N均为大于1的整数；在输入的一组变化标记数据中为高的数据的位数大于N/2的情况下，将输入的一组变化标记数据的翻转数据作为对应的一组中间数据输出，并将输入的一组变化标记数据对应的一位翻转标识数据置为高；在输入的一组变化标记数据中为高的数据的位数小于等于N/2的情况下，将输入的一组变化标记数据作为对应的一组中间数据输出，并将输入的一组变化标记数据对应的一位翻转标识数据置为低。
本申请实施例提供的写操作电路，应用于全局总线传输结构为TriState的半导体存储器，可以实现在数据被写入存储块之前，减少内部全局总线翻转次数，可以大幅压缩电流，降低功耗。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本申请的各方面。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
需要说明的是，尽管在附图中以特定顺序描述了本申请中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。上述附图仅是根据本申请示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
此外，虽然已经参考若干具体实施方式描述了本申请的精神和原理，但是应该理解，本申请并不限于所公开的具体实施方式，对各方面的划分也不意味着这些方面中的特征不能组合以进行受益，这种划分仅是为了表述的方便。本申请旨在涵盖所附权利要求的精神和范围内所包括的各种修改和等同布置。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种写操作电路，应用于半导体存储器，其特征在于，包括：
数据判断模块，用于根据所述半导体存储器的前次输入数据和当前输入数据中数据变化的位数，确定是否翻转所述当前输入数据，以生成翻转标识数据和中间数据；
数据缓冲模块，连接于所述数据判断模块，用于根据使能信号和所述中间数据确定全局总线的初始态；
数据接收模块，连接于存储块，所述数据接收模块接收所述全局总线上的全局总线数据，并通过所述翻转标识信号线接收所述翻转标识数据，用于根据所述翻转标识数据，对所述全局总线数据进行解码，并将解码后的数据写入所述半导体存起的存储块，所述解码包括确定是否翻转所述全局总线数据。
2.根据权利要求1所述的写操作电路，其特征在于，所述数据判断模块用于根据所述当前输入数据与所述前次输入数据之间的变化，确定变化标记数据；以及在所述变化标记数据中为高的位数大于预设值的情况下，将所述当前输入数据的翻转数据作为所述中间数据输出，并将所述翻转标识数据置为高；在所述变化标记数据中为高的位数小于等于所述预设值的情况下，将原始的当前输入数据作为所述中间数据输出，并将所述翻转标识数据置为低。
3.根据权利要求2所述的写操作电路，其特征在于，所述数据判断模块包括；
数据比较单元，用于在所述当前输入数据与所述前次输入数据没有变化的情况下，将所述变化标记数据置为低；以及在所述当前输入数据与所述前次输入数据有变化的情况下，将所述变化标记数据置为高；
数据判断单元，所述数据判断单元的输入端连接于所述数据比较单元的输出端，以接收所述变化标记数据，所述数据判断单元的输出端与所述翻转标识信号线连接，所述数据判断单元用于在所述变化标记数据中为高的数据的位数大于预设值的情况下，将所述翻转标识数据置为高；以及在所述变化标记数据中为高的数据的位数小于等于所述预设值的情况下，将所述翻转标识数据置为低；
数据选择器，所述数据选择器的输入端通过所述翻转标识信号线接收所述翻转标识数据，所述数据选择器用于在所述翻转标识数据为高的情况下，将所述当前输入数据的翻转数据作为所述中间数据输出；以及在所述翻转标识数据为低的情况下，将原始的当前输入数据作为所述中间数据输出。
4.根据权利要求3所述的写操作电路，其特征在于，所述数据比较单元包括；
锁存器，用于锁存所述前次输入数据的状态，以及所述前次输入数据对应的前次时钟信号；
状态比较器，连接于所述锁存器，用于在所述当前输入数据的状态与所述前次输入数据的状态没有变化的情况下，将所述变化标记数据置为低；以及在所述当前输入数据的状态与所述前次输入数据的状态有变化的情况下，将所述变化标记数据置为高。
5.根据权利要求2所述的写操作电路，其特征在于，所述变化标记数据和所述中间数据均被划分为M组，所述翻转标识数据为M位，M位翻转标识数据与M组变化标记数据一一对应，并且M位翻转标识数据与M组中间数据一一对应，其中，M为大于1的整数。
6.根据权利要求5所述的写操作电路，其特征在于，每组变化标记数据为N位，其中，N为大于1的整数，所述数据判断模块用于在输入的一组变化标记数据中为高的数据的位数大于N/2的情况下，将输入的一组变化标记数据的翻转数据作为对应的一组中间数据输出，并将输入的一组变化标记数据对应的一位翻转标识数据置为高；以及在输入的一组变化标记数据中为高的数据的位数小于等于N/2的情况下，将输入的一组变化标记数据作为对应的一组中间数据输出，并将输入的一组变化标记数据对应的一位翻转标识数据置为低。
7.根据权利要求5所述的写操作电路，其特征在于，所述数据选择器包括M个数据选择单元，所述数据选择单元包括：
第二反相器，所述第二反相器的输入端通过所述翻转标识信号线接收所述翻转标识数据；
第三反相器，所述第三反相器的输入端连接于所述数据判断单元，用于从所述数据判断单元接收所述当前输入数据；
第一传输门，所述第一传输门的输入端连接于所述第三反相器的输出端，所述第一传输门的输出端与所述第一反相器的输入端连接，用于输出所述中间数据，所述第一传输门的反控制端连接于所述第二反相器的输出端，所述第一传输门的正控制端通过所述翻转标识信号线接收所述翻转标识数据；
第二传输门，所述第二传输门的输入端连接于所述数据判断单元，用于从所述数据判断单元接收所述当前输入数据，所述第二传输门的输出端与所述第一反相器的输入端连接，用于输出所述中间数据，所述第二传输门的反控制端通过所述翻转标识信号线接收所述翻转标识数据，所述第二传输门的正控制端连接于所述第二反相器的输出端。
8.根据权利要求1所述的写操作电路，其特征在于，所述全局总线数据为M组，M位翻转标识数据与M组全局总线数据一一对应，所述数据接收模块包括M个数据接收单元，所述数据接收单元连接于所述存储块，所述数据接收单元用于根据一位翻转标识数据，对对应组的全局总线数据进行所述解码。
9.根据权利要求8所述的写操作电路，其特征在于，所述数据接收单元包括：
第四反相器，所述第四反相器的输入端通过所述翻转标识信号线接收所述翻转标识数据；
第五反相器，所述第五反相器的输入端通过所述全局总线接收所述全局总线数据；
第三传输门，所述第三传输门的输入端连接于所述第五反相器的输出端，所述第三传输门的输出端与所述存储块连接，用于向所述存储块输出解码后的数据，所述第三传输门的反控制端连接于所述第四反相器的输出端，所述第三传输门的正控制端通过所述翻转标识信号线接收所述翻转标识数据；
第四传输门，所述第四传输门的输入端通过所述全局总线接收所述全局总线数据，所述第四传输门的输出端与所述存储块连接，用于向所述存储块输出解码后的数据，所述第四传输门的反控制端通过所述翻转标识信号线接收所述翻转标识数据，所述第四传输门的正控制端连接于所述第四反相器的输出端。
10.根据权利要求1至9任一项所述的写操作电路，其特征在于，所述数据缓冲模块包括；
多个逻辑与非门，所述逻辑与非门的两个输入端分别接收所述使能信号和所述当前输入数据；
多个第五反相器，所述第五反相器的输入端接收所述使能信号；
多个逻辑或非门，所述逻辑或非门的两个输入端分别接收所述当前输入数据和连接于所述第五反相器；
多个PMOS晶体管，所述PMOS晶体管的栅极连接于所述逻辑与非门的输出端，所述PMOS晶体管的漏极连接于所述全局总线；
多个NMOS晶体管，所述NMOS晶体管的栅极连接于所述逻辑或非门的输出端，所述NMOS晶体管的漏极连接于所述全局总线以及所述NMOS晶体管的漏极。
11.一种半导体存储器，其特征在于，包括权利要求1至10任一项所述的写操作电路。
12.一种写操作方法，应用于半导体存储器，其特征在于，包括：
根据所述半导体存储器的前次输入数据和当前输入数据中数据变化的位数，确定是否翻转所述当前输入数据，以生成翻转标识数据和中间数据；
根据使能信号和所述中间数据确定所述全局总线的初始态；
根据所述翻转标识数据，对所述全局总线上的全局总线数据进行解码，所述解码包括确定是否翻转所述全局总线数据；
将解码后的数据写入存储块。
13.根据权利要求12所述的写操作方法，其特征在于，根据所述半导体存储器的前次输入数据和当前输入数据中数据变化的位数，确定是否翻转所述当前输入数据，以生成翻转标识数据和中间数据，包括：
根据所述当前输入数据与所述前次输入数据之间的变化，确定变化标记数据；
在所述变化标记数据中为高的位数大于预设值的情况下，将所述当前输入数据的翻转数据作为所述中间数据输出，并将所述翻转标识数据置为高；在所述变化标记数据中为高的位数小于等于所述预设值的情况下，将原始的当前输入数据作为所述中间数据输出，并将所述翻转标识数据置为低。
14.根据权利要求13所述的写操作方法，其特征在于，在所述变化标记数据中为高的位数大于预设值的情况下，将所述当前输入数据的翻转数据作为所述中间数据输出，并将所述翻转标识数据置为高；在所述变化标记数据中为高的位数小于等于所述预设值的情况下，将原始的当前输入数据作为所述中间数据输出，并将所述翻转标识数据置为低，包括：
将所述变化标记数据划分为M组，其中，每组变化标记数据为N位，M和N均为大于1的整数；
在输入的一组变化标记数据中为高的数据的位数大于N/2的情况下，将输入的一组变化标记数据的翻转数据作为对应的一组中间数据输出，并将输入的一组变化标记数据对应的一位翻转标识数据置为高；
在输入的一组变化标记数据中为高的数据的位数小于等于N/2的情况下，将输入的一组变化标记数据作为对应的一组中间数据输出，并将输入的一组变化标记数据对应的一位翻转标识数据置为低。
CN201911021590.5A 2019-10-25 2019-10-25 写操作电路、半导体存储器和写操作方法 Active CN112712836B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201911021590.5A CN112712836B (zh) 2019-10-25 写操作电路、半导体存储器和写操作方法
EP20878228.4A EP3905251B1 (en) 2019-10-25 2020-06-22 Write operation circuit, semiconductor memory device, and write operation method
PCT/CN2020/097505 WO2021077784A1 (zh) 2019-10-25 2020-06-22 写操作电路、半导体存储器和写操作方法
US17/241,012 US11816351B2 (en) 2019-10-25 2021-04-26 Write operation circuit, semiconductor memory, and write operation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911021590.5A CN112712836B (zh) 2019-10-25 写操作电路、半导体存储器和写操作方法

Publications (2)

Publication Number Publication Date
CN112712836A true CN112712836A (zh) 2021-04-27
CN112712836B CN112712836B (zh) 2024-06-28

Family

ID=

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440265A (zh) * 2021-06-01 2022-12-06 长鑫存储技术有限公司 存储器
WO2024007391A1 (zh) * 2022-07-05 2024-01-11 长鑫存储技术有限公司 数据传输结构、数据传输方法及存储器

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010018725A1 (en) * 1999-12-30 2001-08-30 Shin Dong Woo Controlling reading from and writing to a semiconductor memory device
US20030142572A1 (en) * 2002-01-28 2003-07-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device capable of reliable power-on reset
CN1551242A (zh) * 2003-04-08 2004-12-01 ���ش�洢����ʽ���� 半导体存储装置
US20050047264A1 (en) * 2003-08-25 2005-03-03 Hynix Semiconductor Inc. Write path scheme in synchronous DRAM
US20090044032A1 (en) * 2007-08-09 2009-02-12 Timothy Chainer Method, Apparatus and Computer Program Product Providing Instruction Monitoring for Reduction of Energy Usage
US20090091968A1 (en) * 2007-10-08 2009-04-09 Stefan Dietrich Integrated circuit including a memory having a data inversion circuit
CN101834704A (zh) * 2010-03-09 2010-09-15 西安电子科技大学 高性能抗串扰时空总线编解码方法及其编解码装置
CN102611951A (zh) * 2012-03-12 2012-07-25 东南大学 用于降低以太网无源光网络物理层集成电路系统功耗的方法
CN103886887A (zh) * 2014-03-31 2014-06-25 西安华芯半导体有限公司 一种使用单端口存储单元的双端口静态随机存储器
US20140250252A1 (en) * 2013-03-04 2014-09-04 Silicon Graphics International Corp. First-in First-Out (FIFO) Modular Memory Structure
CN105280222A (zh) * 2015-10-27 2016-01-27 中国科学院微电子研究所 一种提高阻变存储器可靠性的低功耗刷新系统及方法
CN107240413A (zh) * 2016-03-29 2017-10-10 三星电子株式会社 半导体存储器装置及其操作方法
US20180357188A1 (en) * 2017-06-08 2018-12-13 C/O Western Digital Technologies, Inc. Non-volatile storage device with adaptive data bus inversion
CN110060721A (zh) * 2019-04-08 2019-07-26 苏州汇峰微电子有限公司 一种动态随机存储器数据传输通道
CN211125038U (zh) * 2019-10-25 2020-07-28 长鑫存储技术(上海)有限公司 写操作电路和半导体存储器

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010018725A1 (en) * 1999-12-30 2001-08-30 Shin Dong Woo Controlling reading from and writing to a semiconductor memory device
US20030142572A1 (en) * 2002-01-28 2003-07-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device capable of reliable power-on reset
CN1551242A (zh) * 2003-04-08 2004-12-01 ���ش�洢����ʽ���� 半导体存储装置
US20050047264A1 (en) * 2003-08-25 2005-03-03 Hynix Semiconductor Inc. Write path scheme in synchronous DRAM
CN1591680A (zh) * 2003-08-25 2005-03-09 海力士半导体有限公司 同步动态随机存取存储器的写入路径电路
US20090044032A1 (en) * 2007-08-09 2009-02-12 Timothy Chainer Method, Apparatus and Computer Program Product Providing Instruction Monitoring for Reduction of Energy Usage
US20090091968A1 (en) * 2007-10-08 2009-04-09 Stefan Dietrich Integrated circuit including a memory having a data inversion circuit
EP2048668A1 (en) * 2007-10-08 2009-04-15 Qimonda AG Integrated circuit including a memory having a data inversion circuit
CN101834704A (zh) * 2010-03-09 2010-09-15 西安电子科技大学 高性能抗串扰时空总线编解码方法及其编解码装置
CN102611951A (zh) * 2012-03-12 2012-07-25 东南大学 用于降低以太网无源光网络物理层集成电路系统功耗的方法
US20140250252A1 (en) * 2013-03-04 2014-09-04 Silicon Graphics International Corp. First-in First-Out (FIFO) Modular Memory Structure
CN103886887A (zh) * 2014-03-31 2014-06-25 西安华芯半导体有限公司 一种使用单端口存储单元的双端口静态随机存储器
CN105280222A (zh) * 2015-10-27 2016-01-27 中国科学院微电子研究所 一种提高阻变存储器可靠性的低功耗刷新系统及方法
CN107240413A (zh) * 2016-03-29 2017-10-10 三星电子株式会社 半导体存储器装置及其操作方法
US20180357188A1 (en) * 2017-06-08 2018-12-13 C/O Western Digital Technologies, Inc. Non-volatile storage device with adaptive data bus inversion
CN110060721A (zh) * 2019-04-08 2019-07-26 苏州汇峰微电子有限公司 一种动态随机存储器数据传输通道
CN211125038U (zh) * 2019-10-25 2020-07-28 长鑫存储技术(上海)有限公司 写操作电路和半导体存储器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440265A (zh) * 2021-06-01 2022-12-06 长鑫存储技术有限公司 存储器
CN115440265B (zh) * 2021-06-01 2024-05-17 长鑫存储技术有限公司 存储器
WO2024007391A1 (zh) * 2022-07-05 2024-01-11 长鑫存储技术有限公司 数据传输结构、数据传输方法及存储器

Also Published As

Publication number Publication date
US20210247926A1 (en) 2021-08-12
US11816351B2 (en) 2023-11-14
WO2021077784A1 (zh) 2021-04-29
EP3905251B1 (en) 2023-04-19
EP3905251A4 (en) 2022-05-04
EP3905251A1 (en) 2021-11-03

Similar Documents

Publication Publication Date Title
CN210667806U (zh) 读操作电路和半导体存储器
CN211404066U (zh) 读操作电路和半导体存储器
CN112712839A (zh) 读操作电路、半导体存储器和读操作方法
CN210575117U (zh) 写操作电路和半导体存储器
CN211125039U (zh) 写操作电路和半导体存储器
CN211404065U (zh) 读操作电路和半导体存储器
CN210667805U (zh) 写操作电路和半导体存储器
CN211125038U (zh) 写操作电路和半导体存储器
CN211125037U (zh) 写操作电路和半导体存储器
CN112712842A (zh) 读操作电路、半导体存储器和读操作方法
CN112712834A (zh) 写操作电路、半导体存储器和写操作方法
CN210667808U (zh) 读操作电路和半导体存储器
CN210667807U (zh) 读操作电路和半导体存储器
CN112712836B (zh) 写操作电路、半导体存储器和写操作方法
CN112712836A (zh) 写操作电路、半导体存储器和写操作方法
CN112712833A (zh) 写操作电路、半导体存储器和写操作方法
CN112712841A (zh) 写操作电路、半导体存储器和写操作方法
CN112712835A (zh) 读操作电路、半导体存储器和读操作方法
CN112712838A (zh) 读操作电路、半导体存储器和读操作方法
CN112712840B (zh) 读操作电路、半导体存储器和读操作方法
CN112712840A (zh) 读操作电路、半导体存储器和读操作方法
CN112712832A (zh) 写操作电路、半导体存储器和写操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant