CN108076580A - 一种隔离信号过孔间串扰的方法及装置 - Google Patents

一种隔离信号过孔间串扰的方法及装置 Download PDF

Info

Publication number
CN108076580A
CN108076580A CN201611004434.4A CN201611004434A CN108076580A CN 108076580 A CN108076580 A CN 108076580A CN 201611004434 A CN201611004434 A CN 201611004434A CN 108076580 A CN108076580 A CN 108076580A
Authority
CN
China
Prior art keywords
crosstalk
ground plane
signal via
signal
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611004434.4A
Other languages
English (en)
Other versions
CN108076580B (zh
Inventor
郭涛
马峰超
李军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201611004434.4A priority Critical patent/CN108076580B/zh
Publication of CN108076580A publication Critical patent/CN108076580A/zh
Application granted granted Critical
Publication of CN108076580B publication Critical patent/CN108076580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种隔离信号过孔间串扰的方法及电路板，用以解决现有技术中由于受空间密度限制信号过孔间串扰解决方式效果较差的问题。该方法包括：确定信号阵列中走线与信号过孔的第一串扰路径，以及确定信号过孔之间的第二串扰路径；在第一串扰路径以及第二串扰路径的交集区域内设置屏蔽面，该方案可以有效降低信号过孔之间的串扰以及信号线与其他信号过孔之间的正交串扰，进而降低了系统的串扰，提升了系统的稳定性。

Description

一种隔离信号过孔间串扰的方法及装置
技术领域
本发明涉及PCB(Printed Circuit Board，印刷电路板)技术领域，特别是涉及一种隔离信号过孔间串扰的方法及装置。
背景技术
随着单板密度及信号速率的提升，系统串扰已经成为制约系统设计的瓶颈。串扰，顾名思义是一组有效信号对另一组有效信号的影响；而从系统的角度分析，主要的串扰源头来自于IC(Integrated Circuit，集成电路)芯片下PCB上扇出过孔阵列处的串扰、PCB上传输线间的串扰以及连接器压接过孔阵列处的串扰。
其中PCB上传输线间的串扰，最容易改善，因为传输线间的串扰形式是2维或者是2.5维结构，且布线空间是开放的，只要适当拉开间距就可以得到有效控制；而信号过孔处的串扰是3维的，且IC以及连接器信号过孔之间都有固定的pitch(间距)，这不仅导致了Z轴上的串扰，同时也导致XY面上的串扰。
其中，过孔阵列的平面示意图及立体图如图1、图2所示，其中Lpitch表示信号过孔的横向间距，Hpitch表示信号过程的纵向间距，一个单独的孔表示地过孔，如图1所述的1，与扇出线连接的孔表示信号过孔，如图1中所示的2，图中所示的3为扇出线。
当前采用主要降串扰措施就是缩短孔径及使用较细的扇出线；但受出线层数的数量的限制，虽然缩短孔径改善效果有效，而一味的使用较细的扇出线，因加工限制，改善空间有限，且细线会带来走线阻抗的更大波动，带来SI(SignalIntegrity，信号完整性)的问题，故以上两种改善措施都因受空间密度的影响，改善效果有限。
发明内容
本发明提供一种隔离信号过孔间串扰的方法及装置，用以解决现有技术中由于受空间密度限制信号过孔间串扰解决方式效果较差的问题。
根据本发明的一个方面，提供了一种隔离信号过孔间串扰的方法，包括：确定信号阵列中走线与信号过孔的第一串扰路径，以及确定信号过孔之间的第二串扰路径；在第一串扰路径以及第二串扰路径的交集区域内设置屏蔽面。
其中，在第一串扰路径以及第二串扰路径的交集区域内设置屏蔽面，包括：在被串扰信号过孔和与其相邻的走线之间设置屏蔽面，屏蔽面平行于被串扰信号过孔以及与被串扰信号过孔相邻的走线。
其中，屏蔽面包括一个延伸部，延伸部与屏蔽面垂直，延伸部用于与与屏蔽面相邻的地过孔中的一个地过孔相连。
其中，屏蔽面包括两个延伸部，两个延伸部分别位于屏蔽面的两端，两个延伸部均与屏蔽面垂直，两个延伸部用于与屏蔽面相邻的两个地过孔相连。
其中，屏蔽面的长度至少为被串扰的信号过孔的横向间距Lpitch，屏蔽面的高度不小于信号阵列中最长的信号过孔的孔径长度。
其中，屏蔽面的厚度不小于0.5盎司/平方英尺。
其中，确定信号阵列中走线与信号过孔的第一串扰路径，以及确定信号过孔之间的第二串扰路径，包括：根据信号阵列中的信号过孔的出线方向确定信号阵列中走线与信号过孔的第一串扰路径，以及确定信号过孔之间的第二串扰路径。
进一步的，上述方法还包括：在确定信号阵列中走线与信号过孔的第一串扰路径，以及确定信号过孔之间的第二串扰路径之前，根据连接管脚与待连接芯片的相对位置确定第一出线方向；如果第一出线方向的数目多于一个，则排除第一出线方向中的可出线间距不满足实际出线间距的出线方向，在剩余的出线方向中选择一个方向作为实际出线方向；如果第一出线方向的数目为一个，则确定第一出线方向为实际出线方向。
其中，上述屏蔽面为金属片。
根据本发明的第二个方面，提供了一种电路板，包括：电路板的信号阵列中走线与信号过孔的第一串扰路径，以及信号过孔之间的第二串扰路径的交集区域内设置有屏蔽面。
其中，上述屏蔽面被设置于被串扰信号过孔和与其相邻的走线之间，屏蔽面平行于被串扰信号过孔以及与被串扰信号过孔相邻的走线。
其中，上述屏蔽面包括至少一个延伸部，至少一个延伸部与屏蔽面垂直，至少一个延伸部用于与屏蔽面相邻的地过孔中的至少一个地过孔相连。
其中，上述屏蔽面的长度至少为被串扰的信号过孔的横向间距Lpitch，屏蔽面的高度不小于信号阵列中最长的信号过孔的孔径长度。
其中，上述屏蔽面是厚度不小于0.5盎司/平方英尺的金属片。
本发明有益效果如下：
本发明实施例提供的方案，在确定信号阵列中走线与信号过孔的串扰路径，以及确定信号过孔之间的串扰路径的交集区域内设置屏蔽面，可以有效降低信号过孔之间的串扰以及信号线与其他信号过孔之间的正交串扰，进而降低了系统的串扰，提升了系统的稳定性。
附图说明
图1是相关技术中过孔阵列的平面示意图；
图2相关技术中过孔阵列的立体示意图；
图3是本发明第一实施例中提供的第一种屏蔽面的平面示意图；
图4是本发明第一实施例中提供的第一种屏蔽面的立体示意图；
图5是本发明第一实施例中提供的隔离信号过孔间串扰的方法的流程图；
图6是本发明第一实施例中提供的第二种屏蔽面的平面示意图；
图7是本发明第一实施例中提供的第三种屏蔽面的平面示意图；
图8是本发明实例1中提供的连接器出现方向分析示意图；
图9是本发明实例1中提供的连接器串扰示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在对本发明所涉及的各个实施例进行说明之前，首先对本发明的主要思想进行阐述：
针对具有固定过孔阵列的信号过孔区域，串扰的产生主要包括信号过孔孔径之间的XY面及Z轴上的串扰以及信号过孔与扇出走线(简称走线)之间的XY面上的正交串扰。分析以上该两种串扰的形成，一种是Z轴上孔径间的串扰，另一种是XY面上扇出线与过孔之间、过孔与过孔之间的串扰，本发明中采用的用于隔离Z轴以及XY平面上串扰的方法是在设计一个隔离平面(也称屏蔽面)，其中图3是基于本发明提供的方案进行改善后的信号过孔阵列平面图，图4是基于本发明提供的方案进行改善后的信号过孔阵列立体图，其中，图3和图4中所示的标号4即为隔离平面。
第一实施例
本实施例提供了一种隔离信号过孔间串扰的方法，图5是该方法的流程图，如图5所示，该方法包括如下处理：
步骤501：确定信号阵列中走线与信号过孔的第一串扰路径，以及确定信号过孔之间的第二串扰路径；
其中，在本实施例中，确定信号阵列中走线与信号过孔的第一串扰路径，以及确定信号过孔之间的第二串扰路径的步骤具体可以包括：根据信号阵列中的信号过孔的出线方向确定信号阵列中走线与信号过孔的第一串扰路径，以及确定信号过孔之间的第二串扰路径；其中，出线方向的具体确定方法包括：在确定信号阵列中走线与信号过孔的第一串扰路径，以及确定信号过孔之间的第二串扰路径之前，根据连接管脚与待连接芯片的相对位置确定第一出线方向；如果第一出线方向的数目多于一个，则排除第一出线方向中的可出线间距不满足实际出线间距的出线方向，在剩余的出线方向中选择一个方向作为实际出线方向；如果第一出线方向的数目为一个，则确定第一出线方向为实际出线方向。
步骤502：在第一串扰路径以及第二串扰路径的交集区域内设置屏蔽面。
其中，在第一串扰路径以及第二串扰路径的交集区域内设置屏蔽面的步骤具体可以包括：
在被串扰信号过孔和与其相邻的走线之间设置屏蔽面，如图3或图4所示，该屏蔽面平行于被串扰信号过孔以及与被串扰信号过孔相邻的走线。
以下对本实施例中所涉及到的屏蔽面进行详细说明：
首先，本实施例中涉及到的屏蔽面起到屏蔽信号的作用，该屏蔽面具体可以为金属片，该屏蔽面的长度至少为被串扰的信号过孔的横向间距Lpitch，其高度不小于信号阵列中最长的信号过孔的孔径长度，其厚度优选的可以不小于0.5盎司/平方英尺，该屏蔽面的形状具体可以包括以下三种：
第一种：即如图3或4中所示的不具有任何延伸部的一个平面片状结构，在信号过孔阵列平面图中该屏蔽面呈I字型。
第二种：如图6所示，其中，图7中所示的标号4所指的部分即为屏蔽面，该屏蔽面包括一个延伸部，该延伸部与屏蔽面垂直，延伸部用于与与屏蔽面相邻的地过孔中的一个地过孔相连，在信号过孔阵列平面图中该屏蔽面呈L字型。
第三种：如图7所示，其中，图7中所示的标号4所指的部分即为屏蔽面，该屏蔽面包括两个延伸部，该两个延伸部分别位于屏蔽面的两端，两个延伸部均与屏蔽面垂直，两个延伸部用于与屏蔽面相邻的两个地过孔相连，在信号过孔阵列平面图中该屏蔽面呈C字型。
本发明实施例提供的方案，在确定信号阵列中走线与信号过孔的串扰路径，以及在确定信号过孔之间的串扰路径的交集区域内设置屏蔽面，可以有效降低信号过孔之间的串扰以及信号线与其他信号过孔之间的正交串扰，进而降低了系统的串扰，提升了系统的稳定性。
第二实施例
在上述第一实施例对隔离信号过孔间串扰的方法的多种优选处理步骤进行说明的基础上，本实施例对该方法的整个实施例过程进行说明。
本实施例提供的方法具体包括如下处理：
第一步：根据器件的信号阵列分析出最优的出线方向，或根据集中换层区域，得到统一的出线方向。
第二步：在出线方向确定后，分析扇出线与过孔的串扰路径以及过孔与过孔之间的串扰路径，找出两条串扰路径的交集部分。
第三步：在两条串扰路径的交集区，被串扰过孔与相邻过孔、走线之间设计一个平行于过孔及走线的金属平面；
在本实施例中，该金属平面的厚度约为0.5OZ，高度为最长过孔孔径的长度，长度为可以全部包裹住信号过孔的长度(过孔的长度如图1所示的Lpitch)；
本实施例中，金属平面距离相邻过孔与走线的间距具体可以以当前的加工要求为标准设计。
第四步：在完成主隔离金属平面后，可以将该金属平面延伸设计成L字型隔离及C字型隔离，如图6以及图7所示。
其中L字型及C字型的隔离平面，主隔离平面长度要求与I字型相同，L型及C字型两边的拐角平面需与两侧的地过孔实现有效物理连接。
本发明实施例提供的方案，在确定信号阵列中走线与信号过孔的串扰路径，以及确定信号过孔之间的串扰路径的交集区域内设置屏蔽面，可以有效降低信号过孔之间的串扰以及信号线与其他信号过孔之间的正交串扰，进而降低了系统的串扰，提升了系统的稳定性。
以下通过高速连接器压接孔的一个具体实例，来对本发明提供的隔离信号过孔间串扰的方法进行进一步阐述。
实例1
第一步：根据连接器手册给出的压接过孔pitch(间距)的尺寸，梳理出该连接器最优的出线方向。
如图8所示，连接器管脚需要与PCB板内的芯片管脚相连，所以出线方向要么选择直接向左出线，要么选择向上、下出线后，再向左出线；但向上、下的出线间距Vpitch不足以通过一对差分线，所以唯一的出线方向是通过Hpitch的间距，向左出线，如图8中箭头方向所示。
第二步：按照上述第一步骤确定出连接器出线方向后，分析串扰源头，主要包含Z轴方向上的孔间串扰以及XY平面上的过孔与线之间的正交串扰，如图9所示，其中，图9中所示的标号5所指的部分表示过孔与线之间的正交串扰，标号6所指的部分表示过孔与过孔之间的串扰。
第三步：根据两种串扰的交集，选择设计C字型隔离平面，来降低串扰。
以下表1中的数据是本实例中使用C字型隔离平面前后的串扰数值对比：
表1
原始设计方案ICN/mV C字型隔离后ICN/mV 改善比例
案例1 1.686 0.365 78％
案例2 0.945 0.226 76％
如上表1所示，在确定信号过孔之间的串扰路径的交集区域内设置屏蔽面可以有效降低信号过孔之间的串扰以及信号线与其他信号过孔之间的正交串扰，进而降低了系统的串扰。
第三实施例
本实施例提供了一种电路板，该电路板可以采用上述任意一个实施例记载的方法或实例记载的方法来制成，该电路板具有如下特点：
电路板的信号阵列中走线与信号过孔的第一串扰路径，以及信号过孔之间的第二串扰路径的交集区域内设置有屏蔽面。
其中，上述屏蔽面被设置于被串扰信号过孔和与其相邻的走线之间，屏蔽面平行于被串扰信号过孔以及与被串扰信号过孔相邻的走线。
进一步的，上述屏蔽面包括至少一个延伸部，至少一个延伸部与屏蔽面垂直，至少一个延伸部用于与屏蔽面相邻的地过孔中的至少一个地过孔相连，具有一个延伸部的情况详见图6，具有两个延伸部的情况详见图7。
其中，屏蔽面的长度至少为被串扰的信号过孔的横向间距Lpitch，屏蔽面的高度不小于信号阵列中最长的信号过孔的孔径长度，该屏蔽面为厚度不小于0.5盎司/平方英尺的金属片。
尽管为示例目的，已经公开了本发明的优选实施例，本领域的技术人员将意识到各种改进、增加和取代也是可能的，因此，本发明的范围应当不限于上述实施例。

Claims (14)

1.一种隔离信号过孔间串扰的方法，其特征在于，包括：
确定信号阵列中走线与信号过孔的第一串扰路径，以及确定信号过孔之间的第二串扰路径；
在所述第一串扰路径以及所述第二串扰路径的交集区域内设置屏蔽面。
2.根据权利要求1所述的方法，其特征在于，所述在所述第一串扰路径以及所述第二串扰路径的交集区域内设置屏蔽面，包括：
在被串扰信号过孔和与其相邻的走线之间设置屏蔽面，所述屏蔽面平行于所述被串扰信号过孔以及与所述被串扰信号过孔相邻的走线。
3.根据权利要求1所述的方法，其特征在于，所述屏蔽面包括一个延伸部，所述延伸部与所述屏蔽面垂直，所述延伸部用于与与所述屏蔽面相邻的地过孔中的一个地过孔相连。
4.根据权利要求1所述的方法，其特征在于，所述屏蔽面包括两个延伸部，所述两个延伸部分别位于所述屏蔽面的两端，所述两个延伸部均与所述屏蔽面垂直，所述两个延伸部用于与所述屏蔽面相邻的两个地过孔相连。
5.根据权利要求1所述的方法，其特征在于，所述屏蔽面的长度至少为被串扰的信号过孔的横向间距Lpitch，所述屏蔽面的高度不小于所述信号阵列中最长的信号过孔的孔径长度。
6.根据权利要求1所述的方法，其特征在于，所述屏蔽面的厚度不小于0.5盎司/平方英尺。
7.根据权利要求1所述的方法，其特征在于，确定信号阵列中走线与信号过孔的第一串扰路径，以及确定信号过孔之间的第二串扰路径，包括：
根据信号阵列中的信号过孔的出线方向确定信号阵列中走线与信号过孔的第一串扰路径，以及确定信号过孔之间的第二串扰路径。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
在确定信号阵列中走线与信号过孔的第一串扰路径，以及确定信号过孔之间的第二串扰路径之前，根据连接管脚与待连接芯片的相对位置确定第一出线方向；
如果所述第一出线方向的数目多于一个，则排除所述第一出线方向中的可出线间距不满足实际出线间距的出线方向，在剩余的出线方向中选择一个方向作为实际出线方向；
如果所述第一出线方向的数目为一个，则确定所述第一出线方向为实际出线方向。
9.根据权利要求1至8任意一项所述的方法，其特征在于，所述屏蔽面为金属片。
10.一种电路板，其特征在于，包括：
所述电路板的信号阵列中走线与信号过孔的第一串扰路径，以及信号过孔之间的第二串扰路径的交集区域内设置有屏蔽面。
11.根据权利要求10所述的电路板，其特征在于，所述屏蔽面被设置于被串扰信号过孔和与其相邻的走线之间，所述屏蔽面平行于所述被串扰信号过孔以及与所述被串扰信号过孔相邻的走线。
12.根据权利要求10所述的电路板，其特征在于，所述屏蔽面包括至少一个延伸部，所述至少一个延伸部与所述屏蔽面垂直，所述至少一个延伸部用于与所述屏蔽面相邻的地过孔中的至少一个地过孔相连。
13.根据权利要求10所述的电路板，其特征在于，所述屏蔽面的长度至少为被串扰的信号过孔的横向间距Lpitch，所述屏蔽面的高度不小于所述信号阵列中最长的信号过孔的孔径长度。
14.根据权利要求10-13任意一项所述的电路板，其特征在于，所述屏蔽面是厚度不小于0.5盎司/平方英尺的金属片。
CN201611004434.4A 2016-11-15 2016-11-15 一种隔离信号过孔间串扰的方法及装置 Active CN108076580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611004434.4A CN108076580B (zh) 2016-11-15 2016-11-15 一种隔离信号过孔间串扰的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611004434.4A CN108076580B (zh) 2016-11-15 2016-11-15 一种隔离信号过孔间串扰的方法及装置

Publications (2)

Publication Number Publication Date
CN108076580A true CN108076580A (zh) 2018-05-25
CN108076580B CN108076580B (zh) 2021-01-22

Family

ID=62162441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611004434.4A Active CN108076580B (zh) 2016-11-15 2016-11-15 一种隔离信号过孔间串扰的方法及装置

Country Status (1)

Country Link
CN (1) CN108076580B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020063313A1 (zh) * 2018-09-26 2020-04-02 中兴通讯股份有限公司 电路板及信号串扰抑制方法、存储介质、电子装置
CN113133186A (zh) * 2021-04-15 2021-07-16 山东英信计算机技术有限公司 一种基于PCIe 5.0协议的高密连接器PCB结构
CN113411949A (zh) * 2021-04-08 2021-09-17 广州广合科技股份有限公司 制作pcb压接孔的方法
CN113573463A (zh) * 2021-06-08 2021-10-29 华为技术有限公司 电路板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206678A (ja) * 1992-01-28 1993-08-13 Nec Corp 多層配線基板
US20100052993A1 (en) * 2008-09-04 2010-03-04 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having micro strip line, printed circuit board having strip line and method of manufacturing thereof
TWI322651B (en) * 2006-03-22 2010-03-21 Advanced Semiconductor Eng Multi-layer circuit board having ground shielding wall for rejecting electromagnetic noise
CN102711362A (zh) * 2011-03-28 2012-10-03 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN103858526A (zh) * 2013-05-23 2014-06-11 华为技术有限公司 一种线路板与在pcb基板上形成线路的方法
CN104969669A (zh) * 2013-01-29 2015-10-07 富加宜（亚洲）私人有限公司 具有偏移差分信号通路的pcb

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206678A (ja) * 1992-01-28 1993-08-13 Nec Corp 多層配線基板
TWI322651B (en) * 2006-03-22 2010-03-21 Advanced Semiconductor Eng Multi-layer circuit board having ground shielding wall for rejecting electromagnetic noise
US20100052993A1 (en) * 2008-09-04 2010-03-04 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having micro strip line, printed circuit board having strip line and method of manufacturing thereof
CN102711362A (zh) * 2011-03-28 2012-10-03 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN104969669A (zh) * 2013-01-29 2015-10-07 富加宜（亚洲）私人有限公司 具有偏移差分信号通路的pcb
CN103858526A (zh) * 2013-05-23 2014-06-11 华为技术有限公司 一种线路板与在pcb基板上形成线路的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020063313A1 (zh) * 2018-09-26 2020-04-02 中兴通讯股份有限公司 电路板及信号串扰抑制方法、存储介质、电子装置
CN113411949A (zh) * 2021-04-08 2021-09-17 广州广合科技股份有限公司 制作pcb压接孔的方法
CN113133186A (zh) * 2021-04-15 2021-07-16 山东英信计算机技术有限公司 一种基于PCIe 5.0协议的高密连接器PCB结构
CN113573463A (zh) * 2021-06-08 2021-10-29 华为技术有限公司 电路板

Also Published As

Publication number Publication date
CN108076580B (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
CN108076580A (zh) 一种隔离信号过孔间串扰的方法及装置
DE69533998T2 (de) Entwurf von integrierten Halbleiterschaltungen
US9515031B2 (en) Mitigation of far-end crosstalk induced by routing and out-of-plane interconnects
CN102722082B (zh) 一种掩膜版及套刻精度测量方法
CN107592728B (zh) 一种pcb布局布线的方法和结构
JPH07168644A (ja) 集積回路用平衡ツリークロック分配ネットワークおよびその製造方法
US6922822B2 (en) Verifying proximity of ground vias to signal vias in an integrated circuit
CN110874518B (zh) 布线基板的设计辅助装置、导孔配置方法以及记录介质
DE60017016T2 (de) Datenoptimierungsverfahren für Sondenkartenanalyse und Riebmarkanalyse
DE112009005186T5 (de) Signalerfassungsvorrichtungen und schaltungsplatinen
CN108255652B (zh) 一种信号测试装置
CN104268321B (zh) 卫星电缆轻量化建模方法
CN115510801A (zh) 一种数据传输系统、方法、装置及存储介质
US8751989B1 (en) Cost-function based routing techniques for reducing crosstalk in electronic package designs
CN113673199B (zh) 可控深度钻孔的设计自检方法、系统、装置及存储介质
CN101667219B (zh) 印制电路板测试路径优化方法
CN104216235B (zh) 图形预处理方法以及测量图形密度的方法
US20070180420A1 (en) Designing a circuit apparatus with multiple propagation speeds of signals
US20160150638A1 (en) Interconnect array pattern with a 3:1 signal-to-ground ratio
CN105873362A (zh) 一种换层走线方法、装置和集成电路系统
CN112446182B (zh) 一种信号完整性优化的方法和设备
Zhao et al. Systematic power integrity analysis based on inductance decomposition in a multi-layered PCB PDN
CN103985701A (zh) 封装基板及其检测方法
CN104573146B (zh) 时钟信号传输调整方法及相关集成电路结构
JPH06203102A (ja) プリント配線基板の設計方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant