CN102722082B - 一种掩膜版及套刻精度测量方法 - Google Patents

一种掩膜版及套刻精度测量方法 Download PDF

Info

Publication number
CN102722082B
CN102722082B CN201210230386.6A CN201210230386A CN102722082B CN 102722082 B CN102722082 B CN 102722082B CN 201210230386 A CN201210230386 A CN 201210230386A CN 102722082 B CN102722082 B CN 102722082B
Authority
CN
China
Prior art keywords
label
layer
mask plate
offset
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210230386.6A
Other languages
English (en)
Other versions
CN102722082A (zh
Inventor
李钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210230386.6A priority Critical patent/CN102722082B/zh
Publication of CN102722082A publication Critical patent/CN102722082A/zh
Application granted granted Critical
Publication of CN102722082B publication Critical patent/CN102722082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种掩膜版及套刻精度测量方法，采用相互独立的X标记和Y标记作为套刻标记，分列于图案区周围，从而缩小了外围区面积，即增大了图案区面积，进而增加了晶圆上优良芯片的数量，大大的提高了集成度。

Description

一种掩膜版及套刻精度测量方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种掩膜版及套刻精度测量方法。
背景技术
随着集成电路产业的发展，一片晶圆上形成晶体管的数量也越来越多，如何提高集成度，是人们不断探索研究的内容。
在集成电路的生产制造过程中，需要将多个层进行物理关联，以满足使用要求。那么，每一层就必须达到和前层在一定范围内的对准，即套刻精度(overlay)，其是制约着光刻工艺的水平的一个因素，同时，套刻标记的布局在对集成度要求越来越高的时代，也同样需要引起注意。
请参考图1，其为现有的掩膜版的结构示意图，现有的掩膜版通常包括图案区11及围绕所述图案区11的外围区10，所述外围区10通常分布有4个(不限于4个)套刻标记(overlay mark)12。
具体的，请参考图2，其为采用现有掩膜版进行套刻精度测量时的示意图。通过测量当层的纵向标记20中心Oy0与前层纵向标记22中心Oy0′的位置差异△y0、当层横向标记21中心Ox0与前层横向标记23中心Ox0′的位置差异△x0，得到套刻精度偏移量(overlayshift)。
然而，由图1中可见套刻标记12是由4条线段121构成，且4条线段不相连接，然而这种结构使得外围区较大，在限定掩膜版大小的情况下，只能缩小图案区，以有足够的空间来满足套刻标记12的加入，然而这不可避免的导致晶圆上的芯片数目减少。即便对于掩膜版大小可变的情况，这种结构虽然可能不会改变图案区，但是由于晶圆的大小是固定的，可形成的优良芯片(good die)数目就会减少，这在高集成度的今天是极为不利的。
发明内容
本发明要解决的技术问题是改进现有的掩膜版结构，以提高集成电路的集成度。
为解决上述技术问题，本发明提供一种掩膜版，包括：
图案区及围绕所述图案区的外围区；
所述外围区具有用于对准的多个X标记及多个Y标记，其中，所述X标记位于掩膜版的上方和下方，所述Y标记位于掩膜版的左侧和右侧，所述X标记和Y标记相互独立。
进一步的，对于所述的掩膜版，所述X标记的数目为非零偶数个。
进一步的，对于所述的掩膜版，所述X标记包括多个平行设置的纵向线段。
进一步的，对于所述的掩膜版，所述多个纵向线段的两端分别对齐。
进一步的，对于所述的掩膜版，所述多个纵向线段的长度小于所述多个纵向线段的间距。
进一步的，对于所述的掩膜版，所述Y标记的数目为非零偶数个。
进一步的，对于所述的掩膜版，所述Y标记包括多个平行设置的横向线段。
进一步的，对于所述的掩膜版，所述多个横向线段的两端分别对齐。
进一步的，对于所述的掩膜版，所述多个横向线段的长度小于所述多个横向线段的间距。
进一步的，对于所述的掩膜版，还包括一精对准标记，所述精对准标记位于所述图案区的中心。
本发明提供一种如上所述的掩膜版的套刻精度测量方法，包括：
测量当层和前层的X标记的中心偏移量；以及
测量当层和前层的Y标记的中心偏移量。
进一步的，对于所述的掩膜版的套刻精度测量方法，当层的X标记与前层的X标记的中心具有偏移量时，表征当层和前层在X方向上有偏移；当层的X标记与前层的X标记的中心重合时，表征当层和前层在X方向套刻精确。
进一步的，对于所述的掩膜版的套刻精度测量方法，当层的Y标记与前层的Y标记的中心具有偏移量时，表征当层和前层在Y方向上有偏移；当层的Y标记与前层的Y标记的中心重合时，表征当层和前层在Y方向套刻精确。
在本发明提供的掩膜版及套刻精度测量方法中，采用相互独立的X标记和Y标记作为套刻标记，分列于图案区周围，从而缩小了外围区面积，即增大了图案区面积，进而增加了晶圆上优良芯片的数量，大大的提高了集成度。
附图说明
图1为现有的掩膜版的结构示意图；
图2为采用现有掩膜版进行套刻精度测量时的示意图；
图3为本发明实施例的掩膜版结构示意图；
图4a～图4b为采用本发明实施例的掩膜版进行套刻精度测量时的示意图。
具体实施方式
以下结合附图和具体实施例对本发明掩膜版及套刻精度测量方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图3所示，本发明实施例提供一种掩膜版30，具体的，包括图案区32及外围区31；所述外围区31具有用于对准的多个X标记33及多个Y标记34，其中，所述X标记33位于掩膜版30中图案区32的上方和下方，即位于外围区31中，所述Y标记34位于掩膜版30中图案区32的左侧和右侧，也位于外围区31中。
所述X标记33和Y标记34相互独立，为了便于测量统计，可采取X标记33和Y标记34数目匹配的设计，优选的，所述X标记33和Y标记34的数目皆为非零偶数个，本实施例中，所述X标记33和Y标记34的数目皆为4个。
由图3中可见，所述X标记33为纵向平行线段结构，具体的，所述X标记33包括多个纵向线段331(一个亦可)，本实施例采用两个纵向线段331的设计，所述两个纵向线段331两端分别对齐。优选的，为了便于测量和减少外围区面积，所述两个纵向线段331的长度小于两个纵向线段331的间距。所述Y标记34为横向平行线段结构，具体的，所述Y标记34包括多个横向线段341(一个亦可)，所述两个横向线段341两端分别对齐，同理，所述两个横向线段341的长度小于两个横向线段341的间距。
较佳的，所述图案区32也可以具有一精对准标记(EGA mark，图中未示出)，位于所述图案区32的中心，用于进行精确对准。
本实施例所提供的掩膜版，所采取的套刻标记与传统掩膜版不同，对于相同大小的掩膜版，本实施例的外围区31在X方向(横向)和Y方向(纵向)都被缩小，可以使得X方向和Y方向的宽度分别减少约15um，从而大大的增加了图案区的面积，进而增加了晶圆上优良芯片的数量，这对需要高集成设计的现代工艺来说是个很大的优化。
本发明实施例提供一种对应于上述掩膜版的套刻精度测量方法。
请参考图4a，测量当层的X标记33与前层的X标记33′的偏移量。具体的，在X标记包括一个纵向线段时，采用测量两个X标记(当层与前层)中心的位置差异得到Y方向的偏移；在X标记包括多个纵向线段时，测量两个X标记中心的位置差异得到X方向的偏移，优选的，本实施例X标记包括两个纵向线段，采取测量两个X标记中心的差异以表征X方向的偏移，如此既能直接的表征出套刻精度的在该方向的偏移，又便于制造，同时节省空间。Y标记同理。如图4a中所示，当层的X标记33的中心O1与前层的X标记33′的中心O1′具有一偏移量△x，其表征当层和前层在X方向上有偏移，在当层的X标记33与前层的X标记33′的中心重合时，即△x=0时，表征当层和前层在X方向套刻非常精确。为了便于区分偏移方向，可设定当层X标记33的中心在前层的X标记33′的中心的右侧(即如图4a所示的偏移方向的反方向)为正，以更明确的表明套刻精度偏移量。
请参考图4b，测量当层的Y标记34与前层的Y标记34′的偏移量，具体的，可以采取测量中心的变化。如图4b中所示，当层的Y标记34的中心O2与前层的Y标记34′的中心O2′具有一偏移量△y，其表征当层和前层在Y方向上有偏移，在当层的Y标记34与前层的Y标记34′的中心重合时，即△y＝0时，表征当层和前层在Y方向套刻非常精确。为了便于区分偏移方向，可设定当层Y标记34的中心在前层的Y标记34′的中心的上方(即如图4b所示的偏移方向)为正，以更明确的表明套刻精度偏移量。
与现有技术相比，本发明实施例提供的掩膜版及套刻精度测量方法中，采用相互独立的X标记和Y标记作为套刻标记，分列于图案区周围，从而缩小了外围区面积，即增大了图案区面积，进而增加了晶圆上优良芯片的数量，大大的提高了集成度。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (9)

1.一种掩膜版，其特征在于，包括：
图案区及围绕所述图案区的外围区；
所述外围区具有用于对准的多个X标记及多个Y标记，其中，所述X标记位于掩膜版的上方和下方，所述Y标记位于掩膜版的左侧和右侧，所述X标记和Y标记相互独立，所述X标记包括多个平行设置的纵向线段用于测量套刻精度在X方向的偏移，所述多个纵向线段的长度小于所述多个纵向线段的间距，所述Y标记包括多个平行设置的横向线段用于测量套刻精度在Y方向的偏移，所述多个横向线段的长度小于所述多个横向线段的间距。
2.如权利要求1所述的掩膜版，其特征在于，所述X标记的数目为非零偶数个。
3.如权利要求2所述的掩膜版，其特征在于，所述多个纵向线段的两端分别对齐。
4.如权利要求1所述的掩膜版，其特征在于，所述Y标记的数目为非零偶数个。
5.如权利要求4所述的掩膜版，其特征在于，所述多个横向线段的两端分别对齐。
6.如权利要求1所述的掩膜版，其特征在于，还包括一精对准标记，所述精对准标记位于所述图案区的中心。
7.一种如权利要求1～6中任一项所述的掩膜版的套刻精度测量方法，其特征在于，包括：
测量当层和前层的X标记的中心偏移量；以及
测量当层和前层的Y标记的中心偏移量。
8.如权利要求7所述的掩膜版的套刻精度测量方法，其特征在于，当层的X标记与前层的X标记的中心具有偏移量时，表征当层和前层在X方向上有偏移；当层的X标记与前层的X标记的中心重合时，表征当层和前层在X方向套刻精确。
9.如权利要求7所述的掩膜版的套刻精度测量方法，其特征在于，当层的Y标记与前层的Y标记的中心具有偏移量时，表征当层和前层在Y方向上有偏移；当层的Y标记与前层的Y标记的中心重合时，表征当层和前层在Y方向套刻精确。
CN201210230386.6A 2012-07-04 2012-07-04 一种掩膜版及套刻精度测量方法 Active CN102722082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210230386.6A CN102722082B (zh) 2012-07-04 2012-07-04 一种掩膜版及套刻精度测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210230386.6A CN102722082B (zh) 2012-07-04 2012-07-04 一种掩膜版及套刻精度测量方法

Publications (2)

Publication Number Publication Date
CN102722082A CN102722082A (zh) 2012-10-10
CN102722082B true CN102722082B (zh) 2019-01-18

Family

ID=46947888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210230386.6A Active CN102722082B (zh) 2012-07-04 2012-07-04 一种掩膜版及套刻精度测量方法

Country Status (1)

Country Link
CN (1) CN102722082B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102944970B (zh) 2012-11-16 2014-07-02 京东方科技集团股份有限公司 基板掩膜对位方法
CN104009020B (zh) * 2013-02-27 2017-08-08 无锡华润上华科技有限公司 晶圆及其可接受测试方法
CN104423144B (zh) * 2013-08-23 2019-03-19 上海凸版光掩模有限公司 一种光掩模及光掩模套刻精度的监测方法
CN104635440B (zh) * 2013-11-14 2017-08-25 中芯国际集成电路制造(上海)有限公司 套刻对准标记及其测量方法
CN104297989B (zh) * 2014-10-22 2017-06-27 京东方科技集团股份有限公司 基板、掩膜板及液晶显示装置
CN104777723B (zh) * 2015-04-20 2018-06-01 武汉新芯集成电路制造有限公司 套刻对准标记及套刻测量方法
CN104765254B (zh) * 2015-04-29 2017-08-08 上海华虹宏力半导体制造有限公司 一种套刻对准标记
CN105870031B (zh) * 2016-04-19 2019-01-04 上海华虹宏力半导体制造有限公司 外延生长监控图形及监控方法
CN106292175A (zh) * 2016-09-30 2017-01-04 上海华虹宏力半导体制造有限公司 光刻机检测用掩膜版
CN107065312B (zh) * 2016-12-30 2020-09-04 深圳市华星光电技术有限公司 一种平曲面共用改善液晶显示穿透率的方法
CN110989287A (zh) * 2019-12-23 2020-04-10 合肥维信诺科技有限公司 光刻掩膜版和光刻掩膜版的检测方法
CN117369216A (zh) * 2022-06-30 2024-01-09 长鑫存储技术有限公司 测量图形及其制备方法、测量方法、装置、设备及介质
CN115097691B (zh) * 2022-08-29 2022-12-02 合肥晶合集成电路股份有限公司 一种掩模板及形成方法
CN116203808B (zh) * 2023-04-20 2023-10-03 长鑫存储技术有限公司 套刻误差的量测方法及套刻标记

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101201544A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 半导体光刻方法
CN102053479A (zh) * 2009-10-28 2011-05-11 中芯国际集成电路制造(上海)有限公司 光掩模缺陷的定位装置及定位方法
CN201897692U (zh) * 2010-10-16 2011-07-13 中芯国际集成电路制造(上海)有限公司 带对准标记的掩模版

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737205B2 (en) * 2002-04-30 2004-05-18 Motorola, Inc. Arrangement and method for transferring a pattern from a mask to a wafer
KR20120069020A (ko) * 2010-11-22 2012-06-28 삼성전자주식회사 극자외선 노광용 반사마스크, 극자외선 노광용 시스템 및 극자외선 노광용 반사마스크의 고정방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101201544A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 半导体光刻方法
CN102053479A (zh) * 2009-10-28 2011-05-11 中芯国际集成电路制造(上海)有限公司 光掩模缺陷的定位装置及定位方法
CN201897692U (zh) * 2010-10-16 2011-07-13 中芯国际集成电路制造(上海)有限公司 带对准标记的掩模版

Also Published As

Publication number Publication date
CN102722082A (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
CN102722082B (zh) 一种掩膜版及套刻精度测量方法
CN104078446B (zh) 键合对准标记及计算偏移量的方法
US10375822B2 (en) Circuit board with return path separated low crosstalk via transition structure
US9292647B2 (en) Method and apparatus for modified cell architecture and the resulting device
CN103454852B (zh) 一种掩膜版及套刻精度的测量方法
CN104093284B (zh) 一种通过pcb布线设计形成板上电容的方法
CN102663170A (zh) 集成电路版图设计最小通孔数目设计规则的检查方法
CN107818983A (zh) 一种标记图形及其形成方法
CN104282594A (zh) 监测介质层性能的测试结构
US8719757B2 (en) Method to enhance double patterning routing efficiency
CN104635440B (zh) 套刻对准标记及其测量方法
US7925999B2 (en) Method of modifying vias connection of printed circuit boards
CN206077826U (zh) 一种优化电源平面通道压降的pcb板结构
CN108076580A (zh) 一种隔离信号过孔间串扰的方法及装置
CN104952851B (zh) 对准标记及其对准方法
US8564143B2 (en) Overlay mark for multiple pre-layers and currently layer
JP6149382B2 (ja) 特性インピーダンス管理用テストクーポンおよびこれを備えたプリント基板
CN104952846A (zh) 叠层标记
CN102945302A (zh) 一种划分高填充率冗余图形的方法
CN207443205U (zh) 一种防叠层错位的多层柔性线路板
CN102543956B (zh) 多层套刻标记
CN100445869C (zh) 用于光刻套刻的划片槽结构
Manusharow et al. Coreless substrate technology investigation for ultra-thin CPU BGA packaging
TWM516190U (zh) 一種雙層互電容觸控電極、觸控屏及觸控裝置
CN203787419U (zh) 一种用于检测对准偏差的测试结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140504

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140504

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant