CN108063089B - 一种mos器件原子层沉积原位制备方法 - Google Patents

一种mos器件原子层沉积原位制备方法 Download PDF

Info

Publication number
CN108063089B
CN108063089B CN201610982579.5A CN201610982579A CN108063089B CN 108063089 B CN108063089 B CN 108063089B CN 201610982579 A CN201610982579 A CN 201610982579A CN 108063089 B CN108063089 B CN 108063089B
Authority
CN
China
Prior art keywords
substrate
layer deposition
atomic layer
selective
modification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610982579.5A
Other languages
English (en)
Other versions
CN108063089A (zh
Inventor
解婧
卢维尔
屈芙蓉
李楠
王欢
赵丽莉
邢建鹏
李超波
夏洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610982579.5A priority Critical patent/CN108063089B/zh
Publication of CN108063089A publication Critical patent/CN108063089A/zh
Application granted granted Critical
Publication of CN108063089B publication Critical patent/CN108063089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L21/205

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件制备技术领域,具体涉及一种MOS器件原子层沉积原位制备方法。所述制备方法,包括如下步骤:对基底进行清洗,放入选区修饰处理腔体;将所述基底表面选区改性,为原子层沉积生长半导体材料提供成核中心;在原子层沉积腔体中在所述基底上改性过的地方生长半导体材料作为沟道;将所述基底表面选区改性,为原子层沉积生长高k绝缘材料提供成核中心;在原子层沉积腔体中在所述基底上改性过的地方生长高k绝缘材料作为器件栅介质层;将所述基底表面选区改性,为原子层沉积生长金属层提供成核中心;在原子层沉积腔体中在所述基底上改性过的地方生长金属层作为器件电极。本发明有效提高器件的均匀性、稳定性和整体工艺质量。

Description

一种MOS器件原子层沉积原位制备方法
技术领域
本发明涉及半导体器件制备技术领域,具体涉及一种MOS器件原子层沉积原位制备方法。
背景技术
以半导体产业为基础的信息学科飞速发展,以极快的速度推动着全球科技进步。其中金属-氧化物-半导体(MOS)光电器件因其应该广泛、工艺成熟、成本低廉,已占据集成电路器件中的统治地位,成为信息科学发展的基础。其发展一直遵循摩尔定律的等比例缩小。随着光刻、刻蚀等半导体工艺技术及仪器装备及技术的发展,横向面x-y关键尺度从微米到将发展到突破亚10nm。在尺寸小于10nm线宽时,因尺度效应等物理因素的影响,其器件性能的突破受到极大制约,这迫使人们去探索新材料。
集成电路是信息科学发展的基础,其发展一直遵循摩尔定律的等比例缩小,随着半导体工艺技术及仪器装备及技术的发展,下一步将发展到突破亚10纳米。为了解决基于二维材料生长机理及能带调控等纳电子器件构造问题,现有的多步分立工艺集成电路微细加工方法受到挑战。
以硅为代表的微电子集成产业为基础,已发产出一整套高度精密可控的平面工艺。相应设备技术、工艺技术的开发及在工艺集成中的应用也是产业技术研发中的关键和难点。在集成电路的前道工艺(FEOL)中,随着特征尺寸的持续缩小,当前工业界和科研学术界对于生长高k栅介质和金属栅电极材料的方法已经达成高度一致,即采用原子层沉积(ALD)技术。
ALD是一种通过表面交替饱和化学反应实现的化学气相沉积技术。原子层沉积具有自限制性特点,即在每个脉冲周期中,气相前驱体只能在沉积表面的原子成键位沉积反应,并且恰好以饱和量覆盖表面的各部分,能够在非常宽的工艺窗口中逐层重复生长。ALD的薄膜厚度只取决于沉积脉冲的次数,反应剂流速对沉积过程无影响,因此ALD技术有以下显著优点:能够从原子尺度上精确控制薄膜的厚度、生长薄膜均匀性好、生长的薄膜致密、以及良好的覆盖填充性能。
集成电路后道工艺(BEOL)中,为了解决集成电路的互连延迟这一关键问题,铜/低介电常数介质互连被采用了。具有良好台阶覆盖性能的ALD工艺必然是特征尺寸不断缩小的器件的Cu互连制备工艺的最终选择。
除此之外,ALD成膜机理样品范围非常广泛,例如金属氧化物、氮化物、硫化物、氟化物、纯金属涂层、纳米叠层、混合氧化物、掺杂薄膜等,可用于多种应用。这些薄膜材料中,不仅包含了应用最为广泛的绝缘体高k介质材料,还包含了ZnO、Si等半导体材料,以及Ir、Pt等金属电极材料。
而对于金属-氧化物-半导体(MOS)光电器件,其物理结构上,是以金属- 氧化物-半导体的电容为核心,其MOS电容的特性决定了器件的操作特性。ALD 丰富的材料制备资源,使其不但包含了器件中必须的金属、高介电常数氧化物、低电阻率和具有良好稳定性的半导体材料,还可以满足栅保护层、互联种子层等多种器件所需的工艺条件。以此为基础,可以完全利用ALD制备MOS器件全套薄膜材料。
另外,随着器件特征尺寸的减小,晶圆样品转移过程所产生的非可控型中间层材料在器件中所占的比重越来越大,并越来越显著的影响器件性能的均匀性和稳定性。传统的薄膜材料制造方法已不能满足未来元器件和集成电路制造的要求。ALD技术由于具有精确的厚度控制、沉积厚度均匀性和一致性等特点,也将成为新的纳米材料和纳米结构的重要制造方法。因此,集成ALD系统的研发将是未来的重点发展趋势,用以避免传统工艺过程中的非真空传输环节,以抑制界面层非控制型生长及C/O/N/F等元素的污染,实现在同一传输平台上完成对叠层材料与结构的制备,有效提高器件的均匀性、稳定性和整体工艺质量。
目前必须要面对的问题,也是其能否实现价值飞跃的基础,则是如何采用这些性能优异的材料高效、无损的制备出满足应用需求的器件结构,也是这些方法走向器件及其他应用面临的最大发展瓶颈。目前的器件研究中,10nm已到达传统集成电路技术的极限,杂质污染与晶界缺陷等界面问题更加突出。为了使被研究的样品不被周围气氛所污染,需要获取“原子清洁”的界面,以保证衬底表面保持理想清洁的晶界。
发明内容
本发明的目的在于提供一种MOS器件原子层沉积原位制备方法,所述方法可以实现在同一传输平台上完成对叠层材料与结构的制备,有效提高器件的均匀性、稳定性和整体工艺质量。
为了达到上述目的,本发明采用的技术方案为:
一种MOS器件原子层沉积原位制备方法,包括如下步骤:
对基底进行清洗;
将所述基底放入选区修饰处理腔体,对所述基底表面选区改性,为原子层沉积生长半导体材料提供成核中心;
将所述基底放入原子层沉积腔体中,在所述基底上改性过的地方生长半导体材料作为沟道;
将所述基底放入选区修饰处理腔体,对所述基底表面选区改性,为原子层沉积生长高k绝缘材料提供成核中心;
将所述基底放入原子层沉积腔体中,在所述基底上改性过的地方生长高k 绝缘材料作为器件栅介质层;
将所述基底放入选区修饰处理腔体,对所述基底表面选区改性,为原子层沉积生长金属层提供成核中心;
将所述基底放入原子层沉积腔体中,在所述基底上改性过的地方生长金属层作为器件电极。
上述方案中,所述选区修饰处理腔体和所述原子层沉积腔体的工作时处于真空环境,真空度在1×105~1×10-9Pa范围内。
上述方案中,所述基底在选区修饰处理腔体和原子层沉积腔体之间传输采用真空环境传样。
上述方案中,所述基底表面选区改性采用激光束扫描直写诱导或者扫描探针原位选区诱导,为表面没有悬挂键的所述基底提供原子层沉积生长所必须的成核中心。
上述方案中,所述激光束为光斑直径范围为0.1μm~5mm、波长为极紫外 150nm至近红外1500nm范围的激光。
上述方案中,所述扫描探针原位选区诱导为在所述基底表面采用接触式或板接触式探针进行原子操作和纳米加工。
上述方案中,所述半导体材料为ZnO、GaAs,Si,InAs,InP,GaP或InGaP。
上述方案中,所述高k绝缘材料为Al2O3、ZrO2、HfO2、HfSiOx、SiO2、TiN、 La2O3、LaAlOx或HfLaOx。
上述方案中,所述金属层为Al、Fe、Co、Ni、Cu、Zn、Ge、Mo、Ru、Rh、 Ag、Sb、Ta、W、Ir或Pt。
上述方案中,所述激光束扫描直写诱导进行选区改性的区域为0.5um至 100mm线宽范围。
上述方案中,所述扫描探针原位选区诱导进行选区改性的区域为0.5nm至 100um线宽范围。
与现有技术相比,本发明的有益效果是:
本发明提供一种MOS器件原子层沉积原位制备方法,可以实现在同一传输平台上完成对叠层材料与结构的制备,有效提高器件的均匀性、稳定性和整体工艺质量。该方法利用原子层沉积丰富材料制备资源,完成金属-氧化物-半导体 (MOS)光电器件全套材料与结构的制备。该方法制备的材料在薄膜上均匀原位展开,可避免多次转移以及中间层材料造成的缺陷以及环境污染等问题。同时,该方法与硅基器件大规模制造工艺通融,可使高性能二维薄膜材料器件的制造研发沿用大规模平面印刷工艺,工艺流程简单可控,重复性好,可用于自动化宏量生产。
附图说明
图1是本发明实施例提供的一种MOS器件原子层沉积原位制备方法的工艺流程图。
图2是本发明实施例提供的沟道加工示意图。
图3是本发明实施例提供的器件栅介质层加工示意图。
图4是本发明实施例提供的器件电极加工示意图。
附图标记:
1、扫描探针,2、沟道结构成核中心,3、无成核中心表面,4、基底,5、前驱体源,6、半导体材料前驱体,7、半导体沟道结构,8、栅结构成核中心, 9、高k绝缘材料前驱体,10、高k绝缘栅结构,11、激光器源,12、选区改性激光,13、金属结构成核中心,14、金属材料前驱体,15、金属结构
具体实施方式
本发明中制备MOS器件的原理为:本发明利用原子层沉积方法完成金属- 氧化物-半导体(MOS)光电器件全套材料与结构的制备,在器件制备工艺流程中利用激光、探针等进行晶圆表层材料原位选区悬挂键吸附,并采原子层沉积实现逐层可控的原子级人工结构的生长与调控,批量化完成MOS光电器件的完整器件结构原位制备。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
如图1所示,一种MOS器件原子层沉积原位制备方法,包括如下步骤:
步骤101,对基底进行清洗;
步骤102,将所述基底放入选区修饰处理腔体,对所述基底表面选区改性,为原子层沉积生长半导体材料提供成核中心;如图2的a所示,扫描探针1在基底 4上选区改性形成沟道结构成核中心2,其他区域为无成核中心表面3;
步骤103,将所述基底放入原子层沉积腔体中,在所述基底上改性过的地方生长半导体材料作为沟道;如图2的b所示,前驱体源5向基底4表面通入半导体材料前驱体6,生长成半导体沟道结构7;
具体地,所述半导体材料为ZnO、GaAs,Si,InAs,InP,GaP或InGaP。
步骤104,将所述基底放入选区修饰处理腔体,对所述基底表面选区改性,为原子层沉积生长高k绝缘材料提供成核中心;如图3的a所示,扫描探针1在基底4上选区改性形成栅结构成核中心8,其他区域为无成核中心表面3;
步骤105,将所述基底放入原子层沉积腔体中,在所述基底上改性过的地方生长高k绝缘材料作为器件栅介质层;如图3的b所示,前驱体源5向基底4表面通入高k绝缘材料前驱体9,生长成高k绝缘栅结构10,即器件栅介质层;
具体地,所述高k绝缘材料为Al2O3、ZrO2、HfO2、HfSiOx、SiO2、TiN、 La2O3、LaAlOx或HfLaOx等金属氧化物薄膜材料。
步骤106,将所述基底放入选区修饰处理腔体,对所述基底表面选区改性,为原子层沉积生长金属层提供成核中心;如图4的a所示,激光器源11提供选区改性激光12在基底4上选区改性形成金属结构成核中心13;
步骤107,将所述基底放入原子层沉积腔体中,在所述基底上改性过的地方生长金属层作为器件电极;如图4的b所示,前驱体源5向基底4表面通入金属材料前驱体14,生长成金属结构15,即器件电极;
具体地,所述金属层为Al、Fe、Co、Ni、Cu、Zn、Ge、Mo、Ru、Rh、Ag、 Sb、Ta、W、Ir或Pt。
本实施例中,所述选区修饰处理腔体和所述原子层沉积腔体的工作时处于真空环境,真空度在1×105~1×10-9Pa范围内。
本实施例中,所述基底在选区修饰处理腔体和原子层沉积腔体之间传输采用真空环境传样,以保证具有完成激光扫描的基底表面亲和基团不受破坏,有利于采用ALD方法成核生长。
本实施例中,所述基底表面选区改性采用激光束扫描直写诱导或者扫描探针原位选区诱导,为表面没有悬挂键的所述基底提供原子层沉积生长所必须的成核中心。所述激光束为光斑直径范围为0.1μm~5mm、波长为极紫外150nm至近红外1500nm范围的激光。所述激光束扫描直写诱导进行选区改性的区域为 0.5um至100mm线宽范围。所述扫描探针原位选区诱导为在所述基底表面采用接触式或板接触式探针进行原子操作和纳米加工。所述扫描探针原位选区诱导进行选区改性的区域为0.5nm至100um线宽范围。
本发明的优点如下:
1、本发明可以实现在同一传输平台上完成对叠层材料与结构的制备,有效提高器件的均匀性、稳定性和整体工艺质量。
2、本发明在器件制备工艺流程中利用激光、探针等进行晶圆表层材料原位选区悬挂键吸附,并采ALD实现逐层可控的原子级人工结构的生长与调控,批量化完成MOS光电器件的完整器件结构原位制备。
3、本发明制备的材料在薄膜上均匀原位展开,可避免多次转移以及中间层材料造成的缺陷以及环境污染等问题。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种MOS器件原子层沉积原位制备方法,其特征在于,包括如下步骤:
对基底进行清洗;
将所述基底放入选区修饰处理腔体,对所述基底表面选区改性,为原子层沉积生长半导体材料提供成核中心;
将所述基底放入原子层沉积腔体中,在所述基底上改性过的地方生长半导体材料作为沟道;
将所述基底放入所述选区修饰处理腔体,对所述基底表面选区改性,为原子层沉积生长高k绝缘材料提供成核中心;
将所述基底放入所述原子层沉积腔体中,在所述基底上改性过的地方生长高k绝缘材料作为器件栅介质层;
将所述基底放入所述选区修饰处理腔体,对所述基底表面选区改性,为原子层沉积生长金属层提供成核中心;
将所述基底放入所述原子层沉积腔体中,在所述基底上改性过的地方生长金属层作为器件电极;
其中,所述基底表面选区改性采用激光束扫描直写诱导或者扫描探针原位选区诱导,为表面没有悬挂键的所述基底提供原子层沉积生长所必须的成核中心;
其中,所述基底在选区修饰处理腔体和原子层沉积腔体之间传输采用真空环境传样。
2.如权利要求1所述的制备方法,其特征在于,所述选区修饰处理腔体和所述原子层沉积腔体的工作时处于真空环境,真空度在1×105~1×10-9Pa范围内。
3.如权利要求1所述的制备方法,其特征在于,所述激光束为光斑直径范围为0.1μm~5mm、波长为极紫外150nm至近红外1500nm范围的激光。
4.如权利要求1所述的制备方法,其特征在于,所述扫描探针原位选区诱导为在所述基底表面采用接触式或板接触式探针进行原子操作和纳米加工。
5.如权利要求1所述的制备方法,其特征在于,所述半导体材料为ZnO、GaAs、Si、InAs、InP、GaP或InGaP。
6.如权利要求1所述的制备方法,其特征在于,所述高k绝缘材料为Al2O3、ZrO2、HfO2、HfSiOx、SiO2、TiN、La2O3、LaAlOx或HfLaOx。
7.如权利要求1所述的制备方法,其特征在于,所述金属层为Al、Fe、Co、Ni、Cu、Zn、Ge、Mo、Ru、Rh、Ag、Sb、Ta、W、Ir或Pt。
8.如权利要求1所述的制备方法,其特征在于,所述激光束扫描直写诱导进行选区改性的区域为0.5μm至100mm线宽范围;所述扫描探针原位选区诱导进行选区改性的区域为0.5nm至100μm线宽范围。
CN201610982579.5A 2016-11-08 2016-11-08 一种mos器件原子层沉积原位制备方法 Active CN108063089B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610982579.5A CN108063089B (zh) 2016-11-08 2016-11-08 一种mos器件原子层沉积原位制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610982579.5A CN108063089B (zh) 2016-11-08 2016-11-08 一种mos器件原子层沉积原位制备方法

Publications (2)

Publication Number Publication Date
CN108063089A CN108063089A (zh) 2018-05-22
CN108063089B true CN108063089B (zh) 2020-07-17

Family

ID=62137920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610982579.5A Active CN108063089B (zh) 2016-11-08 2016-11-08 一种mos器件原子层沉积原位制备方法

Country Status (1)

Country Link
CN (1) CN108063089B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707149B (zh) * 2019-11-11 2024-09-10 重庆慧太博科技有限公司 一种含有多层高k栅绝缘层的mos-hemt器件及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7846644B2 (en) * 2007-11-20 2010-12-07 Eastman Kodak Company Photopatternable deposition inhibitor containing siloxane
US8129098B2 (en) * 2007-11-20 2012-03-06 Eastman Kodak Company Colored mask combined with selective area deposition
US20140061648A1 (en) * 2012-08-31 2014-03-06 David H. Levy Thin film transistor including dielectric stack

Also Published As

Publication number Publication date
CN108063089A (zh) 2018-05-22

Similar Documents

Publication Publication Date Title
US11581185B2 (en) Field effect transistor using transition metal dichalcogenide and a method for forming the same
Thelander et al. Nanowire-based one-dimensional electronics
JP3854731B2 (ja) 微細構造の製造方法
US20140264281A1 (en) Channel-Last Methods for Making FETS
CN106910776A (zh) 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备
KR20110084178A (ko) 측면 성장 반도체 나노와이어 제조 방법 및 상기 방법에 의해 얻어진 트랜지스터
CN109860035A (zh) 半导体元件的制造方法
CN110767804B (zh) 一种碳纳米管器件及其制造方法
Bera et al. Three dimensionally stacked SiGe nanowire array and gate-all-around p-MOSFETs
CN108063089B (zh) 一种mos器件原子层沉积原位制备方法
CN209929312U (zh) 一种基于二硒化铂半导体的场效应管阵列
CN108235786A (zh) 垂直纳米线mosfet制造中的垂直后栅极工艺的方法
CN107919394A (zh) 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN108538850B (zh) 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
CN107093559B (zh) 一种基于Ni催化制备石墨烯电极MoS2场效应晶体管的方法
CN113707560B (zh) 一种插入二维半导体硒化铟纳米片改善二维过渡金属硫族化合物电接触的方法
CN112018032A (zh) 一种阵列基板、其制备方法及显示面板
CN105990403A (zh) 一种栅极及其形成方法
Goyal et al. Multilayer Pt/Al based ohmic contacts for AlGaN/GaN heterostructures stable up to 600° C ambient air
CN106024893A (zh) 高k金属栅器件及其制备方法
CN117712152B (zh) 基于凹槽沟道结构的P型单层WSe2场效应晶体管制备
CN205177850U (zh) 一种锗基mos器件
CN114959636B (zh) 一种二维过渡金属硫化物及其制备方法和应用
CN106033720B (zh) 半导体结构的形成方法
CN113823555B (zh) 一种在绝缘体上制备锗薄膜的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant