CN108010839A - 薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺 - Google Patents
薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺 Download PDFInfo
- Publication number
- CN108010839A CN108010839A CN201711278338.3A CN201711278338A CN108010839A CN 108010839 A CN108010839 A CN 108010839A CN 201711278338 A CN201711278338 A CN 201711278338A CN 108010839 A CN108010839 A CN 108010839A
- Authority
- CN
- China
- Prior art keywords
- film layer
- photoresist
- etching
- etching technics
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010408 film Substances 0.000 title claims abstract description 148
- 238000005530 etching Methods 0.000 title claims abstract description 113
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 121
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000003292 glue Substances 0.000 claims abstract description 10
- 238000012545 processing Methods 0.000 claims abstract description 10
- 238000001259 photo etching Methods 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 abstract description 49
- 230000000975 bioactive effect Effects 0.000 abstract description 14
- -1 oxonium ion Chemical class 0.000 abstract description 14
- 238000011084 recovery Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000002159 abnormal effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺，其中，膜层刻蚀工艺用于对薄膜晶体管的膜层进行刻蚀，膜层的第一表面上形成有光刻胶，光刻胶包括预设图案的预留光刻胶和残留光刻胶，膜层刻蚀工艺包括如下步骤：采用含O2气体对膜层进行预处理，以去除残留光刻胶，其中，预处理持续预设时长；采用第一刻蚀气体对膜层进行刻蚀处理。上述膜层刻蚀工艺，先采用含O2气体对膜层进行预处理，其中的O2气体经射频放电形成一定浓度的氧离子活性分子，氧离子活性分子与光刻胶发生反应，以去除残留光刻胶，使光刻胶的形貌恢复正常，避免需要刻蚀的那部分膜层被光刻胶遮挡，导致膜层的形貌也出现异常，从而影响薄膜晶体管的品质的情况出现。
Description
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺。
背景技术
在薄膜晶体管的制作过程中，采用光刻工艺对膜层进行处理，以将膜层形成预设图案。在具体地光刻工艺中，通过在曝光和显影过程之后将光刻胶进行处理形成预设图案，再利用光刻胶的掩膜作用通过刻蚀过程将膜层进行刻蚀形成该预设图案，以实现光刻胶的预设图案到膜层的预设图案的图形转移。
在薄膜晶体管的制作过程中，膜层在任意位置的刻蚀后侧壁的角度和关键尺寸间距的均一性直接影响薄膜晶体管的品质的好坏，而刻蚀前光刻胶的形貌则直接影响膜层任意位置刻蚀后侧壁的角度和关键尺寸间距的均一性。因此，刻蚀前光刻胶的形貌非常重要。
然而，由于光刻的工艺过程中，很难保证基板各位置光刻胶形貌的一致性，因此光刻胶的形貌容易出现异常。光刻胶的形貌出现异常，导致某部分的光刻胶具有残留，使得光刻胶的覆盖范围增加，将造成需要刻蚀的膜层也被光刻胶遮挡，而使以光刻胶的形貌作为掩膜刻蚀的膜层的形貌也出现异常，从而影响薄膜晶体管的品质的好坏。
发明内容
基于此，有必要针对光刻胶的形貌出现异常，导致某部分的光刻胶具有残留，使得光刻胶的覆盖范围增加，将造成需要刻蚀的那部分膜层也被光刻胶遮挡，而使以光刻胶的形貌作为掩膜刻蚀的膜层的形貌也出现异常，从而影响薄膜晶体管的品质的好坏的技术问题，提供一种薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺。
一种膜层刻蚀工艺，用于对薄膜晶体管的膜层进行刻蚀，所述膜层的第一表面上形成有光刻胶，所述光刻胶包括预设图案的预留光刻胶和残留光刻胶，所述膜层刻蚀工艺包括如下步骤：采用含O2气体对所述膜层进行预处理，以去除所述残留光刻胶，其中，所述预处理持续预设时长；采用第一刻蚀气体对所述膜层进行刻蚀处理。
在其中一个实施例中，采用等离子体刻蚀法对所述膜层进行预处理。
在其中一个实施例中，所述刻蚀机的等离子体射频源的功率大于等于7000W。
在其中一个实施例中，所述预设时长为10～20s。
在其中一个实施例中，采用含O2气体对所述膜层进行预处理预设时长，以去除所述残留光刻胶包括：采用含O2气体和第二刻蚀气体对所述膜层进行预处理预设时长，以去除所述残留光刻胶，并将所述预留光刻胶作为掩膜将所述膜层的第一表面刻蚀预设厚度以形成膜层掩膜。
在其中一个实施例中，所述刻蚀机的等离子体射频源的功率与偏置射频源的功率之比小于等于7:3。
在其中一个实施例中，所述预设厚度为15～20nm。
在其中一个实施例中，所述第二刻蚀气体包括CxFy、SF6和CL2中的至少一种。
一种薄膜晶体管的制作方法，包括如上任一实施例所述的膜层刻蚀工艺。
一种薄膜晶体管，采用如上任一实施例所述的薄膜晶体管的制作方法。
上述薄膜晶体管、以及薄膜晶体管的制作方法及其膜层刻蚀工艺，通过该膜层刻蚀工艺，在准备进入刻蚀工艺时，发现膜层的第一表面上形成的光刻胶除了具有预设图案的预留光刻胶部分，还具有使光刻胶的形貌异常的残留光刻胶部分时，在采用第一刻蚀气体对膜层进行刻蚀处理前，先采用含O2气体对膜层进行预处理预设时长，其中的O2气体经射频放电形成一定浓度的氧离子活性分子，氧离子活性分子与光刻胶发生反应，以去除残留光刻胶，使光刻胶的形貌恢复正常，避免需要刻蚀的那部分膜层被光刻胶遮挡，导致膜层的形貌也出现异常，从而影响薄膜晶体管的品质的情况出现。
附图说明
图1为一个实施例中的膜层刻蚀工艺的流程图；
图2A为一个实施例中的膜层上的光刻胶异常的示意图；
图2B为图2A中的膜层上的光刻胶恢复形貌的示意图；
图3A为一个实施例中的膜层上的光刻胶不完全恢复形貌的示意图；
图3B为图3A中的膜层在光刻胶的掩膜下刻蚀后的示意图；
图4为另一个实施例中的膜层刻蚀工艺的流程图；
图5为一个实施例中的膜层上的光刻胶恢复形貌且形成膜层掩膜的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
例如，一种膜层刻蚀工艺，用于对薄膜晶体管的膜层进行刻蚀，所述膜层的第一表面上形成有光刻胶，所述光刻胶包括预设图案的预留光刻胶和残留光刻胶，所述膜层刻蚀工艺包括如下步骤：采用含O2气体对所述膜层进行预处理，以去除所述残留光刻胶，其中，所述预处理持续预设时长；采用第一刻蚀气体对所述膜层进行刻蚀处理。
上述膜层刻蚀工艺，在准备进入刻蚀工艺时，发现膜层的第一表面上形成的光刻胶除了具有预设图案的预留光刻胶部分，还具有使光刻胶的形貌异常的残留光刻胶部分时，在采用第一刻蚀气体对膜层进行刻蚀处理前，先采用含O2气体对膜层进行预处理，其中的O2气体经射频放电形成一定浓度的氧离子活性分子，氧离子活性分子与光刻胶发生反应，以去除残留光刻胶，使光刻胶的形貌恢复正常，避免需要刻蚀的那部分膜层被光刻胶遮挡，导致膜层的形貌也出现异常，从而影响薄膜晶体管的品质的情况出现。
为了便于理解本发明，又一个例子是，一种膜层刻蚀工艺，用于对薄膜晶体管的膜层进行刻蚀，该膜层刻蚀工艺可用于对薄膜晶体管的任何需要刻蚀的膜层进行刻蚀。例如，该膜层刻蚀工艺为薄膜晶体管的制作过程中的光刻过程使用的膜层刻蚀工艺。例如，如图2A所示，其为一个实施例中的膜层上的光刻胶异常的示意图。膜层100的第一表面110上形成有光刻胶200，光刻胶200包括预设图案的预留光刻胶210和残留光刻胶220。即膜层100经过光刻工艺的曝光显影过程后在第一表面110上形成有预设图案的预留光刻胶210，还形成有残留光刻胶220，该残留光刻胶220使得光刻胶200的形貌出现异常，从而使得光刻胶200的覆盖范围增加，导致膜层的刻蚀异常。例如，如图1所示，其为一实施例中的膜层刻蚀工艺的流程图，该膜层刻蚀工艺包括如下步骤：
S110：采用含O2气体对膜层进行预处理，以去除残留光刻胶，其中，预处理持续预设时长。例如，如图2B所示，其为图2A中的膜层上的光刻胶恢复形貌的示意图。残留光刻胶220去除后，膜层100的第一表面仅包括预留光刻胶210。
S120：采用第一刻蚀气体对所述膜层进行刻蚀处理。
传统技术中，在薄膜晶体管的制作过程中任一膜层的光刻过程中，任一需要刻蚀的膜层在经过曝光显影后，在膜层上形成光刻胶，将直接送入到刻蚀设备中进行刻蚀。而在实际情况中，光刻胶因含有残留光刻胶使得形貌出现异常，将形貌异常的光刻胶作为掩膜对膜层进行刻蚀，将导致膜层的形貌出现异常，从而影响薄膜晶体管的品质。而本发明的膜层刻蚀工艺，在对膜层进行刻蚀时，增加预处理工艺，以将残留光刻胶去除，避免了膜层的形貌出现异常，使得薄膜晶体管的品质良好。
例如，采用等离子体刻蚀法对膜层进行预处理。例如，采用等离子体刻蚀法，O2气体经射频放电形成一定浓度的氧离子活性分子，氧离子活性分子可与光刻胶发生反应，以去除残留光刻胶。例如，预设时长为10～20s。例如，预设时长为15s。由于残留光刻胶的厚度很小，只需采用较小的时间，即可完成氧离子活性分子与残留光刻胶的反应，去除残留光刻胶。
需要说明的是，氧离子活性分子与光刻胶发生反应时，既会与残留光刻胶发生反应，也会不可避免的与预留光刻胶发生反应。但是预留光刻胶厚度大，例如预留光刻胶的厚度为1微米级，而残留光刻胶的厚度小，例如残留光刻胶的厚度仅为10-2微米级，即残留光刻胶的厚度远小于预留光刻胶的厚度，去除残留光刻胶所需的工艺过程所需的时间很短，即使氧离子活性分子会与预留光刻胶反应，也仅仅是去除掉部分预留光刻胶厚度方向的表面的一小部分，并不会将整个厚度方向的预留光刻胶去除，也即不会减小光刻胶对膜层的覆盖范围，仅仅是光刻胶远离膜层的表面受到一点影响，因此含O2气体对预留光刻胶的影响可以忽略。
为了确保气体的电离度，例如，刻蚀机的等离子体射频源的功率大于等于7000W。由于刻蚀机的等离子体射频源的功率越大，气体的电离度越大，通过将刻蚀机的等离子体射频源的功率设置大于7000W，能有效地确保气体的电离度，使得有足够多的氧离子活性分子与残留光刻胶发生反应，使得光刻胶形貌能够完全恢复。氧离子活性分子太少时，光刻胶形貌未能完全恢复，将导致膜层刻蚀后出现异常。如图3A所示，其为一个实施例中的膜层上的光刻胶不完全恢复形貌的示意图。氧离子活性分子太少时，采用含O2气体对所述膜层100进行预处理预设时长后，不能完全去除残留光刻胶220，使部分残留光刻胶220仍然在膜层100的第一表面110，覆盖住需要刻蚀掉的膜层100，将导致膜层100进行后续刻蚀后膜层100的刻蚀异常，如图3B所示，其为图3A中的膜层在光刻胶的掩膜下刻蚀后的示意图，图3B中需要被刻蚀的膜层部分101被不能完全去除的残留光刻胶220遮挡，不能被刻蚀。
为了在光刻胶的形貌恢复后，进一步地保证刻蚀后侧壁的均一性，例如，采用含O2气体对膜层进行预处理预设时长，以去除残留光刻胶包括：采用含O2气体和第二刻蚀气体对膜层进行预处理预设时长，以去除残留光刻胶，并将预留光刻胶作为掩膜将膜层的第一表面刻蚀预设厚度以形成膜层掩膜。例如，O2气体的含量与第二刻蚀气体的含量的比为1：(8～10)。例如，O2气体的含量与第二刻蚀气体的含量的比为1：9。例如，如图4所示，其为另一个实施例中的膜层刻蚀工艺的流程图，该膜层刻蚀工艺包括如下步骤：
S210：采用含O2气体和第二刻蚀气体对膜层进行预处理预设时长，以去除残留光刻胶，并将预留光刻胶作为掩膜将膜层的第一表面刻蚀预设厚度以形成膜层掩膜。
例如，如图5所示，其为一个实施例中的膜层上的光刻胶恢复形貌且形成膜层掩膜的示意图。残留光刻胶220去除后，膜层100的第一表面仅包括预留光刻胶210，继而第二刻蚀气体将膜层100的第一表面110刻蚀预设厚度，形成膜层掩膜130。
S220：采用第一刻蚀气体对所述膜层进行刻蚀处理。
在实际情况中，去除了残留光刻胶使得光刻胶的形貌恢复，避免了光刻胶的覆盖范围增加后，预留光刻胶还会受一点影响，从而使光刻胶作为掩膜刻蚀膜层后膜层的侧壁的角度也受一些影响，而在预处理过程中，通入O2气体的同时，还通入第二刻蚀气体，其中的第二刻蚀气体经射频放电形成一定浓度的第二刻蚀离子活性分子，第二刻蚀离子活性分子与未被光刻胶遮挡的膜层的第一表面反应，使得膜层的第一表面被刻蚀预设厚度，形成膜层掩膜，由于通入第二刻蚀气体的预设时长与通入氧气的预设时长一样，均很短；例如，含O2气体与第二刻蚀气体同时开始以及同时停止通入，因此通入第二刻蚀气体将膜层进行刻蚀，而形成的膜层掩膜的侧壁的角度具有良好的均一性，大大由于在常规的采用第一刻蚀气体对膜层进行刻蚀处理时的均一性，使得在后续的刻蚀处理过程中，以膜层掩膜作为掩膜使得膜层的整体刻蚀后侧壁的均一性良好。
例如，预设厚度为15～20nm。这样，可以减少预设时间。例如，第二刻蚀气体包括CxFy、SF6和CL2中的至少一种。例如，所述CxFy气体为CF4和C4F8等碳氟气体。
为了使气体电离出的活性分子充分的与膜层发生反应，例如，刻蚀机的等离子体射频源的功率与偏置射频源的功率之比小于等于7:3。由于等离子体射频源的功率设定使得气体可以充分电离，例如等离子体射频源的功率大于等于7000W，且偏置射频源的功率越大，膜层刻蚀后侧壁的角度越能够符合要求，因此，将刻蚀机的等离子体射频源的功率与偏置射频源的功率之比小于等于7:3，能够控制电离出的足够多的第二刻蚀离子活性分子充分的与膜层的侧壁反应，使得刻蚀后的膜层侧壁的角度符合要求。
例如，本实施例提供一种薄膜晶体管的制作方法，该薄膜晶体管的制作方法包括如上任一实施例所述的膜层刻蚀工艺。例如，该薄膜晶体管的制作方法中，任一膜层光刻过程使用的刻蚀工艺中都可使用所述的膜层刻蚀工艺。
例如，本实施例提供一种薄膜晶体管，该薄膜晶体管采用上述任一实施例所述的薄膜晶体管的制作方法制得。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种膜层刻蚀工艺，用于对薄膜晶体管的膜层进行刻蚀，所述膜层的第一表面上形成有光刻胶，所述光刻胶包括预设图案的预留光刻胶和残留光刻胶，其特征在于，所述膜层刻蚀工艺包括如下步骤：
采用含O2气体对所述膜层进行预处理，以去除所述残留光刻胶，其中，所述预处理持续预设时长；
采用第一刻蚀气体对所述膜层进行刻蚀处理。
2.根据权利要求1所述的膜层刻蚀工艺，其特征在于，采用等离子体刻蚀法对所述膜层进行预处理。
3.根据权利要求1所述的膜层刻蚀工艺，其特征在于，所述刻蚀机的等离子体射频源的功率大于等于7000W。
4.根据权利要求1所述的膜层刻蚀工艺，其特征在于，所述预设时长为10～20s。
5.根据权利要求1所述的膜层刻蚀工艺，其特征在于，采用含O2气体对所述膜层进行预处理预设时长，以去除所述残留光刻胶包括：
采用含O2气体和第二刻蚀气体对所述膜层进行预处理预设时长，以去除所述残留光刻胶，并将所述预留光刻胶作为掩膜将所述膜层的第一表面刻蚀预设厚度以形成膜层掩膜。
6.根据权利要求5所述的膜层刻蚀工艺，其特征在于，所述刻蚀机的等离子体射频源的功率与偏置射频源的功率之比小于等于7:3。
7.根据权利要求1所述的膜层刻蚀工艺，其特征在于，所述预设厚度为15～20nm。
8.根据权利要求1所述的膜层刻蚀工艺，其特征在于，所述第二刻蚀气体包括CxFy、SF6和CL2中的至少一种。
9.一种薄膜晶体管的制作方法，其特征在于，包括根据权利要求1至8中任一项所述的膜层刻蚀工艺。
10.一种薄膜晶体管，其特征在于，采用根据权利要求9中所述的薄膜晶体管的制作方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711278338.3A CN108010839B (zh) | 2017-12-06 | 2017-12-06 | 薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711278338.3A CN108010839B (zh) | 2017-12-06 | 2017-12-06 | 薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108010839A true CN108010839A (zh) | 2018-05-08 |
| CN108010839B CN108010839B (zh) | 2021-08-06 |
Family
ID=62057085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711278338.3A Active CN108010839B (zh) | 2017-12-06 | 2017-12-06 | 薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108010839B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04100218A (ja) * | 1990-08-20 | 1992-04-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JP2000031126A (ja) * | 1998-07-15 | 2000-01-28 | Toshiba Corp | レジストの除去方法 |
| CN1358328A (zh) * | 2000-01-19 | 2002-07-10 | 皇家菲利浦电子有限公司 | 用氧化物还原腐蚀清除残留物的方法 |
| US6465352B1 (en) * | 1999-06-11 | 2002-10-15 | Nec Corporation | Method for removing dry-etching residue in a semiconductor device fabricating process |
| KR100425856B1 (ko) * | 1998-03-26 | 2004-06-18 | 엘지.필립스 엘시디 주식회사 | 피식각막식각방법 |
| CN1653593A (zh) * | 2002-04-16 | 2005-08-10 | 东京电子株式会社 | 去除光刻胶和蚀刻残留物的方法 |
| CN101393842A (zh) * | 2007-09-20 | 2009-03-25 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| US7569492B1 (en) * | 2002-03-26 | 2009-08-04 | Novellus Systems, Inc. | Method for post-etch cleans |
| CN101587833A (zh) * | 2008-05-23 | 2009-11-25 | 中芯国际集成电路制造(北京)有限公司 | 去除光刻胶残留的方法 |
| CN101762993A (zh) * | 2008-12-25 | 2010-06-30 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶的去除方法及连接孔的制造方法 |
| CN101937175A (zh) * | 2009-07-03 | 2011-01-05 | 中芯国际集成电路制造(上海)有限公司 | 光刻方法 |
| CN102866581A (zh) * | 2012-09-27 | 2013-01-09 | 无锡华润上华科技有限公司 | 一种解决曝光不足引起的曝光区域缺陷的方法 |
| CN103092009A (zh) * | 2011-11-08 | 2013-05-08 | 无锡华润华晶微电子有限公司 | 用作等离子注入的掩蔽层的光刻胶的去除方法 |
| CN103972055A (zh) * | 2013-01-31 | 2014-08-06 | 中微半导体设备(上海)有限公司 | 光刻胶去除方法 |
| CN105097454A (zh) * | 2014-05-23 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 改善关键尺寸均匀性的方法 |
-
2017
- 2017-12-06 CN CN201711278338.3A patent/CN108010839B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04100218A (ja) * | 1990-08-20 | 1992-04-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| KR100425856B1 (ko) * | 1998-03-26 | 2004-06-18 | 엘지.필립스 엘시디 주식회사 | 피식각막식각방법 |
| JP2000031126A (ja) * | 1998-07-15 | 2000-01-28 | Toshiba Corp | レジストの除去方法 |
| US6465352B1 (en) * | 1999-06-11 | 2002-10-15 | Nec Corporation | Method for removing dry-etching residue in a semiconductor device fabricating process |
| CN1358328A (zh) * | 2000-01-19 | 2002-07-10 | 皇家菲利浦电子有限公司 | 用氧化物还原腐蚀清除残留物的方法 |
| US7569492B1 (en) * | 2002-03-26 | 2009-08-04 | Novellus Systems, Inc. | Method for post-etch cleans |
| CN1653593A (zh) * | 2002-04-16 | 2005-08-10 | 东京电子株式会社 | 去除光刻胶和蚀刻残留物的方法 |
| CN101393842A (zh) * | 2007-09-20 | 2009-03-25 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| CN101587833A (zh) * | 2008-05-23 | 2009-11-25 | 中芯国际集成电路制造(北京)有限公司 | 去除光刻胶残留的方法 |
| CN101762993A (zh) * | 2008-12-25 | 2010-06-30 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶的去除方法及连接孔的制造方法 |
| CN101937175A (zh) * | 2009-07-03 | 2011-01-05 | 中芯国际集成电路制造(上海)有限公司 | 光刻方法 |
| CN103092009A (zh) * | 2011-11-08 | 2013-05-08 | 无锡华润华晶微电子有限公司 | 用作等离子注入的掩蔽层的光刻胶的去除方法 |
| CN102866581A (zh) * | 2012-09-27 | 2013-01-09 | 无锡华润上华科技有限公司 | 一种解决曝光不足引起的曝光区域缺陷的方法 |
| CN103972055A (zh) * | 2013-01-31 | 2014-08-06 | 中微半导体设备(上海)有限公司 | 光刻胶去除方法 |
| CN105097454A (zh) * | 2014-05-23 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 改善关键尺寸均匀性的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108010839B (zh) | 2021-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180068852A1 (en) | Method of Quasi Atomic Layer Etching | |
| JP5335893B2 (ja) | ガス電子増倍管の製造方法 | |
| CN104620364B (zh) | 用于沟槽侧壁平坦化的硅蚀刻的方法 | |
| US7772122B2 (en) | Sidewall forming processes | |
| US20190131135A1 (en) | Method for etching features in a stack | |
| JP3253590B2 (ja) | ハーフトーンマスクの製造方法 | |
| US8017460B2 (en) | Method of manufacturing flat panel display | |
| WO2010080655A2 (en) | Spacer formation for array double patterning | |
| CN108010839A (zh) | 薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺 | |
| WO2015043261A1 (zh) | 光刻胶的去除方法、曝光装置以及显示基板的制造方法 | |
| CN106229294A (zh) | 一种tft基板的制作方法 | |
| KR100652044B1 (ko) | 스트립 장치 | |
| CN107706115A (zh) | 一种薄膜晶体管及其制作方法 | |
| KR20020060686A (ko) | 전사마스크용 기판, 전사마스크 및 전사마스크의 제조방법 | |
| CN110714200A (zh) | 含铜金属层的蚀刻方法、薄膜晶体管、显示装置及蚀刻剂 | |
| WO2016134558A1 (zh) | 一种刻蚀方法及基板 | |
| US20150318315A1 (en) | Thin film transistor array substrate and method for making the same | |
| JP2005159293A (ja) | 基板処理装置及び処理方法 | |
| US7944025B2 (en) | Semiconductor constructions | |
| JP2005506562A (ja) | プラズマを用いて基板上に塗布された有機配向膜を除去し、これを再生する方法 | |
| US20170084451A1 (en) | Film patterning method | |
| US9293340B2 (en) | Surface planarization method of thin film and preparing method of array substrate | |
| CN103887165A (zh) | 一种膜层的干法刻蚀方法 | |
| CN109343262B (zh) | 改善柔性基板毛刺的方法 | |
| JP2007083526A (ja) | 凹部付き基板の製造方法および凹部付き基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |