CN1358328A - 用氧化物还原腐蚀清除残留物的方法 - Google Patents
用氧化物还原腐蚀清除残留物的方法 Download PDFInfo
- Publication number
- CN1358328A CN1358328A CN01800078A CN01800078A CN1358328A CN 1358328 A CN1358328 A CN 1358328A CN 01800078 A CN01800078 A CN 01800078A CN 01800078 A CN01800078 A CN 01800078A CN 1358328 A CN1358328 A CN 1358328A
- Authority
- CN
- China
- Prior art keywords
- plasma ashing
- remove
- ashing environment
- residue
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000004380 ashing Methods 0.000 claims abstract description 76
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 63
- 229920005591 polysilicon Polymers 0.000 claims abstract description 63
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 39
- 238000001020 plasma etching Methods 0.000 claims abstract description 24
- 230000007797 corrosion Effects 0.000 claims description 32
- 238000005260 corrosion Methods 0.000 claims description 32
- 238000005259 measurement Methods 0.000 claims description 4
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 25
- 239000000758 substrate Substances 0.000 abstract description 21
- 239000000126 substance Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000003116 impacting effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 150000005846 sugar alcohols Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种用来清除等离子体腐蚀引入的残留物的方法。在一个实施方案中,在部分光抗蚀剂已经被用来形成多晶硅栅之后,本发明提供了一种新颖的有利的等离子体灰化环境。具体地说,在此实施方案中,本发明将CF4引入到等离子体灰化环境中。接着,本实施方案将H2O汽引入到等离子体灰化环境中。在此实施方案中,CF4对H2O的体积比为0.1∶1-10∶1。接着,本实施方案利用这一等离子体灰化环境来基本上清除多晶硅腐蚀引入的残留物而不需要腐蚀性化学剥离。在这样做的过程中,栅氧化物的腐蚀被明显地抑制,致使足够量的栅氧化物层保留在下方的半导体衬底上。此外,在本发明中,在清除等离子体腐蚀引入的残留物之后,栅氧化物层是清洁的,且足够的栅氧化物保留下来,致使能够精确而可靠地测量保留的栅氧化物层的厚度。
Description
技术领域
本公开涉及到半导体器件制造领域。更具体地说，本公开涉及到侧壁聚合物材料的清除或灰化。确切地说，公开了一种在使用H2O和CF4腐蚀栅之后，用氧化物还原腐蚀来清除残留物的方法。
背景技术
在常规的半导体制造工艺过程中，在半导体晶片上和制作在半导体晶片上的零件上，形成了一些不希望有的材料。通常，必须将这些不希望有的材料从半导体晶片清除或腐蚀掉。不幸的是，并不是所有的不希望有的材料都能够从半导体晶片或制作在半导体晶片上的零件被轻易地清除或腐蚀掉。
现参照现有技术的图1A，示出了半导体衬底100的侧剖面图，此半导体衬底具有栅氧化物层102、多晶硅层104、以及排列在其上的光抗蚀剂部分106。在现有技术的图1A结构中，光抗蚀剂部分106确定了其中将要制作多晶硅栅的位置。
现参照现有技术的图1B，在现有技术中，对多晶硅层104进行等离子体腐蚀。等离子体腐蚀工序将除了被光抗蚀剂部分106所覆盖从而防止等离子体腐蚀的那部分多晶硅层104之外的多晶硅层104清除。虽然这一工艺可以用来形成多晶硅栅，但这一常规工艺存在着与之相关的严重缺点。例如，如现有技术的图1B所示，通常示为108的残留物(例如残留的聚合物材料)形成在光抗蚀剂部分106、多晶硅层104的保留部分、以及栅氧化物层102的表面上。
在一种现有技术的方法中，对现有技术的图1B的结构进行腐蚀性化学剥离(例如氢氟酸浸入那样的湿法酸浸入)，以清除残留物108。然而，等离子体曝光的栅氧化物，例如栅氧化物层102，在氢氟酸中迅速腐蚀。具体地说，甚至在稀释的氢氟酸中的短暂的浸入过程中，等离子体曝光的栅氧化物就能够腐蚀20-40。这一问题由于目前某些制造工艺形成厚度为30或更薄的栅氧化物而进一步恶化。为了确保在半导体衬底100上留下所要求数量的栅氧化物层102，在已经清除残留物108和光抗蚀剂部分106之后，对栅氧化物层102的厚度进行测量。
现参照现有技术的图1C，此侧剖面图示出了一个例子，其中在氢氟酸浸入之后，栅氧化物层102已经被有害地腐蚀。在现有技术的图1C中，由于栅氧化物层102的过腐蚀，部分半导体衬底100不再被栅氧化物层102覆盖。因此，在后续工艺步骤中，半导体衬底100的一些区域得不到适当的保护。
因此，对于有效地清除等离子体腐蚀引入的残留物而不有害地和明显地冲击栅氧化物的方法，有了需求。
本发明的公开
本发明提供了一种方法，它有效地清除等离子体腐蚀引入的残留物而不有害地和明显地冲击栅氧化物。
更具体地说，在一个实施方案中，在部分光抗蚀剂已经被用来形成多晶硅栅之后，本发明提供了一种新颖的有利的等离子体灰化环境。具体地说，在此实施方案中，本发明将CF4引入到等离子体灰化环境中。接着，本实施方案将H2O汽引入到等离子体灰化环境中。在此实施方案中，CF4对H2O的体积比为0.1∶1-10∶1。接着，本实施方案利用等离子体灰化环境来基本上清除多晶硅腐蚀引入的残留物而不要求腐蚀性化学剥离。在这样做的过程中，栅氧化物的腐蚀被明显地抑制，致使足够量的栅氧化物层保留在下方的半导体衬底上。此外，在本发明中，在清除等离子体腐蚀引入的残留物之后，栅氧化物层是清洁的，且足够的栅氧化物保留下来，致使能够精确而可靠地测量保留的栅氧化物层的厚度，硅衬底从而不被暴露于可能对其造成冲击或沾污的环境。
在另一个实施方案中，本发明提供了一种用来在等离子体腐蚀多晶硅之后同时清除光抗蚀剂和残留聚合物的方法。在此实施方案中，在部分光抗蚀剂已经被用来形成多晶硅栅之后，本发明提供了一种新颖的有利的等离子体灰化环境。具体地说，在此实施方案中，本发明将CF4引入到等离子体灰化环境中。接着，本实施方案将H2O汽引入到等离子体灰化环境中。在此实施方案中，CF4对H2O的体积比为0.1∶1-10∶1。然后，本实施方案将O2引入到等离子体灰化环境中。接着，本实施方案利用等离子体灰化环境来基本上清除多晶硅腐蚀引入的残留物并且清除光抗蚀剂的保留部分而不要求腐蚀性化学剥离。在这样做的过程中，栅氧化物的腐蚀被明显地抑制，致使足够量的栅氧化物层保留在下方的半导体衬底上。此外，在本发明中，在清除等离子体腐蚀引入的残留物之后，栅氧化物层是清洁的，且足够的栅氧化物保留下来，致使能够精确而可靠地测量保留的栅氧化物层的厚度，硅衬底从而不被暴露于可能对其造成冲击或沾污的环境。而且，所有保留的光抗蚀剂区域也已经被清除。
在阅读各个附图中所示的优选实施方案的下列详细描述之后，本发明的这些和其它的目的和优点，对于本技术的一般技术人员来说，无疑将变得显而易见。
附图的简要说明
结合在本说明书中并成为本说明书一部分的附图，描述了本发明的实施方案，并与其描述一起用来解释本发明的原理：
现有技术的图1A-1C是剖面图，示出了与现有技术多晶硅栅制作和残留物清除方法相关的各个步骤。
图2A-2D是剖面图，示出了根据提出权利要求的本发明一个实施方案的残留物清除工艺。
图3是根据提出权利要求的本发明一个实施方案执行的各个步骤的流程图。
图4是根据提出权利要求的本发明一个实施方案执行的各个步骤的流程图。
图5A-5C是剖面图，示出了根据提出权利要求的本发明另一个实施方案的残留物清除工艺。
图6是根据提出权利要求的本发明一个实施方案执行的各个步骤的流程图。
图7是根据提出权利要求的本发明一个实施方案执行的各个步骤的流程图。
图8是根据提出权利要求的本发明一个实施方案的CF4/H2O和O2等离子体灰化参数表。
本技术的一般熟练人员可以理解的是，其它的零件和元件可以出现在半导体衬底上，但为清晰起见而未示出。此外，除特别指出之外，本描述中所指的附图应该被理解为未按比例绘制。
本发明的最佳实施模式
现详细参照本发明的优选实施方案，其例子示于附图中。虽然结合优选实施方案来描述本发明，但要理解的是，这不是用来将本发明限制在这些实施方案。相反，本发明被认为覆盖了可以包括在所附权利要求定义的本发明的构思与范围内的各种变通、修正、和等效情况。
现参照图2A，示出了一种半导体衬底200，它具有栅氧化物层202、多晶硅层204、以及排列在其上的光抗蚀剂部分206。在图2A的结构中，光抗蚀剂部分206确定了其中要制作多晶硅栅的位置。
现参照图2B，在本实施方案中，对多晶硅层204进行等离子体腐蚀。等离子体腐蚀工序将除了被光抗蚀剂部分206所覆盖从而防止等离子体腐蚀的那部分多晶硅层204之外的多晶硅层204清除。如图2B所示，通常示为208的残留物(例如残留的聚合物材料)形成在光抗蚀剂部分206、多晶硅层204的保留部分、以及栅氧化物层202的表面上。
现参照图2C，侧剖面图示出了本实施方案的一个例子，其中图2C的残留物208已经被清除而没有清除栅氧化物层202。此外，与现有技术不同，本实施方案清除残留物208而无需对栅氧化物层202进行腐蚀性化学剥离。对本实施方案中用来清除残留物208的工艺，将在下面结合图3和4进行详细的描述。
现参照图2D，侧剖面图示出了清除图2C的残留物208之后和清除图2C的光抗蚀剂部分206之后的本实施方案的一个例子。在本实施方案中，仅仅多晶硅栅区域204和栅氧化物层202仍然排列在半导体衬底200上。而且，栅氧化物层202现在是清洁的，并能够被测量以证实栅氧化物层202的厚度是所要求的。
现参照图3，示出了根据本发明一个实施方案执行的各个步骤的流程图300。在本实施方案中，在步骤302，执行多晶硅层的等离子体腐蚀以确定多晶硅栅的位置。如上所述，此工序导致在都位于半导体衬底上的光抗蚀剂部分、多晶硅层的保留区域、以及栅氧化物层表面上形成残留物。此外。如上所述，常规工艺采用腐蚀性化学剥离试图清除这些残留物。这种现有技术的腐蚀性化学剥离，对栅氧化物层造成有害的冲击并明显地腐蚀栅氧化物层。
接着参照步骤304，与现有技术不同，本实施方案则使半导体衬底和上方的零件暴露于等离子体灰化环境，以便清除多晶硅层的等离子体腐蚀所引起的残留物。因此，本实施方案消除了对半导体衬底和上方的零件(包括栅氧化物层)进行有害的腐蚀性化学剥离的需要。下面将结合图4来详细地描述在本实施方案的步骤304中用来清除残留物208的灰化环境的精确化学过程。在本实施方案中，在步骤304中清除残留物之后，本发明进行到步骤306。
在步骤306，本实施方案清除光抗蚀剂的其余部分(例如位于多晶硅栅上的光抗蚀剂)。这一光抗蚀剂清除工序确保栅氧化物层现在是清洁的并容易测量。
现参照步骤308，在执行步骤302、304、和306之后，本实施方案使得能够精确而可靠地测量栅氧化物层的厚度。亦即，在本实施方案中，有可能测量栅氧化物层的厚度，而不会在剥离之前得到与测量相关的明显错误的测量(因为残留物可能被测量工具错误地测量为氧化物)，也无需使用腐蚀性化学剥离(它清除显著数量的氧化物)。
现参照图4，示出了为产生图3中步骤304所述的等离子体灰化环境而执行的步骤的流程图400。在执行步骤302之后并根据图4的步骤402，本实施方案产生等离子体灰化环境。更确切地说，在一个实施方案中，本发明将CF4引入到等离子体灰化环境中。
在步骤404中，本实施方案将H2O汽引入到等离子体灰化环境中，使CF4对H2O的体积比例如为0.1∶1-10∶1。在图3的步骤304中，本实施方案使用这一等离子体灰化环境来基本上清除多晶硅腐蚀引起的残留物而无需腐蚀性化学剥离。因此，本实施方案不需要现有技术的有害腐蚀性化学剥离。
此外，在本发明的一个实施方案中，借助于以约为每分钟5-5000标准立方厘米(SCCM)的流速引入CF4，产生了上述的等离子体灰化环境。在本实施方案中，以约为每分钟5-5000标准立方厘米(SCCM)的流速引入H2O到等离子体灰化环境中。而且，在本实施方案中，被用来基本上清除多晶硅腐蚀引起的残留物而无需腐蚀性化学剥离的等离子体灰化环境，其压力是50毫乇至5乇，功率为50-5000W，执行时间长度为3-300秒钟，执行的温度为20-350℃。虽然在本实施方案中列举了这些参数，但本发明完全适合于改变等离子体灰化环境的参数、条件、和组分。
在本实施方案中，CF4的存在被用来清除残留物，而H2O的存在被用来抑制栅氧化物层的腐蚀。作为本实施方案好处的一个例子，将栅氧化物层暴露于腐蚀性化学剥离的常规现有技术工艺常常显示出40以上的氧化物层厚度损失。但本实施方案却将栅氧化物层的厚度损失限制到了小于10。
当完成步骤404时，本实施方案返回到图3的步骤306。
现参照图5A，示出了一种半导体衬底500的剖面图，此衬底具有栅氧化物层502、多晶硅层504、以及排列在其上的光抗蚀剂部分506。在图5A的结构中，光抗蚀剂部分506确定了其中要制作多晶硅栅的位置。
现参照图5B，在本实施方案中，对多晶硅层504进行等离子体腐蚀。等离子体腐蚀工序将除了被光抗蚀剂部分506所覆盖从而防止等离子体腐蚀的那部分多晶硅层504之外的多晶硅层504清除。如图5B所示，通常示为508的残留物(例如残留的聚合物材料)形成在光抗蚀剂部分506、多晶硅层的保留部分504、以及栅氧化物层502的表面上。
现参照图5C，侧剖面图示出了本实施方案的一个例子，其中图5C的残留物508以及图5C的光抗蚀剂保留部分506已经被清除。此外，与现有技术不同，本实施方案清除了残留物508而没有对栅氧化物层502进行腐蚀性化学剥离。对本实施方案中用来清除残留物508以及光抗蚀剂506的工艺，将在下面结合图6和7进行详细的描述。而且，栅氧化物层502现在是清洁的，并能够被测量以证实栅氧化物层502的厚度是所要求的。
现参照图6，示出了根据本发明一个实施方案执行的各个步骤的流程图600。在本实施方案中，在步骤602，执行多晶硅层的等离子体腐蚀以确定多晶硅栅的位置。如上所述，此工序导致在都位于半导体衬底上的光抗蚀剂、多晶硅层的保留区域、以及栅氧化物层表面上形成残留物。此外。如上所述，常规工艺采用腐蚀性化学剥离试图清除这些残留物。这种现有技术的腐蚀性化学剥离，对栅氧化物层造成有害的冲击并明显地腐蚀栅氧化物层。
接着参照步骤604，与现有技术不同，本实施方案则使半导体衬底和上方的零件暴露于等离子体灰化环境，以便清除多晶硅层的等离子体腐蚀所引起的残留物以及光抗蚀剂的保留部分。因此，本实施方案消除了对半导体衬底和上方的零件(包括栅氧化物层)进行有害的腐蚀性化学剥离的需要。下面将结合图7来详细地描述在本实施方案的步骤604中用来清除残留物508的灰化环境的精确化学过程。这一残留物和光抗蚀剂清除工序确保了栅氧化物层现在是清洁的并容易被测量。在本实施方案中，在步骤604中清除残留物以及光抗蚀剂保留部分二者之后，本公开进行到步骤606。
现参照步骤606，在执行步骤602和604之后，本实施方案使得能够进行栅氧化物层厚度的精确而可靠的测量。
现参照图7，示出了为产生图6中步骤604所述的等离子体灰化环境而执行的各个步骤的流程图700。在执行步骤602之后并根据图7的步骤702，本实施方案产生等离子体灰化环境。更确切地说，在一个实施方案中，本公开将CF4引入到等离子体灰化环境中。
在步骤704中，本实施方案将H2O汽引入到等离子体灰化环境中，使CF4对H2O的体积比例如为0.1∶1-10∶1。
在步骤706中，本实施方案将O2汽引入到等离子体灰化环境中。
在图7的步骤706中，本实施方案使用这一等离子体灰化环境来基本上清除多晶硅腐蚀引起的残留物以及光抗蚀剂而无需腐蚀性化学剥离。因此，本实施方案不需要现有技术的有害腐蚀性化学剥离。
此外，在本发明的一个实施方案中，借助于以约为每分钟5-5000标准立方厘米(SCCM)的流速引入CF4，产生了上述的等离子体灰化环境。在本实施方案中，以约为每分钟5-5000标准立方厘米(SCCM)的流速，将H2O引入到等离子体灰化环境中。在本实施方案中，以约为每分钟10-10000标准立方厘米(SCCM)的流速，将O2引入到等离子体灰化环境中。而且，在本实施方案中，被用来基本上清除多晶硅腐蚀引起的残留物以及光抗蚀剂保留部分而无需腐蚀性化学剥离的等离子体灰化环境，其压力是5毫乇至5乇，功率为50-5000W，执行时间长度为3-300秒钟，执行的温度为20-350℃。虽然在本实施方案中列举了这些参数，但本发明完全适合于改变等离子体灰化环境的参数、条件、和组分。
在本实施方案中，CF4的存在被用来清除残留物，而H2O的存在被用来抑制栅氧化物层的腐蚀，O2的存在被用来清除光抗蚀剂材料的保留部分。作为本实施方案好处的一个例子，将栅氧化物层暴露于腐蚀性化学剥离的常规现有技术工艺常常显示出40以上的氧化物层厚度损失。但本实施方案却将栅氧化物层的厚度损失限制到了小于10。
当完成步骤706时，本实施方案返回到图6的步骤606。
现参照图8，表800列举了根据提出权利要求的本发明一个实施方案的CF4/H2O和O2等离子体灰化参数。虽然在表800中列举了这些参数，但本发明完全适合于改变等离子体灰化环境的参数、条件、和组分。
于是，本发明提供了一种有效地清除等离子体腐蚀引起的残留物而不有害地和明显地冲击栅氧化物的方法。
为了说明和描述的目的，已经提出了本发明的具体实施方案的上述描述。这不是为了完备或用来将本发明限制在所公开的精确形式，根据上述讨论显然有可能作出许多修正和改变。选择并描述这些实施方案是为了最好地解释本发明的原理及其实际应用，从而使本技术领域的熟练人员能够最好地利用本发明以及具有各种各样修正的适合于特定使用目的的各种实施方案。本发明的范围由所附权利要求及其同等情况定义。
Claims (18)
1.一种方法，它包含下列步骤：
a)将CF4引入到等离子体灰化环境中；以及
b)将H2O汽引入到所述等离子体灰化环境中，使所述CF4对所述H2O汽的体积比为0.1∶1-10∶1。
2.权利要求1的方法，其中所述方法是为了在多晶硅的等离子体腐蚀之后增强残留物的清除，此方法还包含下述步骤：
c)利用所述等离子体灰化环境来基本上清除多晶硅腐蚀引入的残留物而无需腐蚀性化学剥离。
3.权利要求1的方法，其中所述方法是为了精确确定执行多晶硅的等离子体腐蚀之后栅氧化物层的保留厚度，此方法还包含下述步骤：
c)利用所述等离子体灰化环境来基本上清除多晶硅腐蚀引入的残留物而无需腐蚀性化学剥离；以及
d)测量所述栅氧化物层在所述步骤c)之后的厚度。
4.权利要求1-3中任何一个所述的方法，其中所述将CF4引入到所述等离子体灰化环境中的步骤a)包含下述步骤：
以大约每分钟360标准立方厘米(SCCM)的流速引入所述CF4。
5.权利要求1-4中任何一个所述的方法，其中所述将H2O引入到所述等离子体灰化环境中的步骤b)包含下述步骤：
以大约每分钟600标准立方厘米(SCCM)的流速引入所述H2O。
6.权利要求2-5中任何一个所述的方法，其中利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物的所述步骤c)还包含下述步骤：
利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物而无需所述腐蚀性化学剥离，其中所述等离子体灰化环境的压力范围为50毫乇至5乇。
7.权利要求2-5中任何一个所述的方法，其中利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物的所述步骤c)还包含下述步骤：
利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物而无需所述腐蚀性化学剥离，其中所述等离子体灰化环境的功率范围为100-3000W。
8.权利要求2-5中任何一个所述的方法，其中利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物的所述步骤c)还包含下述步骤：
利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物而无需所述腐蚀性化学剥离，其中所述等离子体灰化环境的时间长度范围为5-300秒。
9.权利要求2-5中任何一个所述的方法，其中利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物的所述步骤c)还包含下述步骤：
利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物而无需所述腐蚀性化学剥离，其中所述等离子体灰化环境的温度范围为50-350℃。
10.权利要求3所述的方法，其中所述步骤c)之后的测量所述栅氧化物层的厚度的所述步骤d)还包含下述步骤：
测量所述栅氧化物层的所述厚度而不会得到由于使用所述腐蚀性化学剥离而引起的明显缺点的测量。
11.权利要求1的方法，其中所述方法是为了在多晶硅的等离子体腐蚀之后同时清除光抗蚀剂和残留的聚合物，此方法还包含下列步骤：
c)将O2引入到所述等离子体灰化环境中，以及
d)利用所述等离子体灰化环境来基本上清除多晶硅腐蚀引入的残留物并清除光抗蚀剂的保留部分而无需腐蚀性化学剥离。
12.权利要求11所述的方法，其中将CF4引入到所述等离子体灰化环境中的所述步骤a)包含下述步骤：
以大约每分钟5-5000标准立方厘米(SCCM)的流速引入所述CF4。
13.权利要求11所述的方法，其中将H2O引入到所述等离子体灰化环境中的所述步骤b)包含下述步骤：
以大约每分钟5-5000标准立方厘米(SCCM)的流速引入所述H2O。
14.权利要求11所述的方法，其中将O2引入到所述等离子体灰化环境中的所述步骤c)包含下述步骤：
以大约每分钟10-10000标准立方厘米(SCCM)的流速引入所述O2。
15.权利要求11所述的方法，其中利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物的所述步骤d)还包含下述步骤：
利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物并清除所述光抗蚀剂的所述保留部分而无需所述腐蚀性化学剥离，其中所述等离子体灰化环境的压力范围为5毫乇至5乇。
16.权利要求11所述的方法，其中利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物的所述步骤d)还包含下述步骤：
利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物并清除所述光抗蚀剂的所述保留部分而无需所述腐蚀性化学剥离，其中所述等离子体灰化环境的功率范围为50-5000W。
17.权利要求11所述的方法，其中利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物的所述步骤d)还包含下述步骤：
利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物并清除所述光抗蚀剂的所述保留部分而无需所述腐蚀性化学剥离，其中所述等离子体灰化环境的时间长度范围为3-300秒。
18.权利要求11所述的方法，其中利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物的所述步骤d)还包含下述步骤：
利用所述等离子体灰化环境来基本上清除所述多晶硅腐蚀引入的残留物并清除所述光抗蚀剂的所述保留部分而无需所述腐蚀性化学剥离，其中所述等离子体灰化环境的温度范围为20-350℃。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US48775700A | 2000-01-19 | 2000-01-19 | |
| US09/487,757 | 2000-01-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1358328A true CN1358328A (zh) | 2002-07-10 |
Family
ID=23936999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01800078A Pending CN1358328A (zh) | 2000-01-19 | 2001-01-17 | 用氧化物还原腐蚀清除残留物的方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1171908A1 (zh) |
| JP (1) | JP2003520446A (zh) |
| KR (1) | KR20010112355A (zh) |
| CN (1) | CN1358328A (zh) |
| WO (1) | WO2001054184A1 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342497C (zh) * | 2004-05-21 | 2007-10-10 | 中国科学院微电子研究所 | 一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法 |
| CN100372070C (zh) * | 2004-12-10 | 2008-02-27 | 上海宏力半导体制造有限公司 | 可控制栅极结构长度的刻蚀工艺 |
| CN101371198B (zh) * | 2006-01-17 | 2011-09-07 | Asml荷兰有限公司 | 用于被氧化的污染材料的化学还原或污染材料的氧化物还原方法及其调节系统 |
| CN108010839A (zh) * | 2017-12-06 | 2018-05-08 | 信利（惠州）智能显示有限公司 | 薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺 |
| CN110832399A (zh) * | 2017-06-29 | 2020-02-21 | Asml荷兰有限公司 | 系统、光刻设备和减少衬底支撑件上的氧化或去除衬底支撑件上的氧化物的方法 |
| CN113725221A (zh) * | 2021-08-30 | 2021-11-30 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100981673B1 (ko) * | 2003-02-03 | 2010-09-13 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 형성 방법 |
| US20040209468A1 (en) * | 2003-04-17 | 2004-10-21 | Applied Materials Inc. | Method for fabricating a gate structure of a field effect transistor |
| US7094613B2 (en) * | 2003-10-21 | 2006-08-22 | Applied Materials, Inc. | Method for controlling accuracy and repeatability of an etch process |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382316A (en) * | 1993-10-29 | 1995-01-17 | Applied Materials, Inc. | Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure |
| US5814155A (en) * | 1996-06-26 | 1998-09-29 | Vlsi Technology, Inc. | Plasma ashing enhancement |
| US5925577A (en) * | 1997-02-19 | 1999-07-20 | Vlsi Technology, Inc. | Method for forming via contact hole in a semiconductor device |
| JP2000012514A (ja) * | 1998-06-19 | 2000-01-14 | Hitachi Ltd | 後処理方法 |
-
2001
- 2001-01-17 CN CN01800078A patent/CN1358328A/zh active Pending
- 2001-01-17 KR KR1020017011972A patent/KR20010112355A/ko not_active Application Discontinuation
- 2001-01-17 JP JP2001553576A patent/JP2003520446A/ja active Pending
- 2001-01-17 WO PCT/US2001/001401 patent/WO2001054184A1/en not_active Application Discontinuation
- 2001-01-17 EP EP01906565A patent/EP1171908A1/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342497C (zh) * | 2004-05-21 | 2007-10-10 | 中国科学院微电子研究所 | 一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法 |
| CN100372070C (zh) * | 2004-12-10 | 2008-02-27 | 上海宏力半导体制造有限公司 | 可控制栅极结构长度的刻蚀工艺 |
| CN101371198B (zh) * | 2006-01-17 | 2011-09-07 | Asml荷兰有限公司 | 用于被氧化的污染材料的化学还原或污染材料的氧化物还原方法及其调节系统 |
| CN110832399A (zh) * | 2017-06-29 | 2020-02-21 | Asml荷兰有限公司 | 系统、光刻设备和减少衬底支撑件上的氧化或去除衬底支撑件上的氧化物的方法 |
| US11086238B2 (en) | 2017-06-29 | 2021-08-10 | Asml Netherlands B.V. | System, a lithographic apparatus, and a method for reducing oxidation or removing oxide on a substrate support |
| CN108010839A (zh) * | 2017-12-06 | 2018-05-08 | 信利（惠州）智能显示有限公司 | 薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺 |
| CN108010839B (zh) * | 2017-12-06 | 2021-08-06 | 信利（惠州）智能显示有限公司 | 薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺 |
| CN113725221A (zh) * | 2021-08-30 | 2021-11-30 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
| CN113725221B (zh) * | 2021-08-30 | 2024-04-26 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010112355A (ko) | 2001-12-20 |
| WO2001054184A9 (en) | 2002-10-10 |
| WO2001054184A1 (en) | 2001-07-26 |
| EP1171908A1 (en) | 2002-01-16 |
| JP2003520446A (ja) | 2003-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6457479B1 (en) | Method of metal oxide thin film cleaning | |
| CN1647257A (zh) | 除去光刻胶和蚀刻残渣的方法 | |
| US5685951A (en) | Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system | |
| CN1306526C (zh) | 形成贵金属薄膜构图的方法 | |
| JP4774367B2 (ja) | 石英半導体製造基板の表面を処理する方法 | |
| CN1193812A (zh) | 半导体器件的等离子体处理方法及制造方法 | |
| CN1653593A (zh) | 去除光刻胶和蚀刻残留物的方法 | |
| CN1358328A (zh) | 用氧化物还原腐蚀清除残留物的方法 | |
| US20050181604A1 (en) | Method for structuring metal by means of a carbon mask | |
| US6833279B2 (en) | Method of fabricating and repairing ceramic components for semiconductor fabrication using plasma spray process | |
| CN1220708A (zh) | 用于半导体制造的石英玻璃构件 | |
| JPH09298199A (ja) | 半導体装置及びその製造方法 | |
| CN1681093A (zh) | 制备具有w/wn/多晶硅分层薄膜的半导体器件的方法 | |
| CN1910059A (zh) | 用于在等离子体处理系统中清洁包括钇氧化物的一组结构的方法 | |
| US7624742B1 (en) | Method for removing aluminum fluoride contamination from aluminum-containing surfaces of semiconductor process equipment | |
| US6221752B1 (en) | Method of mending erosion of bonding pad | |
| CN1747136A (zh) | 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法 | |
| CN1240115C (zh) | 减少去除光阻所致缺点形成高品质多厚度氧化物层的方法 | |
| CN1822336A (zh) | 非易失性半导体存储器的制造方法 | |
| JP2007019452A (ja) | 半導体素子の製造方法 | |
| US20050090113A1 (en) | Method for removing photoresist after etching the metal layer | |
| US7176140B1 (en) | Adhesion promotion for etch by-products | |
| US6030903A (en) | Non-destructive method for gauging undercut in a hidden layer | |
| US20080299682A1 (en) | Method for removing poly silicon | |
| KR19990075921A (ko) | 피식각막 식각방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |