CN107994898A - 一种振荡器、自动频率校准电路和方法 - Google Patents

一种振荡器、自动频率校准电路和方法 Download PDF

Info

Publication number
CN107994898A
CN107994898A CN201610956485.0A CN201610956485A CN107994898A CN 107994898 A CN107994898 A CN 107994898A CN 201610956485 A CN201610956485 A CN 201610956485A CN 107994898 A CN107994898 A CN 107994898A
Authority
CN
China
Prior art keywords
oscillator
automatic frequency
count value
group
frequency calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610956485.0A
Other languages
English (en)
Inventor
曾军
张存才
何国军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nationz Technologies Inc
Original Assignee
Nationz Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nationz Technologies Inc filed Critical Nationz Technologies Inc
Priority to CN201610956485.0A priority Critical patent/CN107994898A/zh
Publication of CN107994898A publication Critical patent/CN107994898A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明涉及电子技术领域，尤其涉及一种振荡器、自动频率校准电路和方法。所述振荡器包括开关电容阵列，所述开关电容阵列包括N组开关电容单元、第一端口和第二端口，每组开关电容单元共用第一端口和第二端口，每组所述开关电容单元包括第一控制端和第二控制端，第一控制端通过第一控制开关连接容量电路，第二控制端通过第二开关连接容量电路，第一控制信号通过第一控制端接入，第二控制信号通过第二控制端接入，通过第一控制信号和第二控制信号控制所述容量电路的电容量，每组开关电容单元的布局相同。本发明实现版图寄生各组一致性且改善版图利用率，自动频率校准快速、准确的效果。

Description

一种振荡器、自动频率校准电路和方法
技术领域
本发明涉及电子领域，尤其涉及一种振荡器、自动频率校准电路和方法。
背景技术
PLL(Phase-Locked Loop，锁相环)是一种将输出相位与参考相位相比较，从而得到稳定的输出相位或者输出频率的系统,AFC(Automatic Frequency Calibration，自动频率校准)是一种自动寻找目标频率的技术。
PLL中的AFC是用合适的代价在较短的时间内找到覆盖目标频率的最佳压控振荡器调谐线。最佳压控振荡器调谐线可定义为目标锁定频率与选定曲线在指定控制电压处对应的频率差值绝对值最小所对应的调谐线。
现代快速AFC通过在压控振荡器或者压控振荡器经过分频后的频率上计数，不仅比较目标频率与实际频率的快慢，而且还给出计数差值，显著提高了AFC的精度和速度。
现代快速AFC的缺点是其基于二进制开关电容阵列压控振荡器设计，如图1和2所示，图1为现有技术的振荡器中开关电容阵列示意图；图2为图1对应的开关电容阵列包括3组开关电容单元的版图示意图；这种设计方式导致压控振荡器开关电容各组(bit)电容不一致，因此开关电容阵列在版图上呈三角形，版图寄生各组不一致且由于版图不规则形状导致版图利用率降低。
不仅在锁相环电路中的压控振荡器存在上述问题，其他电路中的振荡器也存在开关电容阵列版图寄生各组不一致，版图利用率低的问题。现有锁相环电路及其他电路无法解决上述问题的同时实现快速、准确自动校准效果。现有自动频率校准方法也无法应用其电路解决快速、准确自动校准的问题。
发明内容
本发明所要解决的技术问题是针对现有技术的不足，提供一种振荡器、自动频率校准电路和方法。
本发明提供一种振荡器，包括开关电容阵列，所述开关电容阵列包括N组开关电容单元、第一端口和第二端口，每组开关电容单元共用第一端口和第二端口，每组所述开关电容单元包括第一控制端和第二控制端，第一控制端通过第一控制开关连接容量电路，第二控制端通过第二控制开关连接容量电路，第一控制信号通过第一控制端接入，第二控制信号通过第二控制端接入，通过第一控制信号和第二控制信号控制所述容量电路的电容量，每组开关电容单元的布局相同。
本发明的有益效果是：振荡器通过每组开关单元共用第一端口和第二端口，第一控制端通过第一控制开关连接容量电路，第二控制端通过第二开关连接容量电路，每组开关电容单元的布局相同，实现版图寄生各组一致且规则的版图形状，提高了版图利用率，通过第一控制信号和第二控制信号控制容量电路的电容量，进而实现振荡器输出信号频率变化。
进一步的，所述容量电路包括第一电阻、第二电阻、第三电阻、第一变容管和第二变容管，第一控制开关的输出端分别与第一电阻和第二电阻的一端连接，第一电阻另一端与第一端口连接，第二电阻的另一端与第二端口连接，所述第二控制开关的输出端与第三电阻的一端连接，第三电阻的另一端与第一电阻的另一端通过第一变容管连接，并且第三电阻的另一端与第二电阻的另一端通过第二变容管连接。
采用上述进一步方案的有益效果是：每组开关电容的容量电路布局相同，每组开关电容的布局相同，实现振荡器的开关电容阵列版图寄生各组一致且规则的版图形状，提高了版图利用率。
进一步的，所述第一控制开关和第二控制开关均采用反相器。
本发明还提供一种自动频率校准电路，包括所述的振荡器，还包括开环电压产生电路、计数器和自动频率校准数字算法模块；
自动频率校准电路的输入端通过开环电压产生电路与所述振荡器的输入端连接，所述开环电压产生电路为振荡器提供控制电压，所述振荡器的输出端连接计数器的输入端，计数器与自动频率校准数字算法模块互连，自动频率校准数字算法模块的输入端与自动频率校准电路的输入端连接，输出端分别与开环电压产生电路和振荡器的输入端相连；
计数器对振荡器输出信号进行处理以获得实际计数值，自动频率校准数字算法模块从自动频率校准电路的输入端获取目标计数值，并与实际计数值进行比较，并控制振荡器的电容量。
本发明实现的有益效果是：振荡器包括开关电容阵列，开关电容阵列中的每组开关电容的布局相同，实现版图寄生各组一致且规则的版图形状，提高了版图利用率，计数器对振荡器输出信号的频率进行计数，提供给自动频率校准数字算法模块实际计数值的数据支持，自动频率校准数字算法模块从输入端获取目标计数值，实际计数值与目标计数值比较，对振荡器输出信号的频率进行控制，实现快速、准确的自动频率校准。
进一步的，还包括计数分频器，所述计数分频器连接于振荡器与计数器之间。
采用上述进一步方案的有益效果是：计数分频器对振荡器输出信号的频率进行降频处理，以适应自动频率校准数字算法模块对实际计数值与目标计数值的比较，进而实现快速、准确地自动频率校准。
进一步的，还包括低通滤波器，所述低通滤波器连接于自动频率校准电路的输入端与开环电压产生电路之间。
进一步的，还包括鉴频鉴相器、电荷泵和可编程分频器，所述鉴频鉴相器和电荷泵连接于自动频率校准电路的输入端与低通滤波器之间，所述可编程分频器的输入端与振荡器的输出端连接，输出端与鉴频鉴相器的输入端连接。
采用上述进一步方案的有益效果是：自动频率校准电路可应用于包括低通滤波器、鉴频鉴相器、电荷泵和可编程分频器的锁相环电路中，实现锁相环电路中振荡器的版图寄生各组一致且规则的版图形状，提高了版图利用率，快速、准确的自动频率校准。
本发明还提供一种自动频率校准方法，包括如下步骤：
S1，自动频率校准数字算法模块控制振荡器进行初始化；
S2，自动频率校准数字算法模块从自动频率校准电路的输入端获取目标计数值；
S3，计数器对振荡器的输出信号的频率进行计数，获取实际计数值；
S4，自动频率校准数字算法模块从计数器中获取实际计数值，计算实际计数值与目标计数值的差值，判断差值是否为零，如果是则结束，否则执行S5；
S5，自动频率校准数字算法模块记录差值，根据实际计数值与目标计数值的差值产生控制信号，通过控制信号控制振荡器的电容量的增减；
S6，自动频率校准数字算法模块判断是否为第N+1轮比较，若是则将实际计数值与目标计数值差值绝对值最小时产生的控制信号发送给振荡器，控制振荡器的电容量的增减，结束；否则返回S3。
本发明的有益效果是：初始化振荡器，先获取目标计数值，再获取实际计数值，实际计数值与目标计数值进行比较，差值为零则结束，否则计算实际计数值与目标计数值的差值产生控制信号，通过控制信号控制振荡器的电容量的增减，判断是否为第N+1轮比较，是则结束，否则继续获取控制后的实际计数值，将实际计数值与目标计数值不断的比较，最终实现快速、准确的自动频率校准。
进一步的，所述S2和S3之间包括：
S21，通过计数分频器对振荡器输出信号进行降频处理；
S3，计数器对降频处理后的输出信号的频率进行计数，获取实际计数值。
采用上述进一步方案的有益效果是：通过计数分频器对振荡器的输出信号进行降频处理，再进行计数，获取实际计数值，实际计数值与目标计数值比较时相适应，实现快速、准确的自动频率校准。
进一步的，S1的具体实现包括：将振荡器中开关电容阵列的所有开关电容单元的控制信号均设置为0，所述开关电容阵列包括N组开关电容单元，N为大于1的正整数。
进一步的，S5的具体实现包括：自动频率校准数字算法模块记录差值，若实际计数值与目标计数值的差值小于零，则发送减小电容量的控制信号至振荡器，若实际计数值与目标计数值的差值大于零，则发送增加电容量的控制信号至振荡器。
采用上述进一步方案的有益效果是：通过判断实际计数值与目标计数值的差值是否大于或小于零，发送控制信号至振荡器，控制实际计数值，以获得实际计数值接近或等于目标计数值的实际计数值，实现快速、准确的自动频率校准。
进一步的，振荡器每次接收到增加或减小电容量的控制信号时通过控制一组开关电容单元的电容量实现。
采用上述进一步方案的有益效果是：振荡器每次接收到控制信号时改变一组开关电容单元的电容量，一点一点控制振荡器的电容量，进而实现振荡器输出信号的频率与目标频率接近或相等，最终实现快速、准确的自动频率校准。
附图说明
图1为现有技术的振荡器中开关电容阵列示意图；
图2为图1对应的开关电容阵列包括3组开关电容单元的版图示意图；
图3为本发明实施例所述振荡器中开关电容阵列的框图；
图4为本发明另一个实施例所述振荡器中开关电容阵列示意图；
图5为图4对应的开关电容阵列包括3组开关电容单元的版图示意图；
图6为本发明实施例所述振荡器结构示意图；
图7为本发明实施例所述的自动频率校准电路的框图；
图8为本发明另一实施例所述的自动频率校准电路的框图；
图9为本发明实施例所述的自动频率校准方法的流程示意图；
图10为本发明实施例所述的自动频率校准状态转换示意图；
附图中，各标号所代表的部件列表如下：ε为实际计数值与目标计数值的差值。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
本发明的特点主要在振荡器、自动频率校准数字算法模块和计数器，振荡器实现振荡器版图寄生各组一致性且改善版图利用率，自动频率校准数字算法模块和计数器实现快速、准确的自动频率校准。
本发明实施例提供一种振荡器，如图6所示，振荡器包括开关电容阵列，如图3所示所述开关电容阵列包括N组开关电容单元、第一端口和第二端口，每组开关电容单元共用第一端口和第二端口，每组所述开关电容单元包括第一控制端和第二控制端，第一控制端通过第一控制开关连接容量电路，第二控制端通过第二控制开关连接容量电路，第一控制信号通过第一控制端接入，第二控制信号通过第二控制端接入，通过第一控制信号和第二控制信号控制所述容量电路的电容量，每组开关电容单元的布局相同。
所述容量电路包括第一电阻、第二电阻、第三电阻、第一变容管和第二变容管，第一控制开关的输出端分别与第一电阻和第二电阻的一端连接，第一电阻另一端与第一端口连接，第二电阻的另一端与第二端口连接，所述第二控制开关的输出端与第三电阻的一端连接，第三电阻的另一端与第一电阻的另一端通过第一变容管连接，并且第三电阻的另一端与第二电阻的另一端通过第二变容管连接。所述第一控制开关和第二控制开关均采用反相器。
以开关电容阵列包括3组开关电容单元，并结合图4-5对本发明提供的一种振荡器的另一种实施例进行详细的描述，如下：
如图4所示，本发明另一个实施例所述的振荡器包括开关电容阵列，所述开关电容阵列包括3组开关电容单元、第一端口和第二端口，每组开关电容单元共用第一端口和第二端口，每组所述开关电容单元包括第一控制端和第二控制端，通过第一控制信号和第二控制信号控制所述容量电路的电容量，容量电路包括第一电阻、第二电阻、第三电阻、第一变容管和第二变容管，每组开关电容单元的容量电路布局相同，每组开关电容单元的布局相同。
第一组开关电容单元由第一组第一控制信号A1和第一组第二控制信号B1控制，第一组第一控制信号通过第一组第一控制端接入，第一组第一控制端连接第一组第一控制开关的输入端，第一组第一控制开关的输出端分别与第一组第一电阻和第一组第二电阻的一端连接，第一组第一电阻另一端与第一端口连接，第一组第二电阻另一端与第二端口连接，第一组第二控制信号通过第一组第二控制端接入，第一组第二控制端连接第一组第二控制开关的输入端，第一组第二控制开关的输出端与第一组第三电阻的一端连接，第一组第三电阻的另一端与第一组第一电阻的另一端通过第一组第一变容管连接，并且第一组第三电阻的另一端与第一组第二电阻的另一端通过第一组第二变容管连接。
第二组开关电容单元由第二组第一控制信号A2和第二组第二控制信号B2控制，第二组第一控制信号通过第二组第一控制端接入，第二组第一控制端连接第二组第一控制开关的输入端，第二组第一控制开关的输出端分别与第二组第一电阻和第二组第二电阻的一端连接，第二组第一电阻另一端与第一端口连接，第二组第二电阻另一端与第二端口连接，第二组第二控制信号通过第二组第二控制端接入，第二组第二控制端连接第二组第二控制开关的输入端，第二组第二控制开关的输出端与第二组第三电阻的一端连接，第二组第三电阻的另一端与第二组第一电阻的另一端通过第二组第一变容管连接，并且第二组第三电阻的另一端与第二组第二电阻的另一端通过第二组第二变容管连接。
第三组开关电容单元由第三组第一控制信号A3和第三组第二控制信号B3控制，第三组第一控制信号通过第三组第一控制端接入，第三组第一控制端连接第三组第一控制开关的输入端，第三组第一控制开关的输出端分别与第三组第一电阻和第三组第二电阻的一端连接，第三组第一电阻另一端与第一端口连接，第三组第二电阻另一端与第二端口连接，第三组第二控制信号通过第三组第二控制端接入，第三组第二控制端连接第三组第二控制开关的输入端，第三组第二控制开关的输出端与第三组第三电阻的一端连接，第三组第三电阻的另一端与第三组第一电阻的另一端通过第三组第一变容管连接，并且第三组第三电阻的另一端与第三组第二电阻的另一端通过第三组第二变容管连接。
第一控制开关和第二控制开关均采用反相器。
设置每组的第一电阻、第二电阻和第三电阻的电阻值可以达到通过控制控制信号实现电容阵列的总电容量的控制。
本发明实施例中开关电容阵列中每组开关电容单元由对应组的两个独立控制信号控制，即每组的第一控制信号和每组的第二控制信号，每组开关电容单元实现三种不同的电容值，以第三组开关电容单元为例进行说明，第三组开关电容单元的电容值随控制信号的变化可表示为：
第三组开关电容单元的电容值 第三组第一控制信号 第三组第二控制信号
最大 1 0
中间 0 0
最小 0 1
1代表高电平，0代表低电平。可以设置第三组第一控制信号为高电平，第三组第二控制信号为低电平时第三组开关电容单元的电容值最大，本发明均以上述设置为开关电容单元的电容值最大为例进行说明，当然相反设置也可实现本发明的效果，本领域技术人员根据上述记载即可完成。
振荡器的电容阵列中每组开关电容单元的布局一致，每组开关电容单元接到第一端口和第二端口的走线一致，走线规范，振荡器的电容阵列版图呈长方形，如图5所示，由于形状规则，便于摆放其他器件，实现了版图寄生各组一致且规则的版图形状，提高了版图利用率。
本发明实施例还提供一种自动频率校准电路，如图7所示，包括上述实施例所述的振荡器，还包括开环电压产生电路、计数器和自动频率校准数字算法模块；自动频率校准电路的输入端通过开环电压产生电路与所述振荡器的输入端连接，所述开环电压产生电路为振荡器提供控制电压，所述振荡器的输出端连接计数器的输入端，计数器与自动频率校准数字算法模块互连，自动频率校准数字算法模块的输入端与自动频率校准电路的输入端连接，输出端分别与开环电压产生电路和振荡器的输入端相连；
计数器对振荡器输出信号的频率进行计数处理以获得实际计数值，自动频率校准数字算法模块从自动频率校准电路的输入端获取目标计数值，并与实际计数值进行比较，并控制振荡器的电容量。
本实施例所述自动频率校准电路还可以包括计数分频器，所述计数分频器连接于振荡器与计数器之间。本实施例所述自动频率校准电路包括或不包括计数分频器均能实现快速、准确地自动频率校准，包括计数分频器的自动校准电路是为了对振荡器输出信号的频率进行降频处理，以适应自动频率校准数字算法模块的实际计数值与目标计数值的比较。
本发明实施例所述的自动频率校准电路由于包括了上述振荡器，故而每组开关电容单元接到第一端口和第二端口的走线一致，走线规范，振荡器的电容阵列版图呈长方形，便于摆放其他器件，实现了版图寄生各组一致且规则的版图形状，提高了版图利用率。而计数器对振荡器输出信号的频率进行计数处理以获得实际计数值，自动频率校准数字算法模块从自动频率校准电路的输入端获取目标计数值，并与实际计数值进行比较，并控制振荡器的电容量，同时还保证了自动频率校准的快速性和准确性。
本发明另一实施例还提供一种应用于锁相环电路的自动频率校准电路，如图8所示，自动频率校准电路包括上述的振荡器，还包括鉴频鉴相器、电荷泵、可编程分频器、低通滤波器、开环电压产生电路、计数分频器、计数器和自动频率校准数字算法模块；自动频率校准电路的输入端依次连接鉴频鉴相器、电荷泵、低通滤波器、开环电压产生电路和振荡器，所述开环电压产生电路为振荡器提供控制电压，所述振荡器的输出端依次连接计数分频器和计数器，计数器与自动频率校准数字算法模块互连，自动频率校准数字算法模块的输入端与自动频率校准电路的输入端连接，输出端分别与开环电压产生电路和振荡器的输入端相连，所述振荡器的输出端连接可编程分频器的输入端，可编程分频器的输出端连接鉴频鉴相器的输入端；
计数分频器和计数器对振荡器输出信号的频率进行计数处理以获得实际计数值，自动频率校准数字算法模块从自动频率校准电路的输入端获取目标计数值并与实际计数值进行比较，并控制振荡器的电容量。本发明另一实施例所述的自动频率校准电路还可以不包括计数分频器。本发明另一实施例所述自动频率校准电路包括或不包括计数分频器均能实现快速、准确地自动频率校准，包括计数分频器的自动校准电路是为了对振荡器输出信号的频率进行降频处理，以适应自动频率校准数字算法模块的实际计数值与目标计数值的比较。
本发明另一实施例所述的自动频率校准电路由于包括了上述振荡器，故而每组开关电容单元接到第一端口和第二端口的走线一致，走线规范，振荡器的电容阵列版图呈长方形，便于摆放其他器件，实现了版图寄生各组一致且规则的版图形状，提高了版图利用率。而计数器对振荡器输出信号的频率进行计数处理以获得实际计数值，自动频率校准数字算法模块从自动频率校准电路的输入端获取目标计数值，并与实际计数值进行比较，并控制振荡器的电容量，同时还保证了应用于锁相环电路的自动频率校准的快速性和准确性。
本发明实施例提供一种自动频率校准方法。
如图9所示，以4组开关电容单元组成的电容阵列为例说明自动频率校准方法，包括如下步骤：
第一步，自动频率校准数字算法模块控制振荡器进行初始化，即将振荡器中的开关电容阵列的4组开关电容单元的控制信号均设置为0；
第二步，自动频率校准数字算法模块从自动频率校准电路的输入端获取目标计数值；
第三步，计数器对振荡器的输出信号的频率进行计数，获取实际计数值；
本发明实施例中第三步还可以是通过计数分频器对振荡器输出信号进行降频处理，计数器对降频处理后的输出信号的频率进行计数，获取实际计数值。此步骤如此实现实际计数值与目标计数值比较时相适应，实现了快速、准确的自动频率校准；
第四步，自动频率校准数字算法模块从计数器中获取实际计数值，计算实际计数值与目标计数值的差值，判断实际计数值与目标计数值的差值是否为零，如果是则结束，否则执行第五步；
第五步，如图10所示，自动频率校准数字算法模块记录差值，若实际计数值与目标计数值的差值小于零，说明振荡器的输出信号频率比目标值低，需提高振荡器的频率，即减小电容量，自动频率校准数字算法模块将减小电容量的控制信号发送至振荡器，控制振荡器一组开关电容单元的第一控制信号为0，对应组的第二控制信号为1，即控制电容阵列的第一控制信号为0000，第二控制信号为1000；若实际计数值与目标计数值的差值大于零，说明振荡器的输出信号频率比目标值高，需降低振荡器的频率，即增大电容量，自动频率校准数字算法模块将增加电容量的控制信号发送至振荡器，控制一组开关电容单元的第一控制信号为1，对应组的第二控制信号为0，即控制电容阵列的第一控制信号为1000，第二控制信号为0000；
第六步，自动频率校准数字算法模块判断是否为第5轮比较，若是则将实际计数值与目标计数值差值绝对值最小时产生的控制信号发送给振荡器，控制振荡器的电容量的增减，结束，此时实际计数值与目标计数值的差值即使不等于零，也是最适宜的实际计数值；否则返回第三步，实际计数值与目标计数值进行第二轮比较，若实际计数值与目标计数值的差值小于零，说明振荡器的频率比目标值低，需提高振荡器的频率，即减小电容量，自动频率校准数字算法模块将减小电容量的控制信号发送至振荡器，控制振荡器另一组开关电容单元的第一控制信号为0，对应组的第二控制信号为1，即电容阵列的第一控制信号为0000，第二控制信号为1100；若实际计数值与目标计数值的差值大于零，说明振荡器的频率比目标值高，需降低振荡器的频率，即增大电容量，自动频率校准数字算法模块将增加电容量的控制信号发送至振荡器，控制另一组开关电容单元的第一控制信号为1，对应组的第二控制信号为0，即电容阵列的第一控制信号为1100，第二控制信号为0000。
依次进行第三轮比较，对于四组开关电容组成的电容阵列，需要执行五轮比较才能覆盖全部的控制信号，举一例对此进行说明：第一轮比较时实际计数值小于目标计数值，自动频率校准数字算法模块将减小电容量的控制信号发送给振荡器，振荡器减小电容量而提升振荡器输出信号的频率；第二轮比较时实际计数值仍小于目标计数值，自动频率校准数字算法模块再次将减小电容量的控制信号发送给振荡器，振荡器再次减小电容量而提升振荡器输出信号的频率；第三轮比较时实际计数值仍小于目标计数值，自动频率校准数字算法模块将减小电容量的控制信号发送给振荡器，振荡器减小电容量而增加振荡器输出信号的频率；第四轮比较时实际计数值仍小于目标计数值，自动频率校准数字算法模块将减小电容量的控制信号发送给振荡器，振荡器减小电容量而增加振荡器输出信号的频率，对于由四组开关电容组成的电容阵列的电容量此时已经是振荡器最小电容量了，因此实际计数值势必会比目标计数值大，但由于不知第四轮比较后实际计数值比目标计数值大多少：可能进行第四轮比较后实际计数值与目标计数值的差值的绝对值大于第三轮比较后实际计数值与目标计数值的差值的绝对值，也可能进行第四轮比较后实际计数值与目标计数值的二者的差值的绝对值小于第三轮比较后实际计数值与目标计数值的差值的绝对值；也可能由于实际电路中各种因素影响，造成对应的控制信号不能产生对应的控制效果，故进行第五轮比较，比较后将实际计数值与目标计数值差值绝对值最小时产生的控制信号发送给振荡器，控制振荡器的电容量的增减，即使二者的差值不等于零，也可以得到最小的实际计数值与目标计数值的差值对应的控制信号。
每一轮比较过程中，目标计数值是不变的，实际计数值随着自动频率校准数字算法模块控制振荡器中的一组开关电容单元的电容量变化而改变，因此若最终执行完5轮，5轮比较即使二者的差值不等于零，也可以得到最小的实际计数值与目标计数值的差值对应的控制信号，本发明实施例通过将实际计数值与目标计数值进行一轮比较，控制振荡器输出信号的频率一次改变，再进行一轮比较，再控制振荡器输出信号的频率一次改变，一次反馈一次控制，保证自动频率校准的快速性和准确性。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种振荡器，其特征在于，包括开关电容阵列，所述开关电容阵列包括N组开关电容单元、第一端口和第二端口，每组开关电容单元共用第一端口和第二端口，每组所述开关电容单元包括第一控制端和第二控制端，第一控制端通过第一控制开关连接容量电路，第二控制端通过第二控制开关连接容量电路，第一控制信号通过第一控制端接入，第二控制信号通过第二控制端接入，通过第一控制信号和第二控制信号控制所述容量电路的电容量，每组开关电容单元的布局相同。
2.根据权利要求1所述的振荡器，其特征在于，所述容量电路包括第一电阻、第二电阻、第三电阻、第一变容管和第二变容管，第一控制开关的输出端分别与第一电阻和第二电阻的一端连接，第一电阻另一端与第一端口连接，第二电阻的另一端与第二端口连接，所述第二控制开关的输出端与第三电阻的一端连接，第三电阻的另一端与第一电阻的另一端通过第一变容管连接，并且第三电阻的另一端与第二电阻的另一端通过第二变容管连接。
3.根据权利要求1或2所述的振荡器，其特征在于，所述第一控制开关和第二控制开关均采用反相器。
4.一种自动频率校准电路，其特征在于，包括权利要求1-3任一项所述的振荡器，还包括开环电压产生电路、计数器和自动频率校准数字算法模块；
自动频率校准电路的输入端通过开环电压产生电路与所述振荡器的输入端连接，所述开环电压产生电路为振荡器提供控制电压，所述振荡器的输出端连接计数器的输入端，计数器与自动频率校准数字算法模块互连，自动频率校准数字算法模块的输入端与自动频率校准电路的输入端连接，输出端分别与开环电压产生电路和振荡器的输入端相连；
计数器对振荡器输出信号进行处理以获得实际计数值，自动频率校准数字算法模块从自动频率校准电路的输入端获取目标计数值，并与实际计数值进行比较，并控制振荡器的电容量。
5.根据权利要求4所述的自动频率校准电路，其特征在于，还包括计数分频器，所述计数分频器连接于振荡器与计数器之间。
6.根据权利要求4或5所述的自动频率校准电路，其特征在于，还包括低通滤波器，所述低通滤波器连接于自动频率校准电路的输入端与开环电压产生电路之间。
7.根据权利要求6所述的自动频率校准电路，其特征在于，还包括鉴频鉴相器、电荷泵和可编程分频器，所述鉴频鉴相器和电荷泵连接于自动频率校准电路的输入端与低通滤波器之间，所述可编程分频器的输入端与振荡器的输出端连接，输出端与鉴频鉴相器的输入端连接。
8.一种自动频率校准方法，其特征在于，包括如下步骤：
S1，自动频率校准数字算法模块控制振荡器进行初始化；
S2，自动频率校准数字算法模块从自动频率校准电路的输入端获取目标计数值；
S3，计数器对振荡器的输出信号的频率进行计数，获取实际计数值；
S4，自动频率校准数字算法模块从计数器中获取实际计数值，计算实际计数值与目标计数值的差值，判断差值是否为零，如果是则结束，否则执行S5；
S5，自动频率校准数字算法模块记录差值，根据实际计数值与目标计数值的差值产生控制信号，通过控制信号控制振荡器的电容量的增减；
S6，自动频率校准数字算法模块判断是否为第N+1轮比较，若是则将实际计数值与目标计数值差值绝对值最小时产生的控制信号发送给振荡器，控制振荡器的电容量的增减，结束；否则返回S3。
9.根据权利要求8所述的自动频率校准方法，其特征在于，所述S2和S3之间包括：
S21，通过计数分频器对振荡器输出信号进行降频处理；
S3，计数器对降频处理后的输出信号的频率进行计数，获取实际计数值。
10.根据权利要求8或9所述的自动频率校准方法，其特征在于，S1的具体实现包括：将振荡器中开关电容阵列的所有开关电容单元的控制信号均设置为0，所述开关电容阵列包括N组开关电容单元，N为大于1的正整数。
11.根据权利要求10所述的自动频率校准方法，其特征在于，S5的具体实现包括：自动频率校准数字算法模块记录差值，若实际计数值与目标计数值的差值小于零，则发送减小电容量的控制信号至振荡器，若实际计数值与目标计数值的差值大于零，则发送增加电容量的控制信号至振荡器。
12.根据权利要求11所述的自动频率校准方法，其特征在于，振荡器每次接收到增加或减小电容量的控制信号时通过控制一组开关电容单元的电容量实现。
CN201610956485.0A 2016-10-27 2016-10-27 一种振荡器、自动频率校准电路和方法 Pending CN107994898A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610956485.0A CN107994898A (zh) 2016-10-27 2016-10-27 一种振荡器、自动频率校准电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610956485.0A CN107994898A (zh) 2016-10-27 2016-10-27 一种振荡器、自动频率校准电路和方法

Publications (1)

Publication Number Publication Date
CN107994898A true CN107994898A (zh) 2018-05-04

Family

ID=62028447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610956485.0A Pending CN107994898A (zh) 2016-10-27 2016-10-27 一种振荡器、自动频率校准电路和方法

Country Status (1)

Country Link
CN (1) CN107994898A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751985A (zh) * 2012-07-16 2012-10-24 中科芯集成电路股份有限公司 应用于压控振荡器的自动频率校准电路
CN202524376U (zh) * 2011-12-23 2012-11-07 国民技术股份有限公司 一种压控振荡器
CN103187927A (zh) * 2011-12-27 2013-07-03 中国科学院微电子研究所 一种双模宽带压控振荡器
CN105406821A (zh) * 2015-12-17 2016-03-16 武汉邮电科学研究院 宽带压控振荡器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202524376U (zh) * 2011-12-23 2012-11-07 国民技术股份有限公司 一种压控振荡器
CN103187927A (zh) * 2011-12-27 2013-07-03 中国科学院微电子研究所 一种双模宽带压控振荡器
CN102751985A (zh) * 2012-07-16 2012-10-24 中科芯集成电路股份有限公司 应用于压控振荡器的自动频率校准电路
CN105406821A (zh) * 2015-12-17 2016-03-16 武汉邮电科学研究院 宽带压控振荡器

Similar Documents

Publication Publication Date Title
US6870411B2 (en) Phase synchronizing circuit
CN102647185B (zh) 内置抖动测试功能的时钟与数据恢复电路及其方法
CN102124651B (zh) 用于减轻转换抖动的参考电路和方法以及使用其的延迟锁定环(dll)
CN100367672C (zh) 使用全数字频率检测器和模拟相位检测器的频率合成器
CN103684436B (zh) 锁相环电路和使用锁相环来生成时钟信号的方法
US6842710B1 (en) Calibration of integrated circuit time constants
US5745011A (en) Data recovery phase locked loop
CN105099406B (zh) 可调谐频率-电压受控振荡器
CN102223147B (zh) 一种用于频率综合器的在线快速自动频率校准电路和方法
CN102916679B (zh) 提供精准低频时钟信号的电路及其控制方法
US20060033544A1 (en) Digital programmable delay scheme to continuously calibrate and track delay over process, voltage and temperature
EP1583241A1 (en) Phase locked loop frequency synthesizer
CN101558566A (zh) 用于压控振荡器增益补偿和相位噪声降低的可编程变容器
CN107040257A (zh) 锁相环带宽控制电路及方法
CN104734696A (zh) 锁相环频率校准电路及方法
CN101800539A (zh) 用于分割的电容器阵列的数字校准技术
CN102684686A (zh) 一种降低带内相位噪声的锁相环及其相应的工作方法
CN109547019A (zh) 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法
CN107306125A (zh) 信号生成电路以及信号生成方法
CN103888138B (zh) 一种输出高精准高频时钟信号的方法及其振荡电路
CN204272083U (zh) 一种超短波跳频电台用频率合成器
CN101588177A (zh) 数字锁定指示器、锁相环频率综合器及无线收发机
CN107994898A (zh) 一种振荡器、自动频率校准电路和方法
JP4771572B2 (ja) Ｐｌｌ半導体装置並びにその試験の方法及び装置
CN103259532A (zh) 一种电阻电容滤波器校准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180504

RJ01 Rejection of invention patent application after publication