CN107946281A - 一种具有气隙的层间介质层及其淀积方法 - Google Patents

一种具有气隙的层间介质层及其淀积方法 Download PDF

Info

Publication number
CN107946281A
CN107946281A CN201711127697.9A CN201711127697A CN107946281A CN 107946281 A CN107946281 A CN 107946281A CN 201711127697 A CN201711127697 A CN 201711127697A CN 107946281 A CN107946281 A CN 107946281A
Authority
CN
China
Prior art keywords
air gap
dielectric layer
interlayer dielectric
deposition
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711127697.9A
Other languages
English (en)
Inventor
田守卫
王雷
姜国伟
孙洪福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201711127697.9A priority Critical patent/CN107946281A/zh
Publication of CN107946281A publication Critical patent/CN107946281A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Abstract

本发明公开一种具有气隙的层间介质层及其淀积方法，所述具有气隙的层间介质层之气隙高度可控，所述气隙之高度小于等于当层之金属连线的高度。所述具有气隙的层间介质层之气隙采用高密度等离子体化学气相沉积方法制备。通过高密度等离子体化学气相沉积方法制备所述具有气隙层间介质层之气隙，所述具有气隙层间介质层之气隙高度可控，所述气隙之高度小于等于当层之金属连线的高度，进而降低了气隙对层间介质层厚度的要求。

Description

一种具有气隙的层间介质层及其淀积方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种具有气隙的层间介质层及其淀积方法。
背景技术
随着半导体集成度的不断增加，器件以及金属连线的密度也急剧增大，金属连线之间的RC(电阻和电容)延迟现象也越来越严重。现有技术中采用降低介质层的K值以降低电容，从而达到降低RC延迟的目的。传统方法是使用低K值的介质层，然而低K值的介质层之K值亦不能完全满足某些特定的要求。众所周知，空气的K值极低，远低于普通低K材料的K值，因而具有气隙的层间介质层(IMD)应运而生。
请参阅图3、图4，图3所示为现有具有气隙层间介质层之结构示意图。图4所示为现有具有气隙层间介质层之气隙高度与金属连线间距之关系图谱。目前，现有具有气隙层间介质层20之气隙21采用等离子加强化学气相沉积(PECVD)制程，其形成气隙(Air Gap)21的高度随着金属连线22间距的变化而变化。所示气隙21的高度、位置、大小等均不可控，如果气隙21的高度过高，则在后续的化学机械研磨制程中势必容易导致气隙21被磨开，进而暴露出气隙21。
显然地，在形成后续金属层(未图示)时，金属线极易被暴露气隙21中渗入的其它物质所伤害，严重会造成断路等其他缺陷。由此可见，传统的等离子加强化学气相沉积制备具有气隙层间介质层的工艺极大地限制层间介质层的厚度，亟待本领域技术人员解决。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种具有气隙的层间介质层及其淀积方法。
发明内容
本发明是针对现有技术中，传统的等离子加强化学气相沉积制备具有气隙层间介质层的工艺极大地限制层间介质层的厚度等缺陷提供一种具有气隙的层间介质层。
本发明之又一目的是针对现有技术中，传统的等离子加强化学气相沉积制备具有气隙层间介质层的工艺极大地限制层间介质层的厚度等缺陷提供一种具有气隙的层间介质层之淀积方法。
为实现本发明之目的，本发明提供一种具有气隙的层间介质层，所述具有气隙的层间介质层之气隙高度可控，所述气隙之高度小于等于当层之金属连线的高度。
为实现本发明之第二目的，本发明提供一种具有气隙的层间介质层之淀积方法，所述具有气隙的层间介质层之气隙采用高密度等离子体化学气相沉积方法制备。
可选地，在通过高密度等离子体化学气相沉积方法制备所述具有气隙的层间介质层之气隙时，所述高密度等离子体化学气相沉积之工艺方法采用两步法。
可选地，第一步之沉积与溅射比率为3.5～4.5。
可选地，第二步之沉积与溅射比率为2.6～3.2。
可选地，所述第一步与所述第二步沉积之层间介质层的厚度比例为1:1～2.2:1。
可选地，所述高密度等离子体化学气相沉积之工艺方法采用两步法，第一步之沉积与溅射比率为4，第二步之沉积与溅射比率为2.8，且所述第一步与所述第二步沉积之层间介质层的厚度比例为1.5:1。
可选地，所述第一步与所述第二步沉积之层间介质层的总厚度根据当层之金属连线的厚度设置。
可选地，所述金属连线之间进行不同深宽比的晶圆结构填充，以形成高度可控的气隙。
综上所述，通过高密度等离子体化学气相沉积方法制备所述具有气隙层间介质层之气隙，所述具有气隙层间介质层之气隙高度可控，所述气隙之高度小于等于当层之金属连线的高度，进而降低了气隙对层间介质层厚度的要求。
附图说明
图1所示为通过本发明具有气隙的层间介质层及其淀积方法所制备的层间介质层结构示意图；
图2(a)～2(b)所示为通过本发明具有气隙的层间介质层及其淀积方法所制备的层间介质层SEM图谱；
图3所示为现有具有气隙层间介质层之结构示意图；
图4所示为现有具有气隙层间介质层之气隙高度与金属连线间距之关系图谱。。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
随着半导体集成度的不断增加，器件以及金属连线的密度也急剧增大，金属连线之间的RC(电阻和电容)延迟现象也越来越严重。现有技术中采用降低介质层的K值以降低电容，从而达到降低RC延迟的目的。传统方法是使用低K值的介质层，然而低K值的介质层之K值亦不能完全满足某些特定的要求。众所周知，空气的K值极低，远低于普通低K材料的K值，因而具有气隙的层间介质层(IMD)应运而生。
请参阅图3、图4，图3所示为现有具有气隙层间介质层之结构示意图。图4所示为现有具有气隙层间介质层之气隙高度与金属连线间距之关系图谱。目前，具有气隙层间介质层20之气隙21采用等离子加强化学气相沉积(PE CVD)制程，其形成气隙(Air Gap)21的高度随着金属连线22间距的变化而变化。所示气隙21的高度、位置、大小等均不可控，如果气隙21的高度过高，则在后续的化学机械研磨制程中势必容易导致气隙21被磨开，进而暴露出气隙21。
显然地，在形成后续金属层(未图示)时，金属层极易渗入暴露的气隙21中，严重会造成短路等其他缺陷。由此可见，传统的等离子加强化学气相沉积制备具有气隙层间介质层的工艺极大地限制层间介质层的厚度，亟待本领域技术人员解决。
在本发明中，所述具有气隙层间介质层10之气隙11高度可控，所述气隙11之高度小于等于当层之金属连线12的高度。为确保所述具有气隙的层间介质层10之气隙11高度可控，使得所述气隙11之高度小于等于当层之金属连线12的高度，所述具有气隙层间介质层10之气隙11采用高密度等离子体化学气相沉积方法。
为了更直观的揭露本发明之技术方案，凸显本发明之有益效果，现结合具体实施例，对具有气隙的层间介质层及其淀积方法之工艺原理、步骤进行阐述。在具体实施例中，所述具有气隙层间介质层的厚度、形状，金属连线的位置、高度，气隙的位置、高度等仅为列举，不应视为对本发明技术方案的限制。
请参阅图1，图2(a)～2(b)，图1所示为通过本发明具有气隙的层间介质层及其淀积方法所制备的层间介质层结构示意图。图2(a)～2(b)所示为通过本发明具有气隙的层间介质层及其淀积方法所制备的层间介质层SEM图谱。所述具有气隙层间介质层10之气隙11高度可控，所述气隙11之高度小于等于当层之金属连线12的高度。
为确保所述具有气隙层间介质层10之气隙11高度可控，使得所述气隙11之高度小于等于当层之金属连线12的高度，所述具有气隙层间介质层10之气隙11采用高密度等离子体化学气相沉积方法。作为具体实施方式，在通过高密度等离子体化学气相沉积方法制备所述具有气隙的层间介质层10之气隙11时，所述高密度等离子体化学气相沉积之工艺方法采用两步法，第一步之沉积与溅射比率为3.5～4.5，第二步之沉积与溅射比率为2.6～3.2，且所述第一步与所述第二步沉积之层间介质层的厚度比例为1:1～2.2:1。其中，所述第一步与所述第二步沉积之层间介质层的总厚度根据当层之金属连线12的厚度设置。进一步地，所述金属连线12之间进行不同深宽比的晶圆结构填充，以形成高度可控的气隙11。
在本发明中，作为优选实施方案，非限制性地列举，例如在通过高密度等离子体化学气相沉积方法制备所述具有气隙层间介质层10之气隙11时，所述高密度等离子体化学气相沉积之工艺方法采用两步法，第一步之沉积与溅射比率为4，第二步之沉积与溅射比率为2.8，且所述第一步与所述第二步沉积之层间介质层的厚度比例为1.5:1。
显然地，通过高密度等离子体化学气相沉积方法制备所述具有气隙的层间介质层10之气隙11，所述具有气隙层间介质层10之气隙11高度可控，所述气隙11之高度小于等于当层之金属连线12的高度，进而降低了气隙11对层间介质层厚度的要求。
综上所述，通过高密度等离子体化学气相沉积方法制备所述具有气隙层间介质层之气隙，所述具有气隙层间介质层之气隙高度可控，所述气隙之高度小于等于当层之金属连线的高度，进而降低了气隙对层间介质层厚度的要求。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。

Claims (9)

1.一种具有气隙的层间介质层，其特征在于，所述具有气隙的层间介质层之气隙高度可控，所述气隙之高度小于等于当层之金属连线的高度。
2.一种如权利要求1所述具有气隙的层间介质层之淀积方法，其特征在于，所述具有气隙的层间介质层之气隙采用高密度等离子体化学气相沉积方法制备。
3.如权利要求2所述具有气隙的层间介质层之淀积方法，其特征在于，在通过高密度等离子体化学气相沉积方法制备所述具有气隙的层间介质层之气隙时，所述高密度等离子体化学气相沉积之工艺方法采用两步法。
4.如权利要求3所述具有气隙的层间介质层之淀积方法，其特征在于，第一步之沉积与溅射比率为3.5～4.5。
5.如权利要求4所述具有气隙的层间介质层之淀积方法，其特征在于，第二步之沉积与溅射比率为2.6～3.2。
6.如权利要求5所述具有气隙的层间介质层之淀积方法，其特征在于，所述第一步与所述第二步沉积之层间介质层的厚度比例为1:1～2.2:1。
7.如权利要求3所述具有气隙的层间介质层之淀积方法，其特征在于，所述高密度等离子体化学气相沉积之工艺方法采用两步法，第一步之沉积与溅射比率为4，第二步之沉积与溅射比率为2.8，且所述第一步与所述第二步沉积之层间介质层的厚度比例为1.5:1。
8.如权利要求3所述具有气隙的层间介质层之淀积方法，其特征在于，所述第一步与所述第二步沉积之层间介质层的总厚度根据当层之金属连线的厚度设置。
9.如权利要求3所述具有气隙的层间介质层之淀积方法，其特征在于，所述金属连线之间进行不同深宽比的晶圆结构填充，以形成高度可控的气隙。
CN201711127697.9A 2017-11-15 2017-11-15 一种具有气隙的层间介质层及其淀积方法 Pending CN107946281A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711127697.9A CN107946281A (zh) 2017-11-15 2017-11-15 一种具有气隙的层间介质层及其淀积方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711127697.9A CN107946281A (zh) 2017-11-15 2017-11-15 一种具有气隙的层间介质层及其淀积方法

Publications (1)

Publication Number Publication Date
CN107946281A true CN107946281A (zh) 2018-04-20

Family

ID=61932261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711127697.9A Pending CN107946281A (zh) 2017-11-15 2017-11-15 一种具有气隙的层间介质层及其淀积方法

Country Status (1)

Country Link
CN (1) CN107946281A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291030B1 (en) * 1999-12-21 2001-09-18 Promos Technologies, Inc. Method for reducing capacitance in metal lines using air gaps
CN101425500A (zh) * 2007-11-01 2009-05-06 台湾积体电路制造股份有限公司 集成电路结构
CN103839886A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 具有气隙的层间介质层的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291030B1 (en) * 1999-12-21 2001-09-18 Promos Technologies, Inc. Method for reducing capacitance in metal lines using air gaps
CN101425500A (zh) * 2007-11-01 2009-05-06 台湾积体电路制造股份有限公司 集成电路结构
CN103839886A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 具有气隙的层间介质层的形成方法

Similar Documents

Publication Publication Date Title
CN101410952B (zh) 种膜的成膜方法、等离子体成膜装置和存储介质
US8907483B2 (en) Semiconductor device having a self-forming barrier layer at via bottom
US10665546B1 (en) Semiconductor device and method to fabricate the semiconductor device
CN106486416A (zh) 金属互联结构的形成方法
CN103871963A (zh) 一种低介电常数薄膜的成膜方法
CN107946281A (zh) 一种具有气隙的层间介质层及其淀积方法
US7892968B2 (en) Via gouging methods and related semiconductor structure
CN107195585B (zh) 一种调节cmos器件阈值的方法及cmos器件
CN101345208B (zh) 一种应用于铜互连扩散阻挡层的制作方法
CN207320089U (zh) 隔离沟槽薄膜填充结构及半导体存储器件
DE112013001383T5 (de) Verfahren zur Herstellung von Halbleiterwafern
JP2000228374A (ja) 金属薄膜の形成方法、および金属微粒子分散液の作製方法
CN103633012A (zh) 改善硅片翘曲度的方法
CN101740369B (zh) 一种制备金属性金属氮化物薄膜的方法
US9150963B2 (en) Method for depositing phosphosilicate glass
DE102013104464A1 (de) Halbleiterstruktur
CN110752150B (zh) 金属硬掩膜氮化钛颗粒缺陷的改善方法
CN105742227B (zh) 改善介质层中通孔和沟槽形貌的方法
CN104392921A (zh) 一种提高金属导线间电介质层碾磨后均匀度的装置和方法
CN105336679B (zh) 一种形成金属互连结构的方法
US20180197945A1 (en) Leakage current reduction in stacked metal-insulator-metal capacitors
CN102938399B (zh) 一种介电常数可调整的金属互连层及其制作方法
CN102810508B (zh) 改善刻蚀形貌并提升可靠性的铜互连制备方法
CN102485951B (zh) 金属前层层间介质氧化物的淀积方法
CN101894740A (zh) 一种抗反射膜的沉积方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180420