CN110752150B - 金属硬掩膜氮化钛颗粒缺陷的改善方法 - Google Patents

金属硬掩膜氮化钛颗粒缺陷的改善方法 Download PDF

Info

Publication number
CN110752150B
CN110752150B CN201911023024.8A CN201911023024A CN110752150B CN 110752150 B CN110752150 B CN 110752150B CN 201911023024 A CN201911023024 A CN 201911023024A CN 110752150 B CN110752150 B CN 110752150B
Authority
CN
China
Prior art keywords
tin layer
titanium nitride
hard mask
metal hard
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911023024.8A
Other languages
English (en)
Other versions
CN110752150A (zh
Inventor
雷海波
田明
鲍宇
李西祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201911023024.8A priority Critical patent/CN110752150B/zh
Publication of CN110752150A publication Critical patent/CN110752150A/zh
Application granted granted Critical
Publication of CN110752150B publication Critical patent/CN110752150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种金属硬掩膜氮化钛颗粒缺陷的改善方法，提供一介电层，在所述介电层上以高氮气氛围溅射第一TiN层，所述第一TiN层延其厚度方向含氮量均匀；将步骤一中的所述高氮气氛围过渡至低氮气氛围，在所述第一TiN层上溅射第二TiN层，所述第二TiN层延其厚度方向含氮量逐渐降低；对所述第二TiN层表面进行等离子体处理，形成第三TiN层，所述第三TiN层延其厚度方向含氮量与所述第一TiN层延其厚度方向含氮量一致。本发明采用两步氮化钛沉积方法，克服了高氮气氛围溅射氮化钛颗粒导致缺陷的缺点，同时避免了低氮气氛围溅射氮化钛压应力较高的缺点，提高了产品的良率。

Description

金属硬掩膜氮化钛颗粒缺陷的改善方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种金属硬掩膜氮化钛颗粒缺陷的改善方法。
背景技术
随着引入超低介电材料(ULK)降低铜互连的电容，配合使用金属硬掩膜(MHM)降低K漂移(k shift)。金属硬掩膜(MHM)沉积过程中会有颗粒(particle)掉落，尤其沉积过程前期的颗粒会在后续的切割道(scrubber)中去除，留下凹坑，即金属硬掩膜(MHM)TiN厚度会偏薄。这种情况会造成在刻蚀过程中MHM厚度偏薄，最终体现为短接。
传统的金属硬掩膜(MHM)沉积过程会采用单一的高氮气氛围，由于高氮气氛围溅射氮化钛导致有颗粒产生，从而形成污染，而低氮气氛围溅射氮化钛又会导致金属硬掩膜压应力高的后果。
因此，需要提出一种新的方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种金属硬掩膜氮化钛颗粒缺陷的改善方法，用于解决现有技术中采用高氮气氛围溅射氮化钛导致颗粒，以及采用低氮气氛围溅射氮化钛会导致金属硬掩膜压应力高的问题。
为实现上述目的及其他相关目的，本发明提供一种金属硬掩膜氮化钛颗粒缺陷的改善方法，该方法至少包括以下步骤：步骤一、提供一介电层，在所述介电层上以高氮气氛围溅射第一TiN层，所述第一TiN层延其厚度方向含氮量均匀；步骤二、将步骤一中的所述高氮气氛围过渡至低氮气氛围，在所述第一TiN层上溅射第二TiN层，所述第二TiN层延其厚度方向含氮量逐渐降低；步骤三、对所述第二TiN层表面进行等离子体处理，形成第三TiN层，所述第三TiN层延其厚度方向含氮量与所述第一TiN层延其厚度方向含氮量一致。
优选地，步骤一中溅射所述第一TiN层的高氮气氛围采用的N2流量为100～300sccm。
优选地，步骤一中溅射形成所述第一TiN层的厚度为100～500埃。
优选地，步骤一中的溅射功率为1000～20000W。
优选地，步骤二中将步骤一中的所述高氮气氛围过渡至低氮气氛围，N2的降低速率为20～100sccm/s。
优选地，步骤二中将步骤一中的所述高氮气氛围过渡至低氮气氛围，功率的降低速率为500～3000W/s。
优选地，步骤二中溅射形成所述第二TiN层的厚度小于10埃。
优选地，步骤三中对所述第二TiN层表面进行的等离子体处理为N2等离子体处理。
优选地，步骤三中采用100～1000W的射频功率对所述第二TiN层表面进行N2等离子体处理。
优选地，步骤三中形成的所述第三TiN层与步骤一中形成的所述第一TiN层的含氮量差别小于5％。
优选地，该方法还包括步骤四、在所述第三TiN层上形成帽层。
优选地，步骤四中在所述第三TiN层上形成的帽层为氧化硅、碳氧化硅、氮氧化硅中的一种。
优选地，该方法还包括步骤五、将所述第一TiN层和所述第三TiN层整体作为硬掩膜刻蚀所述介电层。
如上所述，本发明的金属硬掩膜氮化钛颗粒缺陷的改善方法，具有以下有益效果：本发明采用两步氮化钛沉积方法，克服了高氮气氛围溅射氮化钛颗粒导致缺陷的缺点，同时避免了低氮气氛围溅射氮化钛压应力较高的缺点，提高了产品的良率。
附图说明
图1显示为本发明的金属硬掩膜氮化钛颗粒缺陷的改善方法流程示意图；
图2显示为本发明的步骤一中在介电层上形成第一TiN层的结构示意图；
图3显示为本发明的步骤二中在第一TiN层上形成第二TiN层的结构示意图；
图4显示为本发明的步骤三中形成第三TiN层的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种金属硬掩膜氮化钛颗粒缺陷的改善方法，如图1所示，图1显示的是本发明的金属硬掩膜氮化钛颗粒缺陷的改善方法流程示意图，该方法在本实施例中包括以下步骤：
步骤一、提供一介电层，在所述介电层上以高氮气氛围溅射第一TiN层，所述第一TiN层延其厚度方向含氮量均匀；如图2所示，图2显示为本发明的步骤一中在介电层上形成第一TiN层的结构示意图。在所述介电层001上形成一层氮化钛层，亦即在所述介电层001上溅射形成所述第一TiN层01，该溅射工艺是在搞氮气氛围下进行的。本发明进一步地，步骤一中溅射所述第一TiN层01的高氮气氛围采用的N2流量为100～300sccm。本实施例中，步骤一中的溅射功率为1000～20000W。
本发明更进一步地，步骤一中溅射形成所述第一TiN层01的厚度为100～500埃。形成的所述第一TiN层01作为金属硬掩膜层，该金属硬掩膜层作为后续刻蚀的掩膜层。
步骤二、将步骤一中的所述高氮气氛围过渡至低氮气氛围，在所述第一TiN层上溅射第二TiN层，所述第二TiN层延其厚度方向含氮量逐渐降低。参阅图3，图3显示为本发明的步骤二中在第一TiN层上形成第二TiN层的结构示意图。该步骤将步骤一中的所述高氮气氛围过渡至低氮气氛围，该步骤中氮气氛围的过渡采用缓慢过渡的方式，具体体现在降低N2通入的速率，本发明的步骤二中高氮气氛围过渡至低氮气氛围时，N2的降低速率为20～100sccm/s。该步骤二中在所述第一TiN层01上溅射形成所述第二TiN层02时，优选地，溅射功率的降低速率为500～3000W/s。由于采用渐变的低氮气氛围(氮气的降低速率为20～100sccm/s)以及渐变的溅射功率(溅射功率的降低速率为500～3000W/s)，形成的所述第二TiN层02在其厚度方向上含氮量逐渐降低，亦即形成的所述第二TiN层02是延其厚度方向的渐变材料。
因此，形成的金属硬掩膜不会由于高氮气氛围溅射形成氮化钛而产生颗粒，也不会由于低氮气氛围溅射氮化钛导致金属硬掩膜压应力高的缺陷。
本发明进一步地，步骤二中溅射形成所述第二TiN层02的厚度小于10埃。也就是说，在步骤一中形成所述第一TiN层后，步骤二接着改变步骤一中的溅射功率和N2流量，本实施例中步骤二中以步骤一中溅射功率为1000～20000W为起点，并以速率为500～3000W/s降低溅射功率，来溅射进行所述第二TiN层02，并且同时，步骤二中，通入N2的氛围是在步骤一中N2流量为100～300sccm为起点，并以速率为20～100sccm/s降低N2的通入流量，形成所述第二TiN层02。因此，本实施例中是在上述两个条件下形成厚度小于10埃的所述第二TiN层02，并且所述第二TiN层02在其厚度方向上含氮量逐渐减小。
步骤三、对所述第二TiN层表面进行等离子体处理，形成第三TiN层，所述第三TiN层延其厚度方向含氮量与所述第一TiN层延其厚度方向含氮量接近。参阅图4，图4显示为本发明的步骤三中形成第三TiN层的结构示意图。该步骤中对所述第二TiN层02进行等离子体处理，本发明进一步地，步骤三中对所述第二TiN层02表面进行的等离子体处理为N2等离子体处理。亦即在氮气氛围下对所述第二TiN层02进行等离子体处理，将所述第二TiN层02变成所述第三TiN层03。由于进行的N2的等离子体处理，所述第二TiN层02在其厚度方向上的含氮量呈均匀性。并且所述第三TiN层03的含氮量与步骤一中形成的所述第一TiN层的含氮量一致，该处的“一致”包含二者的含氮量完全相同、或接近的意思。由于工艺的差异性，并不一定会使得二者的含氮量严格意义上完全一致，事实上只要达到二者的含氮量较为接近即可实现本发明的目的，因此，本发明进一步地，该步骤三中形成的所述第三TiN层03与步骤一中形成的所述第一TiN层01的含氮量差别小于5％，因此，只要达到二者含氮量差别小于5％即可达到本发明在该步骤三中所述第三TiN层延其厚度方向含氮量与所述第一TiN层延其厚度方向含氮量一致。
本发明进一步地，步骤三中采用100～1000W的射频功率对所述第二TiN层表面进行N2等离子体处理。如图4所示，最终所述第二TiN层02完全变成了所述第三TiN层03。
本发明进一步地，所述金属硬掩膜氮化钛颗粒缺陷的改善方法还包括步骤四、在所述第三TiN层上形成帽层。本实施例中该帽层包括氧化硅、碳氧化硅、氮氧化硅中的一种。
本发明更进一步地，在步骤四的基础上，本发明的金属硬掩膜氮化钛颗粒缺陷的改善方法还包括步骤五、将所述第一TiN层01和所述第三TiN层03整体作为硬掩膜刻蚀所述介电层001。亦即使得所述介电层001图形化。所述第一TiN层01和所述第三TiN层03作为金属硬掩膜层对所述介电层001进行刻蚀。
综上所述，本发明采用两步氮化钛沉积方法，克服了高氮气氛围溅射氮化钛颗粒导致缺陷的缺点，同时避免了低氮气氛围溅射氮化钛压应力较高的缺点，提高了产品的良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种金属硬掩膜氮化钛颗粒缺陷的改善方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供一介电层，在所述介电层上以高氮气氛围溅射第一TiN层，所述第一TiN层延其厚度方向含氮量均匀；溅射所述第一TiN层的高氮气氛围采用的N2流量为100～300sccm；
步骤二、将步骤一中的所述高氮气氛围过渡至低氮气氛围，N2的降低速率为20～100sccm；在所述第一TiN层上溅射第二TiN层，所述第二TiN层延其厚度方向含氮量逐渐降低；
步骤三、对所述第二TiN层表面进行N2等离子体处理，形成第三TiN层，所述第三TiN层延其厚度方向含氮量与所述第一TiN层延其厚度方向含氮量一致。
2.根据权利要求1所述的金属硬掩膜氮化钛颗粒缺陷的改善方法，其特征在于：步骤一中溅射形成所述第一TiN层的厚度为100～500埃。
3.根据权利要求1所述的金属硬掩膜氮化钛颗粒缺陷的改善方法，其特征在于：步骤一中的溅射功率为1000～20000W。
4.根据权利要求1所述的金属硬掩膜氮化钛颗粒缺陷的改善方法，其特征在于：步骤一中形成的第一TiN层作为金属硬掩膜层。
5.根据权利要求1所述的金属硬掩膜氮化钛颗粒缺陷的改善方法，其特征在于：步骤二中将步骤一中溅射形成所述第二TiN层的溅射功率的降低速率为500～3000W/s。
6.根据权利要求1所述的金属硬掩膜氮化钛颗粒缺陷的改善方法，其特征在于：步骤二中溅射形成所述第二TiN层的厚度小于10埃。
7.根据权利要求1所述的金属硬掩膜氮化钛颗粒缺陷的改善方法，其特征在于：步骤三中采用100～1000W的射频功率对所述第二TiN层表面进行N2等离子体处理。
8.根据权利要求1所述的金属硬掩膜氮化钛颗粒缺陷的改善方法，其特征在于：步骤三中形成的所述第三TiN层与步骤一中形成的所述第一TiN层的含氮量差别小于5％。
9.根据权利要求1所述的金属硬掩膜氮化钛颗粒缺陷的改善方法，其特征在于：该方法还包括步骤四、在所述第三TiN层上形成帽层。
10.根据权利要求9所述的金属硬掩膜氮化钛颗粒缺陷的改善方法，其特征在于：步骤四中在所述第三TiN层上形成的帽层为氧化硅、碳氧化硅、氮氧化硅中的一种。
11.根据权利要求10所述的金属硬掩膜氮化钛颗粒缺陷的改善方法，其特征在于：该方法还包括步骤五、将所述第一TiN层和所述第三TiN层整体作为硬掩膜刻蚀所述介电层。
CN201911023024.8A 2019-10-25 2019-10-25 金属硬掩膜氮化钛颗粒缺陷的改善方法 Active CN110752150B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911023024.8A CN110752150B (zh) 2019-10-25 2019-10-25 金属硬掩膜氮化钛颗粒缺陷的改善方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911023024.8A CN110752150B (zh) 2019-10-25 2019-10-25 金属硬掩膜氮化钛颗粒缺陷的改善方法

Publications (2)

Publication Number Publication Date
CN110752150A CN110752150A (zh) 2020-02-04
CN110752150B true CN110752150B (zh) 2022-02-01

Family

ID=69279912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911023024.8A Active CN110752150B (zh) 2019-10-25 2019-10-25 金属硬掩膜氮化钛颗粒缺陷的改善方法

Country Status (1)

Country Link
CN (1) CN110752150B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388327B1 (en) * 2001-01-09 2002-05-14 International Business Machines Corporation Capping layer for improved silicide formation in narrow semiconductor structures
CN1183581C (zh) * 2001-08-21 2005-01-05 旺宏电子股份有限公司 氮化钛层的制造方法
KR100594276B1 (ko) * 2004-05-25 2006-06-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
CN102394218A (zh) * 2011-11-24 2012-03-28 上海华力微电子有限公司 氮化钛薄膜溅射方法以及半导体器件制造方法
CN102832167B (zh) * 2012-06-21 2016-01-20 上海华力微电子有限公司 金属硬掩膜层制备方法以及半导体制造方法
CN106558482B (zh) * 2015-09-25 2019-12-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN109994424B (zh) * 2019-03-26 2021-10-15 上海华力集成电路制造有限公司 用于28纳米及以下技术节点的接触孔结构中氮化钛膜的形成方法

Also Published As

Publication number Publication date
CN110752150A (zh) 2020-02-04

Similar Documents

Publication Publication Date Title
US7709392B2 (en) Low K dielectric surface damage control
TWI525658B (zh) 設計製造用於微影蝕刻遮罩應用的富硼薄膜之方法
TWI323487B (en) Plasma etching method
CN112376024B (zh) 一种氧化物薄膜的制备方法
US9938616B2 (en) Physical vapor deposition of low-stress nitrogen-doped tungsten films
US20030027427A1 (en) Integrated system for oxide etching and metal liner deposition
CN110752150B (zh) 金属硬掩膜氮化钛颗粒缺陷的改善方法
US7659195B2 (en) Method for forming metal line of semiconductor device
CN104465506B (zh) 铜互连中空气隙的形成方法
CN111312588A (zh) 以自对准多重图案化对间隔物轮廓进行再成形的方法
CN110911280A (zh) 一种金属硅化物的形成方法
CN102041508A (zh) 刻蚀沟槽的方法
CN106328582A (zh) 金属层间介质膜层的形成方法及hdpcvd方法
TW202121504A (zh) 用於自對準多重圖案化的芯材覆蓋的方法和系統
US6197388B1 (en) Methods of preventing post-etch corrosion of an aluminum neodymium-containing layer
KR100345672B1 (ko) 고밀도 플라즈마 산화막 사용한 반도체 소자의 층간절연막 형성방법
US6903026B2 (en) Sputter etch methods
US20070037381A1 (en) Method for fabricating Al metal line
CN104867813A (zh) 非金属图案的制作方法
US20050186796A1 (en) Method for gap filling between metal-metal lines
US20060138667A1 (en) Method for forming an intermetal dielectric layer in a semiconductor device using HDP-CVD, and a semiconductor device manufactured thereby
CN102623329B (zh) 一种形成前金属介电质层的方法
US20050095869A1 (en) Low K dielectric surface damage control
KR100591183B1 (ko) 구리 다마신 공정을 이용하는 반도체 소자의 층간 절연막형성 방법
CN1632927A (zh) 一种利用二氧化硫混合气体消除有机物的等离子刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant