CN101345208B - 一种应用于铜互连扩散阻挡层的制作方法 - Google Patents
一种应用于铜互连扩散阻挡层的制作方法 Download PDFInfo
- Publication number
- CN101345208B CN101345208B CN200810041890.5A CN200810041890A CN101345208B CN 101345208 B CN101345208 B CN 101345208B CN 200810041890 A CN200810041890 A CN 200810041890A CN 101345208 B CN101345208 B CN 101345208B
- Authority
- CN
- China
- Prior art keywords
- film
- hole
- metal
- metal film
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体制造领域,特别涉及一种应用于铜互连扩散阻挡层的制作方法。公开了一种应用于铜互连扩散阻挡层的制作方法,在半导体衬底上的介质层上形成金属沟槽、接触孔或通孔,该方法包括如下步骤:首先,在该金属沟槽的槽内或接触孔的孔内或通孔的孔内和所述介质层上淀积第一金属膜;然后,在该第一金属膜表面上生成一氮化物膜;最后,在该氮化物膜表面淀积第二金属膜。通过所述方法制作的应用于铜互连扩散阻挡层,不仅能提高台阶覆盖特性,而且可以增强扩散阻挡层和介质的黏附性,可以形成具有较佳物理形貌且具优异阻挡效果的应用于铜互连的扩散阻挡层,避免了后续铜工艺产生孔洞,并且有效提高了芯片的性能和可靠性。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种应用于铜互连扩散阻挡层的制作方法。
背景技术
随着CMOS技术按摩尔定律而高速发展,互连延迟逐渐取代器件延迟成为影响芯片性能的关键因素,铜互连逐渐取代传统铝互连成为业界主流。铜在介质中的扩散系数较高,一旦扩散到器件有源区,会造成器件特性变差和结漏电;而如果互连层次的铜扩散到介质中,会造成严重的漏电。因此铜互连扩散阻挡层性能会极大地影响到芯片的性能和可靠性。
氮化钽(TaN)/钽(Ta)膜为现今通常使用的扩散阻挡层,在制作该扩散阻挡层时,需先利用金属离化溅射技术,使钽离子在衬底底部偏压作用下,边淀积边轰击,从而形成具有较好物理形貌的钽膜;或者先使用普通物理气相淀积技术淀积钽膜,再利用惰性气体离子轰击钽膜,从而形成具有较好物理形貌的钽膜。而制备氮化钽膜时需先在氮气中将钽靶材氮化,然后通过普通的物理溅射方法溅射出氮化钽薄膜,并淀积在衬底硅片上。上述溅射出的氮化钽无法形成离化状态,因而无法在衬底偏压下形成导向型淀积,因而通过上述普通物理溅射方法制备的扩散阻挡层易在接触孔的入口处形成如图1所示的悬垂物1,后续在接触孔中制作插塞时易形成如图2所示的空洞2,如此将会影响半导体器件的性能。
同时制备的氮化钽/钽膜如果晶化程度较高,会在晶界处形成铜的扩散通道,造成严重的铜扩散。
传统铜互连是用氮化钽/钽双层薄膜阻挡层,其与介质层的黏附性较差,易发生可靠性问题。
为克服上述使用普通物理溅射方法制备的氮化钽膜时所遇到的问题,可使用金属氧化物化学气相淀积(MOCVD)制成具有良好物理形貌的氮化钽膜,但是,金属氧化物化学气相淀积所用到设备和原材料均十分昂贵,且其产能又低,无法满足大规模的工业生产的需要。
发明内容
本发明的目的在于提供一种应用于铜互连扩散阻挡层的制作方法,通过上述方法制作的应用于铜互连扩散阻挡层,不仅能提高台阶覆盖特性,而且可以增强扩散阻挡层和层间绝缘介质层的黏附性,可形成具有较佳物理形貌且具优异阻挡效果的应用于铜互连的扩散阻挡层。
本发明的目的是这样实现的:
一种应用于铜互连扩散阻挡层的制作方法,在半导体衬底上的介质层上形成金属沟槽、接触孔或通孔,该方法包括如下步骤:
首先,在该金属沟槽的槽内或接触孔的孔内或通孔的孔内和所述介质层上淀积第一金属膜;
然后,在该第一金属膜表面上生成氮化物膜;
最后,在该氮化物膜表面淀积第二金属膜。
所述氮化物膜是利用氮气等离子体对该第一金属膜进行氮化处理而得。
所述氮化物膜是利用氮气等离子体和惰性气体等离子体对该第一金属膜进行氮化处理而得。
所述对该第一金属膜进行氮化处理时,在半导体衬底上形成用于对氮离子进行定向的偏压。
所述对该第一金属膜进行氮化处理时,其处理温度是100-300摄氏度。
所述淀积第二金属膜之前,先进行在线退火处理。
所述在线退火处理时,退火温度是100-400摄氏度,且退火时间小于1分钟。
所述第一金属膜为钽膜,所述氮化物膜为氮化钽。
所述第二金属膜为钽膜。
所述淀积第一或第二金属膜是通过金属离化溅射方法而得,或者先通过普通物理溅射方法淀积金属膜,再通过惰性气体离子轰击该金属膜而得。
所述淀积第一或第二金属膜可以通过金属离化溅射方法而得。或者也可以,先通过普通物理溅射方法淀积金属膜,再通过惰性气体离子轰击该金属膜而得。传统铜互连是用氮化钽/钽双层薄膜阻挡层,但是,m氮化钽与介质层的黏附性较差,因此,易发生可靠性问题。而本发明是在传统工艺前,先淀积一层金属膜。由于金属如钽的侧壁覆盖特性较好,因此,使用金属膜不仅能提高台阶覆盖特性,而且可以增强扩散阻挡层和层间绝缘用介质层的黏附性,能够防止因此而产生的可靠性问题。
与现有的扩散阻挡层中金属膜和该金属膜对应的氮化物膜均使用物理溅射方法制作相比,本发明的扩散阻挡层的制作方法中,氮化物膜是通过对所述的第一金属膜进行氮化处理而在第一金属膜表面上生成一所述的第一金属膜对应的氮化物膜。由于钽的侧壁覆盖特性较好,经过氮化处理后,在原有第一钽膜上生成的氮化钽薄膜的侧壁覆盖特性也会很好,因而其具有优异的扩散阻挡特性。而一旦氮化钽薄膜的侧壁覆盖特性较好,那么就可以在保证阻挡效果的基础上减小阻挡层厚度,进而实现金属铜在孔/沟槽所占比例增加,最终可以实现电阻率大幅度减小。然后,进行在线退火处理。最后再溅射一层第二钽膜,以降低电阻率,并且防止铜扩散。通过所述方法制作的应用于铜互连扩散阻挡层,不仅能提高台阶覆盖特性,而且可以增强扩散阻挡层和介质的黏附性,可以形成具有较佳物理形貌且具优异阻挡效果的应用于铜互连的扩散阻挡层,避免了后续铜工艺产生孔洞,并且有效提高了芯片的性能和可靠性。
附图说明
本发明的扩散阻挡层的制作方法由以下的实施例及附图给出。
图1是通过现有的扩散阻挡层的制作方法制成扩散阻挡层后晶圆的剖视图;
图2是在图1所示的扩散阻挡层上进行金属铜工艺后的结构剖视图;
图3是本发明的扩散阻挡层的制作方法的实施例的流程图;
图4是用本发明制得的扩散阻挡层的结构示意图;
图中:1-半导体衬底,2-介质层,3-扩散阻挡层,31-第一金属膜(第一钽膜),32-氮化物膜(氮化钽膜),33-第二金属膜(第二钽膜),4-金属沟槽或接触孔或通孔。
具体实施方式
以下将对本发明应用于铜互连扩散阻挡层的制作方法作进一步详细描述。
本发明是应用于铜互连技术的扩散阻挡层(Ta/TaN/Ta)制作方法,主要应用于130nm、90nm及以下技术代工艺产品中。
实施例1
如图4所示,本发明制得的扩散阻挡层的结构示意图。如图3所示,本发明的应用于铜互连扩散阻挡层的制作方法:
先期,在半导体衬底1(如硅衬底)上淀积一层用于层间绝缘的介质层2(如氧化膜)。接着,利用光刻和蚀刻工艺形成金属沟槽或接触孔或通孔4。
开始第一步骤S1:在该金属沟槽4的槽内或接触孔4的孔内或通孔4的孔内和所述层间绝缘用介质层2上淀积第一钽膜31。在本实施例中,可通过金属离化溅射方法来淀积第一钽膜31。当然,也可以先通过普通物理溅射方法淀积第一钽膜31,然后再通过惰性气体离子轰击所述的第一钽膜31而得。由于钽的侧壁覆盖特性较好,扩散阻挡层3的第一层采用第一钽膜31,而不是传统的氮化钽层。不仅能有效提高台阶覆盖特性,同时有效能提高扩散阻挡层3和介质层2的黏附性。金属沟槽、通孔或接触孔4的底角侧壁处是扩散阻挡层3经常发生不连续的地方。但当经过惰性气体等离体轰击后,金属沟槽、通孔或接触孔4的底部的薄膜可以被再溅射出来,淀积在金属沟槽、通孔或接触孔4的底角侧壁处,使得扩散阻挡层3的薄膜表面更加均匀,阻挡特性更好。接着继续第二步骤S2。
在第二步骤S2中:对所述第一钽膜31进行氮化处理,以在所述第一钽膜31表面上生成一层氮化钽膜32。在本实施例中,是在和第一步骤S1中同一工艺腔中进行在线氮等离子体氮化处理,其处理温度在300摄氏度,且在半导体衬底1上形成用于对氮离子进行定向的偏压,以在一定程度上提高氮化工艺的效果;之后可以应用惰性气体等离子体对氮化钽膜32进行处理,以进一步提高金属沟槽、通孔或接触孔4底角区域的台阶覆盖率。由于钽的侧壁覆盖特性较好,经过氮化处理后,在原有第一钽膜31上生成的氮化钽膜32的侧壁覆盖特性也会很好,因而其具有优异的扩散阻挡特性。一旦氮化钽膜32的侧壁覆盖特性较好,那么就可以在保证阻挡效果基础上,减小阻挡层厚度,增加金属铜在孔/沟槽所占比例,因而大幅度减小其电阻率。上述处理温度在100-300摄氏度范围内,处理温度越低,则铜互连的电阻率越低。从所周知,电阻率比较小的金属材料作为互联材料或选用介电常数比较小的介电材料作为介电材料,是降低信号延时、提高时钟频率的两个主要方向。因此,氮化处理时,降低温度可以降低信号延时。接着继续第三步骤S3。
在第三步骤S3中:进行在线退火处理。在本实施例中,退火温度在300摄氏度,处理时间小于1分钟,且在和第一步骤S1同一工艺腔中进行。通过退火步骤,能够在一定程度上加强金属氮化膜的膜质特性。接着进行第四步骤S4。
在第四步骤S4中:在氮化钽膜32表面,可以通过金属离化溅射方法来淀积第二钽膜33。当然也可以通过普通物理溅射方法淀积第二钽膜33,然后再通过惰性气体离子轰击所述的第二钽膜33而得。金属沟槽、通孔或接触孔4的底角侧壁处是阻挡层经常发生不连续的地方,当经过等离体轰击后,金属沟槽、通孔或接触孔4底部的薄膜可以被再溅射出来,淀积在金属沟槽、通孔或接触孔4的底角侧壁处,使得扩散阻挡层薄膜表面更加均匀,阻挡特性更好。
实施例2
与实施例1不同之处在于:在第二步骤S2中,对所述第一钽膜31进行氮化处理,以在所述第一钽膜31表面上生成一层氮化钽膜32。在本实施例中,是在和第一步骤S1中同一工艺腔中进行在线氮等离子体氮化处理,其处理温度在150摄氏度,且在半导体衬底1上形成用于对氮离子进行定向的偏压;之后可以应用惰性气体等离子体对氮化钽膜32进行处理,进一步提高金属沟槽、通孔或接触孔4的底角区域的台阶覆盖率。接着继续第三步骤S3。
在第三步骤S3中,进行在线退火处理。在本实施例中,退火温度在400摄氏度,处理时间小于1分钟,且在和第一步骤S1同一工艺腔中进行。
实施例3
与实施例1不同之处在于:在第二步骤S2中,对所述第一钽膜31进行氮化处理,以在所述第一钽膜31表面上生成一氮化钽膜32。在本实施例中,是在和第一步骤S1中同一工艺腔中进行在线氮等离子体氮化处理,其处理温度在100摄氏度,且在半导体衬底1上通过施加一定频率交流电压形成用于对氮离子进行定向的偏压;之后可以应用惰性气体等离子体对氮化钽膜32进行处理,进一步提高金属沟槽、通孔或接触孔4的底角区域的台阶覆盖率。接着继续第三步骤S3。
在第三步骤S3中,进行在线退火处理。在本实施例中,退火温度在100摄氏度,处理时间小于1分钟,且在和第一步骤S1同一工艺腔中进行。
综上所述,本发明的扩散阻挡层的制作方法先通过物理溅射方法制成金属膜,然后对所述的第一金属膜31进行氮化处理在其表面上生成一所述的第一金属膜31对应的氮化物膜32,然后进行在线退火处理,最后再溅射一层第二金属膜33。如此,形成具有较佳物理形貌的扩散阻挡层和优异阻挡效果的扩散阻挡层,避免了后续铜工艺产生孔洞,并且有效提高了芯片的性能和可靠性。
Claims (5)
1.一种应用于铜互连扩散阻挡层的制作方法,在半导体衬底上的介质层上形成金属沟槽、接触孔或通孔,其特征在于,该方法包括如下步骤:
首先,在该金属沟槽的槽内或接触孔的孔内或通孔的孔内和所述介质层上淀积第一金属膜,所述第一金属膜为钽膜;
然后,在同一工艺腔中进行在线氮等离子体氮化处理,且在半导体衬底上形成用于对氮离子进行定向的偏压,以在该第一金属膜表面上生成一氮化物膜,所述氮化物膜为氮化钽膜,之后应用惰性气体等离子体对氮化钽膜进行处理,以进一步提高金属沟槽、通孔或接触孔底角区域的台阶覆盖率,所述对该第一金属膜进行氮化处理时,其处理温度是100-300摄氏度;
最后,在该氮化钽膜表面淀积第二金属膜。
2.如权利要求1所述的应用于铜互连扩散阻挡层的制作方法,其特征在于,所述淀积第二金属膜之前,先进行在线退火处理。
3.如权利要求2所述的应用于铜互连扩散阻挡层的制作方法,其特征在于,所述在线退火处理时,退火温度是100-400摄氏度,且退火时间小于1分钟。
4.如权利要求1所述的应用于铜互连扩散阻挡层的制作方法,其特征在于,所述第二金属膜为钽膜。
5.如权利要求1所述的应用于铜互连扩散阻挡层的制作方法,其特征在于,所述淀积第一或第二金属膜是先通过普通物理溅射方法淀积金属膜,再通过惰性气体离子轰击该金属膜而得。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810041890.5A CN101345208B (zh) | 2008-08-19 | 2008-08-19 | 一种应用于铜互连扩散阻挡层的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810041890.5A CN101345208B (zh) | 2008-08-19 | 2008-08-19 | 一种应用于铜互连扩散阻挡层的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101345208A CN101345208A (zh) | 2009-01-14 |
CN101345208B true CN101345208B (zh) | 2014-07-16 |
Family
ID=40247167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810041890.5A Expired - Fee Related CN101345208B (zh) | 2008-08-19 | 2008-08-19 | 一种应用于铜互连扩散阻挡层的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101345208B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103137549B (zh) * | 2011-12-02 | 2015-03-11 | 中芯国际集成电路制造(上海)有限公司 | 阻挡层的形成方法和半导体器件 |
KR101932660B1 (ko) * | 2012-09-12 | 2018-12-26 | 삼성전자 주식회사 | Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법 |
CN104112734B (zh) * | 2013-04-18 | 2017-02-15 | 中芯国际集成电路制造(上海)有限公司 | 双嵌套铜互连结构及其制作方法 |
CN110880477A (zh) * | 2018-09-06 | 2020-03-13 | 长鑫存储技术有限公司 | 半导体器件的制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101017793A (zh) * | 2007-02-16 | 2007-08-15 | 上海集成电路研发中心有限公司 | 一种扩散阻挡层的制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1317745C (zh) * | 2003-06-13 | 2007-05-23 | 联华电子股份有限公司 | 形成阻障层的方法与结构 |
US7229918B2 (en) * | 2005-02-14 | 2007-06-12 | Infineon Technologies Ag | Nitrogen rich barrier layers and methods of fabrication thereof |
-
2008
- 2008-08-19 CN CN200810041890.5A patent/CN101345208B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101017793A (zh) * | 2007-02-16 | 2007-08-15 | 上海集成电路研发中心有限公司 | 一种扩散阻挡层的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101345208A (zh) | 2009-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20010053602A1 (en) | Method for manufacturing a copper interconnection in semiconductor memory device | |
US7700478B2 (en) | Intermediate anneal for metal deposition | |
US6225213B1 (en) | Manufacturing method for contact hole | |
JP2010109388A (ja) | 窒化チタン障壁層の形成方法及び窒化チタン障壁層を含む半導体デバイス | |
CN103081077A (zh) | 半导体装置的制造方法及半导体装置 | |
US6958524B2 (en) | Insulating layer having graded densification | |
US10079175B2 (en) | Insulating a via in a semiconductor substrate | |
CN101345208B (zh) | 一种应用于铜互连扩散阻挡层的制作方法 | |
CN101017793B (zh) | 一种扩散阻挡层的制作方法 | |
US11515324B2 (en) | 3D NAND structures with decreased pitch | |
US6120842A (en) | TiN+Al films and processes | |
US20030209805A1 (en) | Flourine doped SiO2 film and method of fabrication | |
KR20150013445A (ko) | 반도체 웨이퍼들을 제조하기 위한 방법 | |
JP2002057125A (ja) | 金属配線形成方法 | |
US20020177297A1 (en) | Method for forming wire in semiconductor device | |
US6316355B1 (en) | Method for forming metal wire using titanium film in semiconductor device having contact holes | |
KR100373357B1 (ko) | 다단계 알루미늄 스퍼터링을 이용한 반도체 소자의 금속배선형성방법 | |
KR19980033333A (ko) | TiN + Al막과 그 제조방법 | |
Truzzi et al. | Wet-process deposition of TSV liner and metal films | |
US7951706B2 (en) | Method of manufacturing metal interconnection | |
KR100628216B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPS5951549A (ja) | 集積回路装置の製造方法 | |
KR100587594B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100331274B1 (ko) | 이중 상감법을 이용한 구리배선플러그 형성방법 | |
US20160372330A1 (en) | Pvd deposition and anneal of multi-layer metal-dielectric film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140716 Termination date: 20200819 |
|
CF01 | Termination of patent right due to non-payment of annual fee |