CN107925005B - 用于制造第一电极/有源层/第二电极的叠层的方法 - Google Patents

用于制造第一电极/有源层/第二电极的叠层的方法 Download PDF

Info

Publication number
CN107925005B
CN107925005B CN201680047027.3A CN201680047027A CN107925005B CN 107925005 B CN107925005 B CN 107925005B CN 201680047027 A CN201680047027 A CN 201680047027A CN 107925005 B CN107925005 B CN 107925005B
Authority
CN
China
Prior art keywords
layer
electrode
resist
active layer
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680047027.3A
Other languages
English (en)
Other versions
CN107925005A (zh
Inventor
J-M·韦里亚克
S·夏洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Isorg SA
Trixell SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Isorg SA
Trixell SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Isorg SA, Trixell SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Isorg SA
Publication of CN107925005A publication Critical patent/CN107925005A/zh
Application granted granted Critical
Publication of CN107925005B publication Critical patent/CN107925005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L2031/0344—Organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50—Photovoltaic [PV] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

本发明涉及一种用于制造第一电极/有源层/第二电极的叠层的方法，该叠层旨在用于电子器件，尤其是有机光电探测器或有机太阳能电池，所述工艺包括以下步骤：(a)将第一导电材料层(2)沉积在衬底的正面，以形成第一电极；(b)沉积有机半导体薄层形式的有源层(3)，所述层包括不连续区域。所述方法的特征在于，其还包括以下步骤：(d)将薄的树脂层(4)沉积在叠层的与衬底相对的一面，该衬底至少为部分透明的；(e)经由所述衬底的背面(10)来绝缘树脂层(4)；(f)对树脂层进行显影；(g)沉积第二导电材料层(5)，以形成第二导电电极。

Description

用于制造第一电极/有源层/第二电极的叠层的方法
技术领域
本发明涉及通常用于电子器件中的导体/薄有机层/导体的叠层。
例如，这些器件可以为电流整流二极管、太阳能电池、光电探测器单元、电容器、激光二极管、传感器装置、存储器、晶体管或甚至发光二极管。特别地，这些器件是在柔性塑料衬底上的有机电子器件。
更特别地，本发明应用于使用在有机太阳能电池或有机光电探测器中的二极管叠层的领域。
背景技术
在已知的现有技术的器件中，可以观察到漏电流(Courant de fuite électrique)出现在应使两个导电电极电绝缘的薄有机层，该层也称为有源层。
这些漏电流一方面取决于该有源层的固有性能(尤其是其导电性)、电气陷阱的存在、HOMO-LUMO能级相对于电极功函数的位置或层的形态，另一方面取决于外部参数，例如寄生漏电流。
这些寄生电流不受控制。本质上，这些寄生电流源自拓扑缺陷(即孔)，或形态缺陷(即较大自由体积的区域)。这些缺陷是在有源层的形成过程中产生的。
因此，有源层中孔的存在可能会导致两个导电电极局部短路。此外，不同形态的区域更容易导致电击穿。
有源层中的这些缺陷可能是由于形成层所用的材料造成的，这些材料采用可能包含聚集体(即未充分溶解在溶液中的材料)的溶液的形式。有源层中的这些缺陷也可能是由衬底中存在的缺陷造成的，例如不同表面张力的表面或区域中的拓扑缺陷或尖峰。
当在有机光电探测器或电流整流二极管中发生寄生漏电流时，这些寄生漏电流是非常不利的。
实际上，在这种情况下，二极管的反向漏电流和暗电流必须非常小(大约为1nA/cm2)。因此，通过有源层中的缺陷的最轻微的漏电流也可能会导致该电流增加几个数量级，并且导致二极管的性能急剧地并且不可逆地退化。
这些寄生漏电流对于有机太阳能电池也是不利的，不过不利程度较小。
对于这样的器件，二极管的漏电流越低，则太阳能电池就越能够响应弱照明。
因此，已提出使叠层的有源层中的寄生漏电流最小化的解决方案。
具体地，已提出增大有源层的厚度，在溶液沉积形成有源层之前对溶液进行过滤，以及使用含有很少缺陷的衬底。
然而，所提出的解决方案仍存在缺陷。
具体地，例如，过多增加有源层的厚度会使器件性能变差。这就是为什么有源层的厚度通常为大约200-300nm。此外，过滤要求溶液具有良好的溶解性，目前可用于有源层的所有材料都不属于这种情况。另外，过滤步骤很难在工业范围内实现。最后，缺陷很少的衬底是具有平坦化的层的衬底，其成本较高。
还可以提及文献FR-2991505，其描述了用于制造第一电极/有源层/第二电极的叠层的工艺，其使得寄生漏电流减少。
该工艺首先将第一导电层沉积在衬底上以形成第一电极，然后沉积采用薄有机半导体层的形式的有源层，该层含有缺陷。
该工艺然后通过化学侵蚀经由有源层中的缺陷而局部去除第一导电层。
然后将第二导电层沉积在有源层上，以形成第二导电电极。
由于导电层在与有源层的缺陷对齐的位置处被局部去除，所以两个电极不会再接触，因此，不会通过有源层造成短路。由此明显减小了漏电流。
该工艺因此使得短路的风险降低。
然而，该工艺不适合第二导电层正好是液体的情形。具体地，这种第二导电层容易渗入有机层的下方，并且容易在缺陷下方的侵蚀区域之外再一次与第一导电层接触。
另外，该工艺要求在与所述缺陷对齐的位置处将第一导电层完全侵蚀掉，以防止短路。由于当第二导电层沉积时，第二导电层会少量渗入到有源层下方，并可能会因此导致发生短路，因此，为了更加有效，该工艺要求第一导电层相对于有源层中的开口的尺寸而实质上受到过度蚀刻。
因此，本发明的目的是进一步减少通过导体/有源层/导体的叠层的有源层的寄生漏电流，同时保持相应器件的性能。
发明内容
本发明的主题是一种用于制造第一电极/有源层/第二电极的叠层的工艺，该叠层旨在用于电子器件，尤其是有机光电探测器或有机太阳能电池，所述工艺包括以下步骤：
(a)将第一导电层沉积在衬底的正面，以形成第一电极；以及
(b)沉积有源层，其采取薄的有机半导体层的形式，该层包括不连续区域。
根据本发明，该工艺还包括以下步骤：
(d)将抗蚀剂层沉积在叠层的与衬底相对的一侧，该衬底至少为部分透明的；
(e)经由所述衬底的背面而对抗蚀剂层进行曝光；
(f)对抗蚀剂层进行显影；
(g)沉积第二导电层，以形成第二导电电极。
在该工艺的第一实施方案中，抗蚀剂是负性的，并且步骤(f)导致在不连续区域中形成抗蚀剂垫。
作为变体，在步骤(b)和(d)之间沉积缓冲层。
在该工艺的第二实施方案中，抗蚀剂是正性的，步骤(f)导致在抗蚀剂层中、在与不连续区域对齐的位置处形成孔，而步骤(g)在步骤(b)和步骤(d)之间进行，蚀刻第二导电电极的步骤(h)在步骤(f)之后进行。
作为第一变体，该工艺包括附加步骤(i)，其在于在蚀刻步骤(h)之后去除抗蚀剂。
作为另一个变体，在沉积抗蚀剂层的步骤(d)之前，该工艺包括附加步骤，其在于将钝化层沉积在第二导电电极上。
在根据本发明的工艺的第三实施方案中，抗蚀剂是正性的，步骤(f)导致在抗蚀剂中、在与不连续区域对齐的位置处形成孔，并且所述工艺在步骤(f)和步骤(g)之间包括两个附加步骤：将钝化层沉积在抗蚀剂层上的步骤(j)与去除抗蚀剂的步骤(k)。
作为第一变体，在步骤(j)之前，设置经由在抗蚀剂中形成的孔来蚀刻有源层的步骤(l)。
作为另一个变体，缓冲层在步骤(b)和步骤(d)之间沉积在有源层上，然后在步骤(k)和步骤(g)之间设置了蚀刻缓冲层的步骤。
在根据本发明的工艺的一个具体实施方案中，在步骤(b)之后设置了经由有源层的不连续区域、通过化学侵蚀来局部去除第一导电层的步骤(c)。
附图说明
通过阅读以下参考所附附图给出的描述，将更好地理解本发明，并且其它的目的、优点和特征将变得更加明显，在所附附图中：
图1和图2为示出了根据本发明的工艺的步骤(a)到(c)的截面视图；
图3至图6为示出了第一实施方案的步骤(d)到(g)的截面视图；
图7至图12为示出了图3至图6中所示的工艺的第一实施方案的第一变体的步骤的截面视图；
图13至图18为示出了根据本发明的第二实施方案的步骤(d)到(h)的截面视图；
图19至图24为示出了本发明第三实施方案的步骤(d)到(k)的截面视图；
图25至图28为示出了根据本发明的工艺的第三实施方案的一个变体的步骤的截面视图；
图29为图2的细节的俯视图；
图30为示出了利用根据本发明的工艺的第二实施方案获得的像素矩阵阵列的截面视图；
图31为利用根据本发明的工艺的第二实施方案获得的像素矩阵阵列的俯视图；
图32至图34为示出了用于获得像素矩阵阵列的根据本发明的工艺的第二实施方案的一个变体的截面视图。
各个附图所通用的元件以相同的附图标记标引。
具体实施方式
将参考图1至图3来描述根据本发明的工艺的步骤(a)到(c)。这些步骤对于根据本发明的工艺的所有实施方案是通用的。
图1示出了衬底1，其可以是刚性的或者柔性的。
在工艺中随后将使用的抗蚀剂的曝光波长下，该衬底1必须具有至少20％的透射率。通常，该工艺可以使用在该抗蚀剂的波长下不完全不透明的任意类型的衬底。
优选地，在该波长下，衬底的透射率为至少40％，甚至至少70％。
例如，衬底为由玻璃制成的或光纤板(FOP，Fiber On Plate)类型的刚性衬底，或者由塑料制成的柔性衬底(例如由PET制成的柔性衬底)。
在步骤(a)中，已在衬底1上沉积导体层2。该层2将形成第一导电电极。
在该工艺中随后使用的抗蚀剂的波长下，该电极必须是不透明的。
通常，该电极在所使用的抗蚀剂的曝光范围内是不透明的。相应的波长在UV(UVA、UVB和/或UVC)范围内。应注意的是，365nm的波长对应于在光刻工艺中最常用的抗蚀剂所使用的曝光波长。
在此，表述“不透明电极”应理解为意味着在用于曝光抗蚀剂的波长下，透射率低于20％的电极。优选地，在该波长下，透射率低于10％，甚至低于5％。
层2的厚度在1nm和几微米之间。优选地，层2的厚度将严格地大于5nm并小于500nm。
层2可以由单个层或具有特定界面层的多层构成。
层2的材料可以是金属，例如Au、Pd、Pt、Cr、Ti、Al或TiW。
该金属层可以是体层。
在这种情况下，该层的厚度优选地严格大于5nm。
层2的材料也可以是在UVA中具有降低的透射率、或者在UVB或UVC中具有较低自然透射率的导电氧化物：例如ITO、AZO、Nb-掺杂TiO2、FTO、GZO或IZO。
可以设想多种类型的多层。
首先，可以想到半导体或导电氧化物叠层：例如ITO/TiOx、AZO/TiOx、ITO/MoO3、ITO/V2O5、AZO/ZnO或FTO/NiO。
还可以设想具有由金属和金属氧化物制成的至少两个层的叠层。例如，可以设想以下的组合：Cr/ZnO、Au/TiO2、Au、MoO3或Cr/WO3。
特别地，可以设想三层的叠层，例如以下类型的叠层：ITO/Ag/ITO、AZO/Ag/AZO或ZnO/Ag/ZnO。
在这种情况下，对叠层的厚度进行调整，以便调制叠层的光谱，并且特别地，以便截断打算用于抗蚀剂的曝光的波长。例如，在Optilayer中的光学模拟显示，厚度为300nm/10nm/300nm的三个层AZO/Ag/AZO的叠层在365nm会具有17％的透射率，然而厚度为600nm/10nm/600nm的叠层在365nm会具有4％的透射率。因此可以调整厚度，以使得所述三层叠层截断正确的波长。也可以设想使用多于三层的叠层来形成在期望波长处截断的布拉格反射镜。
层2也可以由金属层和以有机材料制成的层的叠层构成，以调制其功函数。在此应该提起，金属的功函数是从层中提取电子，或者甚至使电子从金属中的束缚态转变到与真空水平相对应的非束缚态所需的能量。
所述有机材料可以是PEI、PEIE、共轭聚电解质(聚[9,9-双(3'-(N，N-二甲基氨基)丙基)-2,7-芴-alt-2,7-(9,9-二辛基芴)](PFN))或非共轭聚电解质(高氟化树脂(Nafion))或SAM(自组装单层膜)。
层2可以利用传统的真空技术，例如利用蒸发或阴极溅射来沉积。层2也可以通过湿式工艺(比如利用例如丝网印刷的印刷技术)而以原子形式或以粒子分散的形式来沉积。其他的湿式沉积技术例如为旋转涂布、夹缝式挤压型涂布(slot-die)、轮转凹版印刷、柔性版印刷、喷墨印刷、刮涂(doctor blade)、甚至浸渍涂敷(dip coating)。
通常，第一电极1将能够起阳极或阴极的作用。
另外，第一电极必须能够利用湿法蚀刻或蒸汽蚀刻通过穿过有源层的缺陷而受到蚀刻，而对该有源层的性能没有任何影响或者仅有小的影响。层2通常为空间局域化(localisée spatialement)的层。
图1示出了在步骤(b)中，在层2上沉积有源层3。
层3的厚度优选地包括在10nm和几微米之间。
对于有机光电探测器和有机太阳能电池而言，有源层由具有半导体性质的至少一种材料构成。
有利地，有源层由电子供体和电子受体的共混物构成。半导体供体可以是分子、低聚物，或π共轭有机聚合物，即单键和双键交替的有机聚合物。常用的共混物为成对高度区域规则的(régiorégular)聚(3-己基噻吩)(rr-P3HT)和[6,6]-苯基C61丁酸甲酯([60]PCBM)。可有利地使用其他宽带隙供体聚合物(PFB、TFB、PTAA、PCDTBT等)或窄带隙供体聚合物(PDPP3T、PCPDTBT、Si-PCPDTBT、PDDTT等)。同样，对于受体，可以有利地使用其他材料，例如C60、C70或C80的衍生物(PCBM、茚-C60、茚-C60双加成物)、并苯-二酰亚胺分子、聚合物分子(F8BT、N2200)或任何其他无机化合物。
因此，有源层可以是采用层或多个层的叠层的形式的电子供体和电子受体的异质结。有源层也可以涉及形成体异质结的两种材料的纳米级共混物，即两种材料在纳米级的紧密共混物。
层3可以沉积为连续的或空间局域化的层。
有源层可以通过蒸发或共蒸发来沉积(低分子量分子的情况)，或通过湿式工艺来沉积(分子、低聚物和聚合物形式的材料)。不完全地，湿式沉积技术可以是旋转涂布、夹缝式挤压型涂布、轮转凹版印刷、柔性版印刷、丝网印刷、喷墨印刷、刮涂甚至浸渍涂敷。
在某些情况下，有源层可能会交联以使其不溶于存在于各个沉积层中的溶剂，和/或用于工艺中设置的各个蚀刻步骤中的溶剂。
多种工艺可以用于交联有源层。这些工艺在下面的文献中得到很好的描述：Guillaume Wantz等人,Polym Int,63(2014)1346-1361。
例如，P3HT和PCBSD可以以1：1的质量比混合并以200nm的厚度沉积。然后将该层在160℃下烘烤30分钟，以使其不溶于通常的溶剂中。
通常，该有源层3在该工艺中随后将使用的抗蚀剂的波长将具有高于5％的透射率。
优选地，在该波长下，该透射率为至少20％，或甚至至少50％。
如上所述，有源层3包括不连续区域，或甚至包括缺陷，其在图1以标记30标记。
这些缺陷可以由微米级的孔或具有高自由体积的区域构成。这可以涉及孔隙率或者甚至不受聚合物链占据的体积。缺陷的尺寸包括在1nm和100微米之间。
图2示出了该工艺的另一个步骤(c)，其中通过缺陷30局部去除导电层2。
如下面将要解释的那样，该步骤(c)事实上可以省略。
将通过使用蚀刻技术，优选地通过湿法蚀刻技术(即通过与蚀刻剂溶液接触)来获得局部去除。在本发明的一个特别的情形中，可以通过将试样曝露于蚀刻剂溶液的蒸汽来进行蚀刻。在某些情况下，利用溶剂来获得该去除。然而，在本说明书的其余部分中将一般地使用术语蚀刻剂溶液。
当然，必须对蚀刻剂溶液进行选择，以免使有源层的机械、光学和电气性能变差。由于有源层的导电性的提高或降低，或甚至有源层中的本征或非本征电气阱的产生，有源层的电气性能可能会变差。有源层的光学性能的变差可能例如会导致在期望波长的光吸收性能的降低。最后，机械性能的变差可以特别地导致有源层的剥离或破裂，或者导致有源层失去柔性。
因此，所使用的蚀刻剂溶液通常是选择性的，即，该溶液将能够蚀刻导电层2，而不会蚀刻或侵蚀有源层3。
通常，该蚀刻剂溶液将会是酸或碱。蚀刻剂溶液可以是纯的，或甚至被稀释在水中或者与有源层正交(orthogonal)的溶剂(即不易于侵蚀或溶解有源层的溶剂)中。正交溶剂的示例可以包括甲醇、乙醇、乙二醇、二乙二醇甚至异丙醇。
优选地，蚀刻剂溶液将被稀释在水中，并且优选地，稀释在去离子水中，以防止任何的离子(尤其是金属离子(Na+等))污染。
本领域技术人员将可以根据导电电极的性质和蚀刻速率来选择强酸(HNO3、HCl、H2SO4、KI、草酸或甚至H3PO4)或弱酸(草酸、CH3CO2H或NH4 +)或甚至强碱(NaOH或KOH)或者弱碱(NH3或CH3CO2 -)的性质和浓度。在这方面，读者尤其可以参考由John L.Vossen和WernerKern编辑的作品“薄膜工艺(Thin Film Processes)”，Academic Press，纽约，1978。
通常，蚀刻速率包括在1至
Figure BDA0001575517030000071
之间。
将蚀刻剂溶液施加于有源层3，其通过该有源层中的不连续区域30而渗透。蚀刻剂溶液可以施加于有源层的整个表面，或者有源层的局部表面。局部沉积可以用于这样的情形：多个不同的器件位于相同的矩阵阵列，其中某些器件对蚀刻剂溶液敏感。
然后，蚀刻剂溶液通过区域30到达导电层2，这使得可以从图2中标识为20的区域局部去除层2。
根据电极2的组成，电极2将能够在一个步骤或多个步骤中利用一种或更多种不同的蚀刻剂溶液而受到蚀刻。
蚀刻通常从有源层中的缺陷同心地进行。
通常，将对蚀刻的持续时间进行选择，使得通过有源层3中的缺陷30而受到蚀刻的层2中的蚀刻区域或开口20的面积至少等于该缺陷的面积。在此，在层2和层3的平面中测量这些面积。
这在图29中示出，图29(俯视图)显示了与缺陷30对齐的位置处的层3。在此讨论的是微米级的孔，其入口由圆盘示意性地表示。圆盘的直径为d1。
此外，图29显示了(由虚线描绘的)层2的已经被蚀刻并因此不存在导体的区域20。该区域20以直径为d2(大于d1)的圆盘的形式示意性地表示。
因此，就孔而言，d2至少等于d1，并且优选地等于至少2d1，或甚至5d1。
当然，不连续区域30可以与圆盘的形状不同。特别地，不连续区域30的形状可以涉及伸长的裂缝。
无论如何，区域20至少为缺陷的尺寸，并且优选地具有至少2倍或甚至5倍大的尺寸。
应注意的是，当层2采用不同材料的多个层的叠层的形式时，也可以连续使用不同的蚀刻剂溶液，从而能够完全蚀刻整个层2。
一旦停止蚀刻，将对图2中示出的叠层进行漂洗，以便停止蚀刻反应，并且去除来自有源层3的蚀刻剂溶液的任何残留痕迹。
通过浸在去离子水、正交溶剂或甚至正交溶剂/水混合物的至少一种液浴中来实现所述漂洗步骤。作为一个变体，漂洗溶液可以略偏酸性(如果先前的化学侵蚀是碱性的话)，反之亦然，以在漂洗期间缓冲溶液的pH。
当然，叠层也可以通过喷洒适当的液体而受到漂洗，以作为浸入液浴中的变体。
例如，可以有利地使用由例如铝掺杂的ZnO(AZO)或多层型(AZO/Ag/AZO等)的导电氧化物制成的电极2，这是因为其可以较容易地(在50℃的蚀刻剂溶液中在小于30秒内可以蚀刻125nm的厚度)在HCl或HCl/FeCl3的稀释水溶液(特别是由制造商Transène以名称TE100销售的)中进行蚀刻。
将详细描述根据本发明的工艺的各种实施方案。
首先参照图3至图6，其涉及根据本发明的工艺的第一实施方案的附加步骤。
由此，图3示出了根据本发明的工艺的第一实施方案的另一步骤(d)，在步骤(d)中，负性抗蚀剂的层4沉积在有源层3上。
按照惯例和定义，负性抗蚀剂是在曝光区域中保留在原处的抗蚀剂，而正性抗蚀剂是从曝光区域去除的抗蚀剂。
层4的厚度包括在10nm和100μm之间，并且优选地，包括在0.2μm和5μm之间。
通常，该层4的厚度必须足够覆盖有源层中的缺陷的拓扑结构。
该抗蚀剂可以是氟化抗蚀剂，例如，制造商Orthogonal以名称OSCoR 4000销售的抗蚀剂。这种抗蚀剂可以是SU-8系列中的非氟化抗蚀剂之一。
该抗蚀剂可以通过蒸发或者优选地通过湿式工艺而沉积在有源层3上。优选地，该抗蚀剂将通过夹缝式挤压型涂布、旋转涂布或喷涂来沉积。
图4示出了另一步骤(e)，在该步骤中，抗蚀剂通过衬底的背面10而受到曝光。因此，如参照图2所解释的那样，抗蚀剂将在与不存在电极2的区域相对应的区域中受到曝光，并且特别地，在电极2被蚀刻的区域20中受到曝光。
曝光剂量的范围是抗蚀剂数据表中建议的范围，且通常为约50-100mJ。优选地，用于交联抗蚀剂的剂量将根据在抗蚀剂的曝光波长下的下方的层(衬底1，电极2，有源层3)的透射率来调整。
优选地，在具有受限氧含量的惰性气氛中进行曝光，以便限制有源层的光氧化。
图5示出了该工艺的下一的步骤(f)，在该步骤中，对抗蚀剂层4的未曝光的区域进行显影。借助于必须与下方的层(特别地，与有源层3)正交的显影剂来实现该显影。换句话说，这种显影剂的成分不溶解下方的层或很少溶解下方的层。
例如，对于SU-8类型的抗蚀剂，显影剂可以是由MicroChem销售的名为SU-8显影剂的产品，其基于PGMEA。对于以名称OSCoR 4000销售的抗蚀剂，显影剂可以是由Orthogonal以名称正交显影剂103溶液(Orthogonal Developer 103 Solution)销售的产品。
图5显示了在该显影步骤(f)之后获得了负性抗蚀剂垫40，其位于层2的蚀刻区20上方，因此，也位于有源层3中出现的缺陷30的上方。这些负性抗蚀剂垫40使得不连续区域或缺陷30被电气钝化，即，使得易于在叠层中产生漏电流的区域30被电气隔离。
图6示出了步骤(g)，在该步骤中，沉积将会形成第二导电电极的导体层5。
第二电极5将能够起阳极或阴极的作用。
层5的厚度包括在5nm或500μm之间，并且优选地，包括在8μm和30μm之间。
在某些需要叠层的顶部提供吸收的应用中，该层5将会是半透明的。该层5也可以是不透明的。
因此，当叠层旨在形成光电二极管时，光电二极管可以经由该电极来吸收光子。
在此，表述“半透明电极”应理解为意指在光电二极管的期望的吸收波长下具有高于10％的透射率的电极。优选地，在该波长下，透射率高于40％，或甚至高于70％。
电极5可以由有机材料或无机材料形成，或者甚至由有机材料和无机材料的混合物形成。
因此，该层5可以采取这些材料中的一种的单层形式、基于这些材料中的多种的混合物的单层形式或甚至是具有特定界面层的这些不同材料的单种材料或混合物的层的叠层的形式。
将可以利用与用于沉积层2的技术相同的技术来沉积层5。
例如，电极5可以是包括至少一个以下层的单层或多层：金属(例如Ca、Ba、Au、Al、Ag、Pd、Pt、Ti或TiW)，在电极必须是半透明的情况下，厚度小于10nm；单层形式的金属氧化物(例如ITO、GZO、AZO或ZnMgO)或三层形式的金属氧化物(例如ITO/Ag/ITO、ZnO/Ag/ZnO或AZO/Ag/AZO)；导电聚合物，例如PANI、PEDOT/PSS或Plexcore OC1100；含碳导体，例如石墨烯或碳纳米管。
上述材料可以以连续膜或纳米线(例如Ag、Cu、Au或ITO的纳米线)的渗透网络的形式使用。
界面层可以可选地在电极5之前进行沉积，以便例如固定其功函数。
例如，如果最终器件具有二极管特性，则优选地电极2和电极5必须具有不同的功函数。为了实现这一点，使用所采用的导电层的功函数，或者使用将调制电极的功函数的界面层，以便将所述功函数固定至器件所需的值上。
可以提及以下界面层的示例：LiF、Ca和Ba，厚度小于5nm；PEI或PEIE；金属氧化物(TiOx、ZnOx、MoO3、CsCO3、WO3)；共轭聚电解质(PFN)；或Nafion。
在图7至图12中示出的根据本发明的工艺的第一实施方案的一个变体中，钝化层6在上文参照图2和图3而描述的步骤(c)和步骤(d)之间沉积在有源层上。
图7和图8示出了该钝化或缓冲层6沉积在有源层3和抗蚀剂层4之间。该层6用于保护有源层3免受抗蚀剂的影响。该层6具有电绝缘性质。
可以通过湿式工艺或通过蒸发进行沉积。
层6的厚度包括在1nm或20μm之间。
层6例如可以为
Figure BDA0001575517030000101
通过ALD沉积的氧化层(金属氧化物Al2O3、金属氮化物SiN)或者含氟聚合物，例如由ASAHI以名称
Figure BDA0001575517030000102
销售的含氟聚合物。
图9和图10示出了对抗蚀剂进行曝光和显影的步骤(e)和(f)，它们与参照图4和图5而描述的步骤相同。
在对抗蚀剂进行曝光和显影的步骤(e)和(f)之后，通过湿法蚀刻或通过等离子体蚀刻来对层6进行蚀刻。
在图11中示出了该蚀刻步骤。
因此，层6出现在处于缺陷区域30的上方的抗蚀剂垫40的下方。
图12示出了形成第二导电电极的步骤(g)，该步骤与参照图6而描述的步骤相同。
现在将对根据本发明的工艺的第一实施方案的第一示例进行描述。
其使得能够在由玻璃制成的刚性衬底上制造有机光电二极管。
该第一电极2由铝制成，且其厚度为100nm。
该第一电极通过阴极溅射而沉积，然后利用微电子领域中的标准技术进行局域化。然后，利用RIE等离子体工艺对电极2进行预处理(décapée)。
通过旋转涂布，或通过其他印刷技术(例如夹缝式挤压型涂布、丝网印刷、轮转凹版印刷、喷墨印刷或喷涂)而将厚度为150nm的体异质结有源层3沉积在电极2的整个表面上。
有源层是供体/受体共混物，供体可以是共轭聚合物头-尾连接聚(3-己基噻吩)，而受体是富勒烯衍生物分子60PCBM。供体和受体在共混物中的比例为1:1。
然后将该叠层在60℃的温度下浸入铝蚀刻剂溶液(例如来自Fujifilm的Alu Etch1960(25体积H3PO4+1体积HNO3+5体积CH3COOH+H2O)，蚀刻速率为v＝7nm/s)中。
然后将层3在去离子水中充分漂洗，然后干燥。
通过旋转涂布而将由Orthogonal以名称OSCoR 4000销售的类型的抗蚀剂4沉积在有源层3上，从而获得1μm的厚度。所获得的抗蚀剂层4在90℃的温度下烘烤1min。然后通过衬底的背面10，以365nm的波长和100mJ/cm2的剂量对抗蚀剂层进行曝光。进行被称为后烘烤步骤(90℃下1min)的步骤。这使得可以完成在曝光区域中的抗蚀剂的充分固化，从而在显影步骤中不去除该抗蚀剂。
然后利用由Orthogonal供应的以名称为“显影剂103(Developer 103)”销售的显影剂对抗蚀剂层4的未曝光区域显影90秒。
最后，沉积第二电极5(阳极)。第二电极5包括PEDOT-PSS的100nm的界面层，在其上沉积一层蒸发的银，银的厚度为8nm。
在根据本发明的工艺的第一实施方案的另一个示例中，衬底1为由PET制成的柔性衬底。
另外，第一电极2(阴极)由两层组成：由铬制成的厚度为100nm的第一不透明导电层，以及由氧化锌制成的厚度为30nm的被称为界面层的第二层。
这两层通过阴极溅射而沉积，然后利用微电子领域中的标准技术进行局域化。
该有源层与前例具有相同的特性，受体可以是富勒烯衍生物分子PCBSD。另外，有源层在160℃下烘烤30min，以使其交联，并使其不溶。
在第一步骤，将叠层浸入氧化锌蚀刻剂溶液(例如，由Transène以标识TE100而销售的溶液)中30s。
在第二步骤，将叠层浸入铬蚀刻剂溶液(例如，铬蚀刻((5-10％)硝酸/(20-25％)二铵铈六铝酸盐，蚀刻速率V＝10nm/min)中。
然后将该有源层在去离子水中充分漂洗，然后干燥。
通过旋转涂布将2μm的SU-8沉积在有源层上。然后将该层在100℃下烘烤1min。
然后通过衬底的背面以365nm的波长和100mJ/cm2的剂量对该层进行曝光。然后利用PGMEA基的显影剂对抗蚀剂的未曝光区域显影90秒。
最后，沉积电极5(阳极)。电极5包括由PEDOT-PSS制成的100nm的界面层，在该界面层上沉积2D渗透网络形式的半透明银-纳米线层。
现在将对在图7至图12中示出的第一实施方案的变体的示例进行描述。该变体使得能够在由玻璃制成的刚性衬底上制造有机光电二极管。
第一电极(阴极)2由三个层AZO/Ag/AZO的叠层组成，这三个层的厚度分别为600nm、10nm和600nm。
该第一电极2通过阴极溅射而沉积，然后利用微电子领域中的标准技术进行局域化。
有源层3与上述的第一示例具有相同的特性。
然后将该叠层浸入AZO蚀刻剂溶液(例如由Transène以名称TE100销售的溶液)中，然后浸入银蚀刻剂溶液(例如，如4CH3COH+1NH4OH+1H2O2的溶液，蚀刻速率为v＝6nm/s)，并且最后浸入AZO蚀刻剂溶液中60秒。
然后将层3在去离子水中充分漂洗，然后干燥。
通过旋转涂布将由
Figure BDA0001575517030000111
制成的钝化或缓冲层沉积在有源层3上，从而获得300nm的厚度。
利用等离子体对层3的表面进行活化以使其浸湿(mouillante)。
在该层上沉积1μm的SU-8抗蚀剂。
然后通过衬底的背面，以365nm的波长和100mJ/cm2的剂量对该抗蚀剂进行曝光。
最后利用PGMEA基的显影剂对抗蚀剂的未曝光区域显影40秒。
使用抗蚀剂垫作为掩模，通过将缓冲层6浸入氟化溶剂(例如以名称CT SOLV180销售的溶剂)中30秒来蚀刻缓冲层6。
如在第一示例中所述来制造第二电极5。
应注意的是，在该工艺的第一实施方案的情形中，可省略通过经由有源层的不连续区域进行化学侵蚀来局部去除第一电极的步骤(c)。
在这种情况下，通过电极2，并且在与有源层3中的缺陷30的区域相对应的区域中对抗蚀剂进行曝光。
现在参照图13至图18，其涉及根据本发明的工艺的第二实施方案的附加步骤。因此，第一电极(层2)是不透明的。
因此，图13示出了根据本发明的工艺的第二实施方案的步骤(g),在该步骤中，第二电极5在图1和图2所示的步骤(a)至(c)之后直接形成在有源层3上。
该第二电极5可以具有与参照图6所述的第二电极的特性相同的特性，然而应注意的是，该第二电极5必须至少在抗蚀剂的波长下是透明的。该第二电极也可以利用相同的技术来沉积。
电极5可以设计成截断抗蚀剂的波长，但不截断光电二极管的吸收波长。
实际上，这意味着，在该工艺的第二实施方案中，步骤(g)在步骤(c)和步骤(d)之间进行，现在将参照图14对该步骤(d)进行描述。
该步骤(d)在于将正性抗蚀剂的层7沉积在第二电极5上。
该层7可以通过蒸发，或者优选地通过湿式工艺，并且特别地通过夹缝式挤压型涂布、旋转涂布或喷涂来沉积。
层7的厚度包括在10nm或10μm之间，并且优选地，包括在0.2μm和5μm之间。
这种抗蚀剂可以是由Microchemicals以名称Shipley S1818、Shipley S1814、Shipley S1828、Shipley Megaposit SPR220、AZ9260系列或者AZTX1311-DUV销售的抗蚀剂的中一种。
图15示出了另一步骤(e)，在该步骤中，通过衬底的背面10而对抗蚀剂进行曝光。因此，将在不存在第一电极2的区域，并且特别地，在电极2被蚀刻的区域20中对抗蚀剂进行曝光。
由于电极2是空间局域化的，所以在电极2周围存在可能在抗蚀剂的波长是透明的区域。因此，抗蚀剂将在电极2周围的这些区域中受到曝光。
该抗蚀剂层的曝光条件与参照图3至图6所描述的抗蚀剂层5的曝光条件相同，并且将不进行详细描述。
图16示出了该工艺的步骤(f)，在该步骤中，抗蚀剂层7受到显影。
通过利用与下方的层正交，并且特别地，与有源层3和第二电极5正交的显影剂来进行该步骤。
例如，可以提及以名称MF319(Shipley)、
Figure BDA0001575517030000131
726MIF(Clariant)和MF-26A(Shipley)销售的显影剂。
因此，图16显示，在步骤(f)结束时，抗蚀剂层7包含位于有源层3中的缺陷30的上方的区域或孔70，在该区域或孔中没有抗蚀剂。具体地，由于区域20和70的存在，在这些缺陷30处，在由有源层3和第二电极5构成的组件的两侧都不存在任何材料。
图17示出了对第二电极5进行蚀刻的步骤(h)。
该蚀刻在形成在抗蚀剂层7中的孔70中发生。
利用化学和/或物理工艺来进行该蚀刻步骤。
化学工艺在于利用蚀刻剂溶液或溶剂。物理工艺例如在于利用RIE等离子体。
蚀刻可能会停止在有源层3的上表面上，或在有源层3的厚度中，或者在有源层已被完全蚀刻掉之后与第一电极2对齐。
图17示出了蚀刻在有源层3的上表面上停止的情形。这得到在第二电极5中形成的开口50。
图17显示了第二电极5主要位于与第一电极3所在的区域相对的区域中。
换句话说，借助抗蚀剂层7的沉积，能够在围绕缺陷区域30的区域中蚀刻第二电极5。因此，这些区域30借助开口20的形成而与第一电极2电气隔离，并且借助开口50而与第二电极5电隔离。
图18示出了该工艺的附加步骤(i)，该步骤在于在蚀刻步骤(h)之后去除抗蚀剂。
借助于与下方的层正交的溶剂(例如丙酮)来进行该步骤。
该步骤是可选的。
应注意的是，在该工艺的第二实施方案的情形中，也可以省略参照图2而描述的步骤(c)，抗蚀剂通过电极2并且在与有源层3中的缺陷30相对应的区域中受到曝光。
在图13至图18所示的工艺的一个变体实施方案中，钝化层沉积在第二电极5上，即在步骤(g)和(d)之间。
该钝化层的功能是保护第一电极2、有源层3和电极5免受抗蚀剂的影响。
其可以为导电的或者绝缘的。
其必须具有使抗蚀剂的曝光波长通过的特性。
因此，该钝化层可以是通过蒸发沉积(例如
Figure BDA0001575517030000132
或金属)，通过PECVD、CVD、ALD沉积，或以溶液沉积(例如聚苯乙烯、聚乙烯苯酚、Cytop，环烯烃或PMMA)的金属(例如银、金、铝或钛)或电介质的薄层(<15nm厚)。
将通过在图16中所示的显影抗蚀剂的步骤(f)和图17中所示的蚀刻步骤(f)之间的化学工艺或物理工艺来对该钝化层进行蚀刻。
相对于参照图1至图12所述的第一实施方案，该工艺的第二实施方案具有以下优点。
首先，该第二实施方案允许使用正性抗蚀剂，正性抗蚀剂的选择比负性抗蚀剂的选择范围更大。
另外，将抗蚀剂层沉积在第二电极5上比沉积在有源层上更容易。具体而言，抗蚀剂包含可能溶解制造有源层的材料的有机溶剂。相反，各种类型的电极5(金属、金属氧化物、导电聚合物等)对有机溶剂都不敏感，或者都不是非常敏感。
最后，第二电极5允许保护有源层免受用于在步骤(f)和(i)中溶解抗蚀剂的溶剂的影响。
现在将对根据本发明的工艺的第二实施方案的示例进行描述。
其实现在由玻璃制成的刚性衬底上的有机光电二极管的制造。
该第一电极2由金制成，其厚度为100nm。
该第一电极2通过阴极溅射而沉积，然后利用微电子领域中的标准技术进行局域化。
然后，用厚度为20nm的PEIE层覆盖电极2，该PEIE层通过旋转涂布而沉积。该层在去离子水中充分漂洗，以仅留下吸附在电极2表面上的PEIE单层。
然后，通过旋转涂布，或利用其他印刷技术(诸如夹缝式挤压型涂布、丝网印刷、轮转凹版印刷、喷墨印刷或喷涂)来将厚度约为150nm的体异质结有源层3沉积在电极2的整个表面上。
有源层是供体/受体共混物，供体可能是共轭聚合物PCPDTBT，而受体是富勒烯衍生物分子60PCBM。供体和受体在共混物中的比例为1:1.5。
然后，将叠层浸入金蚀刻剂溶液中10min。
蚀刻剂溶液是基于KI/I2(例如VOLUSOL，其允许在100s内蚀刻100nm的金)的市售混合物。
然后将有源层3在去离子水中充分漂洗，然后干燥。
然后，沉积第二电极5(阳极)。第二电极5包括由PEDOT-PSS制成的100nm的界面层，在该界面层上沉积一层蒸发的银，其厚度为8nm。
由Shipley以名称S1818销售的抗蚀剂的层通过旋转涂布而沉积在第二电极5上。
该层的厚度为1μm。
然后通过衬底的背面10，以365nm的波长和100mJ/cm2的剂量对该抗蚀剂进行曝光。然后利用以名称MF319销售的显影剂对该抗蚀剂显影40s。
然后利用RIE(反应离子蚀刻)氧等离子体对电极5进行完全蚀刻。
最后，通过将抗蚀剂浸入丙酮液浴中30秒来去除抗蚀剂。
参照图17，上文已经指出，第二电极5主要位于与第一电极2所在的区域相对的区域中。
对于单一器件(诸如单一二极管)，或者对于像素矩阵，结果将是不同的。
对于具有肉眼可见尺寸(直径～1mm)的单一二极管，其结果是至电极5的电气接触将必须在与电极5和电极2之间的重叠区域相对应的二极管的有效区域中实现。
在期望将到电极5的电气接触重新分布的情况下，需要增加将电极5连接至电气接触再分布垫的第三导电层，或者第三电极。第三电极在二极管的小的区域中连接到电极5，以防止电极5将初始钝化的缺陷短路。
对于像素矩阵阵列，在蚀刻步骤(h)结束时，第二电极5不再形成连续层。因此，像素彼此不连接。
图30为显示了这样的像素矩阵阵列的截面视图。
因此，图30示出了排列成行的一行第一电极2的垫22，行垫21放置在它们之间。
第一电极垫22和行(或列)垫21为不透明区域。
因此，在进行了步骤(d)至(h)之后，获得了图30所示的矩阵阵列。
该图显示了有源层3中的缺陷30以及垫22的面对缺陷30的区域220，垫在该区域中被蚀刻。
对于矩阵阵列而言，因此有必要在步骤(i)之后设置附加步骤，以使得电极5再次为连续的。
第一解决方案在于沉积至少一个导电层(与电极5具有相同的性质，或者不同的性质)，从而将电极5的所有垫重新相互连接，并且获得连续的导电层。
图31示出了该导电层8，并且显示出，该层是局域化的，使得其由将第二电极5的垫电连接的导线构成。
实际上，为了防止导电层8使第一电极2通过存在于有源层3中的缺陷而短路，导电层8必须是局域化的。
另一个变体在于使位于第一电极2的垫之间的空间在抗蚀剂的曝光波长处不透明。
因此，如图32所示，在该波长处不透明的材料的层11可以沉积在第一电极2的垫22之间，步骤(g)和(d)如参照图13和图14所述的那样进行。
对于约365nm的波长，该局域化的层10可以由聚酰亚胺(例如以名称NISSANSE5291销售的聚酰亚胺)或负性抗蚀剂(例如SK-3000L(Fujifilm))制成，该层10的厚度为0.1μm至5μm。
该不透明层11充当掩膜。由此，在步骤(e)中，抗蚀剂层可以仅在位于第一电极2的垫上方的区域中并且在存在缺陷的范围内受到曝光。
图33示出了在通过衬底1的抗蚀剂的曝光的步骤(e)和抗蚀剂的显影步骤(f)之后的矩阵阵列。这些步骤(e)和(f)如参照图15和图16所述的那样进行。
图34示出了在例如参照图17和图18所描述的蚀刻第二电极5的步骤(h)和去除抗蚀剂的步骤(i)之后的该矩阵阵列。
图34显示出，即使在蚀刻第二电极5的步骤之后，第二电极5仍保持连续层的形式。因此不必如图31所示的那样沉积局域化的第三电极。
该变体有利地用于在像素间具有小间距的矩阵阵列。
现在参照图19至图24，其示出了与根据本发明的工艺的第三实施方案相对应的附加步骤。
图19示出了根据本发明的工艺的第三实施方案的另一步骤(d),在该步骤中，正性抗蚀剂的层7在图1和图2所示的步骤(a)至(c)之后沉积在有源层3上。
该抗蚀剂层可以与参照图14所述的抗蚀剂层具有相同的特性。
该抗蚀剂层也可以利用相同的技术沉积。
因此，将不会更详细地描述抗蚀剂层7。
图20和图21示出了对抗蚀剂层进行曝光的步骤(e)和对抗蚀剂层进行显影的步骤(f)。
这些步骤(e)和(f)可以通过参照图15和图16所述的方式进行。
因此，将不会更详细地描述这两个步骤。
图21显示出，在步骤(f)结束时，孔70已形成在层7中，这些孔定位为与区域20相对，在步骤(c)中电极2在区域20中被蚀刻。
图22示出了该工艺的附加步骤(j)，其在于将电绝缘钝化层9沉积在抗蚀剂层7上，以及与在抗蚀剂层7中产生的孔70相对齐的有源层3上。
该钝化层可以是含氟聚合物或环状聚烯烃类型的绝缘聚合物，或通过ALD沉积的层(例如，比如Al2O3的金属氧化物或比如SiN的金属氮化物)，或通过蒸发沉积的层(例如
Figure BDA0001575517030000161
的层)。
由于层9符合叠层的表面，所以其使得有源层3中的缺陷30能够被覆盖。
图23示出了该工艺的补充步骤(k)，其在于通过去除抗蚀剂7来局部去除钝化层9。通过将抗蚀剂浸入其溶剂之一(例如丙酮)中来溶解抗蚀剂而实现这种去除，该方法被称为“剥离”。所述溶剂将渗入到层9之下，溶解抗蚀剂并在溶解的区域中剥离层9。
为了有利于该去除步骤，钝化层可以是不连续的，并且在电极2的上方的试样的区域中开口。这些开口将可以通过在钝化层的沉积过程中直接进行局域化而以附加的方式产生，或者通过例如激光烧蚀而以减除的方式产生。
图23显示出，在步骤(k)之后，获得了由电绝缘体制成的垫90，这些垫位于层2的蚀刻区20和有源层3中存在的缺陷的上方。这些垫90使得易于在叠层中产生漏电流的区域30被电气隔离。
图24示出了该工艺的最后一步(g)，在该步骤中，第二电极5沉积在有源层3上。
该第二电极5可以与参照图6所述的第二电极具有相同的特性。第二电极也可以利用相同的技术而沉积。
因此，将不会更详细地进行描述第二电极5。
应注意的是，在该工艺的第三实施方案的情形中，也可以省略参照图2描述的步骤(c)，抗蚀剂通过电极2以及与有源层3中的缺陷30相对应的区域中受到曝光。
作为变体，可以在步骤(c)和(d)之间沉积另一层钝化层。由此，该钝化层沉积在有源层3上，并用于保护第一电极2和有源层3免受抗蚀剂影响。
该钝化层必须电绝缘，并且具有使抗蚀剂的曝光波长通过的特性。
该钝化层可以由通过蒸发沉积(例如，
Figure BDA0001575517030000171
)、通过PECVD、CVD、ALD沉积，或以溶液沉积(聚苯乙烯，聚乙烯苯酚或
Figure BDA0001575517030000172
或环烯烃等)的电介质制成。
然后在图23和图24所示的步骤(k)和(g)之间通过化学工艺或物理工艺来对该钝化层进行蚀刻。
现在将对根据本发明的工艺的第三实施方案的示例进行描述。其使得能够在由玻璃制成的刚性衬底上制造有机光电二极管。
该第一电极2(阳极)由铬制成，其厚度为10nm。
该第一电极2通过阴极溅射而沉积，然后利用微电子领域中的标准技术进行局域化。电极2利用RIE等离子体工艺进行预处理。
将厚度为150nm的体异质结有源层3通过旋转涂布或其他印刷技术(例如夹缝式挤压型涂布、丝网印刷、轮转凹版印刷、喷墨印刷或喷涂)而沉积在第一电极2的整个表面上。
有源层是供体/受体共混物，供体可能是共轭聚合物PBDTTT-C，而受体是C60富勒烯分子。供体和受体在共混物中的比例为1:2。
然后，将叠层浸入铬蚀刻剂溶液中10min。蚀刻剂溶液例如为以下类型的混合物：1g Ce(SO4)2-2(NH4)2-SO4-2H2O+5ml HNO3+25ml H2O，该蚀刻在28℃下进行，蚀刻速率为8.5nm/min。
然后将层3在去离子水中充分漂洗，然后干燥。将由Shipley以名称S1814销售的类型的抗蚀剂层沉积在有源层上。然后通过衬底的背面，以365nm的波长和80mJ/cm2的剂量对该抗蚀剂层进行曝光。
利用以名称MF319(Shipley)销售的显影剂对该抗蚀剂层显影40s。
通过ALD对厚度为50nm的Al2O3钝化层进行沉积。通过使用准分子激光的烧蚀而在电极2上方的区域在钝化层中的某些地方对直径小于50μm的区域开口。这些开口区域将使得溶剂溶解抗蚀剂并且渗透缓冲层，从而实现剥离。
然后，在丙酮液浴中对抗蚀剂进行剥除(strippée)1min。
最后，通过旋转涂布沉积由PEDOT/PSS构成并且厚度为50nm的电极5(阴极)。
图25至图28示出了根据本发明的工艺的该第三实施方案的变体。
该变体在参照图1和图2所述的步骤(a)至步骤(c)，以及参照图19至图21所述的步骤(d)和步骤(f)之后开始。
该变体包括蚀刻有源层3的步骤(l)。
在图25中示出了该步骤(l)。
该蚀刻在形成在抗蚀剂层7中的孔70中进行。
通过湿式工艺(例如通过溶解在溶剂中)，或通过物理工艺(特别地，利用RIE等离子体)来进行该蚀刻。
因此，如图25所示，在与已被蚀刻的第一电极2的区域20对齐的位置处，叠层被完全去除。
图26示出了下一步骤(j)，在该步骤中，钝化层9沉积在叠层上。
该层9可以与参照图22所述的钝化层具有相同的特性。层9也可以利用相同的技术进行沉积。因此，将不会更详细地描述该层9。
图26显示出，该层9符合叠层的表面，因此该层9将在预先已被蚀刻的第一电极2的区域20中与衬底1接触。
图27示出了去除存在于层7中的抗蚀剂的步骤(k)。
可以通过如上参照图23所述的方式来实现抗蚀剂的去除，并且将不对其进行更详细的描述。
图27显示出，借助于抗蚀剂层7的沉积，可以蚀刻与缺陷30对齐的有源层3，因此而得以消除缺陷30。此外，钝化层9使得第一电极2和第二电极5被隔离。
图28示出了步骤(g)，在该步骤中，第二导电电极5沉积在叠层上。
可以以如上参照图6所述的方式来执行步骤(g)，因此将不对其进行更详细的描述。
也可以通过在有源层3上设置另一层钝化层，并且在蚀刻有源层的步骤(I)之前蚀刻该钝化层(如图25所示)，从而结合根据本发明的工艺的第三实施方案的两个变体。
应注意的是，在根据本发明的工艺的第三实施方案的情形中，如果第一电极1被设计成截断抗蚀剂的波长，但不截断光电二极管的吸收波长，则第二电极5的透射率就不再重要。
现在将对参照图25至图28所述的变体的示例性实施方案进行描述。
其使得能够在由玻璃制成的刚性衬底上制造有机光电二极管。
该第一电极2(阳极)由金制成，其厚度为100nm。
该第一电极2通过阴极溅射进行沉积，然后利用微电子领域中的标准技术进行局域化。
将厚度为10nm的体异质结有源层3通过旋转涂布，或其他印刷技术(例如夹缝式挤压型涂布、丝网印刷、轮转凹版印刷、喷墨印刷或喷涂)而沉积在电极2的整个表面上。
有源层是供体/受体共混物，供体可能是共轭聚合物TFB，而受体是富勒烯衍生物分子PCBSD。供体和受体在共混物中的比例为1:2。
将有源层在160℃下烘烤30min，以使其交联，并使其不溶。
然后，将叠层浸入金蚀刻剂溶液中10min。
蚀刻剂溶液是基于KI/I2(例如VOLUSOL，其在100s内蚀刻100nm的金)的市售混合物。
然后将层3在去离子水中充分漂洗，然后干燥。
将由Shipley以名称S1818销售的抗蚀剂层沉积在有源层上，然后通过衬底的背面，以365nm的波长和80mJ/cm2的剂量对该抗蚀剂层进行曝光。
利用以名称MF319销售的显影剂对该抗蚀剂层显影40s。
然后，利用RIE氩等离子体对有源层进行蚀刻。
然后通过ALD沉积厚度为50nm的Al2O3钝化层。通过使用准分子激光的烧蚀而在电极1上方的区域中在钝化层中的某些地方对直径小于50μm的区域开口。这些开口区域将使得溶剂溶解抗蚀剂并且渗透缓冲层，从而实现剥离。
然后，在丙酮液中对抗蚀剂进行剥除1min。
最后，由厚度为3nm的铝层和厚度为7nm的银层构成的电极5(阴极)通过真空蒸发而沉积。
应注意的是，在根据本发明的工艺的所有实施方案中，抗蚀剂层可以沉积在叠层的整个表面，或者仅沉积在局域化的区域中。将可以利用掩膜来实现这种局域化的沉积。
通过阅读根据本发明的工艺的各种实施方案的描述，应将理解，该工艺使得经由叠层的有机半导体层的寄生漏电流问题通过电气钝化该有机层中的脆弱区域而得以解决，而无论这些脆弱区域是否是孔或不同形态的区域。
为此，如在文献FR-2 991 505中那样，该工艺可以规定通过有源层中的缺陷而将有源层下方的电极区域进行局部蚀刻。局部蚀刻的该步骤(c)使得该工艺在钝化有源层中的缺陷方面更为有效。
另外，该工艺规定沉积正性抗蚀剂或负性抗蚀剂，抗蚀剂通过存在于有源层下方的电极而受到曝光。
因此，该工艺使得正性抗蚀剂正好在脆弱区域上方开口或使得负性抗蚀剂正好在脆弱区域上方沉积，该脆弱区域为漏电流的来源。因此，抗蚀剂开口或沉积的位置与在有源层中存在的缺陷自对准。
借助于特定的步骤，抗蚀剂使得，通过对缺陷进行局部修补易于在叠层中产生漏电流的缺陷被电气隔离。
通常，本发明的第一实施方案为优选的实施方案。具体地，该工艺步骤最少，并且最容易实现。特别是，该工艺不包括蚀刻第二电极5或有源层3的步骤，而这些步骤是难以实施的步骤。最后，该工艺最适合于获得像素矩阵阵列。
有利地，根据本发明的工艺将可以用于在分立的元器件或更复杂的系统(例如无源或有源矩阵阵列)中使用的有机电子器件中提高性能和减少故障。这些器件可以是有机的或者是有机/无机混杂的。
特别地，本发明可以涉及电流整流二极管、太阳能电池、光电二极管、电容器、存储器、激光器、发光二极管或场效应晶体管。
在权利要求中所公开的技术特征之后所插入的附图标记仅旨在使权利要求更易于理解，而不以任何方式限制权利要求的范围。

Claims (8)

1.一种用于制造第一电极/有源层/第二电极的叠层的工艺，该叠层旨在用于电子器件，所述工艺包括以下步骤：
(a)将第一导电层(2)沉积在衬底的正面，以形成第一电极；以及
(b)沉积有源层(3)，其采取薄的有机半导体层的形式，该层包括不连续区域；
其特征在于，该工艺还包括以下步骤：
(d)将正性抗蚀剂的抗蚀剂层(7)沉积在叠层的与衬底相对的一侧，该衬底至少为部分透明的；
(e)经由所述衬底的背面(10)对抗蚀剂层(7)进行曝光；
(f)对抗蚀剂层进行显影；
(g)沉积第二导电层(5)以形成第二导电电极，
其中，步骤(f)导致在抗蚀剂层(7)中在与不连续区域(30)对齐的位置处形成孔(70)，所述工艺在步骤(f)和步骤(g)之间包括两个附加步骤：将钝化层(9)沉积在抗蚀剂层上的步骤(j)与去除抗蚀剂的步骤(k)。
2.根据权利要求1所述的工艺，其中，所述电子器件为有机光电探测器或有机太阳能电池。
3.根据权利要求1所述的工艺，其中，所述第一电极在用于曝光抗蚀剂层(7)的波长下是不透明的。
4.根据权利要求1所述的工艺，其中，在与不存在所述第一电极的区域相对应的区域中曝光抗蚀剂层(7)。
5.根据权利要求1所述的工艺，在沉积抗蚀剂层(7)的步骤(d)之前，包括附加步骤，所述附加步骤在于将钝化层沉积在第二导电电极上。
6.根据权利要求1所述的工艺,其中，在步骤(j)之前，设置了经由在抗蚀剂中形成的孔(70)来蚀刻有源层(3)的步骤(l)。
7.根据权利要求1或6的任一项所述的工艺，其中，缓冲层在步骤(b)和步骤(d)之间沉积在有源层上，然后在步骤(k)和步骤(g)之间设置了蚀刻缓冲层的步骤。
8.根据权利要求1所述的工艺，其中，经由有源层的不连续区域(30)通过化学侵蚀而局部去除第一导电层的步骤(c)在步骤(b)之后进行。
CN201680047027.3A 2015-06-16 2016-06-16 用于制造第一电极/有源层/第二电极的叠层的方法 Active CN107925005B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1555480 2015-06-16
FR1555480A FR3037723B1 (fr) 2015-06-16 2015-06-16 Procede de realisation d'un empilement du type premiere electrode / couche active / deuxieme electrode.
PCT/EP2016/063922 WO2016202938A1 (fr) 2015-06-16 2016-06-16 Procédé de réalisation d'un empilement du type première électrode / couche active / deuxième électrode

Publications (2)

Publication Number Publication Date
CN107925005A CN107925005A (zh) 2018-04-17
CN107925005B true CN107925005B (zh) 2022-04-08

Family

ID=54329664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680047027.3A Active CN107925005B (zh) 2015-06-16 2016-06-16 用于制造第一电极/有源层/第二电极的叠层的方法

Country Status (7)

Country Link
US (1) US10559771B2 (zh)
EP (2) EP3550625B1 (zh)
JP (1) JP6830453B2 (zh)
KR (1) KR102629662B1 (zh)
CN (1) CN107925005B (zh)
FR (1) FR3037723B1 (zh)
WO (1) WO2016202938A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101998743B1 (ko) * 2017-06-14 2019-07-10 엘지전자 주식회사 화합물 반도체 태양 전지 및 이의 제조 방법
CN109103215B (zh) * 2017-06-21 2021-03-09 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
CN108305955A (zh) * 2018-01-25 2018-07-20 武汉华星光电半导体显示技术有限公司 发光器件及发光器件的制作方法
US10741783B2 (en) 2018-01-25 2020-08-11 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Light emitting device and manufacturing method for the same
FR3084207B1 (fr) * 2018-07-19 2021-02-19 Isorg Systeme optique et son procede de fabrication
CN111009618A (zh) * 2019-12-18 2020-04-14 固安翌光科技有限公司 一种有机电致发光器件
EP4213220A1 (en) * 2020-09-09 2023-07-19 Kabushiki Kaisha Toshiba Transparent electrode, method for manufacturing transparent electrode, and electronic device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN158650B (zh) * 1981-03-16 1986-12-27 Sohio Commercial Dev Co
EP0236936A3 (de) * 1986-03-11 1989-03-29 Siemens Aktiengesellschaft Verfahren zur Vermeidung von Kurzschlüssen bei der Herstellung von elektrischen Bauelementen, vorzugsweise von aus amorphen Siliziumschichten bestehenden Solarzellen
US4729970A (en) * 1986-09-15 1988-03-08 Energy Conversion Devices, Inc. Conversion process for passivating short circuit current paths in semiconductor devices
JP3179927B2 (ja) * 1993-03-24 2001-06-25 三洋電機株式会社 光電変換装置の製造方法
US5437999A (en) * 1994-02-22 1995-08-01 Boehringer Mannheim Corporation Electrochemical sensor
JP3599964B2 (ja) * 1997-07-29 2004-12-08 パイオニア株式会社 発光ディスプレイ及びその製造方法
JP3840010B2 (ja) * 1999-10-19 2006-11-01 東北パイオニア株式会社 発光ディスプレイの製造方法
JP2002203869A (ja) * 2000-10-30 2002-07-19 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
TW200711514A (en) * 2005-06-30 2007-03-16 Koninkl Philips Electronics Nv Method for generating an electrode layer pattern in an organic functional device
WO2007004118A2 (en) * 2005-06-30 2007-01-11 Koninklijke Philips Electronics N.V. Method for reducing occurrence of short-circuit failure in an organic functional device
FR2941159B1 (fr) * 2009-01-19 2012-02-24 Commissariat Energie Atomique Procede de depot d'un materiau a la surface d'un objet.
WO2011160017A2 (en) * 2010-06-17 2011-12-22 University Of Florida Research Foundation, Inc. Enhanced thin film solar cell performance using textured rear reflectors
US20110312120A1 (en) * 2010-06-22 2011-12-22 Reel Solar, Inc. Absorber repair in substrate fabricated photovoltaics
JP5860677B2 (ja) * 2010-11-24 2016-02-16 株式会社半導体エネルギー研究所 発光素子、発光素子の作製方法、及び照明装置
US9018632B2 (en) * 2011-04-28 2015-04-28 Sharp Kabushiki Kaisha TFT substrate and method for correcting wiring fault on TFT substrate
FR2991505B1 (fr) * 2012-06-05 2016-12-16 Commissariat Energie Atomique Procede de realisation d'un empilement du type premiere electrode/couche active/deuxieme electrode.
WO2013190841A1 (ja) * 2012-06-21 2013-12-27 パナソニック株式会社 被覆方法および有機ｅｌ素子の製造方法
KR20150060794A (ko) * 2012-09-18 2015-06-03 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 전자-광 디바이스 스택
US20140299184A1 (en) * 2013-03-29 2014-10-09 Solarity, Inc. Semiconductor dome-array structures using non-permanent and permanent mold templates
KR101436123B1 (ko) * 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법

Also Published As

Publication number Publication date
EP3311428B1 (fr) 2019-06-12
KR20180019165A (ko) 2018-02-23
EP3550625A1 (fr) 2019-10-09
US20180159060A1 (en) 2018-06-07
FR3037723A1 (fr) 2016-12-23
KR102629662B1 (ko) 2024-01-25
CN107925005A (zh) 2018-04-17
FR3037723B1 (fr) 2019-07-12
US10559771B2 (en) 2020-02-11
EP3311428A1 (fr) 2018-04-25
JP6830453B2 (ja) 2021-02-17
EP3550625B1 (fr) 2021-07-21
WO2016202938A1 (fr) 2016-12-22
JP2018521507A (ja) 2018-08-02

Similar Documents

Publication Publication Date Title
CN107925005B (zh) 用于制造第一电极/有源层/第二电极的叠层的方法
JP6352906B2 (ja) 第１の電極、活性層、および第２の電極を含むタイプのスタックを構成する方法
JP2009516382A (ja) 導電層をパターニングするための方法および装置ならびにそれによって製造されるデバイス
CN105122381A (zh) 透明导电层压板、包含透明导电层压板的透明电极及透明导电层压板的制造方法
Lim et al. Suppressing Interfacial Dipoles to Minimize Open‐Circuit Voltage Loss in Quantum Dot Photovoltaics
US20180205027A1 (en) Method For Producing An Organic CMOS Circuit And Organic CMOS Circuit Protected Against UV Radiation
KR101565338B1 (ko) 유기 태양 전지 및 이의 제조방법
NL2006756C2 (en) Method for forming an electrode layer with a low work function, and electrode layer.
Kang et al. Durability of PEDOT: PSS-pentacene Schottky diode
CN110249441B (zh) 形成堆叠层的方法和堆叠层
EP3111480B1 (fr) Dispositif electronique comprenant un composant opto-electronique et deux transistors organiques
KR20170113194A (ko) 유기 태양전지 및 그 제조 방법
JP2006060104A (ja) 光電変換素子およびその製造方法
US20220190268A1 (en) Optoelectronic device comprising an active organic layer with improved performance and method for producing said device
Georgiou Solution processed electrodes for organic solar cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant