CN110249441B - 形成堆叠层的方法和堆叠层 - Google Patents

形成堆叠层的方法和堆叠层 Download PDF

Info

Publication number
CN110249441B
CN110249441B CN201780085495.4A CN201780085495A CN110249441B CN 110249441 B CN110249441 B CN 110249441B CN 201780085495 A CN201780085495 A CN 201780085495A CN 110249441 B CN110249441 B CN 110249441B
Authority
CN
China
Prior art keywords
layer
free volume
producing
stacked
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780085495.4A
Other languages
English (en)
Other versions
CN110249441A (zh
Inventor
J-M·韦里亚克
M·邦瓦迪
S·夏洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trixell SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Trixell SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trixell SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Trixell SAS
Publication of CN110249441A publication Critical patent/CN110249441A/zh
Application granted granted Critical
Publication of CN110249441B publication Critical patent/CN110249441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50Photovoltaic [PV] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861Repairing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Abstract

一种生产堆叠层的方法,其包括以下步骤:‑能够导电的第一层(2),‑在第一层(2)上形成(102)感兴趣的层(3),该感兴趣的层(3)包含至少一个自由体积,‑形成至少一个修复元件(7),每个修复元件至少部分地填充称为感兴趣的自由体积的自由体积,该修复元件(7)包含至少一个绝缘层并且使与第一层(2)相对的位于所述至少一个自由体积之外的感兴趣的层(3)的上表面(31)自由,‑在感兴趣的层(3)上形成(104)能够导电的第二层(20),所述第二层(20)覆盖修复元件(7)和自由表面(31),形成修复元件(7)的步骤包括以下步骤:‑在感兴趣的层(3)上形成(111)缓冲层(4),其至少部分地延伸到感兴趣的自由体积(30)中,‑用填充层(5)覆盖(112)位于感兴趣体积(30)中的缓冲层(4)的至少一部分,所述缓冲层(4)和填充层(5)由不同的材料制成。

Description

形成堆叠层的方法和堆叠层
技术领域
本发明涉及一种用于修复旨在用于电子器件的薄层堆叠中的缺陷的方法。
背景技术
所讨论的器件例如可以是晶体管,例如场效应晶体管、电流整流二极管、太阳能电池、光电探测器电池、电容器、激光二极管、传感器类型器件、存储器,或甚至发光二极管、无源器件(电感器、电容器、电阻器)、压力传感器或温度传感器。特别是在刚性或柔软(塑料)衬底上的有机电子器件的问题。这些器件可以采用独立部件或连接在一起的部件的形式。堆叠层可以用于形成单个器件或多个器件,例如器件的矩阵阵列。
本发明更具体地应用于有机二极管堆叠领域和有机太阳能电池或有机光电探测器中使用的堆叠层。
这些堆叠层通常包含介于能够导电的两层之间的薄的,有机的、部分有机的或无机的,并且绝缘的、半导体或导电的感兴趣的层。
在已知的现有技术的器件中,观察到多个类型的拓扑制造缺陷出现在感兴趣的层。这些缺陷属于自由体积类型。它们可能是感兴趣的层中的通孔;然后它们出现在活性层的任一侧。也可能是活性层和导电层之间比在感兴趣的层的其余部分自由体积更大的区域问题。后面的区域例如是在单个导电层上开口的盲孔。作为变型,可以是区域的问题,其中活性层的厚度小于在生产堆叠层的方向上的预设标称厚度。
这些具有较大自由体积的区域可能是由薄层沉积时表面上的颗粒、衬底缺陷的存在例如表面上的拓扑缺陷或峰、或者具有不同表面张力的区域导致的,由当通过液体处理沉积活性层时溶液中存在的颗粒(未溶解的材料)导致的,或者由从沉积表面对活性层局部去湿等导致的。这些孔可以具有1纳米至几百微米的横向尺寸。它们在薄层形成期间产生。
这些缺陷区域在器件制造期间产生。这些较大自由体积的区域可能产生电泄漏(电流将在两个电极之间更容易流动的区域)。寄生漏电流可能出现在电子器件中,其中感兴趣的薄膜应该电隔离形成导电电极的导体,特别是在有机二极管的情况下。因此,活性层中存在通孔可能导致两个导电电极局部短路。
当它们出现在有机光电探测器或电流整流二极管中时,这些寄生漏电流是非常不利的。具体地,在这种情况下,二极管的反向偏压方式中和黑暗中的电流必须非常低(大约1nA/cm2)。因此,通过感兴趣的层中的缺陷的最轻微的电泄漏可能导致该电流增加几个数量级并且极大地且不可逆地降低二极管的性能。
这些寄生漏电流在有机太阳能电池中也是不利的,但程度较低。在这种器件中,二极管的漏电流越低,太阳能电池能够更好地响应弱照明。
盲孔或较大自由体积的区域也易于受到电击穿。这些区域在电场下更容易降解的意义上更脆弱。现在,如果在光电二极管中分隔两个电极的有机层(光电转换层)包含至少一个亚厚度类型的缺陷,则电场在亚厚度区域中增加并且使其更易于受到电击穿。如果发生这种电击穿,则通过光电转换层读取的电流增加,因此光电二极管的性能降低。
因此,已经提出了用于限制堆叠的活性层中的寄生漏电流并且用于限制电击穿的风险的解决方案。第一种建议的解决方案旨在限制这种活性层中的缺陷数量。特别建议增加活性层的厚度,在溶液沉积之前过滤溶液以形成活性层、使用含有少量缺陷的衬底、在沉积活性层之前清洁衬底表面或通过在洁净室中工作限制环境空气中的颗粒数量。
但是,提出的解决方案各有缺点。具体地,活性层厚度的增加太大会容易例如降低器件性能。因此,活性层的厚度通常为约1nm至几百纳米。此外,过滤需要具有良好溶解性的溶液,对于目前用于活性层的所有材料而言情况并非如此。此外,过滤步骤难以在工业规模上实施。含有少量缺陷的衬底是在平面性上具有良好性能的衬底,成本高。关于衬底清洁,其可能留下一定尺寸的颗粒。在洁净室工作是昂贵的。
还建议使用双活性层。然而,特别是通过湿法处理实现的双层概念需要复杂的技术,其中使用选择性溶剂或交联层以便不防止第一活性层在第二活性层的沉积期间溶解。
还提出了旨在修复活性层中的缺陷的第二类解决方案。在公开号为WO2013/182970的公开国际专利申请中,特别建议局部蚀刻第一导电层,在该第一导电层上通过有机层中的孔形成活性层,从而防止第一导电层和形成在活性层上的第二导电层之间的接触。该技术具有不适用于每种类型的第一导电层的缺点。特别地,当第一导电层的材料难以湿法蚀刻时,该技术不起作用。
在美国专利申请US2012/0126277中还建议形成第一导电层,在第一导电层上形成活性层,然后在活性层上形成绝缘层,使得绝缘层渗透到活性层中的通孔类型的自由体积中。然后移除位于孔外部的绝缘层部分,以使活性层的自由表面出现,同时将绝缘层留在孔内。然后在活性层和绝缘层上形成能够导电的第二层。该过程使得通过导体/活性层/导体类型的堆叠的活性层的寄生漏电流得到限制,并防止借助于堆叠产生的器件性能的降低。相对比,该方法有几个缺点。形成绝缘层的材料的选择是有限的。具体地,后者必须能够填充孔,形成在活性层上并从活性层移除,以使自由表面出现而不会侵蚀活性层。
本发明的一个目的是限制上述缺点中的至少一个。
发明内容
为此,本发明的一个主题是一种用于生产堆叠层的方法,其包括以下步骤:
-形成能够导电的第一层,
-在第一层上形成感兴趣的层,所述感兴趣的层包含至少一个自由体积,
-形成至少一个修复元件,每个修复元件至少部分地填充称为感兴趣的自由体积的自由体积,该修复元件包含至少一个绝缘层并且使与第一层相对并且位于所述至少一个自由体积的外面的感兴趣的层的上表面自由,
-在感兴趣的层上形成能够导电的第二层,该第二层覆盖所述修复元件和自由表面,
形成修复元件的步骤包括以下步骤:
-在感兴趣的层上形成缓冲层,该缓冲层至少部分地延伸到感兴趣的自由体积中,
-用填充层覆盖位于感兴趣体积中的缓冲层的至少一部分,所述缓冲层和填充层由不同材料制成。
有利地,填充层渗透到至少一个感兴趣的自由体积中。
有利地,缓冲层防止感兴趣的层与填充层之间的任何物理接触。
有利地,该方法包括移除多余的缓冲层和多余的填充层的步骤,以便使感兴趣的层的自由表面出现,从而在感兴趣的自由体积中留下剩余部分的缓冲层。
有利地,填充层渗透到至少一个感兴趣的自由体积中,并且进行移除步骤以便在所述感兴趣的自由体积中留下剩余部分的填充层,所述剩余部分至少部分地覆盖剩余部分的缓冲层。
有利地,缓冲层是由绝缘材料制成的层。
作为变型,形成缓冲层的步骤包括沉积由导电材料制成的层的步骤和氧化由导电材料制成的层的第一步骤。
有利地,移除多余的缓冲层和填充层的步骤之后是氧化剩余部分的缓冲层的自由表面的第二步骤。
根据一个实施方案,填充层是绝缘的。作为变型,填充层能够导电。
有利地,在堆叠层的堆叠方向上,自由体积之外的缓冲层的厚度和填充层的厚度之和大于或等于在自由体积之外的感兴趣的层的标称厚度e。
有利地,缓冲层是绝缘金属氧化物。
有利地,填充层是SU-8型的抗蚀剂或由聚对二甲苯制成。
可以有利地通过原子层沉积来真空沉积缓冲层。
填充层可以通过湿法处理来沉积。
有利地,移除步骤包括以下步骤:
-移除多余的填充层,以使修复层的自由表面出现,
-移除多余的缓冲层,以使活性层的自由表面出现。
有利地,移除多余的缓冲层的步骤包括选择性移除步骤,以使在不侵蚀感兴趣的层的情况下移除缓冲层。
有利地,移除多余填充层的步骤包括选择性移除步骤,以使在不移除缓冲层的情况下移除填充层。
本发明还涉及一种依次包含以下的堆叠层:
-能够导电的第一层,
-包含至少一个自由体积的感兴趣的层,
-至少部分地填充称为感兴趣的自由体积的自由体积的修复元件,该修复元件包含至少一个由绝缘材料制成的层并且使位于所述至少一个自由体积之外的感兴趣的层的上表面自由,
-第二层,其能够导电覆盖修复元件和上表面,
所述修复元件包含缓冲层和填充层,所述填充层至少部分地覆盖位于感兴趣体积中的缓冲层的一部分,所述缓冲层和填充层由不同材料制成。
附图说明
通过阅读以下详细描述,本发明的其他特征和优点将变得清楚明白,所述详细描述通过参考附图的非限制性示例给出,其中:
-图1a至1d显示了在生产根据本发明的堆叠层的连续步骤中获得的产品,箭头表示为获得这些各种产品而进行的步骤,以及
-图2a至2d显示了在连续步骤中获得的产品,允许形成修复元件。
在所有附图中,相同的元件用相同的参考标记表示。
具体实施方式
图1a至1d示出了用于生产堆叠层100的方法的各个步骤以及在这些步骤结束时获得的各种产品。堆叠层100的各个层沿堆叠方向z堆叠。
在本申请中,传导意味着导电,绝缘意味着电绝缘。
根据本发明的方法的第一步骤101是在衬底1上形成第一层2的步骤。步骤101例如是将第一层2沉积在衬底上。
第一层2能够导电。其可以由半导体或导电材料制成。其可以,例如在有机光电探测器和第一电极/活性层/第二电极类型的有机太阳能电池的情况下形成电极。
衬底1可以具有任何性质。其可以是例如由玻璃制成的刚性衬底,或柔性衬底,例如由塑料、PET或PEN制成的衬底。
第二步骤102是在第一层2上形成活性层3,其在图1b中示出。活性层3有利地以薄层的形式沉积。其厚度例如为1nm至几微米。
活性层3可包含至少一种有机性质的材料,例如聚合物、低聚物、树枝状聚合物或小有机分子。其可包含至少一种无机性质的材料,例如氧化硅、氮化硅、氧化铝或量子点。其还可包含至少一种来自钙钛矿族的材料。
在有机光电探测器和有机太阳能电池的情况下,活性层3可以是光电转换层。
活性层3有利地包含电子给体材料和电子受体材料的混合物。给体半导体可以是分子、低聚物或π-共轭的有机聚合物,即具有单键和双键交替的聚合物。常规使用的共混物是成对区域规则型聚(3-己基噻吩)(RR-P3HT)和(6,6)-苯基-C61丁酸甲酯([60]PCBM)。可以有利地使用宽带隙(PFB、TFB、PTAA、PCDTBT等)或窄带隙(PDPP3T、PCPDTBT、Si-PCPDTBT、PDDTT等)的其他给体聚合物。同样,关于受体材料,可以有利地使用其他材料,例如C60、C70或C80的衍生物(PCBM、茚-C60、茚-C60双加合物)、碳纳米管、并苯二酰亚胺分子或聚合物(F8BT、N2200)。受体材料也可以具有无机性质,比如TiO2或ZnO的纳米颗粒。
因此,活性层3可以是电子给体材料和电子受体材料的异质结,其形式为多个元素活性层的堆叠层。活性层也可以采用包含本体异质结的单层的形式。然后其包含两种材料的混合物,形成本体异质结,即纳米尺度上两种材料的紧密共混物。
在这些图中,活性层3已经以单层的形式,即单层元素活性层示出。该活性层3与第一层2接触。
活性层3的构成材料可以以溶液的形式沉积。可以过滤这些溶液以限制聚集体的存在。这也可以使得在活性层中缺陷的产生受到限制。
任选地,界面层可以在活性层3之前沉积在第一层2上。换句话说,界面层介于第一层2和感兴趣的层3之间。该层未在图1b中示出。该界面层可以例如由PEDOT:PSS、石墨烯、聚芴衍生物、四(二甲基氨基)乙烯(TDAE)、聚环氧乙烷、乙氧基化聚乙烯亚胺(PEIE)、支化聚乙烯亚胺(PEI)、WO3、MoO3、LiF、NiO、V2O5、TiOx、ZnO或CsCO3形成或甚至在导电电极的表面上使用自组装单层(SAM)形成。
该界面层可以调整第一层2和活性层3的功函数。例如,如果ITO具有4.6eV的功函数,则在其表面上使用ZnO薄层可以使得其表面功函数(在电极/活性层界面处)被调节至4.3eV而不会太大改变垂直于衬底的导电电极的电导率。
如上所述,感兴趣的层3包含至少一个包含自由体积30的区域。该自由体积30由图1b的非限制性示例中的通孔构成。自由体积与第一层2垂直。
通常,自由体积或缺陷可以由微米尺寸的孔或具有比在堆叠方向z上活性层的预设期望厚度e小的厚度的区域组成。其可能是未被聚合物链占据的孔隙或甚至体积的问题。其尺寸为1纳米至几毫米。
自由体积是感兴趣的层中的缺陷。这些缺陷是预先存在的。换句话说,在感兴趣的层的形成期间形成了这些自由体积或缺陷。
根据本发明的方法包括修复步骤103,所述修复步骤是形成修复元件7,其在图1c中示出。修复元件7至少部分地,优选地完全地填充至少一个自由体积30,其被称为感兴趣的体积。
修复元件7使活性层3的表面31的区域自由,即活性层3的上表面的一部分,即与位于面对第一层2的活性层的表面33相对的活性层3的表面。表面31位于任何自由体积30之外。
修复元件7包含至少一个电绝缘层。
用于生产堆叠层100的方法还包括形成第二层20的步骤104,如图1d所示,该第二层能够在修复元件和感兴趣的层3上导电。这可能是由半导体或导电材料制成的层的问题。其可以,例如在有机光电探测器和第一电极/活性层/第二电极类型的有机太阳能电池的情况下形成导电电极。
有利地,第二层20覆盖修复元件7和自由表面31。它有利地是连续的。第二层20与修复元件7和自由表面31接触。
修复元件7包含至少一个绝缘层,至少部分地填充自由体积30的内部并且插入在两个层2和20之间,使得两个层2和20之间的物理和电接触的风险得到限制并因此使通过自由体积30的短路和漏电流得到限制。
有利地,修复元件7被配置和布置成通过感兴趣的自由体积30防止第一层2和第二层20之间的任何物理和电接触。它包含至少一个确保这种物理和电分离的绝缘层。修复元件7使得尽可能地限制通过自由体积的漏电流的增加,并且限制当自由体积是盲孔类型时电击穿的风险。
修复元件7沿z轴可具有大于或等于沿z轴的自由体积的深度的厚度,如图2d所示,或者实际上与自由表面31齐平或实际上具有小于沿z轴的自由体积的深度的厚度。它也可以具有沿z轴不变的或者变化的厚度,如图2d所示。
现在将更详细地描述形成修复元件然后其结构的过程。
根据本发明,形成修复元件7的步骤104包括以下步骤,如图2a和2b所示:
-在活性层3上形成111缓冲层4,使得缓冲层4至少部分地延伸到感兴趣的自由体积30中,
-形成112所谓的填充层5,其覆盖位于感兴趣体积30中的缓冲层4的至少一部分。在该图的实施方案中,填充层完全覆盖缓冲层4。
此外,缓冲层4和填充层5由不同材料制成。
使用不同的材料增加了可用于形成层4和5的材料的选择,并增加了它们各自的形成工艺的选择。
根据本发明的方法使得可以至少部分地保持活性层3和/或第一层2的完整性并确保自由体积30被充分填充。特别可以选择确保自由体积被充分填充的填充层5,但是沉积过程和/或移除过程(如下面将更详细描述的)可能使活性层3劣化,因为后者在填充层5的沉积和/或处理步骤中由缓冲层4保护。因此可以选择这样的层4,其能够在不劣化活性层3的情况下被沉积和/或移除,但是反过来在填充自由体积上不一定具有良好的性能。
有利地,缓冲层4介于填充物5和活性层3之间。
有利地,产生步骤111和112,使得缓冲层4防止填充层5和活性层3之间的任何物理接触。然后确保保护整个活性层3。因此,缓冲层4有利地覆盖界定自由体积30的整个表面32。这使得可以通过修复层5确保体积30的最大填充,同时确保对活性层3的最大保护。
形成或沉积在缓冲层4上的填充层5实际上渗透到足够尺寸的自由体积30中,即通过缓冲层4未完全填充的自由体积30中。对于沉积在活性层3上的给定厚度的缓冲层,较小尺寸的体积被缓冲层4完全填充。它使得这些大的自由体积可以被很好地填充,即使缓冲层4不能以足够厚的以填充它们的体积的层的形式沉积。有利地,形成填充层5使得其至少部分地填充感兴趣的自由体积中的一个自由体积。
在图2a至2b所示的过程中,层4和5延伸到自由体积30中和表面31上方。更一般地,层4和5可以延伸到位于任何自由体积30之外的活性层3的上自由表面上方。
形成修复元件7的步骤有利地包括移除步骤113、114,其在图2c和2d中示出。在该步骤中,移除多余的每个层4、5,以便使如图2d所示的活性层3的自由表面31出现,并且保留剩余部分的缓冲层40,所述剩余部分40至少部分地渗透到自由体积30中。这个过程简单快速。它不需要足够的精度来仅将层4和5沉积在自由体积30中并与其垂直。
在图2c和2d所示的过程中,进行移除步骤以便保留修复层5的剩余部分,该剩余部分50至少部分地渗透到体积30中并且至少部分地覆盖剩余部分的缓冲层4。
层4和5有利地以连续层的形式形成。层4部分地延伸到自由体积30中并面向表面31。层5部分地面向自由体积30并面向表面31延伸。作为变型,这些层中的至少一个以不连续层的形式形成。
作为变型,层4和5仅局部地沉积在至少一个体积30中。在这种情况下,该过程不包括任何移除步骤,或者移除步骤不包括从体积30周围移除。然后,层4和5分别是形成修复元件7的层40和50。该实施方案比上述优选实施方案更慢且更昂贵。
在图2d的非限制性实施方案中,修复元件7在移除步骤113、114结束时由层4和5的剩余部分40、50形成。层4的剩余部分和层5的剩余部分分别形成剩余的缓冲层40和剩余的填充层50。
在附图的实施方案中,缓冲层4与活性层3邻接。
在附图的实施方案中,填充层5与缓冲层4邻接。
有利地,层4由电绝缘材料制成。因此,它使得可以执行元件7的所有或一些电绝缘功能。有利地,其余的缓冲层40防止能够导电的层2和20之间以及层2和其余的修复层50之间的任何物理接触。因此,修复元件7使得可以防止层2和20之间的任何物理接触,而不必使用电绝缘修复层5或50。因此,可以用于生产该层5或50的材料的选择更大。为此,当自由体积为通孔型时,其余的缓冲层40有利地但不是必须地覆盖第一层2的表面的通向自由体积30的部分21。
作为变型,缓冲层4包含能够被氧化形成电绝缘氧化物的导电材料层,和覆盖所述导电材料层的所述氧化物层。然后,形成缓冲层4的步骤包括沉积或形成导电材料层的步骤和氧化该层表面以形成绝缘层的第一步骤。这种处理可以非常简单地为暴露在空气中几分钟或在高压氧等离子体中进行氧化处理(最小100mT,功率在200和500W之间)。
当为了形成层40和50而移除多余的层4和5时,然后移除超出层4和5之间的界面的氧化物层。然后在移除步骤113、114之后有利地进行第二氧化步骤用于氧化剩余部分的缓冲层4的表面,以使其绝缘,从而获得最终缓冲层40。这使得可以获得绝缘层40并且尽可能地限制漏电流。作为变体,该方法不包括该氧化步骤。
有利地,填充层5由电绝缘材料制成。当两个层4和5(或40和50)是绝缘的时,该实施方案是最佳的,因为它使得两个导电层2、20之间,即在其间夹有感兴趣的层的两个层之间的绝缘材料的量可以最大化。两个导电层2、20之间的距离在修复元件7的所有侧表面(即,垂直于堆叠方向的平面中的表面)上最大,这使得可以尽可能地限制缺陷内部的电场值,该电场的值与电极之间的距离成反比。
在不太有利的变型中,填充层5或最终填充层50是由能够导电的半导体或导电材料制成的层。换句话说,填充层5能够导电。
形成缓冲层4或40的绝缘材料例如选自以下绝缘材料:绝缘金属氧化物,比如氧化铝(Al2O3)、聚对二甲苯、聚酰亚胺、PMMA、聚苯乙烯、聚乙烯吡咯烷酮、聚乙烯基苯酚、聚乙烯醇、聚烯丙胺、含氟聚合物CYTOP和由
Figure GDA0004054838880000111
销售的氟化光刻胶OSCoR 4001。使用绝缘金属氧化物例如氧化铝是有利的,因为金属氧化物是良好的电绝缘体并且可以以薄层(通常<100nm)沉积。这样做的优点在于可以利用真空技术沉积缓冲层,特别是原子层沉积(ALD),其使得可以沉积非常保形或实现非常好的覆盖的层。
形成这些层4、40的导电材料例如是金属,例如铝、Cr或Ti。
有利地,缓冲层4或层40通过原子层沉积形成或包括真空沉积层的步骤。原子层沉积或ALD在法语中称为
Figure GDA0004054838880000112
par couche atomique。该沉积过程使得可以产生与界定自由体积的表面相符的沉积物,这使得可以覆盖所有界定自由体积的表面。此外,如果在足够低的温度(低于或等于约150℃)下进行该沉积,则该技术不损坏有机活性层。然而,这种沉积技术很昂贵。此外,它不允许产生大厚度的沉积。具体地,产生的沉积通常具有0.1nm至300nm的厚度。可以形成厚度大于300nm的沉积,但沉积时间变得非常长(约几小时)。由此产生的沉积与界定自由体积的表面一致,但是是弱平面化的。因此,填充层5的沉积使得可以填充尺寸太大而不能通过ALD完全填充它们的自由体积。
通常,层4或层40有利地通过真空沉积形成或包含真空沉积层的步骤。该沉积例如使用以下技术之一进行:化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、ALD、热蒸发、电子束蒸发、等离子体聚合。真空沉积技术通常产生良好覆盖的保形沉积物,所述保形沉积物可以允许覆盖界定自由体积的整个表面32。另外,由于活性层3可溶于溶剂,因此真空技术避免使用易于使活性层劣化的溶剂。
填充层5或绝缘层50由例如选自以下绝缘材料中的材料制成:聚对二甲苯、光致抗蚀剂例如环氧树脂SU-8和SU-18、另一种环氧树脂或聚环氧化物、聚苯乙烯、聚酰亚胺、聚甲基丙烯酸甲酯(PMMA)、聚乙烯吡咯烷酮、聚乙烯基苯酚、聚乙烯醇、聚烯丙基胺、含氟聚合物CYTOP、由
Figure GDA0004054838880000121
出售的氟化光致抗蚀剂OSCoR4001、和PEDOT。作为变型,填充层5或层50是导电材料层,例如PEDOT:PSS或聚苯胺(PANI)。聚对二甲苯例如聚对二甲苯C的使用是有利的,因为它具有良好的表面覆盖性能。它将填充缺陷并沉积在活性层的表面上,同时使其表面平坦化。但是,必须通过等离子体蚀刻移除这种类型的层。该技术易于蚀刻活性层。缓冲层4(图2a)使得可以保护感兴趣的层3免受这种类型的蚀刻。
SU-8抗蚀剂的使用也是有利的,因为抗蚀剂SU-8是能够以相当厚的层沉积的粘性聚合物。
填充层5或层50可以是与感兴趣的层3相同的材料层。它例如由有机材料制成。
它可以通过湿法加工使用例如旋涂、浸涂、狭缝涂布、激光印刷、日光胶版、苯胺印刷、喷墨涂布、喷涂等技术沉积。这些沉积技术使得可以产生厚沉积物并且具有比真空沉积更大的平面化效果。
有利地,例如使用热蒸发技术在真空或部分真空下沉积聚对二甲苯。
当然,可以通过湿法处理沉积层4和40,并且可以通过真空沉积来沉积层5和50。
有利地,在缺陷区域30之外和堆叠方向z上,由缓冲层4和填充层5形成的修复层6的厚度E大于或等于感兴趣的层3的标称厚度e,并且优选大于或等于感兴趣的层3的标称厚度的1.5倍,并且优选等于感兴趣的层3的标称厚度的两倍。感兴趣的层3的标称厚度e是自由体积30之外和沿z轴的感兴趣的层的厚度。这促进了修复层的平面化,并且可以促进移除多余的修复层,特别是通过蚀刻,同时使修复层的一部分留在缺陷的内部。具体地,缺陷区域中的修复层的厚度E'大于缺陷区域30周围的修复层的厚度E。
更一般地,修复层的厚度有利地根据横向尺寸(即,在垂直于z的平面中)和待钝化的缺陷的深度(在z方向上)进行微调。
我们现在将描述移除多余的修复层6的步骤113、114,以使得感兴趣的层3的自由表面31出现在自由体积3之外,并使至少一部分修复层6留在自由体积30中。
有利地,如图2c和2d所示,移除步骤113、114包括以下步骤:
-移除113多余的填充层5,以使缓冲层4的自由表面41出现在自由体积30之外,并且有利地,以便留下剩余部分的填充层5,
-移除114多余的缓冲层4,以使得感兴趣的层3的自由表面31出现并留下剩余部分的缓冲层4。
然后,形成层40的步骤包括步骤111和113,形成层50的步骤包括步骤112和114。
有利地,如图所示,自由表面31是与修复层6接触的感兴趣的层的表面部分。作为变型,移除多余的修复层6或缓冲层的步骤移除了一些感兴趣的层3,以便使自由表面31出现。
有利地,自由表面41是与填充层5接触的缓冲层表面部分。作为变型,移除多余填充层5的步骤移除了一些缓冲层4,以使自由表面41出现。
两个移除步骤113和114有利地通过不同的移除技术来进行。作为变型,该步骤可以通过相同的移除技术来执行。
有利地,移除多余填充层5的步骤113是选择性移除步骤,使得可以在不移除缓冲层4的情况下移除多余的填充层5。该技术避免了必须可控地停止仅在与自由体积30之外的填充层5接触的缓冲层4表面部分上移除多余填充层5的步骤。此外,它使得可以通过缓冲层4保护感兴趣的层3免于移除填充层5的过程。
有利地,移除多余的缓冲层4的步骤114是选择性移除步骤,使得可以在不移除感兴趣的层3的情况下蚀刻缓冲层4。作为变型,移除多余缓冲层4的步骤114是选择性移除步骤,使得可以移除多余的缓冲层4而不影响感兴趣的层3,即不侵蚀感兴趣的层3的电学和/或光学和/或机械性质。这些技术使得可以避免必须可控制地停止仅在活性层3的自由表面31上移除缓冲层4的步骤。
移除步骤例如使用蚀刻技术,优选湿法蚀刻技术,即通过与蚀刻溶液接触来实现。在某些情况下,这种移除是用溶剂实现的。然而,通常在本说明书的其余部分中将使用表述“蚀刻溶液”。
必须选择用于移除多余的缓冲层4的蚀刻溶液,以便不降低感兴趣的层3的电学、光学和机械性质。感兴趣的层3的电特性可能由于其导电性的增加或减少而降低,或者甚至因为在活性层中产生固有或外在的电陷阱而降低。感兴趣的层3的光学性质的降低可以例如导致在期望波长下的光吸收性质的降低。最后,机械性能的降低尤其可能导致剥离、破裂或活性层丧失柔韧性。因此,通常,所使用的蚀刻溶液将是选择性的,即它将能够蚀刻缓冲层4,而不会蚀刻或侵蚀感兴趣的层3。
同样地,有利地,当通过湿法蚀刻移除多余的填充层5时,有利地,所使用的蚀刻溶液将是选择性的,即,它将能够蚀刻填充层5,而不会蚀刻或侵蚀缓冲层4。
通常,蚀刻溶液包含酸、碱或中性溶液。它可能是纯的或甚至在水中或在与活性层正交的溶剂,即不易侵蚀或溶解活性层的溶剂中稀释。与有机活性层正交的溶剂可以是,例如,非限制性地,是甲醇、乙二醇或乙酸正丁酯。做出的选择取决于活性层的性质。
蚀刻溶液可以施加到活性层的所有表面或局部施加。
作为变型,移除步骤113、114中的至少一个通过干法蚀刻来进行,比如通过离子或等离子体蚀刻(RIE:深度离子蚀刻、RIE-ICP(等离子体炬或反应离子蚀刻等)),或2的组合或替代。干蚀刻可以更好地控制整个表面上蚀刻的均匀性。还可以精细地控制蚀刻速率,从而更好地控制蚀刻的结束。作为变型,例如通过曝光、激光烧蚀、研磨或抛光来实现移除。
在某些情况下,感兴趣的层3的表面可能通过温和的物理或化学处理(例如等离子体处理)活化,其目的是促进修复层渗透到活性层的缺陷中。
本发明还适用于有机晶体管领域,比如薄膜晶体管,即更通常称为有机薄膜晶体管(OTFT)的薄膜晶体管。在这种类型的导体中,第一层2是由沉积在源极和漏极上的半导体制成的层,而第二层20是栅极。活性层或感兴趣的层是栅极电介质的层,其插入在栅电极和形成第一层2的半导体层之间。
在一个变型实施方案中,活性层3包含多个元素活性层。然后可以将形成至少一个修复层7的步骤施加到元素活性层之一。该方法可包括在一个或多个相应的元素活性层中形成至少一个填充修复元件的一个或多个步骤。然后,每个层2或20可以是例如用于形成电极或实际上是另一个元素活性层的层。
本发明涉及用根据本发明的方法获得的堆叠层。
本发明还涉及一种堆叠层,其依次包含以下:
-能够导电的第一层2,
-包含自由体积30的感兴趣的层3,至少一个所述自由体积被称为感兴趣的自由体积,通过修复元件7被至少部分地填充,
-能够导电的第二层20,其覆盖修复元件和任何自由体积30之外的感兴趣的层的区域。
所述修复元件7包含至少一个至少部分地延伸到自由体积30中的其余缓冲层40和覆盖位于感兴趣的自由体积30中的缓冲层4的至少一部分的其余填充层50。其余的填充层50至少部分地覆盖其余的缓冲层40。这些层由不同材料制成。
这些层有利地是连续的。
其余的缓冲层40有利地插入在感兴趣的层3和/或第一层2与其余的填充层50之间。有利地,其余的缓冲层40完全覆盖界定自由体积30的表面。

Claims (22)

1.一种用于生产堆叠层(100)的方法,所述方法包括以下步骤:
-形成(101)能够导电的第一层(2),
-在所述第一层(2)上形成(102)活性层(3),所述活性层(3)包含至少一个自由体积(30),所述自由体积是在所述活性层(3)的形成期间形成的,
-形成至少一个修复元件(7),每个修复元件至少部分地填充所述活性层(3)的所述自由体积(30),所述修复元件(7)包含至少一个绝缘层并且使与所述第一层(2)相对的并位于所述至少一个自由体积(30)之外的所述活性层(3)的上表面(31)自由,
-在所述活性层(3)上形成(104)能够导电的第二层(20),所述第二层(20)覆盖所述修复元件(7)和自由的所述上表面(31),
形成所述修复元件(7)的步骤包括以下步骤:
-在所述活性层(3)上形成(111)缓冲层(4),所述缓冲层(4)至少部分地延伸到所述自由体积(30)中,
-用填充层(5)覆盖(112)位于所述自由体积(30)中的所述缓冲层(4)的至少一部分,所述缓冲层(4)和填充层(5)由不同的材料制成。
2.根据权利要求1所述的用于生产堆叠层(100)的方法,其中所述填充层(5)渗透到至少一个所述自由体积(30)中。
3.根据前述权利要求中任一项所述的用于生产堆叠层(100)的方法,其中所述缓冲层(4)防止所述活性层(3)与所述填充层(5)之间的任何物理接触。
4.根据权利要求3所述的用于生产堆叠层(100)的方法,其还包括移除多余的缓冲层(4)和多余的填充层(5)的移除步骤(113,114),以便使所述活性层(3)的自由的所述上表面(31)出现并且使剩余部分的所述缓冲层(4)留在所述自由体积(30)中。
5.根据权利要求4所述的用于生产堆叠层(100)的方法,其中所述填充层(5)渗透到至少一个所述自由体积(30)中,并且进行所述移除步骤以使剩余部分的所述填充层(5)留在所述自由体积(30)中,所述剩余部分至少部分地覆盖剩余部分的所述缓冲层(4)。
6.根据权利要求1所述的用于生产堆叠层(100)的方法,其中所述缓冲层(4)是由绝缘材料制成的层。
7.根据权利要求1所述的用于生产堆叠层(100)的方法,其中形成所述缓冲层(4)的步骤包括沉积由导电材料制成的层的步骤和氧化所述由导电材料制成的层的第一步骤。
8.根据权利要求7所述的用于生产堆叠层(100)的方法,其中移除多余的所述缓冲层(4)和所述填充层(5)的步骤之后是氧化剩余部分的所述缓冲层(4)的自由表面的第二步骤。
9.根据权利要求1所述的用于生产堆叠层(100)的方法,其中所述填充层(5)是绝缘的。
10.根据权利要求1所述的用于生产堆叠层(100)的方法,其中所述填充层(5)能够导电。
11.根据权利要求1所述的用于生产堆叠层(100)的方法,其中沿所述堆叠层的堆叠方向(z),所述自由体积(30)之外的所述缓冲层(4)的厚度与所述填充层(5)的厚度之和,大于或等于所述自由体积(30)之外的所述活性层(3)的标称厚度e。
12.根据权利要求1所述的用于生产堆叠层(100)的方法,其中所述缓冲层(4)是绝缘金属氧化物。
13.根据权利要求1至9或11至12中任一项所述的用于生产堆叠层(100)的方法,其中所述填充层(5)是SU-8型的抗蚀剂或由聚对二甲苯制成。
14.根据权利要求1所述的用于生产堆叠层(100)的方法,其中所述缓冲层(4)是真空沉积的。
15.根据权利要求14所述的用于生产堆叠层(100)的方法,其中所述缓冲层(4)是通过原子层沉积而沉积的。
16.根据权利要求1所述的用于生产堆叠层(100)的方法,其中所述填充层(5)是通过湿法处理而沉积的。
17.根据权利要求4所述的用于生产堆叠层(100)的方法,其中所述移除步骤包括以下步骤:
-移除(113)多余的所述填充层(5),以使所述缓冲层(4)的自由表面(41)出现,
-移除(114)多余的所述缓冲层(4),以使所述活性层(3)的自由的所述上表面(31)出现。
18.根据权利要求17所述的用于生产堆叠层(100)的方法,其中所述移除多余的所述缓冲层(4)的步骤包括选择性移除步骤,使得可以在不侵蚀所述活性层(3)的情况下移除所述缓冲层(4)。
19.根据权利要求17-18中任一项所述的用于生产堆叠层(100)的方法,其中所述移除多余的所述填充层(5)的步骤包括选择性移除步骤,使得可以在不移除所述缓冲层(4)的情况下移除所述填充层(5)。
20.根据前述权利要求中任一项所述的用于生产堆叠层(100)的方法,其中所述自由体积(30)是缺陷。
21.一种堆叠层(100),其依次包含:
-能够导电的第一层(2),
-包含至少一个自由体积(30)的活性层(3),所述自由体积是在所述活性层(3)的形成期间形成的,
-修复元件(7),所述修复元件(7)至少部分地填充所述活性层(3)的自由体积(30),包含至少一个由绝缘材料制成的层并且使位于所述至少一个自由体积(30)之外的所述活性层(3)的上表面(31)自由,
-能够导电的第二层(20),所述第二层(20)覆盖所述修复元件(7)和所述上表面(31),
所述修复元件(7)包含缓冲层和填充层,所述填充层至少部分地覆盖位于所述自由体积(30)中的所述缓冲层的一部分,以及所述缓冲层和所述填充层由不同材料制成。
22.根据权利要求21所述的堆叠层(100),其中在所述活性层的形成期间形成的所述自由体积(30)是拓扑制造缺陷。
CN201780085495.4A 2016-12-12 2017-11-30 形成堆叠层的方法和堆叠层 Active CN110249441B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1662292 2016-12-12
FR1662292A FR3059940B1 (fr) 2016-12-12 2016-12-12 Procede de formation d'un empilement et empilement
PCT/EP2017/080905 WO2018108540A1 (fr) 2016-12-12 2017-11-30 Procede de formation d'un empilement et empilement

Publications (2)

Publication Number Publication Date
CN110249441A CN110249441A (zh) 2019-09-17
CN110249441B true CN110249441B (zh) 2023-05-05

Family

ID=58779090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780085495.4A Active CN110249441B (zh) 2016-12-12 2017-11-30 形成堆叠层的方法和堆叠层

Country Status (7)

Country Link
US (1) US10741799B2 (zh)
EP (1) EP3552254B1 (zh)
JP (1) JP7210449B2 (zh)
KR (1) KR102495157B1 (zh)
CN (1) CN110249441B (zh)
FR (1) FR3059940B1 (zh)
WO (1) WO2018108540A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3840059A1 (en) * 2019-12-19 2021-06-23 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk Onderzoek TNO Semi-translucent photovoltaic device and method of manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313790A (ja) * 2001-04-11 2002-10-25 Promos Technologies Inc 誘電層の修復方法
JP2005158955A (ja) * 2003-11-25 2005-06-16 Matsushita Electric Works Ltd 発光ダイオード素子
KR20050072862A (ko) * 2004-01-07 2005-07-12 엘지전자 주식회사 누설 전류를 감소시킬 수 있는 발광 소자 제조 방법
JP2008268880A (ja) * 2007-03-23 2008-11-06 Canon Inc 有機発光装置の製造方法
JP2010171165A (ja) * 2009-01-22 2010-08-05 Sony Corp 有機半導体装置およびその製造方法
EP2256839A2 (en) * 2009-05-28 2010-12-01 Imec Method for fabricating organic optoelectronic devices and organic devices thereby obtained
CN103053044A (zh) * 2010-08-23 2013-04-17 皇家飞利浦电子股份有限公司 不透明导电区域的自对准覆盖
JP2015204132A (ja) * 2014-04-10 2015-11-16 パナソニックIpマネジメント株式会社 有機el素子、照明装置及び有機el素子の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409270A (en) * 1982-04-22 1983-10-11 The General Tire & Rubber Company Method for repairing glass fiber reinforced plastic parts and product
US4519851A (en) * 1984-06-15 1985-05-28 International Business Machines Corporation Method for providing pinhole free dielectric layers
US6764940B1 (en) * 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US6642146B1 (en) * 2001-03-13 2003-11-04 Novellus Systems, Inc. Method of depositing copper seed on semiconductor substrates
US20050095846A1 (en) * 2003-10-31 2005-05-05 Basol Bulent M. System and method for defect free conductor deposition on substrates
US20060033678A1 (en) * 2004-01-26 2006-02-16 Applied Materials, Inc. Integrated electroless deposition system
JP2007522656A (ja) 2004-02-09 2007-08-09 ゼネラル・エレクトリック・カンパニイ 大面積光起電装置及びそれを製造する方法
DE102005022840B3 (de) * 2005-05-18 2006-09-28 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktstrukturen für DRAM-Halbleiterspeicher
US7592038B2 (en) * 2006-06-28 2009-09-22 E. I. Du Pont De Nemours And Company Method for repairing surface coating defects
US8062085B2 (en) * 2007-03-23 2011-11-22 Canon Kabushiki Kaisha Method of producing organic light emitting device
US20100084766A1 (en) * 2008-10-08 2010-04-08 International Business Machines Corporation Surface repair structure and process for interconnect applications
US20110312120A1 (en) 2010-06-22 2011-12-22 Reel Solar, Inc. Absorber repair in substrate fabricated photovoltaics
JP5860677B2 (ja) * 2010-11-24 2016-02-16 株式会社半導体エネルギー研究所 発光素子、発光素子の作製方法、及び照明装置
JP2013084751A (ja) 2011-10-07 2013-05-09 Sharp Corp 光起電力素子の欠陥修復方法および欠陥修復装置
KR101875132B1 (ko) * 2011-10-28 2018-07-09 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
WO2013098951A1 (ja) * 2011-12-27 2013-07-04 パイオニア株式会社 有機エレクトロルミネッセンスデバイス及びその製造方法
US9034664B2 (en) * 2012-05-16 2015-05-19 International Business Machines Corporation Method to resolve hollow metal defects in interconnects
FR2991505B1 (fr) 2012-06-05 2016-12-16 Commissariat Energie Atomique Procede de realisation d'un empilement du type premiere electrode/couche active/deuxieme electrode.
US8524592B1 (en) * 2012-08-13 2013-09-03 Globalfoundries Inc. Methods of forming semiconductor devices with self-aligned contacts and low-k spacers and the resulting devices
KR102047922B1 (ko) * 2013-02-07 2019-11-25 삼성디스플레이 주식회사 플렉서블 기판, 플렉서블 기판의 제조 방법, 플렉서블 표시 장치, 및 플렉서블 표시 장치 제조 방법
FR3010232A1 (fr) * 2013-09-05 2015-03-06 Commissariat Energie Atomique Module photovoltaique semi-transparent et procede d'obtention correspondant.
JP6214019B2 (ja) * 2014-03-07 2017-10-18 株式会社Joled バンクの補修方法、有機el表示装置およびその製造方法
CN104218069B (zh) * 2014-08-26 2017-02-01 京东方科技集团股份有限公司 一种有机发光二极管显示装置的修复方法
US9768272B2 (en) * 2015-09-30 2017-09-19 International Business Machines Corporation Replacement gate FinFET process using a sit process to define source/drain regions, gate spacers and a gate cavity
US10090249B2 (en) * 2015-12-17 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US10032913B2 (en) * 2016-01-08 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structures, FinFET devices and methods of forming the same
US10695993B2 (en) * 2016-01-15 2020-06-30 GM Global Technology Operations LLC In-situ polymerization of polyamides for composite part repair
JP2017162925A (ja) * 2016-03-08 2017-09-14 キヤノン株式会社 撮像装置の製造方法
US10589477B2 (en) * 2016-05-02 2020-03-17 GM Global Technology Operations LLC Cosmetic repair of a thermoplastic carbon fiber composite
US10170336B1 (en) * 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313790A (ja) * 2001-04-11 2002-10-25 Promos Technologies Inc 誘電層の修復方法
JP2005158955A (ja) * 2003-11-25 2005-06-16 Matsushita Electric Works Ltd 発光ダイオード素子
KR20050072862A (ko) * 2004-01-07 2005-07-12 엘지전자 주식회사 누설 전류를 감소시킬 수 있는 발광 소자 제조 방법
JP2008268880A (ja) * 2007-03-23 2008-11-06 Canon Inc 有機発光装置の製造方法
JP2010171165A (ja) * 2009-01-22 2010-08-05 Sony Corp 有機半導体装置およびその製造方法
EP2256839A2 (en) * 2009-05-28 2010-12-01 Imec Method for fabricating organic optoelectronic devices and organic devices thereby obtained
CN103053044A (zh) * 2010-08-23 2013-04-17 皇家飞利浦电子股份有限公司 不透明导电区域的自对准覆盖
JP2015204132A (ja) * 2014-04-10 2015-11-16 パナソニックIpマネジメント株式会社 有機el素子、照明装置及び有機el素子の製造方法

Also Published As

Publication number Publication date
US20190334129A1 (en) 2019-10-31
WO2018108540A1 (fr) 2018-06-21
EP3552254A1 (fr) 2019-10-16
US10741799B2 (en) 2020-08-11
JP2020506532A (ja) 2020-02-27
CN110249441A (zh) 2019-09-17
FR3059940B1 (fr) 2021-03-19
KR20190093630A (ko) 2019-08-09
FR3059940A1 (fr) 2018-06-15
KR102495157B1 (ko) 2023-02-01
JP7210449B2 (ja) 2023-01-23
EP3552254B1 (fr) 2020-06-03

Similar Documents

Publication Publication Date Title
KR102098603B1 (ko) 제 1 전극, 활성층 및 제 2 전극을 포함하는 타입의 스택 제조방법
CN107925005B (zh) 用于制造第一电极/有源层/第二电极的叠层的方法
US11264581B2 (en) Flexible substrate material and method of fabricating an electronic thin film device
Fukuda et al. Improved power conversion efficiency of organic photovoltaic cell fabricated by electrospray deposition method by mixing different solvents
KR20160090364A (ko) 유기 전자 소자
CN110249441B (zh) 形成堆叠层的方法和堆叠层
US10283724B2 (en) Method for producing an organic CMOS circuit and organic CMOS circuit protected against UV radiation
WO2013156741A1 (fr) Dispositif semi-conducteur comportant un transistor a effet de champ et un condensateur de protection dudit transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant