KR102495157B1 - 스택을 형성하는 방법 및 스택 - Google Patents

스택을 형성하는 방법 및 스택 Download PDF

Info

Publication number
KR102495157B1
KR102495157B1 KR1020197019814A KR20197019814A KR102495157B1 KR 102495157 B1 KR102495157 B1 KR 102495157B1 KR 1020197019814 A KR1020197019814 A KR 1020197019814A KR 20197019814 A KR20197019814 A KR 20197019814A KR 102495157 B1 KR102495157 B1 KR 102495157B1
Authority
KR
South Korea
Prior art keywords
layer
buffer layer
filling
free
free volume
Prior art date
Application number
KR1020197019814A
Other languages
English (en)
Other versions
KR20190093630A (ko
Inventor
장-마리 베릴아끄
모하메드 벤와디
시몽 샤를로
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
트릭셀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈, 트릭셀 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20190093630A publication Critical patent/KR20190093630A/ko
Application granted granted Critical
Publication of KR102495157B1 publication Critical patent/KR102495157B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L51/42
    • H01L51/50
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H01L2251/568
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50Photovoltaic [PV] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861Repairing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Photovoltaic Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Light Receiving Elements (AREA)
  • Insulating Bodies (AREA)

Abstract

스택을 생성하기 위한 방법으로서,
- 전기를 전도할 수 있는 제 1 레이어 (2) 를 형성하는 단계,
- 제 1 레이어 (2) 상에 관심대상 레이어 (3) 를 형성하는 단계로서, 관심대상 레이어 (3) 는 적어도 하나의 자유 체적을 포함하는, 상기 관심대상 레이어 (3) 를 형성하는 단계,
- 적어도 하나의 리페어링 엘리먼트 (7) 를 형성하는 단계로서, 각각의 리페어링 엘리먼트는 관심대상 자유 체적이라고 불리는 자유 체적을 적어도 부분적으로 채우고, 리페어링 엘리먼트 (7) 는, 적어도 하나의 절연 레이어를 포함하고, 적어도 하나의 자유 체적의 외부에 위치된, 제 1 레이어 (2) 반대편의 관심대상 레이어 (3) 의 상부 표면 (31) 을 자유롭게 남겨두는, 상기 적어도 하나의 리페어링 엘리먼트 (7) 를 형성하는 단계,
- 관심대상 레이어 (3) 상에, 전기를 전도할 수 있는 제 2 레이어 (20) 를 형성하는 단계로서, 제 2 레이어 (20) 는 리페어링 엘리먼트 (7) 및 자유 표면 (31) 을 덮는, 상기 제 2 레이어 (20) 를 형성하는 단계를 포함하고,
리페어링 엘리먼트 (7) 를 형성하는 단계는,
- 관심대상 레이어 (3) 상에, 관심대상 자유 체적 내로 적어도 부분적으로 연장되는 레이어 (4) 를 형성하는 단계,
- 관심대상 체적 내에 위치된 버퍼 레이어 (4) 의 적어도 하나의 부분을 충전 레이어 (5) 로 덮는 단계로서, 버퍼 레이어 (4) 및 충전 레이어 (5) 는 상이한 재료들로 이루어지는, 상기 버퍼 레이어 (4) 의 적어도 하나의 부분을 충전 레이어 (5) 로 덮는 단계를 포함하는, 스택을 생성하기 위한 방법.

Description

스택을 형성하는 방법 및 스택
본 발명은 전자 디바이스들에서 사용되도록 의도된 얇은-레이어 스택들에서 결함들을 리페어링하기 위한 프로세스에 관한 것이다.
문제의 디바이스들은, 예를 들어, 트랜지스터들, 예컨대 전계 효과 트랜지스터들, 정류 다이오드들, 솔라 셀들, 광검출기 셀들, 커패시터들, 레이저 다이오드들, 센서-타입 디바이스들, 메모리들, 또는 심지어 발광 다이오드들, 수동 컴포넌트들 (인덕터들, 커패시터들, 저항기들), 압력 센서들 또는 온도 센서들일 수도 있다. 그것은 특히 단단한 또는 유연한 (플라스틱) 기판들 상의 유기 전자 디바이스들의 문제이다. 이들 디바이스들은 독립적인 컴포넌트들 또는 함께 연결된 컴포넌트들의 형태를 취할 수도 있다. 스택은 단일 디바이스 또는 복수의 디바이스들, 예를 들어, 디바이스들의 매트릭스 어레이를 형성하도록 의도될 수도 있다.
본 발명은 보다 상세하게는, 유기 다이오드들의 스택들의 분야에 그리고 유기 솔라 셀들 또는 유기 광검출기들에서 사용되는 스택들에 적용된다.
이들 스택들은 종래에는, 전기를 전도할 수 있는 2 개의 레이어들 사이에 개재된 얇은, 유기의, 부분적으로 유기의 또는 무기의, 및 절연성, 반도체 또는 도전성, 관심대상 레이어를 포함한다.
종래 기술의 알려진 디바이스들에서, 복수 타입들의 위상기하학적 제조 결함들이 관심대상 레이어들에서 나타나는 것으로 관찰된다. 이들 결함들은 자유-체적 타입의 것이다. 그것들은 관심대상 레이어에서의 스루-홀들일 수도 있고; 그것들은 그러면 활성 레이어의 어느 측 상으로 나타난다. 그것은 또한, 관심대상 레이어의 나머지에서보다는 활성 레이어와 도전성 레이어 사이의 더 큰 자유 체적의 영역들의 문제일 수도 있다. 후자의 영역들은 예를 들어 도전성 레이어들의 단일 상으로 개방되는 블라인드 홀들이다. 그것은 일 변형으로서, 활성 레이어가, 스택이 생성되는 방향에서의 미리설정된 공칭 두께보다 더 작은 두께를 갖는 영역들의 문제일 수도 있다.
보다 큰 자유 체적의 이들 영역들은, 얇은 레이어의 디포지션의 순간에서의 표면 상의 파티클들에 의해, 상이한 표면 장력들을 갖는 영역들 또는, 표면 상의 위상기하학적 결함들 또는 피크들과 같은 기판 결함들의 존재에 의해, 활성 레이어가 액체 프로세싱에 의해 디포짓될 때 용액에서의 파티클들 (비-용해된 재료) 의 존재에 의해, 또는 디포지션 표면으로부터의 활성 레이어의 국지적 비젖음 (dewetting) 에 의해 야기될 수도 있다. 이들 홀들은 1 나노미터 내지 수백 미크론의 측방 치수를 가질 수도 있다. 그것들은 얇은 레이어의 형성 동안 생성된다.
이들 결함 구역들은 디바이스의 제조 동안 발생된다. 보다 큰 자유 체적의 이들 영역들은 전기적 누설들 (전류가 2 개의 전극들 사이에서 보다 쉽게 흐를 영역들) 을 발생시킬 수도 있다. 기생 누설 전류들은, 특히 유기 다이오드들의 경우에서, 관심대상 박막이 도전성 전극들을 형성하는 도체들을 전기적으로 분리하도록 가정되는 전자 디바이스들에서 나타날 수도 있다. 따라서, 활성 레이어에서의 스루-홀들의 존재는 2 개의 도전성 전극들이 국지적으로 단락되는 것을 초래할 수도 있다.
이들 기생 누설 전류들은 그것들이 유기 광검출기들 또는 정류 다이오드들에서 발생하는 경우에 매우 불리하다. 특히, 이 경우에, 다이오드의 역-바이어스 체제에서의 그리고 다크에서의 전류는 (1 nA/cm2 의 정도로) 매우 낮아야 한다. 따라서, 관심대상 레이어에서의 결함들을 통한 아주 사소한 전기적 누설은, 이 전류가 수배의 크기로 증가하게 하고, 다이오드의 성능을 심하게 그리고 불가역적으로 저하시킬 수도 있다.
이들 기생 누설 전류들은 또한, 유기 솔라 셀들에서 불리한점들이지만 그 정도는 범위가 더 적다. 이러한 디바이스에서, 다이오드의 누설 전류가 더 낮을 수록, 솔라 셀은 약한 조명에 더 잘 반응할 것이다.
보다 큰 자유 체적의 블라인드 홀들 또는 영역들은 또한 전기적으로 파괴되기 쉽다. 이들 영역들은 그것들이 전계 하에서 보다 용이하게 열화되기 쉽다는 의미에서 보다 깨지기 쉽다. 이제, 포토다이오드에서, 2 개의 전극들을 분리하는 유기 레이어 (광변환 레이어) 가 하위-두께 타입의 적어도 하나의 결함을 포함하는 경우에, 전계는 하위-두께의 영역에서 증가하고 보다 쉽게 전기적으로 파괴되게 만든다. 이러한 전기적 파괴가 발생하는 경우에, 광변환 레이어를 통해 판독되는 전류가 증가하고, 포토다이오드의 성능이 따라서 저하된다.
따라서, 스택의 활성 레이어에서의 기생 누설 전류들을 제한하기 위한 그리고 전기적 파괴의 위험들을 제한하기 이한 솔루션들이 이미 제안되었다. 제안된 솔루션의 제 1 타입은 이러한 활성 레이어들에서의 결함들의 수를 제한하는 것을 목표로 한다. 그것은 특히, 활성 레이어의 두께를 증가시키도록, 활성 레이어를 형성하기 위한 그것들의 디포지션 전에 용액들을 필터링하도록, 적은 결함들을 포함하는 기재들을 사용하도록, 활성 레이어를 디포짓하기 전에 기재들의 표면을 클리닝하도록, 또는 클린룸에서 작업함으로써 주변 공기에서의 파티클들의 수를 제한하도록 제안되었다.
하지만, 제안된 솔루션들 각각은 단점들을 갖는다. 특히, 활성-레이어 두께에서의 너무 큰 증가는 예를 들어 디바이스 성능을 저하시키는 경향이 있다. 따라서, 활성 레이어들은 일반적으로 두께가 약 1nm 내지 수백 나노미터들이다. 더욱이, 여과는 양호한 용해도의 용액을 필요로 하고, 이것은 활성 레이어들에 대해 현재 사용되는 모든 재료들에 대한 경우가 아니다. 또한, 여과 단계들은 산업적 규모에서 실시하기 어렵다. 소수의 결함들을 포함하는 기재들은 평면성에 대해 양호한 특성들을 갖는 기재들이고, 고 비용의 것이다. 기재 클리닝과 관련하여, 그것은 그럼에도 불구하고 소정 사이즈들의 파티클을 남기게 될 수도 있다. 클린룸들에서 작업하는 것은 비싸다.
더블 활성 레이어들을 사용하는 것이 또한 제안되었다. 하지만, 특히 습식 프로세싱에 의해 구현되는 더블-레이어 개념은, 제 2 활성 레이어의 디포지션 동안 제 1 활성 레이어가 용해되는 것을 방지하기 위해 선택적 용제들이 채용되거나 가교-결합된 레이어들이 사용되는 복잡한 기법들을 필요로 한다.
활성 레이어에서 결함들을 리페어하는 것을 목표로 하는 솔루션의 제 2 타입이 또한 제안되었다. 그것은 특히, 공개 번호 WO 2013/182970 호 하에 발행된 국제 특허 출원에서, 유기 레이어에서 활성 레이어가 홀들을 통해 제 1 도전성 레이어 상에 형성된 그 제 1 도전성 레이어를 국지적으로 에칭하고 따라서 활성 레이어 상에 형성된 제 1 도전성 레이어 및 제 2 도전성 레이어 사이의 접촉을 방지하도록 제안되었다. 이 기법은 모든 타입의 제 1 도전성 레이어와 작용하지 않는 담점을 갖는다. 특히, 이 기법은, 제 1 도전성 레이어의 재료가 습식 에칭되기 어려운 경우에 작용하지 않는다.
제 1 도전성 레이어를 형성하고, 그 제 1 도전성 레이어 상에 활성 레이어를 형성하며, 그 다음에, 그 활성 레이어 상에 절연 레이어를 형성하여, 그 절연 레이어가 활성 레이어에서의 스루-홀 타입의 자유 체적 내로 파고들도록 하는 것이 미국 특허 출원 US 2012/0126277 호에서 또한 제안되었다. 홀 외부에 위치된 절연 레이어의 부분들은 그러면, 홀 내부의 절연 레이어를 남겨두면서 활성 레이어의 자유 표면이 드러나게 하도록 제거된다. 전기를 전도시킬 수 있는 제 2 레이어가 그 다음에, 활성 레이어 및 절연 레이어 상에 형성된다. 이 프로세스는 도체/활성 레이어/도체 타입의 스택의 활성 레이어를 통한 기생 전기적 누설 전류ㄷㄹ이 제한되도록 허용하고, 그 스택에 의해 생성된 디바이스의 성능의 열화를 방지한다. 반면, 이 방법은 몇가지 단점들을 갖는다. 절연 재료를 형성하는 재료의 선택이 제한된다. 구체적으로, 절연 레이어는 홀을 채우고, 활성 레이어 상에 형성되며 그 활성 레이어를 어택함이 없이 자유 표면이 드러나도록 하기 위해 활성 레이어로부터 제거될 수 있어야만 한다.
본 발명의 하나의 목적은 전술한 단점들 중 적어도 하나를 제한하기 위한 것이다.
이를 위해, 본 발명의 하나의 주제는 스택 (stack) 을 생성하기 위한 방법이고, 이 방법은 다음과 같은 단계들을 포함한다:
- 전기를 전도할 수 있는 제 1 레이어 (layer) 를 형성하는 단계,
- 제 1 레이어 상에 관심대상 레이어 (layer of interest) 를 형성하는 단계로서, 관심대상 레이어는 적어도 하나의 자유 체적 (free volume) 을 포함하는, 상기 관심대상 레이어를 형성하는 단계,
- 적어도 하나의 리페어링 엘리먼트 (repairing element) 를 형성하는 단계로서, 각각의 리페어링 엘리먼트는 관심대상 자유 체적이라고 불리는 자유 체적을 적어도 부분적으로 채우고, 리페어링 엘리먼트는, 적어도 하나의 절연 레이어를 포함하고, 적어도 하나의 자유 체적의 외부에 위치되고 제 1 레이어 반대편의 관심대상 레이어의 상부 표면을 자유롭게 남겨두는, 상기 적어도 하나의 리페어링 엘리먼트를 형성하는 단계,
- 관심대상 레이어 상에, 전기를 전도할 수 있는 제 2 레이어를 형성하는 단계로서, 제 2 레이어는 리페어링 엘리먼트 및 자유 표면 (free surface) 을 덮는, 상기 제 2 레이어를 형성하는 단계를 포함하고,
리페어링 엘리먼트를 형성하는 단계는,
- 관심대상 레이어 상에, 관심대상 자유 체적 내로 적어도 부분적으로 연장되는 버퍼 레이어를 형성하는 단계,
- 관심대상 자유 체적 내에 위치된 버퍼 레이어의 적어도 하나의 부분을 충전 레이어 (filling layer) 로 덮는 단계로서, 버퍼 레이어 및 충전 레이어는 상이한 재료들로 이루어지는, 상기 버퍼 레이어의 적어도 하나의 부분을 충전 레이어로 덮는 단계를 포함한다.
유리하게는, 충전 레이어는 적어도 하나의 관심대상 자유 체적 내로 파고든다 (penetrate).
유리하게는, 버퍼 레이어는 관심대상 레이어와 충전 레이어 사이의 임의의 물리적 접촉을 방지한다.
유리하게는, 상기 방법은, 관심대상 레이어의 자유 표면이 드러나도록 하고 관심대상 자유 체적 내에 버퍼 레이어의 나머지를 남기기 위해 버퍼 레이어의 여분 및 충전 레이어의 여분을 제거하는 단계를 포함한다.
유리하게는, 충전 레이어는 적어도 하나의 관심대상 자유 체적 내로 파고들고, 상기 제거하는 단계는 충전 레이어의 나머지를 관심대상 자유 체적 내에 남기도록 실행되고, 충전 레이어의 나머지는 버퍼 레이어의 나머지를 적어도 부분적으로 덮는다.
유리하게는, 버퍼 레이어는 절연 재료로 이루어진 레이어이다.
일 변형으로서, 상기 버퍼 레이어를 형성하는 단계는, 도전성 재료로 이루어진 레이어를 디포짓 (deposit) 하는 단계 및 도전성 재료로 이루어진 레이어를 산화시키는 제 1 단계를 포함한다.
유리하게는, 버퍼 레이어의 여분 및 충전 레이어의 여분을 제거하는 단계 다음에, 버퍼 레이어의 나머지의 자유 표면을 산화시키는 제 2 단계가 이어진다.
하나의 실시형태에 따르면, 충전 레이어는 절연성이다. 일 변형으로서, 충전 레이어는 전기를 전도할 수 있다.
유리하게는, 스택에서의 적층 방향에서의, 버퍼 레이어의 두께와 자유 체적외부의 충전 레이어의 두께의 합은, 자유 체적 외부의 관심대상 레이어의 공칭 두께보다 더 크거나 동일하다.
유리하게는, 버퍼 레이어는 절연성 금속 산화물이다.
유리하게는, 충전 레이어는 SU-8 타입의 레지스트이거나 파릴렌 (parylene) 으로 이루어진다.
상기 버퍼 레이어는, 유리하게는 원자 층 증착에 의해, 진공 증착될 수도 있다.
충전 레이어는 습식 프로세싱에 의해 디포짓될 수도 있다.
유리하게는, 상기 제거하는 단계는 다음과 같은 단계들을 포함한다:
- 리페어링 레이어의 자유 표면이 드러나도록 충전 레이어의 여분을 제거하는 단계,
- 활성 레이어 (active layer) 의 자유 표면이 드러나도록 버퍼 레이어의 여분을 제거하는 단계.
유리하게는, 상기 버퍼 레이어의 여분을 제거하는 단계는, 버퍼 레이어가 관심대상 레이어를 어택함이 없이 제거되도록 허용하는 선택적 제거 단계를 포함한다.
유리하게는, 상기 충전 레이어의 여분을 제거하는 단계는, 충전 레이어가 버퍼 레이어를 제거함이 없이 제거되도록 허용하는 선택적 제거 단계를 포함한다.
본 발명은 또한,
- 전기를 전도할 수 있는 제 1 레이어,
- 적어도 하나의 자유 체적을 포함하는 관심대상 레이어,
- 관심대상 자유 체적이라고 불리는 자유 체적을 적어도 부분적으로 채우는 리페어링 엘리먼트로서, 절연성 재료로 이루어진 적어도 하나의 레이어를 포함하고 적어도 하나의 자유 체적의 외부에 위치된 관심대상 레이어의 상부 표면을 자유롭게 남겨두는, 상기 리페어링 엘리먼트,
- 리페어링 엘리먼트 및 상부 표면을 덮는, 전기를 전도할 수 있는 제 2 레이어
를 연속적으로 포함하는 스택에 관한 것이고,
리페어링 엘리먼트는 버퍼 레이어 및 관심대상 체적에서 위치된 버퍼 레이어의 부분을 적어도 부분적으로 덮는 충전 레이어를 포함하고, 버퍼 레이어 및 충전 레이어는 상이한 재료들로 이루어진다.
본 발명의 다른 특징들 및 이점들은, 첨부된 도면들을 참조하여 비제한적 예의 방식으로 주어진, 이하의 상세한 설명을 읽으면 명백하게 될 것이다.
- 도 1a 내지 도 1d 는 본 발명에 따른 스택을 생성하는 연속적인 단계들에서 획득되는 생성물들을 도시하고, 화살표들은 이들 다양한 생성물들을 획득하기 위해 수행되는 단계들을 나타낸다.
- 도 2a 내지 도 2d 는 리페어링 엘리먼트가 형성되도록 허용하는 연속적인 단계들에서 획득되는 생성물들을 도시한다.
모든 도면들에서, 동일한 엘리먼트들은 동일한 참조부호들로 참조되었다.
도 1a 내지 도 1d 는 레이어들의 스택 (100) 을 생성하기 위한 프로세스의 다양한 단계들 및 이들 단계들의 끝에서 얻어지는 다양한 생성물들을 나타낸다. 스택 (100) 의 다양한 레이어들은 적층 방향 (z) 으로 적층된다.
본원에서, 전도성이라는 것은 전기적으로 전도성이라는 의미이고, 절연성이라는 것은 전기적으로 절연성이라는 의미이다.
본 발명에 따른 프로세스의 제 1 단계 (101) 는 기재 (substrate) (1) 상에 제 1 레이어 (2) 를 형성하는 단계이다. 예를 들어 제 1 단계 (101) 는 기재 상에 제 1 레이어 (2) 를 디포짓하는 것에 있다.
제 1 레이어 (2) 는 전기를 전도할 수 있다. 그것은 반도체 또는 도전성 재료로 이루어질 수도 있다. 그것은 예를 들어 제 1 전극/활성 레이어/제 2 전극 타입의 유기 광검출기들 또는 유기 솔라 셀들의 경우에 전극을 형성할 수도 있다.
기재 (1) 는 임의의 성질의 것일 수도 있다. 그것은 예를 들어 유리로 이루어진 단단한 기판 또는 유연한 기판, 예를 들어 플라스틱, PET 또는 PEN 으로 이루어진 것일 수도 있다.
제 2 단계 (102) 는, 제 1 레이어 (2) 상에, 도 1b 에서 도시된, 활성 레이어 (3) 를 형성하는 것에 있다. 활성 레이어 (3) 는 유리하게는 얇은 레이어의 형태로 디포짓된다. 그것은 예를 들어 1nm 와 수 미크론 사이에 포함된 두게를 갖는다.
활성 레이어 (3) 는 예를 들어 폴리머, 올리고머, 덴드리머 또는 작은 유기 분자와 같은 유기적 성질의 것인 적어도 하나의 재료를 포함할 수도 있다. 그것은 예를 들어 실리콘 산화물, 실리콘 질화물, 알루미나, 또는 양자 도트와 같은 무기적 성질의 적어도 하나의 재료를 포함할 수도 있다. 그것은 또한 페로브스카이트족으로부터의 적어도 하나의 재료를 포함할 수도 있다.
유기 광검출기들 또는 유기 솔라 셀들의 경우에, 활성 레이어 (3) 는 광변환 층일 수도 있다.
활성 레이어 (3) 는 유리하게는 전자-공여체 재료의 그리고 전자-수용체 재료의 혼합물을 포함한다. 공여 반도체는 분자, 올리고머 또는 π-공액 유기 폴리머, 즉, 단일 결합 및 이중 결합의 교대를 갖는 것일 수도 있다. 종래에 사용된 혼합물은 페어 레지오레귤러 폴리(3-헥실티오펜) (RR-P3HT) 및 (6,6)-페닐-C61 부티르산 메틸 에스테르 ([60]PCBM) 이다. 넓은 밴드 갭의 공여체 폴리머들 (PFB, TFB, PTAA, PCDTBT 등) 또는 좁은 밴드 갭의 공여체 폴리머들 (PDPP3T, PCPDTBT, Si-PCPDTBT, PDDTT 등) 과 같은 다른 공여체 폴리머들이 가능하게는 유리하게 사용될 것이다. 마찬가지로, 수용체 재료에 관해, C60, C70 또는 C80 (PCBM, 인덴-C60, 인덴-C60 비스 부가물) 의 유도체들, 카본 나노튜브들, 아센 디이미드의 분자들, 또는 폴리머들 (F8BT, N2200) 과 같은 다른 재료들이 유리하게 사용될 수도 있다. 수용체 재료는 또한, TiO2 의 또는 ZnO 의 나노입자들과 같은 무기적 성질의 것일 수도 있다.
따라서, 활성 레이어 (3) 는 복수의 기본 활성 레이어들의 스택의 형태를 취하는 전자-수용채 재료의 그리고 전자-공여체 재료의 헤테로접합일 수도 있다. 활성 레이어는 또한 벌크 (bulk) 헤테로접합을 포함하는 단일 레이어의 형태를 취할 수도 있다. 그것은 그러면, 벌크 헤테로접합을 형성하는 2 가지 재료들의 혼합물, 즉, 나노스케일에서 2 가지 재료들의 친밀한 혼합물을 포함한다.
도면들에서, 활성 레이어 (3) 는 단일 레이어, 즉, 단일의 기본 활성 레이어의 형태로 도시되었다. 이 활성 레이어 (3) 는 제 1 레이어 (2) 와 접촉을 이룬다.
활성 레이어 (3) 의 구성 재료들은 용액들의 형태로 디포짓될 수도 있다. 이들 용액들은 이물질들의 존재를 제한하도록 여과될 수도 있다. 이것은 또한 활성 레이어에서의 결함들의 새엉이 제한되도록 허용한다.
선택적으로, 인터페이스 레이어가 활성 레이어 (3) 전에 제 1 레이어 (2) 상에 디포짓될 수도 있다. 달리 말하면, 인터페이스 레이어가 제 1 레이어 (2) 와 관심대상 레이어 (3) 사이에 개재된다. 이 레이어는 도 1b 에서 도시되지 않았다. 이 인터페이스 레이어는 예를 들어 PEDOT:PSS, 그라핀, 폴리플루오렌 유도체, 테트라키스(디메틸아미노)에틸렌 (TDAE), 폴리에틸렌 옥사이드, 에톡실화 폴리에틸렌이민 (PEIE), 분지형 폴리에틸렌이민 (PEI), WO3, MoO3, LiF, NiO, V2O5, TiOx, ZnO 또는 CsCO3 로부터 또는 심지어 도전성 전극의 표면 상에 자기-조립된 모노레이어 (SAM) 를 이용하여 형성될 수도 있다.
이 인터페이스 레이어는 제 1 레이어 (2) 및 활성 레이어 (3) 의 일 함수가 조정되도록 허용한다. 예를 들어, ITO 가 4.6eV 의 일 함수를 가지는 경우에, 그것의 표면 상의 ZnO 의 얇은 레이어의 사용은 (전극/활성 레이어 인터페이스에서의) 그것의 표면 일 함수가 기재에 대해 수직인 도전성 전극의 도전율을 크게 수정함이 없이 4.3eV 로 조정되도록 허용한다.
상기 나타낸 바와 같이, 관심대상 레이어 (3) 는 자유 체적 (30) 을 포함하는 적어도 하나의 영역을 포함한다. 이 자유 체적 (30) 은 도 1b 의 비제한적 예에서 스루-홀로 이루어진다. 자유 체적은 제 1 레이어 (2) 와 수직으로 위치된다.
일반적으로, 자유 체적들 또는 결함들은 적층 방향 (z) 에서의 활성 레이어의 미리설정된 요망되는 두께 (e) 보다 더 작은 두께를 갖는 영역들의 또는 미크론 사이즈의 홀들로 이루어질 수도 있다. 그것은 다공성 또는 심지어 폴리머 체인들에 의해 점유되지 않는 체적들의 문제일 수도 있다. 그것은 1nm 와 수 밀리미터 사이에 포함되는 치수들을 갖는다.
자유 체적들은 관심대상 레이어에서의 결함들이다. 이들 결함들은 사전 존재한다. 달리 말하면, 이들 자유 체적들 또는 결함들은 관심대상 레이어의 형성 동안 형성된다.
본 발명에 따른 프로세스는 도 1c 에서 도시된 리페어링 엘리먼트 (7) 를 형성하는 것에 있는 리페어링 단계 (103) 를 포함한다. 리페어링 엘리먼트 (7) 는 관심대상 체적이라고 불리는 적어도 하나의 자유 체적 (30) 을 적어도 부분적으로, 그리고 바람직하게는 완전하게, 채운다.
리페어링 엘리먼트 (7) 는, 활성 레이어 (3) 의 표면 (31) 의 일 영역, 즉, 활성 레이어 (3) 의 상부 표면의 하나의 부분, 즉, 제 1 레이어 (2) 에 면하여 위치된 활성 레이어의 표면 (33) 반대편의 활성 레이어 (3) 의 표면을 자유롭게 남겨둔다. 표면 (31) 은 임의의 자유 체적 (30) 외부에 위치된다.
리페어링 엘리먼트 (7) 는 적어도 하나의 전기적으로 절연성인 레이어를 포함한다.
스택 (100) 을 생성하기 위한 프로세스는, 관심대상 레이어 (3) 및 리페어링 엘리먼트 상에 전기를 전도할 수 있는, 도 1d 에서 도시된, 제 2 레이어 (20) 를 형성하는 단계 (104) 를 더 포함한다. 그것은 반도체 또는 전기적으로 전도성인 재료로 이루어진 레이어의 문제일 수도 있다. 그것은, 예를 들어, 제 1 전극/활성 레이어/제 2 전극 타입의 유기 광검출기들 및 유기 솔라 셀들의 경우에서, 도전성 전극을 형성할 수도 있다.
유리하게는, 제 2 레이어 (20) 는 리페어링 엘리먼트 (7) 및 자유 표면 (31) 을 덮는다. 그것은 유리하게는 연속적이다. 제 2 레이어 (20) 는 리페어링 엘리먼트 (7) 와 그리고 자유 표면 (31) 과 접촉을 이룬다.
자유 체적 (30) 의 내부를 적어도 부분적으로 채우고 2 개의 레이어들 (2 및 20) 사이에 개재되는, 적어도 하나의 절연 레이어를 포함하는 리페어링 엘리먼트 (7) 는, 2 개의 레이어들 (2 및 20) 사이의 물리적 및 전기적 접촉의 위험이 제한되도록 허용하고 따라서 자유 체적 (30) 을 통한 단락 및 누설 전류들이 제한되도록 허용한다.
유리하게는, 리페어링 엘리먼트 (7) 는 관심대상 자유 체적 (30) 을 통한 제 1 레이어 (2) 와 제 2 레이어 (20) 사이의 임의의 물리적 및 전기적 접촉을 방지하도록 구성되고 배열된다. 그것은 이러한 물리적 및 전기적 분리를 보장하는 적어도 하나의 절연 레이어를 포함한다. 리페어링 엘리먼트 (7) 는 자유 체적들을 통한 누설 전류들이 가능한 한 많이 제한되도록 그리고 자유 체적들이 블라인드-홀 타입 (blind-hole type) 의 것일 때 전기적 파괴 (electrical breakdown) 의 위험이 제한되도록 허용한다.
리페어링 엘리먼트 (7) 는, z-축을 따라, 도 2d 에서 도시된 바와 같이 z-축을 따른 자유 체적의 깊이보다 더 크거나 동일한 두께를 가질 수도 있고, 또는, 자유 표면 (31) 과 사실 공면이거나 z-축을 따른 자유 체적의 깊이보다 더 작은 두께를 사실 가질 수도 있다. 그것은 또한, z-축을 따라 일정한 또는 도 2d 에서 도시된 바와 가이 일정하지 않은 두께를 가질 수도 있다.
리페어링 엘리먼트를 그리고 그 다음에 그것의 구조를 형성하는 프로세스가 이제 보다 자세히 설명될 것이다.
본 발명에 따르면, 리페어링 엘리먼트 (7) 를 형성하는 단계 (104) 는, 도 2a 및 도 2b 에서 도시되는, 다음과 같은 단계들을 포함한다:
- 버퍼 레이어 (4) 가 적어도 부분적으로 관심대상 자유 체적 (30) 내로 연장하도록 활성 레이어 (3) 상에 버퍼 레이어 (4) 를 형성하는 단계 (111),
- 관심대상 체적 (30) 에 위치된 버퍼 레이어 (4) 의 적어도 하나의 부분을 덮는 충전 레이어 (5) 라고 불리는 것을 형성하는 단계 (112). 도면의 실시형태에서, 충전 레이어는 버퍼 레이어 (4) 를 완전하게 덮는다.
더욱이, 버퍼 레이어 (4) 및 충전 레이어 (5) 는 상이한 재료들로 이루어진다.
상이한 재료들의 사용은 레이어들 (4 및 5) 을 형성하기 위해 사용가능한 재료들의 선택을 증가시키고, 그것들 각각의 형성 프로세스들의 선택을 증가시킨다.
본 발명에 따른 프로세스는, 활성 레이어 (3) 의 및/또는 제 1 레이어 (2) 의 무결성 (integrity) 을 적어도 부분적으로 보존하도록 그리고 자유 체적 (30) 이 잘 채워지는 것을 보장하도록 하는 것을 가능하게 한다. 자유 체적이 잘 채워지도록 보장하는 충전 레이어 (5) 를 선택하는 것이 특히 가능하지만, 활성 레이어 (3) 는 충전 레이어 (5) 의 디포지션 (deposition) 및/또는 프로세싱의 단계들에서 버퍼 레이어 (4) 에 의해 보호되기 때문에, 충전 레이어 (5) 의 디포지션 프로세스 및/또는 제거 프로세스는, 이하에서 보다 자세히 설명되는 바와 같이, 활성 레이어 (3) 를 악화시킬 수 있을 것이다. 따라서, 활성 레이어 (3) 를 악화시킴이 없이 디포짓 및/또는 제거될 수 있는 하지만 또한 자유 체적들을 채우는 것과 관련하여 양호한 특성들을 반드시 가질 필요는 없는 레이어 (4) 를 선택하는 것이 가능하다.
유리하게는, 버퍼 레이어 (4) 는 충전 레이어 (5) 와 활성 레이어 (3) 사이에 개재된다.
유리하게는, 버퍼 레이어 (4) 가 충전 레이어 (5) 와 활성 레이어 (3) 사이의 임의의 물리적 접촉을 방지하도록 단계들 (111 및 112) 이 생성된다. 활성 레이어 (3) 의 전체의 보호가 그러면 보장된다. 따라서, 버퍼 레이어 (4) 는 유리하게는 자유 체적 (30) 을 한정하는 표면 (32) 의 전체를 덮는다. 이것은, 활성 레이어 (3) 의 최대 보호를 보장하면서 리페어링 레이어 (5) 에 의한 체적 (3) 의 최대 충전을 보장하는 것을 가능하게 한다.
버퍼 레이어 (4) 상에 형성되거나 디포짓된 충전 레이어 (5) 는, 충분한 사이즈의 자유 체적들 (30), 즉, 버퍼 레이어 (4) 에 의해 완전히 채워지지 않는 자유 체적들 (30) 내로 사실상 파고든다. 활성 레이어 (3) 상에 디포짓된 소정 두께의 버퍼 레이어에 대해 더 작은 사이즈의 체적들은 버퍼 레이어 (4) 에 의해 완전히 채워진다. 그것은, 버퍼 레이어 (4) 가 그것들의 체적을 채우기에 충분한 두께인 레이어의 형태로 디포짓될 수 없는 경우에도 이들 큰 자유 체적들이 잘 채워지도록 허용한다. 유리하게는, 충전 레이어 (5) 는 그것이 관심대상 자유 체적들 중에서 관심대상의 하나의 자유 체적을 적어도 부분적으로 채우도록 형성된다.
도 2a 및 도 2b 에서 도시된 프로세스에서, 레이어들 (4 및 5) 은 자유 체적 (30) 내로 그리고 표면 (31) 위로 연장된다. 보다 일반적으로, 레이어들 (4 및 5) 은 임의의 자유 체적 (30) 외부에 위치된 활성 레이어 (3) 의 상부 자유 표면 위로 연장될 수도 있다.
리페어링 엘리먼트 (7) 를 형성하는 단계는 유리하게는 도 2c 및 도 2d 에서 도시되는 제거 단계 (113, 114) 를 포함한다. 이 단계에서, 레이어들 (4, 5) 의 각각의 여분 (excess) 이 제거되어 활성 레이어 (3) 의, 도 2d 에서 도시되는, 자유 표면 (31) 이 드러나게 하고, 버퍼 레이어 (4) 의 나머지 (40) 가 보존되도록 하며, 상기 나머지 (40) 는 자유 체적 (30) 내로 적어도 부분적으로 파고든다. 이 프로세스는 쉽고 신속하다. 그것은 자유 체적 (30) 내에서 그리고 수직으로 레이어들 (4 및 5) 을 단독으로 디포짓하기 위해 충분한 정밀도를 필요로 하지 않는다.
도 2c 및 도 2d 에서 도시된 프로세스에서, 제거 단계는 리페어링 레이어 (5) 의 나머지를 보존하도록 수행되고, 이 나머지 (50) 는 체적 (30) 내로 적어도 부분적으로 파고들고, 버퍼 레이어 (4) 의 나머지를 적어도 부분적으로 덮는다.
레이어들 (4 및 5) 은 유리하게는 연속적 레이어들의 형태로 형성된다. 레이어 (4) 는 자유 체적 (30) 내로 부분적으로 연장되고, 표면 (31) 에 면한다. 레이어 (5) 는 부분적으로 자유 체적 (30) 에 면하고 표면 (31) 에 면한다. 일 변형으로서, 이들 레이어들의 적어도 하나는 불연속적 레이어의 형태로 형성된다.
일 변형으로서, 레이어들 (4 및 5) 은 체적들 (30) 중 적어도 하나에서 단독으로 국지적으로 디포짓된다. 이 경우에, 프로세스는 임의의 제거 단계를 포함하지 않고, 제거 단계는 체적들 (30) 주의로부터의 제거를 포함하지 않는다. 레이어들 (4 및 5) 은 그러면 리페어링 엘리먼트 (7) 를 각각 형성하는 레이어들 (40 및 50) 이다. 이 실시형태는 상술된 선호되는 실시형태보다 더 느리고 보다 비싸다.
도 2d 의 비제한적 실시형태에서, 리페어링 엘리먼트 (7) 는 제거 단계 (113, 114) 의 끝에서 레이어들 (4 및 5) 의 나머지들 (40, 50) 에 의해 형성된다. 레이어 (4) 의 나머지 및 레이어 (5) 의 나머지는 나머지 버퍼 레이어 (40) 및 나머지 충전 레이어 (50) 를 각각 형성한다.
도면들의 실시형태에서, 버퍼 레이어 (4) 는 활성 레이어 (3) 와 연속적이다.
도면들의 실시형태에서, 충전 레이어 (5) 는 버퍼 레이어 (4) 와 연속적이다.
유리하게는, 레이어 (4) 는 전기적 절연성 재료로 이루어진다. 따라서, 엘리먼트 (7) 의 전기적 절연 기능의 전부 또는 일부가 수행되도록 허용한다. 유리하게는, 나머지 버퍼 레이어 (40) 는 전기를 전도할 수 있는 레이어들 (2 및 20) 사이의, 그리고 레이어 (2) 와 나머지 리페어링 레이어 (50) 사이의 임의의 물리적인 접촉을 방지한다. 리페어링 엘리먼트 (7) 는 따라서, 레이어들 (2 및 20) 사이의 임의의 물리적 접촉이 전기적으로 절연성인 리페어링 레이어 (5 또는 50) 를 사용할 필요 없이 방지되도록 허용한다. 이 레이어 (5 또는 50) 를 생성하기 위해 사용될 수도 있는 재료들의 선택은 따라서 더 크다. 이를 위해서, 나머지 버퍼 레이어 (40) 는 유리하게는, 하지만 반드시 필요하지는 않게, 자유 체적이 스루-홀 타입인 경우에 자유 체적 (30) 이 개방되는 제 1 레이어 (2) 의 표면의 부분 (21) 을 덮는다.
일 변형으로서, 버퍼 레이어 (4) 는 전기 절연성 산화물을 형성하도록 산화될 수 있는 도전성 재료의 레이어 및 도전성 재료의 레이어를 커버하는 상기 산화물의 레이어를 포함한다. 버퍼 레이어 (4) 를 형성하는 단계는 그러면, 도전성 재료의 레이어를 형성 또는 디포짓하는 단계 및 절연 레이어를 형성하도록 이 레이어의 표면을 산화하는 제 1 단계를 포함한다. 이러한 처리는 고압 산소 플라즈마 (최소 100mT 및 200 및 500 W 사이의 전력) 에서의 산화 처리로 또는 수분 동안 공기에의 노출로 매우 단순하게 이루어질 수도 있다.
레이어들 (4 및 5) 의 여분이 레이어들 (40 및 50) 을 형성하기 위한 모습으로 제거될 때, 산화물 레이어는 그러면 레이어들 (4 및 5) 사이의 인터페이스 너머 제거된다. 제거 단계 (113, 114) 다음에는 그러면 유리하게는, 최종 버퍼 레이어 (40) 를 획득하도록 버퍼 레이어 (4) 를 절연성이도록 만들기 위해 버퍼 레이어 (4) 의 나머지 부분의 표면을 산화시키기 위한 제 2 산화 단계가 이어진다. 이것은 절연 레이어 (40) 가 획득되고 누설 전류들이 가능한 한 많이 제한되도록 허용한다. 일 변형으로서, 프로세스는 이 산화 단계를 포함하지 않는다.
유리하게는, 충전 레이어 (5) 는 전기적으로 절연성인 재료로 이루어진다. 2 개의 레이어들 (4 및 5) (또는 40 및 50) 이 절연성인 경우에, 2 개의 도전성 레이어들 (2, 20) 사이, 즉, 레이어들 사이에 관심대상 레이어가 샌드위치되는 그 레이어들 사이의 절연성 재료의 양이 최대화되도록 허용하기 때문에, 실시형태는 최적이다. 2 개의 도전성 레이어들 (2, 20) 사이의 거리가 리페어링 엘리먼트 (7) 의 모든 측면 표면 (즉, 스택의 방향에 수직인 평면에서의 표면) 에 걸쳐 최대이고, 이것은 결함의 내부에서의 전계의 값이 가능한 한 많이 제한되도록 허용하고, 이 전계의 값은 전극들 사이의 거리에 반비례한다.
덜 유리한 변형에서, 충전 레이어 (5) 또는 최종 충전 레이어 (50) 는 전기를 전도할 수 있는 도전성 재료 또는 반도체로 이루어진 레이어이다. 달리 말하면, 충전 레이어 (5) 는 전기를 전도할 수 있다.
버퍼 레이어 (4 또는 40) 가 형성되는 절연 재료는 예를 들어 다음과 같은 절연성 재료들 중에서 선택된다: 예를 들어 알루미나 (Al2O3) 와 같은 절연성 금속 산화물, 파릴렌, 폴리이미드, PMMA, 폴리스티렌, 폴리비닐피롤리돈, 폴리비닐페놀, 폴리비닐 알콜, 폴리알릴아민, 플루오로폴리머 CYTOP, 및 Orthogonal® 에 의해 판매되는 플루오르화 포토레지스트 OSCoR 4001. 예를 들어 알루미나와 같은 절연성 금속 산화물의 사용은, 금속 산화물들이 양호한 전기 절연체들이고 얇은 레이어들 (통상적으로 100nm 미만) 에서 디포짓될 수 있기 때문에, 유리하다. 이것의 유리한 점은, 버퍼 레이어를 진공 기법들, 특히 원자 층 증착 (atomic layer deposition; ALD) 으로 증착 가능하다는 것이고, 이는 매우 등각성의 또는 증착되는 매우 양호한 커버리지를 달성하는 레이어들을 허용한다.
이들 레이어들 (4, 40) 이 형성되는 도전성 재료는 예를 들어 금속, 예를 들어 알루미늄, Cr, 또는 Ti 이다.
유리하게는, 버퍼 레이어 (4) 또는 레이어 (40) 는 원자 층 증착에 의해 형성되거나 레이어의 진공 증착의 단계를 포함한다. 원자 층 증착 또는 ALD 는 불어로
Figure 112019069881107-pct00001
라고 불린다. 이 디포지션 프로세스는 자유 체적을 한정하는 표면에 대해 등각성인 디포짓들이 생성되도록 허용하고, 이는 자유 체적을 한정하는 모든 표면이 커버되도록 허용한다. 더욱이, 이 디포지션이 충분히 낮은 (약 150℃ 보다 더 낮거나 동일한) 온도에서 실행되는 경우에, 이 기법은 유기 활성 레이어들을 손상시키지 않는다. 하지만, 이 디포지션 기법은 비싸다. 또한, 그것은 큰 두께의 디포짓들이 생성되도록 허용하지 않는다. 구체적으로, 통상적으로 생성되는 디포짓들은 0.1nm 와 300nm 사이에 포함되는 두께를 갖는다. 300nm 보다 더 큰 두께를 갖는 디포짓들을 형성하는 것이 가능하지만, 디포지션 시간은 글면 극히 길다 (약 수 시간). 따라서 생성된 디포짓들은 자유 체적을 한정하는 표면에 정합하고, 하지만 약하게 평면화된다. 충전 레이어 (5) 의 디포지션은 따라서, ALD 에 의해 자유 체적들을 완전히 채우는 것이 가능하기에는 너무 큰 사이즈의 자유 체적들이 채워지도록 허용한다.
일반적으로, 레이어 (4) 또는 레이어 (40) 는 유리하게는 진공 증착에 의해 형성되거나, 레이어의 진공 증착의 단계를 포함한다. 이 디포지션은 예를 들어 다음과 같은 기법들 중 하나를 이용하여 실행된다: 화학적 기상 증착 (CVD), 플라즈마 강화 화학적 기상 증착 (PECVD), ALD, 열적 증발, 전자-빔 증발, 플라즈마 중합. 진공 증착 기법들은 종종 웰을 덮는, 그리고 자유 체적을 한정하는 표면 (32) 의 전체가 덮이도록 허용할 수도 있는 등각성 디포짓들 (conformal deposits) 을 생성한다. 또한, 활성 레이어 (3) 는 용매들에 용해가능하므로, 진공 기법들은 활성 레이어를 악화시키기 쉬운 용제의 사용을 회피한다.
충전 레이어 (5) 또는 절연 레이어 (50) 는 예를 들어 다음과 같은 리스트의 절연성 재료들로부터 선택된 재료로 이루어진다: 파릴렌, 에폭시 수지들 SU-8 및 SU-18 과 같은 포토레지스트, 다른 에폭시 수지 또는 폴리에폭사이드, 폴리스티렌, 폴리이미드, 폴리메틸 메타크릴레이트 (PMMA), 폴리비닐피롤리돈, 폴리비닐페놀, 폴리비닐 알콜, 폴리알릴아민, 플루오로폴리머 CYTOP, Orthogonal® 에 의해 판매되는 OSCoR 4001, 및 PEDOT. 일 변형으로서, 충전 레이어 (5) 또는 레이어 (50) 는 예를 들어 PEDOT:PSS 또는 폴리아닐린 (PANI) 과 같은 전기적으로 전도성인 재료의 레이어이다. 파릴렌, 예를 들어 파릴렌 C 의 사용은 그것이 양호한 표면 커버리지 특성들을 보유하기 때문에 유리하다. 그것은 결함들을 채울 것이고, 그것의 표면을 평탄화하면서 활성 레이어의 표면 상에 디포짓된다. 하지만, 이 타입의 레이어는 플라즈마 에칭에 의해 제거되어야만 한다. 이 기법은 활성 레이어를 에칭하기 쉽다. 버퍼 레이어 (4) (도 2a) 는 관심대상 레이어 (3) 가 이 타입의 에칭으로부터 보호되도록 허용한다.
SU-8 레지스트의 사용은, 레지스트 SU-8 이 매우 두꺼운 레이어들에서 디포짓될 수 있는 점착성 폴리머이기 때문에, 또한 유리하다.
충전 레이어 (5) 또는 레이어 (50) 는 관심대상 레이어 (3) 와 동일한 재료의 레이어일 수도 있다. 그것은 예를 들어 유기 재료로 이루어진다.
그것은 스핀 코팅, 딥 코팅, 슬롯-다이 코팅, 레이저 프린팅, 헬리오그래피, 플렉소그래피, 잉크젯 코팅, 스프레이 코팅 등과 같은 기법을 이용하는 습식 프로세싱에 의해 디포짓될 수도 있다. 이들 디포지션 기법들은 두꺼운 디포짓들이 생성되도록 허용하고, 진공 증착보다 더 큰 평탄화 효과를 갖는다.
유리하게는, 파릴렌은 예를 들어 열적 증발 기법을 이용하여 진공 또는 부분 진공 하에서 디포짓된다.
물론, 레이어들 (4 및 40) 은 습식 프로세싱에 의해 디포짓될 수도 있고, 레이어들 (5 및 50) 은 진공 증착에 의해 디포짓될 수도 있다.
유리하게는, 결함 영역 (30) 외부에서 그리고 적층 방향 (z) 으로, 버퍼 레이어 (4) 및 충전 레이어 (5) 에 의해 형성된 리페어링 레이어 (6) 의 두께 (E) 는 관심대상 레이어 (3) 의 공칭 두께 (nominal thickness) (e) 보다 더 크거나 동일하고, 바람직하게는 관심대상 레이어 (3) 의 공칭 두께의 1.5 배와 동일하거나 더 크고, 바람직하게는 관심대상 레이어 (3) 의 공칭 두께의 2 배와 동일하다. 관심대상 레이어 (3) 의 공칭 두께 (e) 는 z-축을 따른 그리고 자유 체적들 (30) 의 외부의 관심대상 레이어의 두께이다. 이것은 리페어링 레이어의 레이어의 평탄화를 촉진시키고, 결함의 내부에 리페어링 레이어의 부분을 남기면서 리페어링 레이어의 여분의, 특히 에칭에 의한, 제거가 용이하게 되도록 허용한다. 구체적으로, 결함 영역에서의 리페어링 레이어의 두께 (E') 는 결함 영역 (30) 주위의 리페어링 레이어의 두께 (E) 보다 더 크다.
보다 일반적으로, 리페어링 레이어의 두께는 유리하게는, 피막으로 보호될 결함들의 (z-방향에서의) 심도에 그리고 측방 치수 (즉, z 에 수직인 평면에서의) 에 의존하여 미세하게 조정된다.
우리는 이제, 관심대상 레이어 (3) 의 자유 표면 (31) 이 자유 체적 (3) 의 외부에서 드러나게 하도록 그리고 자유 체적 (30) 에서의 리페어링 레이어 (6) 의 적어도 하나의 부분을 남기도록 리페어링 레이어 (6) 의 여분을 제거하는 단계 (113, 114) 를 기술할 것이다.
유리하게는, 도 2c 및 도 2d 에서 도시된 바와 같이, 제거 단계 (113, 114) 는 다음과 같은 단계들을 포함한다:
- 버퍼 레이어 (4) 의 자유 표면 (41) 이 자유 체적 (30) 너머에서 드러나게 하도록 그리고, 유리하게는, 충전 레이어 (5) 의 나머지를 남기도록 충전 레이어 (5) 의 여분을 제거하는 단계 (113),
- 관심대상 레이어 (3) 의 자유 표면 (31) 이 드러나게 하도록 그리고 버퍼 레이어 (4) 의 나머지를 남기도록 버퍼 레이어 (4) 의 여분을 제거하는 단계 (114).
레이어 (40) 를 형성하는 단계는 그러면 단계들 (111 및 113) 을 포함하고, 레이어 (50) 를 형성하는 단계는 단계들 (112 및 114) 을 포함한다.
유리하게는, 도면들에서 도시된 바와 같이, 자유 표면 (31) 은 리페어링 레이어 (6) 와 접촉을 이루는 관심대상 레이어의 표면의 부분이다. 일 변형으로서, 리페어링 레이어 (6) 의, 또는 버퍼 레이어의 여분을 제거하는 단계는 자유 표면 (31) 이 드러나게 하도록 관심대상 레이어 (3) 의 일부를 제거한다.
유리하게는, 자유 표면 (41) 은 충전 레이어 (5) 와 접촉을 이루는 버퍼 레이어의 표면의 부분이다. 일 변형으로서, 충전 레이어 (5) 의 여분을 제거하는 단계는, 자유 표면 (41) 이 드러나게 하도록 버퍼 레이어 (4) 의 일부를 제거한다.
2 개의 제거 단계들 (113 및 114) 은 유리하게는 상이한 제거 기법들에 의해 수행된다. 일 변형으로서, 이 단계는 동일한 제거 기법에 의해 실행될 수도 있다.
유리하게는, 충전 레이어 (5) 의 여분을 제거하는 단계 (113) 는 충전 레이어 (5) 의 여분이 버퍼 레이어 (4) 를 제거함이 없이 제거되도록 허용하는 선택적 제거 단계이다. 이 기법은 자유 체적들 (30) 외부에서 충전 레이어 (5) 와 접촉을 이루는 버퍼 레이어 (4) 의 표면의 단지 그 부분 상에서 충전 레이어 (5) 의 여분의 제거 단계를 제어가능하게 중지시켜야만 하는 것을 회피한다. 더욱이, 그것은 관심대상 레이어 (3) 가 버퍼 레이어 (4) 에 의해 충전 레이어 (5) 를 제거하기 위해 사용되는 프로세스로부터 보호되도록 허용한다.
유리하게는, 버퍼 레이어 (4) 의 여분을 제거하는 단계 (114) 는 관심대상 레이어 (3) 를 제거함이 없이 버퍼 레이어 (4) 가 에칭되도록 허용하는 선택적 제거 단계이다. 일 변형으로서, 버퍼 레이어 (4) 의 여분을 제거하는 단계 (114) 는 관심대상 레이어 (3) 의 전기적 및/또는 광학적 및/또는 기계적 특성들에 영향을 미치지 않고서, 즉, 관심대상 레이어 (3) 를 어택 (attack) 함이 없이 버퍼 레이어 (4) 의 여분이 제거되도록 허용하는 선택적 제거 단계이다. 이들 기법들은 단지 활성 레이어 (3) 의 자유 표면 (31) 상에서 버퍼 레이어 (4) 를 제거하는 단계를 제어가능하게 중지시켜야만 하는 것을 회피 가능하게 한다.
제거 단계들은 예를 들어, 에칭 기법, 바람직하게는 습식 에칭 기법을 이용하여, 즉, 에칭 용액과의 접촉을 통해 달성된다. 특정 경우들에서, 이러한 제거는 용제로 달성된다. 하지만, 설명의 나머지에서 일반적으로 사용될 것은 "에칭 용액" 이라는 표현이다.
버퍼 레이어 (4) 의 여분을 제거하기 위해 사용되는 에칭 용액은 관심대상 레이어 (3) 의 전기적, 광학적 및 기계적 특성들을 열화시키지 않도록 선택되어야만 한다. 관심대상 레이어 (3) 의 전기적 특성들은 그것의 도전율에서의 증가 또는 감소 때문에, 또는 심지어 활성 레이어에서의 내재적 또는 외재적 전기적 트랩들의 생성 때문에 열화될 수도 있다. 관심대상 레이어 (3) 의 광학적 특성들의 열화 (degradation) 는 예를 들어 요망되는 파장에서의 광 흡수 특성들에서의 감소를 초래할 수도 있다. 마지막으로, 기계적 특성들의 열화는 특히 결합해제, 크랙킹 또는 활성 레이어의 유연성 소실을 야기할 수도 있다. 따라서, 일반적으로, 사용되는 에칭 용액은 선택적일 것이다, 즉, 그것은 관심대상 레이어 (3) 를 에칭하거나 어택함이 없이 버퍼 레이어 (4) 를 에칭 가능할 것이다.
마찬가지로, 유리하게는, 충전 레이어 (5) 의 여분이 습식 에칭에 의해 제거될 때, 유리하게는, 사용되는 에칭 용액은 선택적일 것이다, 즉, 그것은 버퍼 레이어 (4) 를 에칭하거나 어택함이 없이 충전 레이어 (5) 를 에칭할 수 있을 것이다.
일반적으로, 에칭 용액은 산, 염기 또는 중성 용액을 포함할 것이다. 그것은 가능하게는 순수하거나 심지어 물에 또는 활성 레이어에 대해 직교하는 용매, 즉, 활성 레이어를 어택하거나 용해시키기 쉽지 않은 용매에 희석될 것이다. 유기 활성 레이어에 대해 직교하는 용매는, 예를 들어, 비제한적으로, 메탄올, 에틸렌 글리콜, 또는 n-부틸아세테이트일 수도 있다. 이루어지는 선택은 활성 레이어의 성질에 의존한다.
에칭 용액은 활성 레이어의 모든 표면에 또는 국지적으로 적용될 수도 있다.
일 변형으로서, 제거 단계 (113, 114) 중 적어도 하나는, 예를 들어, 이온 또는 플라즈마 에칭 (RIE: 딥 이온 에칭, RIE-ICP (플라즈마 토치 또는 반응성 이온 에칭 등)), 또는 이 둘의 조합 또는 교대에 의해서 등과 같이 건식 에칭에 의해 실행된다. 건식 에칭은 모든 표면에 걸친 에치의 균일성이 더 잘 제어되도록 허용한다. 에치 레이트를 미세하게 제어하고 따라서 에치의 종단을 더 잘 제어하는 것이 또한 가능하다. 일 변형으로서, 제거는 예를 들어 노광, 레이저 애블레이션, 그라인딩 또는 랩핑에 의해 달성된다.
특정 경우들에서, 관심대상 레이어 (3) 의 표면은 가능하게는 온화한 물리적 또는 화학적 처리 (예를 들어 플라즈마 처리) 에 의해 활성화될 것이고, 그 목적은 리페어링 레이어의 활성 레이어의 결함들 내로의 침투를 용이하게 하기 위한 것이다.
본 발명은 또한 예를 들어 박막 트랜지스터들과 같은, 즉, 유기 박막 트랜지스터 (OTFT) 들로서 보다 통상적으로 알려진 것과 같은 유기 트랜지스터들의 분야에 적용된다. 이 타입의 도전체에서, 제 1 레이어 (2) 는 소스 및 드레인 전극들 상에 디포짓된 반도체로 이루어진 레이어이고, 제 2 레이어 (20) 는 게이트 전극이다. 활성 레이어 또는 관심대상 레이어는, 제 1 레이어 (2) 를 형성하는 반도체 레이어와 게이트 전극 사이에 개재되는 게이트 유전체의 레이어이다.
하나의 변형 실시형태에서, 활성 레이어 (3) 는 복수의 기본 활성 레이어들을 포함한다. 적어도 하나의 리페어링 레이어 (7) 를 형성하는 단계가 그 다음에 기본 활성 레이어들 중 하나에 적용될 수도 있다. 프로세스는 하나 이상의 각각의 기본 활성 레이어들에서 적어도 하나의 충전하는 리페어링 엘리먼트를 형성하는 하나 이상이 단계들을 포함할 수도 있다. 각 레이어 (2 또는 20) 는 그러면, 예를 들어 전극 또는 사실 다른 기본 활성 레이어를 형성하도록 의도된 레이어일 수도 있다.
본 발명은 본 발명에 따른 프로세스로 획득된 스택에 관한 것이다.
본 발명은 또한,
- 전기를 전도할 수 있는 제 1 레이어 (2),
- 자유 체적들 (30) 을 포함하는 관심대상 레이어 (3) 로서, 관심대상 자유 체적이라고 불리는 자유 체적들 중 적어도 하나는 리페어링 엘리먼트 (7) 에 의해 적어도 부분적으로 채워지는, 상기 관심대상 레이어 (3),
- 임의의 자유 체적 (30) 외부의 관심대상 레이어의 영역 및 리페어링 엘리먼트를 덮는 전기를 전도할 수 있는 제 2 레이어 (20)
를 연속적으로 포함하는 스택에 관한 것이다.
리페어링 엘리먼트 (7) 는 자유 체적 (30) 내로 적어도 부분적으로 연장되는 적어도 하나의 나머지 버퍼 레이어 (40) 및 관심대상 자유 체적 (30) 에 위치된 버퍼 레이어 (4) 의 적어도 하나의 부분을 덮는 나머지 충전 레이어 (50) 를 포함한다. 나머지 충전 레이어 (50) 는 나머지 버퍼 레이어 (40) 를 적어도 부분적으로 덮는다. 이들 레이어들은 상이한 재료들로 이루어진다.
이들 레이어들은 유리하게는 연속적이다.
나머지 버퍼 레이어 (40) 는 유리하게는 관심대상 레이어 (3) 및/또는 제 1 레이어 (2) 와 나머지 충전 레이어 (50) 사이에 개재된다. 유리하게는, 나머지 버퍼 레이어 (40) 는 자유 체적 (30) 을 한정하는 표면을 완전히 덮는다.

Claims (21)

  1. 스택 (100) 을 생성하기 위한 방법으로서,
    - 전기를 전도할 수 있는 제 1 레이어 (2) 를 형성하는 단계 (101),
    - 상기 제 1 레이어 (2) 상에 활성 레이어 (3) 를 형성하는 단계 (102) 로서, 상기 활성 레이어 (3) 는 적어도 하나의 자유 체적을 포함하는, 상기 활성 레이어 (3) 를 형성하는 단계 (102),
    - 적어도 하나의 리페어링 엘리먼트 (7) 를 형성하는 단계로서, 각각의 리페어링 엘리먼트는 자유 체적을 적어도 부분적으로 채우고, 상기 리페어링 엘리먼트 (7) 는, 적어도 하나의 절연 레이어를 포함하고, 적어도 하나의 상기 자유 체적의 외부에 위치되고 상기 제 1 레이어 (2) 반대편의 상기 활성 레이어 (3) 의 상부 표면을 자유롭게 남겨두는, 상기 적어도 하나의 리페어링 엘리먼트 (7) 를 형성하는 단계,
    - 상기 활성 레이어 (3) 상에, 전기를 전도할 수 있는 제 2 레이어 (20) 를 형성하는 단계 (104) 로서, 상기 제 2 레이어 (20) 는 상기 리페어링 엘리먼트 (7) 및 자유 표면 (31) 을 덮는, 상기 제 2 레이어 (20) 를 형성하는 단계 (104) 를 포함하고,
    상기 리페어링 엘리먼트 (7) 를 형성하는 단계는,
    - 상기 활성 레이어 (3) 상에, 상기 자유 체적 (30) 내로 적어도 부분적으로 연장되는 버퍼 레이어 (4) 를 형성하는 단계 (111),
    - 상기 자유 체적 (30) 내에 위치된 상기 버퍼 레이어 (4) 의 적어도 하나의 부분을 충전 레이어 (5) 로 덮는 단계 (112) 로서, 상기 버퍼 레이어 (4) 및 상기 충전 레이어 (5) 는 상이한 재료들로 이루어지는, 상기 버퍼 레이어 (4) 의 적어도 하나의 부분을 충전 레이어 (5) 로 덮는 단계 (112) 를 포함하는, 스택을 생성하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 충전 레이어 (5) 는 적어도 하나의 자유 체적 (30) 내로 파고드는, 스택을 생성하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 버퍼 레이어 (4) 는 상기 활성 레이어 (3) 와 상기 충전 레이어 (5) 사이의 임의의 물리적 접촉을 방지하는, 스택을 생성하기 위한 방법.
  4. 제 3 항에 있어서,
    상기 활성 레이어 (3) 의 상기 자유 표면 (31) 이 드러나도록 하고 상기 자유 체적 내에 상기 버퍼 레이어 (4) 의 나머지를 남기기 위해 상기 버퍼 레이어 (4) 의 여분 및 상기 충전 레이어 (5) 의 여분을 제거하는 단계 (113, 114) 를 더 포함하는, 스택을 생성하기 위한 방법.
  5. 제 4 항에 있어서,
    상기 충전 레이어 (5) 는 적어도 하나의 자유 체적 (30) 내로 파고들고, 상기 제거하는 단계는 상기 충전 레이어 (5) 의 나머지를 상기 자유 체적 내에 남기도록 실행되고, 상기 충전 레이어 (5) 의 상기 나머지는 상기 버퍼 레이어 (4) 의 상기 나머지를 적어도 부분적으로 덮는, 스택을 생성하기 위한 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 버퍼 레이어 (4) 는 절연 재료로 이루어진 레이어인, 스택을 생성하기 위한 방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 버퍼 레이어 (4) 를 형성하는 단계는, 도전성 재료로 이루어진 레이어를 디포짓하는 단계 및 도전성 재료로 이루어진 상기 레이어를 산화시키는 제 1 단계를 포함하는, 스택을 생성하기 위한 방법.
  8. 제 7 항에 있어서,
    상기 버퍼 레이어 (4) 의 여분 및 상기 충전 레이어 (5) 의 여분을 제거하는 단계 다음에, 상기 버퍼 레이어 (4) 의 나머지의 자유 표면을 산화시키는 제 2 단계가 이어지는, 스택을 생성하기 위한 방법.
  9. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 충전 레이어 (5) 는 절연성인, 스택을 생성하기 위한 방법.
  10. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 충전 레이어 (5) 는 전기를 전도할 수 있는, 스택을 생성하기 위한 방법.
  11. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 스택에서의 적층 방향 (z) 에서의, 상기 버퍼 레이어 (4) 의 두께와 상기 자유 체적 (30) 외부의 상기 충전 레이어 (5) 의 두께의 합은, 상기 자유 체적 (30) 외부의 상기 활성 레이어 (3) 의 두께 (e) 보다 더 크거나 동일한, 스택을 생성하기 위한 방법.
  12. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 버퍼 레이어 (4) 는 절연성 금속 산화물인, 스택을 생성하기 위한 방법.
  13. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 충전 레이어 (5) 는 SU-8 타입의 레지스트이거나 파릴렌으로 이루어지는, 스택을 생성하기 위한 방법.
  14. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 버퍼 레이어 (4) 는 진공 증착되는, 스택을 생성하기 위한 방법.
  15. 제 14 항에 있어서,
    버퍼 레이어 (4) 는 원자 층 증착에 의해 증착되는, 스택을 생성하기 위한 방법.
  16. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 충전 레이어 (5) 는 습식 프로세싱에 의해 디포짓되는, 스택을 생성하기 위한 방법.
  17. 제 4 항에 있어서,
    제거하는 단계는,
    - 상기 버퍼 레이어 (4) 의 자유 표면 (41) 이 드러나도록 상기 충전 레이어 (5) 의 여분을 제거하는 단계 (113),
    - 상기 활성 레이어 (3) 의 상기 자유 표면 (31) 이 드러나도록 상기 버퍼 레이어 (4) 의 여분을 제거하는 단계 (114) 를 포함하는, 스택을 생성하기 위한 방법.
  18. 제 17 항에 있어서,
    상기 버퍼 레이어 (4) 의 여분을 제거하는 단계는, 상기 버퍼 레이어 (4) 가 상기 활성 레이어 (3) 를 어택함이 없이 제거되도록 허용하는 선택적 제거 단계를 포함하는, 스택을 생성하기 위한 방법.
  19. 제 17 항에 있어서,
    상기 충전 레이어 (5) 의 여분을 제거하는 단계는, 상기 충전 레이어 (5) 가 상기 버퍼 레이어 (4) 를 제거함이 없이 제거되도록 허용하는 선택적 제거 단계를 포함하는, 스택을 생성하기 위한 방법.
  20. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 자유 체적들은 결함들인, 스택을 생성하기 위한 방법.
  21. 스택으로서,
    - 전기를 전도할 수 있는 제 1 레이어 (2),
    - 적어도 하나의 자유 체적 (30) 을 포함하는 활성 레이어 (3),
    - 자유 체적을 적어도 부분적으로 채우는 리페어링 엘리먼트 (7) 로서, 절연성 재료로 이루어진 적어도 하나의 레이어를 포함하고 상기 적어도 하나의 자유 체적의 외부에 위치된 상기 활성 레이어 (3) 의 상부 표면을 자유롭게 남겨두는, 상기 리페어링 엘리먼트 (7),
    - 상기 리페어링 엘리먼트 (7) 및 상기 상부 표면을 덮는, 전기를 전도할 수 있는 제 2 레이어 (20)
    를 연속적으로 포함하며,
    상기 리페어링 엘리먼트 (7) 는 버퍼 레이어 및 상기 자유 체적 (30) 에서 위치된 상기 버퍼 레이어의 부분을 적어도 부분적으로 덮는 충전 레이어를 포함하고, 상기 버퍼 레이어 및 상기 충전 레이어는 상이한 재료들로 이루어지는, 스택.
KR1020197019814A 2016-12-12 2017-11-30 스택을 형성하는 방법 및 스택 KR102495157B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1662292 2016-12-12
FR1662292A FR3059940B1 (fr) 2016-12-12 2016-12-12 Procede de formation d'un empilement et empilement
PCT/EP2017/080905 WO2018108540A1 (fr) 2016-12-12 2017-11-30 Procede de formation d'un empilement et empilement

Publications (2)

Publication Number Publication Date
KR20190093630A KR20190093630A (ko) 2019-08-09
KR102495157B1 true KR102495157B1 (ko) 2023-02-01

Family

ID=58779090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197019814A KR102495157B1 (ko) 2016-12-12 2017-11-30 스택을 형성하는 방법 및 스택

Country Status (7)

Country Link
US (1) US10741799B2 (ko)
EP (1) EP3552254B1 (ko)
JP (1) JP7210449B2 (ko)
KR (1) KR102495157B1 (ko)
CN (1) CN110249441B (ko)
FR (1) FR3059940B1 (ko)
WO (1) WO2018108540A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3840059A1 (en) * 2019-12-19 2021-06-23 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk Onderzoek TNO Semi-translucent photovoltaic device and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313790A (ja) * 2001-04-11 2002-10-25 Promos Technologies Inc 誘電層の修復方法
JP2008268880A (ja) * 2007-03-23 2008-11-06 Canon Inc 有機発光装置の製造方法
JP2010171165A (ja) * 2009-01-22 2010-08-05 Sony Corp 有機半導体装置およびその製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409270A (en) * 1982-04-22 1983-10-11 The General Tire & Rubber Company Method for repairing glass fiber reinforced plastic parts and product
US4519851A (en) * 1984-06-15 1985-05-28 International Business Machines Corporation Method for providing pinhole free dielectric layers
US6642146B1 (en) * 2001-03-13 2003-11-04 Novellus Systems, Inc. Method of depositing copper seed on semiconductor substrates
US6764940B1 (en) * 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US20050095846A1 (en) * 2003-10-31 2005-05-05 Basol Bulent M. System and method for defect free conductor deposition on substrates
JP4285214B2 (ja) * 2003-11-25 2009-06-24 パナソニック電工株式会社 発光ダイオード素子
KR20050072862A (ko) * 2004-01-07 2005-07-12 엘지전자 주식회사 누설 전류를 감소시킬 수 있는 발광 소자 제조 방법
US20060033678A1 (en) * 2004-01-26 2006-02-16 Applied Materials, Inc. Integrated electroless deposition system
WO2005086255A1 (en) 2004-02-09 2005-09-15 General Electric Company Large-area photovoltaic devices and methods of making same
DE102005022840B3 (de) * 2005-05-18 2006-09-28 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktstrukturen für DRAM-Halbleiterspeicher
US7592038B2 (en) * 2006-06-28 2009-09-22 E. I. Du Pont De Nemours And Company Method for repairing surface coating defects
US8062085B2 (en) * 2007-03-23 2011-11-22 Canon Kabushiki Kaisha Method of producing organic light emitting device
US20100084766A1 (en) * 2008-10-08 2010-04-08 International Business Machines Corporation Surface repair structure and process for interconnect applications
EP2256839B1 (en) * 2009-05-28 2019-03-27 IMEC vzw Single junction or a multijunction photovoltaic cells and method for their fabrication
US20110312120A1 (en) 2010-06-22 2011-12-22 Reel Solar, Inc. Absorber repair in substrate fabricated photovoltaics
CN103053044B (zh) * 2010-08-23 2016-07-13 皇家飞利浦电子股份有限公司 不透明导电区域的自对准覆盖
JP5860677B2 (ja) * 2010-11-24 2016-02-16 株式会社半導体エネルギー研究所 発光素子、発光素子の作製方法、及び照明装置
JP2013084751A (ja) 2011-10-07 2013-05-09 Sharp Corp 光起電力素子の欠陥修復方法および欠陥修復装置
KR101875132B1 (ko) * 2011-10-28 2018-07-09 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
WO2013098951A1 (ja) * 2011-12-27 2013-07-04 パイオニア株式会社 有機エレクトロルミネッセンスデバイス及びその製造方法
US9034664B2 (en) * 2012-05-16 2015-05-19 International Business Machines Corporation Method to resolve hollow metal defects in interconnects
FR2991505B1 (fr) 2012-06-05 2016-12-16 Commissariat Energie Atomique Procede de realisation d'un empilement du type premiere electrode/couche active/deuxieme electrode.
US8524592B1 (en) * 2012-08-13 2013-09-03 Globalfoundries Inc. Methods of forming semiconductor devices with self-aligned contacts and low-k spacers and the resulting devices
KR102047922B1 (ko) * 2013-02-07 2019-11-25 삼성디스플레이 주식회사 플렉서블 기판, 플렉서블 기판의 제조 방법, 플렉서블 표시 장치, 및 플렉서블 표시 장치 제조 방법
FR3010232A1 (fr) * 2013-09-05 2015-03-06 Commissariat Energie Atomique Module photovoltaique semi-transparent et procede d'obtention correspondant.
WO2015133090A1 (ja) * 2014-03-07 2015-09-11 株式会社Joled バンクの補修方法、有機el表示装置およびその製造方法
JP2015204132A (ja) * 2014-04-10 2015-11-16 パナソニックIpマネジメント株式会社 有機el素子、照明装置及び有機el素子の製造方法
CN104218069B (zh) * 2014-08-26 2017-02-01 京东方科技集团股份有限公司 一种有机发光二极管显示装置的修复方法
US9768272B2 (en) * 2015-09-30 2017-09-19 International Business Machines Corporation Replacement gate FinFET process using a sit process to define source/drain regions, gate spacers and a gate cavity
US10090249B2 (en) * 2015-12-17 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US10032913B2 (en) * 2016-01-08 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structures, FinFET devices and methods of forming the same
US10695993B2 (en) * 2016-01-15 2020-06-30 GM Global Technology Operations LLC In-situ polymerization of polyamides for composite part repair
JP2017162925A (ja) * 2016-03-08 2017-09-14 キヤノン株式会社 撮像装置の製造方法
US10589477B2 (en) * 2016-05-02 2020-03-17 GM Global Technology Operations LLC Cosmetic repair of a thermoplastic carbon fiber composite
US10170336B1 (en) * 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313790A (ja) * 2001-04-11 2002-10-25 Promos Technologies Inc 誘電層の修復方法
JP2008268880A (ja) * 2007-03-23 2008-11-06 Canon Inc 有機発光装置の製造方法
JP2010171165A (ja) * 2009-01-22 2010-08-05 Sony Corp 有機半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP7210449B2 (ja) 2023-01-23
WO2018108540A1 (fr) 2018-06-21
US10741799B2 (en) 2020-08-11
EP3552254B1 (fr) 2020-06-03
JP2020506532A (ja) 2020-02-27
CN110249441A (zh) 2019-09-17
FR3059940B1 (fr) 2021-03-19
EP3552254A1 (fr) 2019-10-16
CN110249441B (zh) 2023-05-05
FR3059940A1 (fr) 2018-06-15
US20190334129A1 (en) 2019-10-31
KR20190093630A (ko) 2019-08-09

Similar Documents

Publication Publication Date Title
KR102098603B1 (ko) 제 1 전극, 활성층 및 제 2 전극을 포함하는 타입의 스택 제조방법
KR102629662B1 (ko) 제 1 전극/활성층/제 2 전극 적층체의 제조 방법
US11264581B2 (en) Flexible substrate material and method of fabricating an electronic thin film device
US10985287B2 (en) Method of manufacturing printed photovoltaic modules
KR102495157B1 (ko) 스택을 형성하는 방법 및 스택
US10283724B2 (en) Method for producing an organic CMOS circuit and organic CMOS circuit protected against UV radiation
EP3111480B1 (fr) Dispositif electronique comprenant un composant opto-electronique et deux transistors organiques
JP2014103199A (ja) 有機薄膜太陽電池モジュール及びその製造方法
JP4070659B2 (ja) 電界効果トランジスタの製造方法
WO2013156741A1 (fr) Dispositif semi-conducteur comportant un transistor a effet de champ et un condensateur de protection dudit transistor
WO2018020113A1 (fr) Dispositif optoelectronique et son procede de fabrication

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant