CN107887503A - 磁阻效应器件 - Google Patents

磁阻效应器件 Download PDF

Info

Publication number
CN107887503A
CN107887503A CN201710896926.7A CN201710896926A CN107887503A CN 107887503 A CN107887503 A CN 107887503A CN 201710896926 A CN201710896926 A CN 201710896926A CN 107887503 A CN107887503 A CN 107887503A
Authority
CN
China
Prior art keywords
magneto
resistance effect
electrode
effect device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710896926.7A
Other languages
English (en)
Other versions
CN107887503B (zh
Inventor
佐佐木智生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN107887503A publication Critical patent/CN107887503A/zh
Application granted granted Critical
Publication of CN107887503B publication Critical patent/CN107887503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供一种安装有耐电压性优异的磁阻效应元件的磁阻效应器件。该磁阻效应器件具备贯通层间绝缘层和上述层间绝缘层且至少在一面露出的贯通电极、层叠于上述贯通电极上的磁阻效应元件，层叠上述磁阻效应元件的层叠面上的上述层间绝缘层和上述贯通电极的维氏硬度差为3GPa以下。

Description

磁阻效应器件
技术领域
本发明涉及磁阻效应器件。
背景技术
已知由铁磁性层和非磁性层的多层膜构成的巨大磁阻(GMR)元件，及非磁性层中使用了绝缘层(隧道势垒层，势垒层)的隧道磁阻(TMR)元件。它们作为磁传感器、高频零件、磁头及非易失性随机存取存储器(MRAM)用的元件备受关注。
另外，为了实现特定的复杂的功能，进行着将多个元件集成于一个元件的试验。集成电路(IC)为其一例，专利文献1中记载有一种三维地层叠多个器件的集成电路。
目前，以TMR元件或GMR元件为代表的磁阻效应元件大多用作磁头等的用途，未进行那样集成化的措施。但是，随着作为MRAM等的存储单元的用途的开发，在集成电路内装入磁阻效应元件的期望日益变强。
现有技术文献
专利文献
专利文献1：日本特开2008-288384号公报
专利文献2：日本专利第3790183号公报
非专利文献
非专利文献1：国立研究开发法人物质·材料研究机构，“AtomWork”，[平成28年8月23日检索]，因特网〈URL：http：//crystdb.nims。go.jp/〉.
非专利文献2：YibinXu，Masayoshi Yamazaki，and PierreVillars.InorganicMaterials Database for Exploring the Nature ofMateria1.JPn.J.Appl.Phys.50(2011)11RH02.
发明所要解决的课题
磁阻效应元件是层叠了原子数层量的层的元件。因此，与装入现有的集成电路的电容器或二极管等相比，为了装入集成电路内，要求更精密的控制。
例如，专利文献1中记载了，在三维地集成元件时，将层叠元件的晶片的接合部设为平坦面。但是，为了将磁阻效应元件装入集成电路内，要求的平坦性的程度不同。
例如，专利文献2中记载了，层叠磁阻效应元件的层叠面的极小的凹凸引起磁阻效应元件的磁阻变化率的降低及特性的不均。专利文献2中，为了将层叠磁阻效应元件的层叠面进行平坦化，而设有平坦化导电层。但是，为了将平坦化导电层进行平坦化，需要层叠充分的膜厚的平坦化导电层，量产上存在课题。另外，研磨的面需要为相同组成(参照专利文献2图4(c))，通用性不足。另外，在平坦化导电层的周围形成绝缘层时，有时在平坦化导电层与绝缘层的边界产生高度差，不能实现充分的平坦性。
发明内容
本发明是鉴于上述情况而完成的，其目的在于，提供一种安装有耐电压性优异的磁阻效应元件的磁阻效应器件。
用于解决课题的方案
本发明人等发现，当未使层叠磁阻效应元件的层叠面充分平坦化时，磁阻效应元件的耐电压性降低。
TMR元件中，电压施加于作为绝缘层的隧道势垒层。因此，当较大的电压施加于隧道势垒层时，有时隧道势垒层引起绝缘破坏，不能作为磁阻效应元件发挥作用。当隧道势垒层的平坦性差时，电压及电流不能均匀地施加于隧道势垒层整体，认为容易引起绝缘破坏。
磁阻效应元件中，隧道势垒层为最薄的层，为0.7nm～3nm程度。即，为了解决提高耐电压性的新的课题，要求层叠磁阻效应元件的层叠面的更高的平坦性。
因此，本发明人等发现，通过调整层叠磁阻效应元件的层叠面上的层间绝缘层与贯通电极的维氏硬度差，能够充分平坦化至能够层叠磁阻效应元件的水平。
即，本发明为了解决所述课题，提供以下的方案。
(1)本发明的一个方式提供一种磁阻效应器件，其具备：层间绝缘层；贯通电极，其贯通所述层间绝缘层，至少在一面露出；磁阻效应元件，其被层叠于所述贯通电极上，层叠所述磁阻效应元件的层叠面上的所述层间绝缘层和所述贯通电极的维氏硬度差为3GPa以下。
(2)所述方式的磁阻效应器件中，也可以为如下结构，所述贯通电极距所述层间绝缘层上的层叠面的高度为1.5nm以下。
(3)所述方式的磁阻效应器件中，也可以为如下结构，所述高度除以所述贯通电极在所述层叠面上的最大宽度所得的凸度为0.015以下。
(4)所述方式的磁阻效应器件中，构成所述贯通电极的所述层叠面的材料也可以为含有选自Ti、Nb、V、Ta、Zr及Al构成的组中的任一种的氮化物。
(5)所述方式的磁阻效应器件中，所述层间绝缘层也可以为氧化硅或氧化锆的任一种。
(6)所述方式的磁阻效应器件中，所述层间绝缘层也可以为氧化硅，构成所述贯通电极的所述层叠面的材料为氮化钒。
(7)所述方式的磁阻效应器件中，所述层间绝缘层也可以为氧化锆，构成所述贯通电极的所述层叠面的材料为含有选自Nb、V及Al构成的组中的任一种的氮化物。
(8)所述方式的磁阻效应器件中，所述层间绝缘层也可以为氮化硅，构成所述贯通电极的所述层叠面的材料为含有选自Nb、Zr及Al构成的组中的任一种的氮化物。
(9)所述方式的磁阻效应器件中，所述层间绝缘层也可以为氮化铬、碳氮化硅、氧化铝的任一种，构成所述贯通电极的所述层叠面的材料为含有Ti或Zr的氮化物。
(10)所述方式的磁阻效应器件中，也可以还具有覆盖所述磁阻效应元件的侧面的绝缘部，所述绝缘部由氮化物构成。
(11)所述方式的磁阻效应器件中，也可以为如下结构，所述磁阻效应元件为隧道磁阻效应元件，所述隧道磁阻效应元件的隧道势垒层的晶格常数、和所述贯通电极能够采用的结晶结构的晶格常数的晶格非匹配度为5％以内。
(12)所述方式的磁阻效应器件中，所述贯通电极的电阻率也可以为200μΩ·cm以下。
发明效果
根据本发明，能够提供安装有耐电压性优异的磁阻效应元件的磁阻效应器件。
附图说明
图1是本实施方式的磁阻效应器件的截面示意图；
图2是图示了层叠磁阻效应元件之前的基板的层叠面的图；
图3是将磁阻效应器件的磁阻效应元件附近进行了放大的示意图；
图4是本实施方式的磁阻效应器件的另一例的截面示意图；
图5是表示磁阻效应器件的制造过程的图，是将磁阻效应元件附近进行了放大的图；
图6是表示层叠面相对于贯通电极与接合部的维氏硬度差的平坦程度的图表；
图7是表示磁阻效应元件相对于贯通电极与接合部的维氏硬度差的耐电压特性的图表。
符号说明
10…基板、11…层间绝缘层、11A…第一绝缘层、11B…第二绝缘层、12…贯通电极、12A…通电部、12B…接合部、20…磁阻效应元件、21…第一铁磁性金属层、22…第二铁磁性金属层、23…非磁性层、30…半导体元件、31…源电极、32…漏电极、33…半导体部、34…栅电极、10a、11a、12a…层叠面、40…绝缘部、50…上部电极
具体实施方式
以下，参照附图详细地说明本发明的实施方式。此外，附图的说明中，对相同的要素标注相同的符号，并省略重复的说明。
“磁阻效应器件”
图1是本实施方式的磁阻效应器件的截面示意图。图1所示的磁阻效应器件100具有基板10、磁阻效应元件20、半导体元件30。磁阻效应元件20和半导体元件30设于基板10的不同的面，并利用设于基板10内的贯通电极12电连接。
(基板)
基板10具有层间绝缘层11和贯通电极12。贯通电极12设于层间绝缘层11内，且贯通层间绝缘层11。贯通电极12将由层间绝缘层11隔开的多个元件间进行电连接。图1中，磁阻效应元件20与半导体元件30进行电连接。
层间绝缘层11是将多层配线的配线间或元件间进行绝缘的绝缘层。层间绝缘层11能够使用与半导体器件等中使用的材料相同的材料。例如，可使用氧化硅(SiOx)、氮化硅(SiNx)、碳化硅(SiC)、氮化铬、碳氮化硅(SiCN)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化锆(ZrOx)等。
图1所示的磁阻效应器件100中的贯通电极12具有通电部12A和接合部12B。接合部12B是与磁阻效应元件20接合的部分，通电部12A是除接合部12B以外的部分。
贯通电极12未必需要分成通电部12A和接合部12B。但是，接合部12B能够选择的材料受到限制，因此，优选贯通电极12分成通电部12A和接合部12B。
构成通电部12A的材料优选导电性高。例如优选使用铜、铝、银等。
另外，要求接合部12B也具有导电性。接合部12B的导电性也可以比通电部12A的导电性差，但优选以电阻率计为200μΩcm以下。
构成接合部12B的材料优选为含有选自由Ti、Nb、V、Ta、Zr及Al构成的组中的任一种的氮化物。在接合部12B上层叠磁阻效应元件20。因此，接合部12B也作为磁阻效应元件20的基底层发挥作用。作为基底层，当使用这些氮化物时，磁阻效应元件20的各层的结晶性变高。
在接合部12B由氮化物构成的情况下，优选层间绝缘层11为氧化硅或氧化锆的任一种。层间绝缘层11为氧化膜，接合部12B为氮化物，由此，抑制层间绝缘层11与接合部12B之间的元素的扩散。当接合部12B的元素扩散时，导致接合部12B的电阻率的增加。
另外，构成接合部12B的材料根据用于层间绝缘层11的材料进行选择。具体而言，以层间绝缘层11与接合部12B的维氏硬度差成为3GPa以下的方式进行选择。如果层间绝缘层11与接合部12B的维氏硬度差为3GPa以下，则能够将基板10的层叠面10a充分平坦化。
图2是图示了层叠磁阻效应元件20之前的基板10的层叠面10a的图。在层叠磁阻效应元件20之前，基板10的层叠面10a进行研磨而平坦化。即使是半导体器件，通常也进行这种研磨处理。例如，作为使用物理力和化学力，即使在一个面内具有不同的物质的情况下，也同样进行的方法，已知有化学机械研磨(CMP)。
但是，构成磁阻效应元件20的各层的厚度为数nm程度，极小的高度差也对磁阻效应元件20的特性造成影响。具体而言，使磁阻效应元件20的耐电压性降低。因此，仅进行CMP，也不能实现为了层叠磁阻效应元件20而充分的平坦性。
因此，将研磨的层叠面10a设为均质。如果层间绝缘层11与接合部12B的维氏硬度差为3GPa以下，则能够将CMP进行的层叠面10a的研磨状态设为一定，能够将层叠磁阻效应元件20的层叠面10a进行平坦化。
在此，为了层叠磁阻效应元件20而充分的平坦性优选满足以下那样的条件。
第一条件在于，贯通电极12的距层间绝缘层11上的层叠面11a的高度H为1.5nm以下。该高度优选为1.2nm以下，更优选为1.0nm以下。
在此，贯通电极12距层间绝缘层11上的层叠面11a的高度H是指，从贯通电极12的层叠面12a向下至层间绝缘层11中的层叠面11a的延长面的垂线的最大值。
第二条件在于，高度H除以贯通电极12在层叠面12a上的最大宽度D的凸度为0.015以下。凸度优选为0.012以下，更优选为0.010以下。
在此，就凸度而言，在贯通电极12从层间绝缘层11上的层叠面11a突出的情况下，是向突出方向的凸度，在贯通电极12从层间绝缘层11上的层叠面11a凹下的情况下，是向凹下方向的凸度。另外，最大宽度D是指，平面看层叠面12a时，在层叠面12a表面露出的贯通电极12的最大宽度。
不是层叠磁阻效应元件20的层叠面10a必须满足第一条件及第二条件这两方，但优选满足双方。通过同时满足这些条件，层叠的磁阻效应元件20的耐电压性变高。
作为层间绝缘层11与接合部12B的具体的组合，可举出以下那样的组合。
例如，在层间绝缘层11中使用了氧化硅的情况下，接合部12B优选使用氮化钒。
另外，在层间绝缘层11中使用了氧化锆的情况下，优选接合部12B使用含有选自由Nb、V及Al构成的组中的任一种的氮化物。
另外，在层间绝缘层11中使用了氮化硅的情况下，优选接合部12B使用含有选自由Nb、Zr及Al构成的组中的任一种的氮化物。
另外，在层间绝缘层11中使用了氮化铬、碳氮化硅、氧化铝的任一种的情况下，优选接合部12B使用含有Ti或Zr的氮化物。
(磁阻效应元件)
磁阻效应元件20具备第一铁磁性金属层21、第二铁磁性金属层22、被两者夹持的非磁性层23(参照图1)。
作为第一铁磁性金属层21及第二铁磁性金属层22的材料，应用铁磁性材料，特别是应用软磁性材料。例如可举出选自由Cr、Mn、Co、Fe及Ni构成的组中的金属、含有1种以上选自它们的组的金属的合金、或含有选自它们的的1或多个金属和含有B、C、及N的至少1种以上的元素的合金。具体而言，能够示例Co-Fe、Co-Fe-B、Ni-Fe。
另外，作为第一铁磁性金属层21及第二铁磁性金属层22的材料，能够使用Co2FeSi等的霍伊斯勒合金。霍伊斯勒合金的自旋极化率较高，能够实现较高的MR比。霍伊斯勒合金包含具有X2YZ的化学组成的金属间化合物。X是周期表上Co、Fe、Ni、或Cu族的过渡金属元素或贵族金属元素。Y是Mn、V、Cr且Ti族的过渡金属，能够采用X的元素类型。Z是III族～V族的典型元素。例如可举出Co2FeSi、Co2MnSi或Co2Mn1－aFeaAlbSi1－b等。
在将第一铁磁性金属层21及第二铁磁性金属层22的磁化的方向相对于层叠面设为垂直的情况下，优选将铁磁性材料设为3nm以下。在与非磁性层23的界面上，能够对第一铁磁性金属层21及第二铁磁性金属层22附加垂直磁各向异性。另外，垂直磁各向异性由于增厚第一铁磁性金属层21及第二铁磁性金属层22的膜厚，而效果衰减，因此，优选第一铁磁性金属层21及第二铁磁性金属层22的膜厚较薄。
另外，为了使矫顽力比第一铁磁性金属层21大，作为与第二铁磁性金属层22接触的材料，也可以使用IrMn、PtMn等的反铁磁性材料。另外，为了使第二铁磁性金属层22的漏磁场不影响第一铁磁性金属层21，也可以设为合成反铁磁性耦合的结构。
在将第二铁磁性金属层22的磁化的方向相对于层叠面设为垂直的情况下，优选使用Co与Pt的层叠膜。第二铁磁性金属层22通过例如从非磁性层23侧依次设为FeB(1.0nm)/Ta(0.2nm)/[Pt(0.16nm)/Co(0.16nm)]4/Ru(0.9nm)/[Co(0.24nm)/Pt(0.16nm)]6，能够将磁化的方向设为垂直。
一般而言，第一铁磁性金属层21的磁化的方向能够比第二铁磁性金属层22容易根据外部磁场或自旋扭矩而可变，因此，称为自由层。另外，第二铁磁性金属层22成为固定磁化方向的结构，第一铁磁性金属层21称为固定层。
非磁性层23能够使用公知的材料。例如能够使用Al2O3、SiO2、Mg、及MgAl2O4等。另外，除了这些以外，也能够使用Al、Si、Mg的一部分置换成Zn、Be等的材料等。这些材料中，MgO及MgAl2O4是能够实现相干隧道的材料，因此，能够高效地注入自旋。
在非磁性层23为隧道势垒层的情况下，优选隧道势垒层的晶格常数、与贯通电极12的接合部12B能够采用的结晶结构的晶格常数的晶格非匹配度为5％以内。
接合部12B即使作为基底层也发挥作用，当对非磁性层3选择接合部12B时，磁阻效应元件20的MR比提高。这是推翻现有的常识的结果。可以说通过反应性溅射法成膜的氮化物膜通常为非晶。于是，通过反应性溅射法成膜的接合部12B称为非晶。实际上，接合部12B即使在透射型电子显微镜(TEM)图像或电子束衍射图像中也未确认结晶性。
如果接合部12B为完全的非晶，则应没有与其上的层的结晶学的相关性。与之相对，研究的结果得到的MR比具有与接合部12B的相关关系。推测其原因时，认为作为基底层发挥作用的接合部12B不是完全结晶化，但也不是完全非晶。即，认为接合部12B如通过TEM或电子显微镜得到图像那样，原子未规则性地排列，但局部具有结晶性的部分，或具有残留结晶结构的痕迹的松散的规则性的成像也许接近现实。通过反应性溅射法成膜的接合部12B相对于作为非晶的现状，调整接合部12B与隧道势垒层的关系，开启磁阻效应元件的MR比提高的新的方向性。
在此，“接合部12B能够采用的结晶结构”是将构成接合部12B的材料设为块时能够采用的结晶结构，是指认为接合部12B具有的结晶结构。如上述，认为接合部12B具有完全的结晶状态和非晶的中间那样的状态。因此，不能明确地定义接合部12B的结晶结构为哪种结构。另一方面，不认为现实的接合部12B的结晶结构与将构成接合部12B的材料设为块时能够采用的结晶结构会显著不同。作为接合部12B能够采用的结晶结构，具有正方晶结构。
另外，晶格非匹配度如以下定义。
【数1】
上述式(1)中，A为非磁性层23的晶格常数，B为接合部12B能够采用的结晶结构的晶格常数。另外，n为正整数或1/正整数。
在非磁性层23为MgAl2O4或ZnAl2O4的情况下，接合部12B优选为含有选自由Ti、V及Al构成的组中的任一种的氮化物。
在非磁性层23为MgO的情况下，接合部12B优选为含有选自由Ti、Nb、V及Ta构成的组中的任一种的氮化物。
在非磁性层23为γ-Al2O3或Mg0.5Al2O4的情况下，接合部12B优选为含有选自由V或Al构成的组中的任一种的氮化物。
在非磁性层23为MgGa2O4或ZnGa2O4的情况下，接合部12B优选为含有选自由Ti、V、Ta及Al构成的组中的任一种的氮化物。
在非磁性层23为ZnIn2O4的情况下，接合部12B优选为含有选自由Nb、Ta、Zr构成的组中的任一种的氮化物。
在非磁性层23为CdAl2O4或CdGa2O4的情况下，接合部12B优选为含有选自由Ti、Nb、V及Ta构成的组中的任一种的氮化物。
磁阻效应元件20也可以具有第一铁磁性金属层21、非磁性层23及第二铁磁性金属层22以外的公知的层。例如，也可以具有用于提高结晶配向性及磁性的稳定性的罩层等。
另外，图1所示的磁阻效应元件20举出以第一铁磁性金属层21为磁化自由层，且以第二铁磁性金属层22为磁化固定层的所谓的顶针(top pin)结构的例子，但磁阻效应元件20的结构没有特别限定。
磁化固定层通常由多个层构成，在将第一铁磁性金属层21设为磁化固定层的情况下，在接合部12B与非磁性层23层之间夹持多个层，由此，接合部12B与非磁性层23的关系变小。与之相对，在顶针结构的情况下，第一铁磁性金属层21的矫顽力变小，仅在接合部12B与非磁性层23之间夹持单层的磁化自由层，接合部12B对非磁性层23造成的影响变大。因此，也可以根据构成接合部12B的材料，设为以第一铁磁性金属层21为磁化固定层，以第二铁磁性金属层22为磁化自由层的所谓的底针(bottom pin)结构。
图3是将磁阻效应器件的磁阻效应元件附近进行了放大的示意图。在磁阻效应元件20上进一步层叠元件等的情况下，如图3所示，有时在磁阻效应元件20的侧面设置绝缘部40。绝缘部40防止磁阻效应元件20从侧面侧短路。在此，磁阻效应元件20的侧面是指在相对于磁阻效应元件20的层叠方向垂直的面内方向露出的面。
绝缘部40能够使用与基板10中的层间绝缘层11相同的材料。
在非磁性层23为MgO或MgAlO等的隧道势垒层的情况下，构成绝缘部40的材料优选为具有绝缘性的氮化物。绝缘部40由氮化物构成，由此，避免构成隧道势垒层的氧或Mg离子等向绝缘部40扩散。
(半导体元件)
图1所示的半导体元件30是具备源电极31、漏电极32、半导体部33、栅电极34的FET晶体管。半导体元件30经由贯通电极12与磁阻效应元件20电连接。
半导体元件30不限于图1所示的FET晶体管，也可以是电阻元件、电容器等。另外，也可以也可以对半导体元件30进行改变，而连接其它元件、部件。
另外，图4是本实施方式的磁阻效应器件的另一例的截面示意图。
图4所示的磁阻效应器件101的磁阻效应元件20层叠至接合部12B和层间绝缘层11。即使该情况下，层叠的磁阻效应元件20也受到接合部12B的凸度的影响及接合部12B与层间绝缘层11的边界的高度差的影响，因此，要求将层叠面10a充分平坦化。
(磁阻效应器件的制造方法)
接着，基于图1说明磁阻效应器件的制造方法。
首先，准备半导体元件30。半导体元件30也可以买进市售的元件，也可以通过公知的方法制造。例如准备半导体基板，在一面形成金属膜，制作栅电极34。而且，通过向半导体基板的一部分注入离子，制作源电极31及漏电极32。
接着，在半导体元件30上形成基板10。基板10通过光刻法制作。首先，在半导体元件30的一面上层叠金属层，通过图案蚀刻除掉不要部分。而且，在除掉的部分层叠绝缘体。通过反复进行多次进行，制作层间绝缘层11和贯通电极12。贯通电极12及层间绝缘层11通过溅射等的方案能够层叠。
而且，研磨制作的基板10的层叠面10a。研磨能够通过例如CMP进行。层间绝缘层11与贯通电极12的维氏硬度差为3GPa以下，因此，通过研磨，平坦化为层叠面10a能够层叠磁阻效应元件20的水平。
最后，在平坦化的层叠面10a上层叠磁阻效应元件20。磁阻效应元件20能够通过公知的方法制作。例如，将第一铁磁性金属层21、非磁性层23、第二铁磁性金属层22通过溅射等的方法层叠，然后进行热处理。通过热处理，促进各层的结晶化。非磁性层23将金属薄膜进行溅射，并通过等离子氧化或氧导入的自然氧化，制作隧道势垒层。
进行热处理而制造的磁阻效应元件20与未进行热处理而制造的磁阻效应元件20相比，MR比提高。作为热处理的条件，在Ar等的惰性氛围中，以300℃以上500℃以下的温度，加热5分钟以上100分钟以下的时间后，在外加了2kOe以上10kOe以下的磁场的状态下，以100℃以上500℃以下的温度，加热1小时以上10小时以下的时间。
如上述，根据本实施方式的磁阻效应器件100，能够将层叠磁阻效应元件20的层叠面10a以较高的精度进行平坦化。其结果，均质地制作磁阻效应元件20，耐电压性变高。
以上，详细叙述了本发明优选的实施方式，但本发明不限定于特定的实施方式，能够在专利权利要求内所记载的本发明的宗旨的范围内进行各种变形·变更。
实施例
〈贯通电极与层间绝缘层的关系〉
变更贯通电极和层间绝缘层所使用的材料，求得贯通电极距层间绝缘层上的层叠面的高度H及凸度(高度H/最大宽度D)。另外，在其层叠面上层叠磁阻效应元件，并评价磁阻效应元件的特性。将其结果在以下的表1及表2中汇总。
(磁阻效应器件的结构)
基于图5说明实施例的研究所使用的磁阻效应器件。图5是表示磁阻效应器件的制造过程的图，是将磁阻效应元件附近进行放大的图。
首先，通过光刻法制作与FET晶体管的源电极连接的由Cu构成的通电部12A和由氧化硅构成的第一绝缘层11A(图5(a))。
接着，在通电部12A和层间绝缘部11A上层叠厚度5nm的层。然后，在层叠的层上形成抗蚀膜，除去不要部分，形成直径100nm的接合部12B(图5(b))。即，贯通电极12的最大宽度D成为100nm。接合部12B的材质在每个实施例及比较例中，设为表1及表2所示的材质。
接着，以覆盖接合部12B的方式，层叠第二绝缘层11B(图5(c))。第二绝缘层11B的材质设为在每个实施例及比较例中作为表1及表2的层间绝缘层表示的材质。而且，将第二绝缘层11B的层叠面通过CMP进行研磨，直到接合部12B露出(图5(d))。在第一绝缘层11A和第二绝缘层11B成为层间绝缘层。
然后，依次层叠作为第一铁磁性金属层21的Co74Fe26(厚度2nm)、作为非磁性层的MgO或MgAl2O4(厚度1.8nm)、作为第二铁磁性金属层的CoFe(厚度7nm)/Ru(厚度0.8nm)/CoFe(厚度10nm)/IrMn(厚度12nm)、作为罩层的Ru(厚度3nm)/Ta(厚度5nm)。而且，通过光刻法除去不要部分，制作直径80nm的圆柱状的磁阻固化元件20(图5(e))。
另外，以覆盖磁阻效应元件20的方式层叠绝缘体。而且，将绝缘体的层叠面通过CMP进行研磨，直到磁阻效应元件20的一面露出，制作绝缘部40。构成绝缘部40的材质设为与第二绝缘层11B相同的材质。
最后，在绝缘部40及磁阻效应元件20的露出面上制作上部电极50。构成上部电极50的材料设为Ru(厚度3nm)/Ta(厚度5nm)/Cu(厚度200nm)。
(接合部的晶格常数的决定)
接合部(基底层)的晶格常数使用非专利文献1的位点求得。使用了本实施例的氮化物的接合部为非晶结构，不能进行结晶结构解析。为了验证隧道势垒层与接合部的晶格的关系，利用非专利文献1的位点，在各个氮化物中将结晶结构为NaCl结构，空间群为Fm-3m的结果的晶格常数设为表1及表2。
(隧道势垒层的晶格常数的决定)
作为隧道势垒层的结构分析，评价结晶结构和晶格常数。
结晶结构通过使用了透射型电子束的电子衍射图像进行评价。在使用了MgO以外的尖晶石材料的情况下，通过该方法调查势垒层的结构，结果，来自以规则尖晶石结构出现的{022}面的反射消失时，该势垒层为立方晶的阳离子无规化的尖晶石结构(Sukenel结构)。
隧道势垒层的晶格常数使用四轴X线衍射装置进行评价。晶格常数的评价中，难以根据实施例的隧道势垒层的膜厚决定晶格常数。
因此，作为预备的测定，为了求得晶格常数，使用在带热氧化膜的Si基板上形成了隧道势垒层(厚度100nm)的基板。带热氧化膜的Si基板的表面为非晶的SiOx，难以受到形成隧道势垒层时的影响。另外，隧道势垒层(厚度100nm)为充分缓和基板所产生的晶格应变的影响的膜厚，是能够得到用于充分的结构解析的X线强度的膜厚。
另外，实施例中，按照基底层/第一铁磁性金属层/隧道势垒层的顺序形成。
在该情况下，基底层的晶格的影响经由第一铁磁性金属层对隧道势垒层造成影响。因此，第一铁磁性金属层未受到来自基底层的晶格的影响时，不会对隧道势垒层造成影响。本实施例中，至少将第一铁磁性金属层的膜厚设为10nm以下，并设为使基底层的晶格的影响经由第一铁磁性金属层影响至隧道势垒层的膜厚。具体而言，将隧道势垒层的膜厚设为5nm。
因此，实施例中得到的膜厚与预备的测定不完全一致，但来自基底层的影响和膜厚不同的以外的条件一致，能够将根据预备的测定求得的晶格常数看作实施例中得到的晶格常数。在隧道势垒层为MgO时，作为岩盐型结构，其它MgAl2O4、ZnAl2O4及γ-Al2O4时作为尖晶石结构，求得晶格常数。
(维氏硬度的求得方法)
维氏硬度通过显微维氏硬度试验求得。在Si基板上成膜与5μm厚的接合部同材料的层，通过化学性的蚀刻、离子研磨或研磨除去Si基板，得到与接合部同材料的层。维氏硬度通过使对面角136度的金刚石正四棱锥压头与制作的层接触而求得。维氏硬度H是负载F[N]除以凹下表面积S[m2]的值，根据测定的凹下对角线长度d[m]并通过下面的通式(2)求得。
【数2】
显微维氏硬度试验中，需要考虑凹下的速度与制作的层的膜厚的关系。试验负载在1×10﹣2N～20N之间变化，硬度定义为制作大致一定的区域的层的维氏硬度即接合部的维氏硬度。与评价用的接合部对应的层的膜厚较薄，当增大试验负载时，与接合部对应的层破裂，而不能评价。另外，当试验负载过小时，形成于与接合部对应的层的凹下引起弹性恢复，实验值与真正的凹下不同，因此，会较大地估计维氏硬度。
(耐电压的评价方法)
磁阻效应元件20的耐电压性如下进行，向上部电极50和接合部12B连接电流源71和电压计72，并将一定的电压施加于磁阻效应元件20。通过观测流过磁阻效应元件20的电流而求得耐电压。
耐电压作为对磁阻效应元件20施加电压，元件被破坏而体现不了磁阻效应，或非磁性层23被破坏而电气电阻大幅变化的、不能作为磁阻效应元件20发挥作用时的电压进行定义。
施加的电压从0.1V起每0.1V增大。另外，向磁阻效应元件20施加的电压的施加时间设为10ns，一次测定中，隔开1ms以上的测定间隔，施加10次。其在磁阻效应元件20的非磁性层为隧道势垒层的情况下，当流过电流时，磁阻效应元件20发热。该发热对磁阻比及用于磁化反转的临界电流造成影响，担心影响至耐电压性。已知在施加时间超过10ns的情况下，发热的效果显著，因此，为了将一次测定设为10ns，确保用于散热的充分的时间，设为1ms以上的测定间隔。
各实施例中，同样对测定的10个元件进行耐电压的评价。在各个电压下评价电流，且施加电压从0.1V到3V，进行评价。10个元件中，在低电压下比其它元件明显地故障的元件推测为隧道势垒层的针孔所引起的破坏，从耐电压评价的结果中除外，使用代替的新的元件的结果。全部元件中增大施加电压时，观测是急剧地流过较大的电流，还是未流过电流的现象，将观测到这些现象的电压设为耐电压。
【表1】
【表2】
如表1及表2所示，如果维氏硬度差为3GPa以下，则高度H变小至接近1nm，使层叠面充分平坦化。另外，通过使层叠面平坦化，在非磁性层为MgO的情况下，即使外加超过1.90V的电压也能够承受，在非磁性层为MgAl2O4的情况下，即使外加超过2.50V的电压也能够承受。即，磁阻效应元件的耐电压性提高。此外，MgAl2O4为不规则化的尖晶石结构。
另外，图4及图5中以图表汇总表1及表2的结果。图6是表示层叠面相对于贯通电极与接合部的维氏硬度差的平坦程度的图表，图7是表示磁阻效应元件相对于贯通电极与接合部的维氏硬度差的耐电压特性的图表。
(接合部与非磁性层的关系)
分别变更接合部和非磁性层，算出晶格非匹配度。接合部作为具有正方晶结构的部分求得晶格常数。作为非磁性层，MgO作为岩盐型结构，其它材料作为尖晶石结构，求得晶格常数。
【表3】
根据表3所示的晶格常数的结果，求得基底层与隧道势垒层的晶格非匹配度。将其结果在表4中表示。
【表4】
接着，测定上述的实施例及比较例的一部分磁阻效应元件的面积电阻(RA)及MR比。而且，将测定的MR比与晶格非匹配度的关系在表5中表示。
此外，RA为通过外加的偏压除以沿磁阻效应元件的层叠方向流过的电流得到的电阻值，除以各层接合的面的面积，并标准化成单位面积中的电阻值的值，单位为Ω·μm2。能够利用电压计及电流计测量求得外加的偏压及沿磁阻效应元件的层叠方向流过的电流值。
【表5】
接合部 隧道势垒层 晶格非匹配度 RA MR比
实施例1-1 VN MgAl2O4 2.3 0.6 120.8
比较例1-1 TiN MgAl2O4 4.7 0.69 106.8
比较例1-3 TaN MgAl2O4 6.7 0.73 68.2
若比较实施例1-1、比较例1-1及比较例1-3可知，晶格非匹配度变高时，MR比提高。即，上述表3中，如果晶格非匹配度为5％以下，则能够实现较高的MR比，如果晶格非匹配度为3％以下，则能够实现非常高的MR比。另外，就实施例1-1而言，在表1中，耐电压性也优异，可以说特别优选作为接合部(基底层)、层间绝缘层及隧道势垒层的组合。除此以外，实施例2-1、实施例3-1、实施例7-2、实施例7-3的组合中，晶格非匹配度也高，耐电压性也高，因此，能够说优异的组合。

Claims (20)

1.一种磁阻效应器件，其具备：
层间绝缘层；
贯通电极，其贯通所述层间绝缘层，至少在一面露出；和
磁阻效应元件，其被层叠于所述贯通电极上，
层叠所述磁阻效应元件的层叠面上的所述层间绝缘层和所述贯通电极的维氏硬度差为3GPa以下。
2.根据权利要求1所述的磁阻效应器件，其中，
所述贯通电极的自所述层间绝缘层上的层叠面起的高度为1.5nm以下。
3.根据权利要求2所述的磁阻效应器件，其中，
所述高度除以所述贯通电极的所述层叠面上的最大宽度所得到的凸度为0.015以下。
4.根据权利要求1所述的磁阻效应器件，其中，
构成所述贯通电极的所述层叠面的材料为含有选自Ti、Nb、V、Ta、Zr及Al中的任一种的氮化物。
5.根据权利要求2所述的磁阻效应器件，其中，
构成所述贯通电极的所述层叠面的材料为含有选自Ti、Nb、V、Ta、Zr及Al中的任一种的氮化物。
6.根据权利要求3所述的磁阻效应器件，其中，
构成所述贯通电极的所述层叠面的材料为含有选自Ti、Nb、V、Ta、Zr及Al中的任一种的氮化物。
7.根据权利要求1所述的磁阻效应器件，其中，
所述层间绝缘层为氧化硅或氧化锆的任一种。
8.根据权利要求1所述的磁阻效应器件，其中，
所述层间绝缘层为氧化硅，
构成所述贯通电极的所述层叠面的材料为氮化钒。
9.根据权利要求2所述的磁阻效应器件，其中，
所述层间绝缘层为氧化硅，
构成所述贯通电极的所述层叠面的材料为氮化钒。
10.根据权利要求3所述的磁阻效应器件，其中，
所述层间绝缘层为氧化硅，
构成所述贯通电极的所述层叠面的材料为氮化钒。
11.根据权利要求1所述的磁阻效应器件，其中，
所述层间绝缘层为氧化锆，
构成所述贯通电极的所述层叠面的材料为含有选自Nb、V及Al中的任一种的氮化物。
12.根据权利要求2所述的磁阻效应器件，其中，
所述层间绝缘层为氧化锆，
构成所述贯通电极的所述层叠面的材料为含有选自Nb、V及Al中的任一种的氮化物。
13.根据权利要求3所述的磁阻效应器件，其中，
所述层间绝缘层为氧化锆，
构成所述贯通电极的所述层叠面的材料为含有选自Nb、V及Al中的任一种的氮化物。
14.根据权利要求1所述的磁阻效应器件，其中，
所述层间绝缘层为氮化硅，
构成所述贯通电极的所述层叠面的材料为含有选自Nb、Zr及Al中的任一种的氮化物。
15.根据权利要求2所述的磁阻效应器件，其中，
所述层间绝缘层为氮化硅，
构成所述贯通电极的所述层叠面的材料为含有选自Nb、Zr及Al中的任一种的氮化物。
16.根据权利要求3所述的磁阻效应器件，其中，
所述层间绝缘层为氮化硅，
构成所述贯通电极的所述层叠面的材料为含有选自Nb、Zr及Al中的任一种的氮化物。
17.根据权利要求1～16中任一项所述的磁阻效应器件，其中，
所述层间绝缘层为氮化铬、碳氮化硅、氧化铝的任一种，
构成所述贯通电极的所述层叠面的材料为含有Ti或Zr的氮化物。
18.根据权利要求1～16中任一项所述的磁阻效应器件，其中，
还具有覆盖所述磁阻效应元件的侧面的绝缘部，
所述绝缘部由氮化物构成。
19.根据权利要求1～16中任一项所述的磁阻效应器件，其中，
所述磁阻效应元件为隧道磁阻效应元件，
所述隧道磁阻效应元件的隧道势垒层的晶格常数、和所述贯通电极能够采用的结晶结构的晶格常数的晶格非匹配度为5％以内。
20.根据权利要求1～16中任一项所述的磁阻效应器件，其中，
所述贯通电极的电阻率为200μΩ·cm以下。
CN201710896926.7A 2016-09-29 2017-09-28 磁阻效应器件 Active CN107887503B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-192011 2016-09-29
JP2016192011A JP2018056392A (ja) 2016-09-29 2016-09-29 磁気抵抗効果デバイス

Publications (2)

Publication Number Publication Date
CN107887503A true CN107887503A (zh) 2018-04-06
CN107887503B CN107887503B (zh) 2021-02-26

Family

ID=61686688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710896926.7A Active CN107887503B (zh) 2016-09-29 2017-09-28 磁阻效应器件

Country Status (3)

Country Link
US (1) US10490734B2 (zh)
JP (1) JP2018056392A (zh)
CN (1) CN107887503B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220131069A1 (en) * 2020-10-26 2022-04-28 Uif (University Industry Foundation), Yonsei University Magnetic tunnel junction device, magnetic memory using the same and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130241015A1 (en) * 2012-01-05 2013-09-19 Akiko Nomachi Magnetoresistive element and method of manufacturing the same
CN105469821A (zh) * 2014-06-10 2016-04-06 华为技术有限公司 隧道磁电阻效应存储装置及其制备方法、存储器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3790183B2 (ja) 2002-03-29 2006-06-28 株式会社東芝 磁気抵抗効果素子及びその製造方法、磁気ヘッド並びに磁気再生装置
JP2008165940A (ja) * 2007-01-04 2008-07-17 Hitachi Global Storage Technologies Netherlands Bv Ｃｐｐ型磁気抵抗効果ヘッドおよびその製造方法
JP2008288384A (ja) 2007-05-17 2008-11-27 Sony Corp ３次元積層デバイスとその製造方法、及び３次元積層デバイスの接合方法
JP4952725B2 (ja) * 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
WO2010119928A1 (ja) 2009-04-16 2010-10-21 独立行政法人物質・材料研究機構 強磁性トンネル接合体とそれを用いた磁気抵抗効果素子並びにスピントロニクスデバイス
CN102742245B (zh) 2010-01-28 2015-12-16 汤姆森许可贸易公司 用于解析网络抽象层以实现可靠数据通信的方法和设备
KR101684915B1 (ko) * 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8962493B2 (en) * 2010-12-13 2015-02-24 Crocus Technology Inc. Magnetic random access memory cells having improved size and shape characteristics
JP2013016587A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
US20140284534A1 (en) * 2013-03-22 2014-09-25 Toshihiko Nagase Magnetoresistive element and manufacturing method thereof
KR20160122915A (ko) * 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
KR102268187B1 (ko) * 2014-11-10 2021-06-24 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9437811B2 (en) * 2014-12-05 2016-09-06 Shanghai Ciyu Information Technologies Co., Ltd. Method for making a magnetic random access memory element with small dimension and high quality
US9812156B2 (en) * 2015-01-20 2017-11-07 Headway Technologies, Inc. Thermally-assisted magnetic recording head including a main pole and a plasmon generator
US20160260773A1 (en) * 2015-03-04 2016-09-08 Kabushiki Kaisha Toshiba Magnetoresistive element, method of manufacturing magnetoresistive element, and memory device
JP2016181598A (ja) * 2015-03-24 2016-10-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20160122916A (ko) * 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9530959B2 (en) * 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US10115891B2 (en) * 2015-04-16 2018-10-30 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
US9583535B2 (en) * 2015-05-01 2017-02-28 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
KR102397904B1 (ko) * 2015-09-17 2022-05-13 삼성전자주식회사 낮은 보론 농도를 갖는 영역 및 높은 보론 농도를 갖는 영역을 포함하는 자유 층, 자기 저항 셀, 및 자기 저항 메모리 소자, 및 그 제조 방법
KR102515035B1 (ko) * 2015-12-30 2023-03-30 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US20170263679A1 (en) * 2016-03-11 2017-09-14 Kabushiki Kaisha Toshiba Magnetic memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130241015A1 (en) * 2012-01-05 2013-09-19 Akiko Nomachi Magnetoresistive element and method of manufacturing the same
CN105469821A (zh) * 2014-06-10 2016-04-06 华为技术有限公司 隧道磁电阻效应存储装置及其制备方法、存储器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220131069A1 (en) * 2020-10-26 2022-04-28 Uif (University Industry Foundation), Yonsei University Magnetic tunnel junction device, magnetic memory using the same and method for manufacturing the same

Also Published As

Publication number Publication date
US10490734B2 (en) 2019-11-26
CN107887503B (zh) 2021-02-26
JP2018056392A (ja) 2018-04-05
US20180090672A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
JP6200471B2 (ja) 磁気メモリ
KR100900109B1 (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
EP2673807B1 (en) Magnetic element with improved out-of-plane anisotropy for spintronic applications
JP5433284B2 (ja) Ｍｔｊ素子およびその形成方法、ｓｔｔ−ｒａｍの製造方法
DE112013005561B4 (de) Senkrechte Spinübertragungsdrehmomentspeicher-(STTM)-Vorrichtung mit verbesserter Stabilität
CN107408626B (zh) 磁阻效应元件
KR101360991B1 (ko) 기억 소자 및 메모리
KR20080084590A (ko) 기억 소자 및 메모리
KR20070057673A (ko) 기억 소자 및 메모리
EP2705518A1 (en) Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
DE112013006117T5 (de) Senkrechtes Spin-Transfer-Torque-Speicherbauelement (STTM-Bauelement) mit versetzten Zellen und Verfahren zu deren Ausbildung
KR20080060143A (ko) 기억 소자 및 메모리
KR20140111508A (ko) 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
CN107924992B (zh) 应变垂直磁隧道结器件
KR20100033386A (ko) 기억 소자 및 메모리
CN107887505B (zh) 磁阻效应元件
CN107887506B (zh) 磁阻效应元件
KR20100135181A (ko) 기억 소자 및 메모리
CN107845725A (zh) 磁阻元件和磁存储器
CN107887504B (zh) 磁阻效应元件
CN107887503A (zh) 磁阻效应器件
CN107887502B (zh) 磁阻效应元件
JP2005109201A (ja) 強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッド
WO2011062005A1 (ja) 強磁性トンネル接合素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant