CN107887262B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107887262B
CN107887262B CN201610871339.8A CN201610871339A CN107887262B CN 107887262 B CN107887262 B CN 107887262B CN 201610871339 A CN201610871339 A CN 201610871339A CN 107887262 B CN107887262 B CN 107887262B
Authority
CN
China
Prior art keywords
layer
dielectric layer
graphene
nanowire
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610871339.8A
Other languages
English (en)
Other versions
CN107887262A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610871339.8A priority Critical patent/CN107887262B/zh
Priority to US15/683,029 priority patent/US10312329B2/en
Priority to EP17188978.5A priority patent/EP3301722B1/en
Publication of CN107887262A publication Critical patent/CN107887262A/zh
Priority to US16/391,908 priority patent/US10790360B2/en
Application granted granted Critical
Publication of CN107887262B publication Critical patent/CN107887262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法，涉及半导体工艺技术领域。该制造方法包括：提供衬底结构，衬底结构包括衬底、在衬底上的第一材料层，衬底中形成有凹陷，第一材料层包括纳米线；在衬底结构上形成基础层，在基础层上选择性生长石墨烯层；在石墨烯层上形成第二电介质层；在衬底结构上形成电极材料层以覆盖第二电介质层；有源区限定处理；以及栅极限定处理，对叠层的至少一部分进行蚀刻至少至第二电介质层，来形成环绕纳米线中间部分的栅极结构，栅极结构包括电极材料层和第二电介质层的一部分。本发明将石墨烯引入半导体工艺中，利用石墨烯的特性和双栅极结构，可以更好的控制器件的工作电流以及提高器件性能。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体领域，尤其涉及半导体装置及其制造方法，更具体地，涉及石墨烯半导体装置及其制造方法。
背景技术
随着半导体技术的不断发展，半导体装置的尺寸不断减小。基于硅材料的半导体装置尺寸已经按照摩尔定律发展了近40年。互补金属氧化物半导体(Complementary MetalOxide Semiconductor，简称CMOS)技术几乎可以看作是全球信息社会发展的基石之一。至少在未来相当长的一段时间内，基于硅材料的半导体装置依然是半导体技术发展的主流。然而，若使半导体工艺技术依然保持按照摩尔定律发展，仅按比例减小装置的尺寸是无法满足需求的，因此，需要引入新的材料到现有CMOS制造工艺中，从而进一步降低生产制造成本，提高装置性能以及减小漏电流的功耗。基于石墨烯的电子装置被认为是装置可选方案之一。
发明内容
本发明的发明人针对上述问题中的至少一个问题提出了本发明。
根据本发明的一个方面，提供一种半导体装置的制造方法，包括：提供衬底结构，衬底结构包括衬底、在衬底上的第一材料层，衬底中形成有凹陷，第一材料层包括纳米线，纳米线横跨凹陷并悬置于该凹陷上方；在衬底结构上形成基础层，基础层至少包括覆盖纳米线的露出的表面的第一部分以及覆盖凹陷的露出的表面的第二部分；在基础层上选择性生长石墨烯层；在石墨烯层上形成第二电介质层；在形成第二电介质层之后，在衬底结构上形成电极材料层以覆盖第二电介质层；有源区限定处理，对电极材料层、第二电介质层以及石墨烯层进行部分去除，以限定有源区范围，并在有源区范围中至少保留在纳米线上的电极材料层、第二电介质层以及石墨烯层的叠层的至少一部分；栅极限定处理，对叠层的至少一部分进行蚀刻至少至第二电介质层，来形成环绕纳米线中间部分的栅极结构，栅极结构包括电极材料层和第二电介质层的一部分。
在一个实施例中，还包括：在栅极限定处理之后，去除石墨烯层和第二电介质层的在凹陷的表面上的部分。
在一个实施例中，有源区限定处理包括：在电极材料层之上形成图案化的掩模，图案化的掩模遮蔽纳米线的至少一部分，利用图案化的掩模，去除电极材料层、第二电介质层以及石墨烯层的未被图案化的掩模遮蔽的部分。
在一个实施例中，图案化的掩模遮蔽纳米线以及凹陷。
在一个实施例中，衬底包括基底层以及在基底层上的第一电介质层，第一材料层在第一电介质层上，第一电介质层中形成有凹陷；
提供衬底结构包括：
提供初始衬底结构，初始衬底结构包括衬底和在第一电介质层上的第一材料层；
将第一材料层图案化，以形成纳米线；
进行去除处理，以至少去除第一电介质层的在纳米线下以及在纳米线的长度方向两侧的区域的上部部分，从而形成凹陷。
在一个实施例中，凹陷进一步延伸穿过第一电介质层到基底层中。
在一个实施例中，石墨烯层包括在基础层的第一部分的表面上的第一部分，以及在基础层的第二部分的表面上的第二部分；第二电介质层包括在石墨烯层的第一部分的表面上的第一部分，以及在石墨烯层的第二部分的表面上的第二部分；在形成电极材料层的步骤中，电极材料层还被形成为填充纳米线下的、在第二电介质层的第一部分与第二电介质层的第二部分之间的空间。
在一个实施例中，第一材料层还包括在凹陷两端的在第一电介质层之上的部分，纳米线的两端分别接合到第一材料层的部分；图案化的掩模遮蔽纳米线，并且还遮蔽第一材料层的与纳米线接合的至少一部分。
在一个实施例中，还包括下列中的至少一项：第一材料层由多晶硅或者掺杂的多晶硅或锗硅形成，基础层的材料包括铝的氧化物，第一电介质层的材料包括硅的氧化物，和/或第二电介质层的材料包括氮化硼、硅的氧化物、铪的氧化物、铝的氧化物、或铝的氮化物。
在一个实施例中，基础层的材料包括铝的氧化物，并且在基础层上选择性生长石墨烯层的步骤包括：利用甲烷和氢气，在900～1000摄氏度的温度，采用化学气相沉积工艺选择性生长石墨烯层。
在一个实施例中，纳米线由掺杂的多晶硅形成，栅极结构中所包括的电极材料层的部分作为第一栅极，纳米线作为第二栅极。
在一个实施例中，在栅极限定处理的步骤包括：形成第三电介质层以至少覆盖衬底结构以及有源区范围，利用图案化掩模对叠层的至少一部分进行蚀刻至少至第二电介质层，来形成环绕纳米线中间部分的栅极结构，栅极结构包括电极材料层和第二电介质层的一部分。
在一个实施例中，还包括：形成第四电介质层以至少覆盖衬底结构以及有源区范围；形成穿过在第四电介质层和第二电介质层到石墨烯层的孔，孔与栅极结构分离；以及以导电材料填充孔，以形成到石墨烯层的接触件。
在一个实施例中，在栅极限定处理之后，还包括：形成第四电介质层以至少覆盖衬底结构以及有源区范围；形成穿过在第四电介质层、第二电介质层和石墨烯层到第一材料层的孔；在孔的侧壁上形成绝缘材料层；以及在形成绝缘材料层后，以导电材料填充孔，以形成到第一材料层的接触件。
在一个实施例中，还包括：形成第四电介质层以至少覆盖衬底结构以及有源区范围；形成穿过在第四电介质层、第二电介质层和石墨烯层到第一材料层的至少一部分的孔；在孔的侧壁上形成绝缘材料层；以及在形成绝缘材料层后，以导电材料填充孔，以形成到第一材料层的至少一部分的接触件，其中，绝缘材料层将石墨烯层与接触件电隔离。
根据本发明的另一方面，提供了一种半导体装置，包括：衬底结构，包括衬底、在衬底上的第一材料层，衬底中形成有凹陷，第一材料层包括纳米线，纳米线横跨凹陷并悬置于该凹陷上方；在纳米线的露出的表面上的基础层；在基础层上的石墨烯层；在石墨烯层上的第二电介质层；栅极结构，其环绕纳米线中间部分，栅极结构包括电极材料层和第二电介质层的一部分。
在一个实施例中，衬底包括基底层以及在基底层上的第一电介质层，第一材料层在第一电介质层上，第一电介质层中形成有凹陷。
在一个实施例中，凹陷进一步延伸穿过第一电介质层到基底层中。
在一个实施例中，电极栅极结构还包括在在纳米线下的、在凹陷中的部分。
在一个实施例中，第一材料层还包括在凹陷两端的在第一电介质层之上的部分，纳米线的两端分别接合到第一材料层的部分。
在一个实施例中，至少包括下列中的一项：第一材料层由多晶硅或者掺杂的多晶硅或锗硅形成，基础层的材料包括铝的氧化物，第一电介质层的材料包括硅的氧化物，和/或第二电介质层的材料包括氮化硼、硅的氧化物、铪的氧化物、铝的氧化物、或铝的氮化物。
在一个实施例中，石墨烯层选择性生长在基础层上。
在一个实施例中，纳米线由掺杂的多晶硅形成，栅极结构中所包括的电极材料层的部分作为第一栅极，纳米线作为第二栅极。
在一个实施例中，还包括：在凹陷的露出的表面上的第二基础层；在第二基础层上的第二石墨烯层；在第二石墨烯层上的第二电介质层；其中，基础层与第二基础层一体地形成，石墨烯层与第二石墨烯层一体地形成，第二电介质层与第二电介质层一体地形成。
在一个实施例中，还包括：第四电介质层，至少覆盖衬底结构以及其上形成基础层、石墨烯层和第二电介质层的叠层的纳米线；穿过在第四电介质层和第二电介质层到石墨烯层的孔；以及填充孔的到石墨烯层的接触件。
在一个实施例中，还包括：第四电介质层，至少覆盖衬底结构以及其上形成基础层、石墨烯层和第二电介质层的叠层的纳米线；形成穿过在第四电介质层、第二电介质层和石墨烯层到第一材料层的孔；在孔的侧壁上的绝缘材料层；以及填充孔的到第一材料层的接触件，其中，绝缘材料层将石墨烯层与接触件电隔离。
在一个实施例中，还包括：第四电介质层，至少覆盖衬底结构以及其上形成基础层、石墨烯层和第二电介质层的叠层的纳米线；穿过在第四电介质层、第二电介质层和石墨烯层到第一材料层的部分的孔；以及以导电材料填充孔，以形成到第一材料层的至少一部分的接触。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其他特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1为根据本发明一个实施例的半导体装置的制造方法的流程示意图。
图2A为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的立体图。图2B示意性地示出图2A的线A-A’截取的截面示意图。图2C示意性地示出沿图2A的线B-B’截取的截面示意图。
图3A为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的立体图。图3B示意性地示出沿图3A的线A-A’截取的截面示意图。图3C示意性地沿沿图3A的线B-B’截取的截面示意图。
图4A为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的立体图。图4B示意性地示出沿沿图4A的线A-A’截取的截面示意图。图4C示意性地示出沿沿图4A的线B-B’截取的截面示意图。
图5A为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的立体图。图5B示意性地示出沿图5A的线A-A’截取的截面示意图。图5C示意性地示出沿图5A的线B-B’截取的截面示意图。
图6A为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的立体图。图6B示意性地示出沿图6A的线A-A’截取的截面示意图。图6C示意性地示出沿图6A的线B-B’截取的截面示意图。
图7A为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的立体图。图7B示意性地示出沿图7A的线A-A’截取的截面示意图。图7C示意性地示出沿图7A的线B-B’截取的截面示意图。
图8A为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的立体图。图8B示意性地示出沿图8A的线A-A’截取的截面示意图。图8C示意性地示出沿图8A的线B-B’截取的截面示意图。
图9A为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的立体图。图9B示意性地示出沿图9A的线A-A’截取的截面示意图。图9C示意性地示出沿图9A的线B-B’截取的截面示意图。
图10A为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的立体图。图10B示意性地示出沿图10A的线A-A’截取的截面示意图。图10C示意性地示出沿图10A的线B-B’截取的截面示意图。
图11A为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的立体图。图11B示意性地示出沿图11A的线A-A’截取的截面示意图。图11C示意性地示出沿图11A的线B-B’截取的截面示意图。
图12A为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的立体图。图12B示意性地示出沿图12A的线A-A’截取的截面示意图。图12C示意性地示出沿图12A的线B-B’截取的截面示意图。
图13A和13B为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的截面的示意图。
图14A和14B为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的截面的示意图。
图15A和15B为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的截面的示意图。
图16A和图16B为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的截面的示意图。
图17为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的立体示意图。
图18A和图18B为示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的截面的示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
注意，在此所使用的术语“半导体装置”就其在没有其他约束的情况下的一般意义而言，包括任意部分或全部基于半导体原理工作的任何装置，包括但不限于：诸如二极管、双极晶体管、场效应晶体管等各种半导体元件，由各种半导体元件构成的集成或分立的电路、管芯或芯片，包含前述的元件、电路、管芯或芯片的任何装置。然而，还应理解，这并不排除这样的情况：在不同的实施例中，术语“半导体装置”可能会受到与其相关联的或上下文中明确说明的或其工作原理所内在要求的其他限定的约束，而可能仅针对某种特定的半导体元件、电路、管芯、芯片或装置。
应注意：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1为根据本发明一个实施例的半导体装置的制造方法的示意流程图。图2A-图16B示意性地示出了根据本发明一个实施例的半导体装置的制造过程若干阶段的示意图。下面将结合图1和图2A-图16B来进行说明。
如图1所示，在步骤101，提供衬底结构。
图2A示意性地示出根据本发明一个实施例的半导体装置的制造过程中在步骤101的结构的立体图。图2B是示意性地示出如图2A所示的结构沿着线A-A’截取的横截面示意图。图2C是示意性地示出如图2A所示的结构沿着线B-B’截取的横截面示意图。这里需要注意的是，在附图中，与截面线A-A’或B-B’相关联的箭头表示观看方向。
如图2A、图2B和图2C所示，提供初始衬底，初始衬底可以包括衬底和在衬底上的第一材料层204。
在一个实现方式中，衬底可以包括基底层200以及在基底层200上的第一电介质层202。在这种情况下，第一材料层204可以在第一电介质层202之上。基底层200的材料可以包括例如硅等半导体材料。形成第一电介质层202的材料可以包括例如硅的氧化物等。
接着，将第一材料层图案化，从而形成纳米线。图3A和图4A为示意性地示出根据本发明一个实施例的形成纳米线的过程的立体图。图3B示意性地示出沿图3A的线A-A’截取的截面示意图，图3C示意性地沿沿图3A的线B-B’截取的截面示意图；图4B示意性地示出沿沿图4A的线A-A’截取的截面示意图，图4C示意性地示出沿沿图4A的线B-B’截取的截面示意图。如图3A、图3B和图3C所示，可以在第一材料层204上依次形成第一保护层206和图案化的掩模208。第一保护层206的材料可以包括例如硅的氧化物、硅的氮化物等材料。第一材料层204可以由例如多晶硅或者掺杂的多晶硅以及锗硅等材料形成。图案化的掩模可以利用双图案化(double patterning)工艺、自组装(self assembly)工艺、侧墙掩模工艺等来形成。之后利用图案化的第一掩模208刻蚀第一保护层206和第一材料层204，从而将第一材料层204图案化，形成纳米线210(见图4A-4C)。然后，可以去除图案化的掩模208和第一保护层206。所得到的装置结构如图4A-4C所示。
注意，在图4A和4B中，还示出了在由第一材料层204经图案化而得到的在纳米线210两侧的部分211。该部分211在图4A和4B中被示出为不作为纳米线，然而在某些其他实施例中，其也可以被形成为纳米线。
然后，进行第一去除处理，以至少去除第一电介质层202的在纳米线210下以及在纳米线210长度方向两侧的区域的上部部分，从而形成凹陷212。在一个具体实施例中可以采用先干法刻蚀第一电介质层202位于纳米线210两侧的部分至纳米线210以下，然后进行湿法刻蚀，去除纳米线210下面的部分第一电介质层202，从而形成凹陷212。图5A为示意性地示出其中如此形成了凹陷212的结构的立体图。图5B示意性地示出沿图5A的线A-A’截取的截面示意图。图5C示意性地示出沿图5A的线B-B’截取的截面示意图。
另外，如图5A、图5B和图5C所示，沿纳米线210长度方向，纳米线210可以包括位于凹陷212上方的部分和位于凹陷212两端边沿(第一电介质层202)上方的支撑部分216。如从图5C最佳地看出的，第一材料层204包括纳米线210，所述纳米线210横跨凹陷212并悬置于该凹陷212的上方。因此在一些实施例中，术语“纳米线”，在必要时结合某些其他适当限定，表示横跨凹陷并悬置于凹陷上方的纳米线部分。在附图中，横跨凹陷并悬置于凹陷上方的纳米线部分也被标示以附图标记210。
在一个具体实施例中，纳米线210两端的支撑部分216也可以沿纳米线210宽度方向延伸，即支撑部分216与纳米线210成“工”形或“H”形(图内未示出)，纳米线210作为“H”形中横向连接部分。也就是说，第一材料层204还可以包括在凹陷212两端的在第一电介质层202之上的部分216。纳米线210的两端可以分别接合到第一材料层204的位于凹陷212两端第一电介质层202之上的部分216。在该实现方式中，在之后说明的步骤111中，图案化的掩模遮蔽纳米线210，并且还遮蔽第一材料层204的与纳米线210接合的至少一部分。
另外，尽管在图5A-5C中，凹陷212被示出为形成在第一电介质层202中，但在另一个具体实施例中，凹陷212还可以进一步延伸穿过第一电介质层202到基底层200中。
接着，如图1所示，在步骤103，在衬底结构上形成基础层。
图6A示意性地示出根据在步骤103中的半导体装置的结构的立体图。图6B示意性地示出图6A所示的结构的沿着线A-A’截取的横截面示意图。图6C示意性地示出图6A所示的结构的沿着线B-B’截取的横截面示意图。如图6A、图6B和图6C所示，在衬底结构上形成基础层302。基础层302至少包括覆盖纳米线210的露出的表面的第一部分601，以及覆盖凹陷212的露出的表面的第二部分603。基础层302的材料可以包括铝的氧化物，也可以包括本领域技术人员可以了解等能够在其上选择性生长石墨烯的其他材料，例如锗硅。可以利用例如原子层沉积工艺形成基础层302。
接着，如图1所示，在步骤105，在基础层上选择性生长石墨烯层。
图7A示意性地示出根据在步骤105中的半导体装置的结构的立体图。图7B示意性地示出图7A所示的结构的沿着线A-A’截取的横截面示意图。图7C示意性地示出图7A所示的结构的沿着线B-B’截取的横截面示意图。如图7A、图7B和图7C所示，在基础层302上选择性生长石墨烯层304。相应地，石墨烯层304可以覆盖暴露的基础层302表面，包括在基础层302的第一部分的表面上的第一部分，以及在基础层302的第二部分的表面上的第二部分。
在一个具体实施例中，在基础层302上选择性生长石墨烯层304的步骤包括利用甲烷和氢气，在900～1000摄氏度的温度下，采用化学气相沉积工艺选择性生长石墨烯层304。应理解，本发明不限于此，而是也可以采用其他的选择生长石墨烯层的技术。
然后，如图1所示，在步骤107，在石墨烯层上形成第二电介质层。
图8A示意性地示出根据在步骤107中的半导体装置的结构的立体图。图8B示意性地示出图8A所示的结构的沿着线A-A’截取的横截面示意图。图8C示意性地示出图8A所示的结构的沿着线B-B’截取的横截面示意图。如图8A、图8B和图8C所示，在石墨烯层304上形成第二电介质层306。第二电介质层306可以覆盖暴露的石墨烯层304的表面。相应地，第二电介质层306可以包括在石墨烯层304的第一部分的表面上的第一部分，以及在石墨烯层304的第二部分的表面上的第二部分。第二电介质层306的材料可以包括氮化硼、硅的氧化物、铪的氧化物、铝的氧化物或铝的氮化物等。可以采用例如原子层沉积工艺形成第二电介质层306。
接着，如图1所示，在步骤109，在形成第二电介质层之后，在衬底结构上形成电极材料层以覆盖第二电介质层。
图9A示意性地示出根据在步骤109中的半导体装置的结构的立体图。图9B示意性地示出图9A所示的结构的沿着线A-A’截取的横截面示意图。图9C示意性地示出图9A所示的结构的沿着线B-B’截取的横截面示意图。在一种实现方式中，如图9A、图9B和图9C所示，在形成第二电介质层306之后，在衬底结构上形成电极材料层402以覆盖第二电介质层306。电极材料层402还形成为填充纳米线210下的、在第二电介质层306的第一部分与第二电介质层306的第二部分之间的空间(即电极材料层402填充凹陷212)。电极材料层402的材料可以包括多晶硅等材料。
接着，如图1所示，在步骤111，进行有源区限定处理，对所述电极材料层、所述第二电介质层以及所述石墨烯层进行部分去除，以限定有源区范围，并在有源区范围中至少保留在所述纳米线上的所述电极材料层、所述第二电介质层以及所述石墨烯层的叠层的至少一部分。
图10A-10C、图11A-11C、图12A-12C示出了根据本公开一个实现方式的有源区限定处理。在该实现方式中，有源区限定处理的步骤包括：在电极材料层402之上形成图案化的掩模404，如图10A、10B和10C所示。图案化的掩模404可以遮蔽纳米线210的至少一部分。图10A为示意性地示出根据本发明一个实施例的在电极材料层402之上形成图案化的掩模404的结构的立体图。图10B示意性地示出沿图10A的线A-A’截取的截面示意图。图10C示意性地示出沿图10A的线B-B’截取的截面示意图。在该实施例中，图案化的掩模404遮蔽纳米线210和凹陷212，如图10A、10B和10C所示。
在另一个具体实施例中，图案化的掩模404也可以仅遮蔽纳米线210和部分的凹陷212(图中未示出)，例如掩模404可以被形成横向宽度比图10B所示的掩模404的窄。
然后，利用图案化的掩模404，去除电极材料层402、第二电介质层306，以及石墨烯层304的未被图案化的掩模404遮蔽的部分。也就是说，电极材料层402、第二电介质层306，以及石墨烯层304的被部分(例如，其未被图案化的掩模404遮蔽的部分)被去除。从而限定有源区范围。之后，可以去除图案化的掩模404。所得到的结构的立体示意图如图11A所示。图11B和图11C分别为图11A沿A-A’和B-B’截取的截面图。在有源区范围中至少保留在纳米线210上的电极材料层402、第二电介质层306以及石墨烯层304的叠层的至少一部分。
在一些实施例中，在凹陷212内的(或，在凹陷212的表面上的)电极材料层402、第二电介质层306以及石墨烯层304的叠层可以被去除。而在其他的某些实施例中，在凹陷212内的(或，在凹陷212的表面上的)电极材料层402、第二电介质层306以及石墨烯层304的叠层也可以被保留。
在另一种实现方式中，，第一材料层204还可以包括在凹陷212两端的在第一电介质层202之上的支撑部分216，如前面就步骤101的另一种实现方式中所述的。在某些实施例中，图案化的掩模遮蔽纳米线210，并且还遮蔽第一材料层204的与纳米线210接合的至少一部分，例如支撑部分216的至少一部分。
优选地，对有源区限定处理还可以包括整形(shaping)步骤，来对电极材料层402的廓形进行处理，如图12A-12C所示。例如，可以通过退火，使得电极材料层402的廓形平滑，另外可以更好填充凹陷212。图12A示出了对图11A的结构进行退火处理之后得到的结构的立体示意图。图12B和图12C分别为图12A沿A-A’和B-B’截取的截面图。如图所示，电极材料层402的廓形平滑。
之后，如图1所示，在步骤113，进行栅极限定处理。所述栅极限定处理可以包括对所述叠层的所述至少一部分进行蚀刻至少至所述第二电介质层，来形成环绕所述纳米线中间部分的栅极结构。所述栅极结构包括所述电极材料层和所述第二电介质层的一部分。
在一种实现方式中，进行栅极限定处理的步骤可以包括：形成第三电介质层502以至少覆盖衬底结构以及有源区范围，如图13A和图13B所示。图13A和图13B分别示出了在形成第三电介质层502之后沿纳米线210(其在凹陷212上方)的横向(例如，如前面的图中所示的线A-A’的方向)和沿纳米线210的纵向(例如，如前面的图中所示的线B-B’的方向)截取的截面图。第三电介质层的材料可以包括硅的氧化物等。
然后，如图14A和图14B所示，利用图案化掩模504对电极材料层、第二电介质层以及石墨烯层的叠层的至少一部分进行蚀刻，至少蚀刻至第二电介质层306。从而形成环绕纳米线210中间部分的栅极结构。例如，可以先利用干法刻蚀凹陷212底部的叠层，然后，利用湿法刻蚀凹陷212中纳米线210未被遮蔽的部分下的电极材料层402，从而形成栅极结构。栅极结构包括电极材料层和第二电介质层的一部分。在一个实施例中，在该蚀刻中将凹陷212侧壁的所述叠层刻蚀去除，如图15A和图15B所示。在另一个实施例中，也可以在之后的步骤中，去除凹陷212底部和侧壁的叠层。在一种实现方式中，电极材料层402作为第一栅极，电极材料层402包覆的纳米线210作为第二栅极。
可选地，还可以进一步包括去除凹陷212底部和侧壁的叠层的步骤，得到结构的截面示意图分别如图16A和图16B所示。
可选的，还可以包括去除第三电介质层502的步骤。并且对电极材料层的底部进行整形处理，整形后的电极材料层402的截面轮廓成圆形，如图17所示。得到的结构立体图如图17所示。
最后，可选地，如图1所示，在步骤115，还可以包括形成接触件的步骤。
在一种实现方式中，如图18A所示，在栅极限定处理之后，可以进一步形成第四电介质层1701，以至少覆盖衬底结构以及有源区范围。形成第四电介质层的材料可以包括硅的氧化物等。接着，形成穿过在第四电介质层和第二电介质层306到石墨烯层304的孔1703。孔1703(图中未示出)与栅极结构分离开。然后用导电材料填充孔，从而形成到石墨烯层的接触件1705(即，可以是到源/漏区的电极接触件)。
尽管图18A中示出了接触件1705位于纳米线210的两端与其接合的支撑部分216处，但应理解，本领域技术人员根据本发明的教导可以根据需要调整接触件1705的位置，例如，接触件1705可以构思在纳米线(其跨凹陷上方)处。
在一种实现方式中，如前所述，可以使用掺杂的纳米线210作为第二栅极(或者，背栅极)。例如，可以形成第四电介质层以至少覆盖衬底结构以及有源区范围。形成第四电介质层的材料可以包括硅的氧化物等。接着，形成穿过在第四电介质层、第二电介质层306和石墨烯层304到第一材料层204(即纳米线210)的孔。然后，在孔的侧壁上形成绝缘材料层1707。之后，在形成绝缘材料层1707后，以导电材料填充孔，从而形成到第一材料层204的至少一部分的接触件1709。接着，以导电材料填充所述孔，以形成到第一材料层的接触件(即第二栅极接触件)，如18B所示。
在另一种实现方式中，如前所述，纳米线210的两端分别接合到第一材料层204的位于凹陷212两端第一电介质层202之上的部分时，形成接触件(即第二栅极接触件)的步骤可以包括：形成第四电介质层，第四电介质层至少覆盖衬底结构以及有源区范围。形成第四电介质层的材料可以包括硅的氧化物等。接着，形成穿过在第四电介质层、第二电介质层306和石墨烯层304到第一材料层204的至少一部分的孔。之后，在孔的侧壁上形成绝缘材料层。接着，在形成绝缘材料层后，以导电材料填充孔，从而形成到第一材料层的上述至少一部分的接触件，其中，绝缘材料层将石墨烯层与接触件电隔离。
根据本发明的实施例，提供了一种新的引入石墨烯的半导体装置的制造方法，利用石墨烯的特性和双栅结构，更好的控制工作电流，提高了装置的性能。
应理解，本公开还教导了一种半导体装置，包括：衬底结构，包括衬底、在衬底上的第一材料层，衬底中形成有凹陷，第一材料层包括纳米线，纳米线横跨凹陷并悬置于该凹陷上方；在纳米线的露出的表面上的基础层；在基础层上的石墨烯层；在石墨烯层上的第二电介质层；栅极结构，其环绕纳米线中间部分，栅极结构包括电极材料层和第二电介质层的一部分。
在一个实现方式中，衬底包括基底层以及在基底层上的第一电介质层，第一材料层在第一电介质层上，第一电介质层中形成有凹陷。
在一个实现方式中，凹陷进一步延伸穿过第一电介质层到基底层中。
在一个实现方式中，电极栅极结构还包括在在纳米线下的、在凹陷中的部分。
在一个实现方式中，第一材料层还包括在凹陷两端的在第一电介质层之上的部分，纳米线的两端分别接合到第一材料层的部分。
在一个实现方式中，至少包括下列中的一项：第一材料层由多晶硅或者掺杂的多晶硅或锗硅形成，基础层的材料包括铝的氧化物，第一电介质层的材料包括硅的氧化物，和/或第二电介质层的材料包括氮化硼、硅的氧化物、铪的氧化物、铝的氧化物、或铝的氮化物。
在一个实现方式中，石墨烯层选择性生长在基础层上。
在一个实现方式中，纳米线由掺杂的多晶硅形成，栅极结构中所包括的电极材料层的部分作为第一栅极，纳米线作为第二栅极。
在一个实现方式中，还包括：在凹陷的露出的表面上的第二基础层；在第二基础层上的第二石墨烯层；在第二石墨烯层上的第二电介质层；其中，基础层与第二基础层一体地形成，石墨烯层与第二石墨烯层一体地形成，第二电介质层与第二电介质层一体地形成。
在一个实现方式中，还包括：第四电介质层，至少覆盖衬底结构以及其上形成基础层、石墨烯层和第二电介质层的叠层的纳米线；穿过在第四电介质层和第二电介质层到石墨烯层的孔；以及填充孔的到石墨烯层的接触件。
在一个实现方式中，还包括：第四电介质层，至少覆盖衬底结构以及其上形成基础层、石墨烯层和第二电介质层的叠层的纳米线；形成穿过在第四电介质层、第二电介质层和石墨烯层到第一材料层的孔；在孔的侧壁上的绝缘材料层；以及填充孔的到第一材料层的接触件，其中，绝缘材料层将石墨烯层与接触件电隔离。
在一个实现方式中，还包括：第四电介质层，至少覆盖衬底结构以及其上形成基础层、石墨烯层和第二电介质层的叠层的纳米线；穿过在第四电介质层、第二电介质层和石墨烯层到第一材料层的部分的孔；以及以导电材料填充孔，以形成到第一材料层的至少一部分的接触。
至此，已经详细描述了根据本公开实施例的半导体装置及其制造方法。为了避免模糊本公开的教导，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。

Claims (27)

1.一种半导体装置的制造方法，其特征在于，包括以下步骤：
提供衬底结构，所述衬底结构包括衬底、在所述衬底上的第一材料层，所述衬底中形成有凹陷，所述第一材料层包括纳米线，所述纳米线横跨所述凹陷并悬置于该凹陷上方；
在所述衬底结构上形成基础层，所述基础层至少包括覆盖所述纳米线的露出的表面的第一部分以及覆盖所述凹陷的露出的表面的第二部分；
在所述基础层上选择性生长石墨烯层；
在所述石墨烯层上形成第二电介质层；
在形成第二电介质层之后，在所述衬底结构上形成电极材料层以覆盖所述第二电介质层；
有源区限定处理，对所述电极材料层、所述第二电介质层以及所述石墨烯层进行部分去除，以限定有源区范围，并在有源区范围中至少保留在所述纳米线上的所述电极材料层、所述第二电介质层以及所述石墨烯层的叠层的至少一部分；
栅极限定处理，对所述叠层的所述至少一部分进行蚀刻至少至所述第二电介质层，来形成环绕所述纳米线中间部分的栅极结构，所述栅极结构包括所述电极材料层和所述第二电介质层的一部分。
2.根据权利要求1所述的方法，其特征在于，还包括：
在所述栅极限定处理之后，去除所述石墨烯层和所述第二电介质层的在所述凹陷的表面上的部分。
3.根据权利要求1所述的方法，其特征在于，所述有源区限定处理包括：
在所述电极材料层之上形成图案化的掩模，所述图案化的掩模遮蔽所述纳米线的至少一部分，
利用所述图案化的掩模，去除所述电极材料层、所述第二电介质层以及所述石墨烯层的未被所述图案化的掩模遮蔽的部分。
4.根据权利要求3所述的方法，其特征在于，所述图案化的掩模遮蔽所述纳米线以及所述凹陷。
5.根据权利要求3所述的方法，其特征在于，
所述衬底包括基底层以及在所述基底层上的第一电介质层，所述第一材料层在第一电介质层上，所述第一电介质层中形成有所述凹陷；
提供衬底结构包括：
提供初始衬底结构，所述初始衬底结构包括所述衬底和在第一电介质层上的第一材料层；
将所述第一材料层图案化，以形成纳米线；
进行去除处理，以至少去除第一电介质层的在所述纳米线下以及在所述纳米线的长度方向两侧的区域的上部部分，从而形成所述凹陷。
6.根据权利要求5所述的方法，其特征在于，所述凹陷进一步延伸穿过所述第一电介质层到所述基底层中。
7.根据权利要求1所述的方法，其特征在于，
所述石墨烯层包括在所述基础层的第一部分的表面上的第一部分，以及在所述基础层的第二部分的表面上的第二部分；
所述第二电介质层包括在所述石墨烯层的第一部分的表面上的第一部分，以及在所述石墨烯层的第二部分的表面上的第二部分；
在形成电极材料层的步骤中，所述电极材料层还被形成为填充所述纳米线下的、在所述第二电介质层的第一部分与所述第二电介质层的第二部分之间的空间。
8.根据权利要求5所述的方法，其特征在于：
所述第一材料层还包括在所述凹陷两端的在所述第一电介质层之上的部分，所述纳米线的两端分别接合到所述第一材料层的所述部分；
所述图案化的掩模遮蔽所述纳米线，并且还遮蔽所述第一材料层的与所述纳米线接合的至少一部分。
9.根据权利要求5所述的方法，其特征在于下列中的至少一项：
所述第一材料层由多晶硅或者掺杂的多晶硅或锗硅形成，
所述基础层的材料包括铝的氧化物，
所述第一电介质层的材料包括硅的氧化物，和/或
所述第二电介质层的材料包括氮化硼、硅的氧化物、铪的氧化物、铝的氧化物、或铝的氮化物。
10.根据权利要求1所述的方法，其特征在于，
所述基础层的材料包括铝的氧化物，并且
在所述基础层上选择性生长石墨烯层的步骤包括：
利用甲烷和氢气，在900～1000摄氏度的温度，采用化学气相沉积工艺选择性生长石墨烯层。
11.根据权利要求1所述的方法，其特征在于，
所述纳米线由掺杂的多晶硅形成，
所述栅极结构中所包括的所述电极材料层的部分作为第一栅极，所述纳米线作为第二栅极。
12.根据权利要求1所述的方法，其特征在于，在栅极限定处理的步骤包括：
形成第三电介质层以至少覆盖所述衬底结构以及所述有源区范围，
利用图案化掩模对所述叠层的所述至少一部分进行蚀刻至少至所述第二电介质层，来形成环绕所述纳米线中间部分的栅极结构，所述栅极结构包括所述电极材料层和所述第二电介质层的一部分。
13.根据权利要求1所述的方法，其特征在于，还包括，在栅极限定处理之后：
形成第四电介质层以至少覆盖所述衬底结构以及所述有源区范围；
形成穿过在所述第四电介质层和所述第二电介质层到所述石墨烯层的孔，所述孔与所述栅极结构分离；以及
以导电材料填充所述孔，以形成到所述石墨烯层的接触件。
14.根据权利要求1所述的方法，其特征在于，还包括：
形成第四电介质层以至少覆盖所述衬底结构以及所述有源区范围；
形成穿过在所述第四电介质层、所述第二电介质层和所述石墨烯层到所述第一材料层的孔；
在所述孔的侧壁上形成绝缘材料层；以及
在形成所述绝缘材料层后，以导电材料填充所述孔，以形成到所述第一材料层的接触件。
15.根据权利要求8所述的方法，其特征在于，还包括：
形成第四电介质层以至少覆盖所述衬底结构以及所述有源区范围；
形成穿过在所述第四电介质层、所述第二电介质层和所述石墨烯层到所述第一材料层的所述至少一部分的孔；
在所述孔的侧壁上形成绝缘材料层；以及
在形成所述绝缘材料层后，以导电材料填充所述孔，以形成到所述第一材料层的所述至少一部分的接触件，
其中，所述绝缘材料层将所述石墨烯层与所述接触件电隔离。
16.一种半导体装置，其特征在于，包括：
衬底结构，包括衬底、在所述衬底上的第一材料层，所述衬底中形成有凹陷，所述第一材料层包括纳米线，所述纳米线横跨所述凹陷并悬置于该凹陷上方；
在所述纳米线的露出的表面上的基础层；
在所述基础层上的石墨烯层；
在所述石墨烯层上的第二电介质层；
栅极结构，其环绕所述纳米线中间部分，所述栅极结构包括电极材料层和所述第二电介质层的一部分。
17.根据权利要求16所述的装置，其特征在于，
所述衬底包括基底层以及在所述基底层上的第一电介质层，所述第一材料层在第一电介质层上，所述第一电介质层中形成有所述凹陷。
18.根据权利要求17所述的装置，其特征在于，
所述凹陷进一步延伸穿过所述第一电介质层到所述基底层中。
19.根据权利要求16所述的装置，其特征在于，
所述电极栅极结构还包括在在所述纳米线下的、在所述凹陷中的部分。
20.根据权利要求17所述的装置，其特征在于：
所述第一材料层还包括在所述凹陷两端的在所述第一电介质层之上的部分，所述纳米线的两端分别接合到所述第一材料层的所述部分。
21.根据权利要求17所述的装置，其特征在于下列中的至少一项：
所述第一材料层由多晶硅或者掺杂的多晶硅或锗硅形成，
所述基础层的材料包括铝的氧化物，
所述第一电介质层的材料包括硅的氧化物，和/或
所述第二电介质层的材料包括氮化硼、硅的氧化物、铪的氧化物、铝的氧化物、或铝的氮化物。
22.根据权利要求16所述的装置，其特征在于，
所述石墨烯层选择性生长在所述基础层上。
23.根据权利要求16所述的装置，其特征在于，
所述纳米线由掺杂的多晶硅形成，
所述栅极结构中所包括的所述电极材料层的部分作为第一栅极，所述纳米线作为第二栅极。
24.根据权利要求16所述的装置，其特征在于，还包括：
在所述凹陷的露出的表面上的第二基础层；
在所述第二基础层上的第二石墨烯层；
在所述第二石墨烯层上的第二电介质层；
其中，所述基础层与所述第二基础层一体地形成，所述石墨烯层与所述第二石墨烯层一体地形成，所述第二电介质层与所述第二电介质层一体地形成。
25.根据权利要求16所述的装置，其特征在于，还包括：
第四电介质层，至少覆盖所述衬底结构以及其上形成所述基础层、所述石墨烯层和所述第二电介质层的叠层的所述纳米线；
穿过在所述第四电介质层和所述第二电介质层到所述石墨烯层的孔；以及
填充所述孔的到所述石墨烯层的接触件。
26.根据权利要求16所述的装置，其特征在于，还包括：
第四电介质层，至少覆盖所述衬底结构以及其上形成所述基础层、所述石墨烯层和所述第二电介质层的叠层的所述纳米线；
形成穿过在所述第四电介质层、所述第二电介质层和所述石墨烯层到所述第一材料层的孔；
在所述孔的侧壁上的绝缘材料层；以及
填充所述孔的到所述第一材料层的接触件，
其中，所述绝缘材料层将所述石墨烯层与所述接触件电隔离。
27.根据权利要求20所述的装置，其特征在于，还包括：
第四电介质层，至少覆盖所述衬底结构以及其上形成所述基础层、所述石墨烯层和所述第二电介质层的叠层的所述纳米线；
穿过在所述第四电介质层、所述第二电介质层和所述石墨烯层到所述第一材料层的所述部分的孔；以及
以导电材料填充所述孔，以形成到所述第一材料层的所述至少一部分的接触。
CN201610871339.8A 2016-09-30 2016-09-30 半导体装置及其制造方法 Active CN107887262B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610871339.8A CN107887262B (zh) 2016-09-30 2016-09-30 半导体装置及其制造方法
US15/683,029 US10312329B2 (en) 2016-09-30 2017-08-22 Semiconductor device and manufacturing method therefor
EP17188978.5A EP3301722B1 (en) 2016-09-30 2017-09-01 Semiconductor device and manufacturing method therefor
US16/391,908 US10790360B2 (en) 2016-09-30 2019-04-23 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610871339.8A CN107887262B (zh) 2016-09-30 2016-09-30 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN107887262A CN107887262A (zh) 2018-04-06
CN107887262B true CN107887262B (zh) 2020-01-14

Family

ID=59799230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610871339.8A Active CN107887262B (zh) 2016-09-30 2016-09-30 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US10312329B2 (zh)
EP (1) EP3301722B1 (zh)
CN (1) CN107887262B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111435678B (zh) * 2019-01-11 2021-08-20 中国科学院上海微系统与信息技术研究所 环栅晶体管的制备方法
CN112599593B (zh) * 2020-12-11 2023-01-13 上海交通大学 一种基于石墨烯的场效应晶体管的制备系统及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102893382A (zh) * 2010-05-17 2013-01-23 桑迪士克科技股份有限公司 包括无结的薄膜晶体管的存储器设备
CN103227203A (zh) * 2012-01-27 2013-07-31 国际商业机器公司 用悬置石墨烯膜形成的纳米器件
US8557686B1 (en) * 2012-08-17 2013-10-15 International Business Machines Corporation Graphene-based non-volatile memory
CN103377927A (zh) * 2012-04-17 2013-10-30 中芯国际集成电路制造(上海)有限公司 悬浮纳米线场效应晶体管及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012119053A1 (en) * 2011-03-02 2012-09-07 King Abdullah University Of Science And Technology Cylindrical-shaped nanotube field effect transistor
KR101878743B1 (ko) * 2012-01-10 2018-07-16 삼성전자주식회사 3차원 그래핀 스위칭 소자
US8767431B2 (en) * 2012-01-26 2014-07-01 HGST Netherlands B.V. High current capable access device for three-dimensional solid-state memory
US8927397B2 (en) * 2013-02-07 2015-01-06 International Business Machines Corporation Diode structure and method for gate all around silicon nanowire technologies
US9505624B2 (en) * 2014-02-18 2016-11-29 Corning Incorporated Metal-free CVD coating of graphene on glass and other dielectric substrates
US9953979B2 (en) * 2014-11-24 2018-04-24 Qualcomm Incorporated Contact wrap around structure
US9882026B2 (en) * 2015-01-13 2018-01-30 Tokyo Electron Limited Method for forming a nanowire structure
KR102356682B1 (ko) * 2015-05-11 2022-01-27 삼성전자주식회사 2ｄ 물질을 이용한 비휘발성 메모리 소자 및 그 제조방법
CN105097478B (zh) * 2015-07-24 2019-12-24 深圳市华星光电技术有限公司 在栅极表面生长石墨烯的方法及在源漏极表面生长石墨烯的方法
US9899416B2 (en) * 2016-01-11 2018-02-20 Samsung Electronics Co., Ltd. Semiconductor device and fabricating method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102893382A (zh) * 2010-05-17 2013-01-23 桑迪士克科技股份有限公司 包括无结的薄膜晶体管的存储器设备
CN103227203A (zh) * 2012-01-27 2013-07-31 国际商业机器公司 用悬置石墨烯膜形成的纳米器件
CN103377927A (zh) * 2012-04-17 2013-10-30 中芯国际集成电路制造(上海)有限公司 悬浮纳米线场效应晶体管及其形成方法
US8557686B1 (en) * 2012-08-17 2013-10-15 International Business Machines Corporation Graphene-based non-volatile memory

Also Published As

Publication number Publication date
CN107887262A (zh) 2018-04-06
US10790360B2 (en) 2020-09-29
US10312329B2 (en) 2019-06-04
US20180097067A1 (en) 2018-04-05
EP3301722A1 (en) 2018-04-04
US20190252502A1 (en) 2019-08-15
EP3301722B1 (en) 2020-11-04

Similar Documents

Publication Publication Date Title
US9478549B2 (en) FinFET with dielectric isolation by silicon-on-nothing and method of fabrication
CN104599970B (zh) 形成FinFET器件的机制
US8759904B2 (en) Electronic device having plural FIN-FETs with different FIN heights and planar FETs on the same substrate
US10062714B2 (en) FinFET device having a high germanium content fin structure and method of making same
CN106571340A (zh) 应变纳米线cmos器件和形成方法
TWI652817B (zh) 形成具有奈米線的半導體結構的方法與具有奈米線的半導體結構
CN112530943A (zh) 半导体器件及其制造方法
EP1946366A1 (en) Field effect transistors (fets) with inverted source/drain metallic contacts, and method of fabricating same
KR102464045B1 (ko) 반도체 디바이스 및 방법
CN112750775A (zh) 半导体装置的形成方法
US20120056278A1 (en) Method for Manufacturing Contacts for a Semiconductor Device, and Semiconductor Device Having Such Contacts
CN108695382B (zh) 半导体装置及其制造方法
CN107887262B (zh) 半导体装置及其制造方法
CN106298913B (zh) 半导体元件及其制造方法
CN107221560B (zh) 半导体器件
CN107452680B (zh) 半导体装置及其制造方法
TW201733136A (zh) 半導體元件
TW201635539A (zh) 半導體裝置
US20180342595A1 (en) Semiconductor device and method for manufacturing the same
TWI804955B (zh) 電晶體及其形成方法
TWI821740B (zh) 奈米片的氟摻入方法
US10522415B1 (en) Semiconductor device
CN107887333B (zh) 半导体装置及其制造方法
WO2015008548A1 (ja) 半導体装置の製造方法
TW202306028A (zh) 半導體裝置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant