CN107845641B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107845641B
CN107845641B CN201710839142.0A CN201710839142A CN107845641B CN 107845641 B CN107845641 B CN 107845641B CN 201710839142 A CN201710839142 A CN 201710839142A CN 107845641 B CN107845641 B CN 107845641B
Authority
CN
China
Prior art keywords
electrode
insulating layer
pattern
region
control electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710839142.0A
Other languages
English (en)
Other versions
CN107845641A (zh
Inventor
金宰范
孙暻锡
林志勋
金亿洙
林俊亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107845641A publication Critical patent/CN107845641A/zh
Application granted granted Critical
Publication of CN107845641B publication Critical patent/CN107845641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种半导体装置及其制造方法。所述半导体装置包括：基体基底；第一晶体管，包括均设置在基体基底上的第一半导体图案、第一控制电极、第一输入电极和第一输出电极；第二晶体管，包括第二半导体图案、第二控制电极、第二输入电极和第二输出电极；以及多个绝缘层。单个第一贯穿部分暴露第一控制电极和设置在第一控制电极的两侧处的第一半导体图案。

Description

半导体装置及其制造方法
该专利申请要求于2016年9月19日提交的第10-2016-0119431号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开在此涉及一种半导体装置以及一种制造该半导体装置的方法，更具体地，涉及一种具有改善的可靠性的半导体装置以及一种制造该半导体装置的方法。
背景技术
半导体装置包括至少一个薄膜晶体管。薄膜晶体管包括具有半导体材料的半导体图案。显示装置(即，半导体装置的一个实施例)可以包括多个像素和控制多个像素的驱动电路。驱动电路可以包括至少一个薄膜晶体管。构造驱动电路的薄膜晶体管将用于控制像素的电信号提供至相应的像素。
每个像素可以包括像素驱动电路和连接到像素驱动电路的显示元件。像素驱动电路可以包括至少一个薄膜晶体管和电容器。作为像素驱动电路的组件的薄膜晶体管和电容器响应于从驱动电路提供的电信号来控制显示元件。
发明内容
本公开提供了一种具有具备在工艺期间改善的可靠性的结构的半导体装置以及一种制造该半导体装置的方法。
发明构思的实施例提供了一种半导体装置，所述半导体装置包括：基体基底；第一晶体管，设置在基体基底上并包括第一半导体图案、第一控制电极、第一输入电极和第一输出电极；第二晶体管，设置在基体基底上并包括第二半导体图案、第二控制电极、第二输入电极和第二输出电极；以及多个绝缘层和第一贯穿部分，第一贯穿部分暴露第一控制电极以及设置在第一控制电极两侧处的第一半导体图案，其中，第一输入电极和第一输出电极通过第一贯穿部分连接到位于第一控制电极的两侧处的暴露的第一半导体图案。
在实施例中，第一半导体图案可以包括第一区以及第二区和第三区，第一区与第一控制电极叠置，第二区和第三区彼此分隔开，并且第一区设置在第二区与第三区之间；并且第一贯穿部分暴露第二区和第三区。
在实施例中，第一贯穿部分可以穿透第一绝缘层和第二绝缘层，第一绝缘层设置在第一控制电极与第一半导体图案之间，第二绝缘层设置在第一绝缘层上；第一输入电极和第一输出电极可以设置在第二绝缘层上，以通过第一贯穿部分接触第一半导体图案。
在实施例中，第一绝缘层可以包括：第一绝缘图案，与第一区和第一控制电极叠置；以及第二绝缘图案，暴露第二区和第三区，并且在平面上第一绝缘图案位于在第二区与第三区之间。
在实施例中，第一绝缘图案的至少一部分可以连接到第二绝缘图案。
在实施例中，第一贯穿部分可以暴露第一绝缘图案的侧表面和第一控制电极的侧表面。
在实施例中，第一绝缘图案的侧表面可以在剖面上与第一控制电极的侧表面对齐。
在实施例中，在第一绝缘层中限定第一贯穿部分的区域和在第二绝缘层中限定第一贯穿部分的区域可以在平面上具有不同的构造。
在实施例中，在第二绝缘层中限定第一贯穿部分的区域可以在平面上至少与第一半导体图案叠置。
在实施例中，半导体装置还可以包括穿透绝缘层的至少一部分的第二贯穿部分；第二输入电极可以通过第二贯穿部分中的一个第二贯穿部分连接到第二半导体图案；并且第二输出电极可以通过第二贯穿部分中的另一个第二贯穿部分连接到第二半导体图案。
在实施例中，每个第二贯穿部分可以穿透绝缘层中的第一绝缘层、第二绝缘层以及设置在第二控制电极与第二半导体图案之间的第三绝缘层；第一半导体图案可以设置在第三绝缘层上，并且第二半导体图案可以被第三绝缘层覆盖。
在实施例中，半导体装置还可以包括：第一电容器电极，设置在第三绝缘层上；以及第二电容器电极，设置在第一电容器电极上并与第一电容器电极形成电场，其中，两个电容器电极可以彼此分隔开，并且第一绝缘层设置在两个电容器电极之间。
在实施例中，半导体装置还可以包括设置在第二控制电极上并与第二控制电极叠置的上电极，其中，上电极可以与第二控制电极分隔开并在它们之间设置有第一绝缘层，并且上电极可以连接到第二电容器电极。
在实施例中，第一贯穿部分可以暴露第一控制电极的上表面。
在实施例中，半导体装置还可以包括覆盖第一控制电极的覆盖图案，其中，第一贯穿部分可以暴露覆盖图案的上表面。
在实施例中，覆盖图案可以在平面图中具有与第一控制电极的构造相同的构造。
在实施例中，第一半导体图案可以包括氧化物半导体。
在实施例中，第二半导体图案可以包括结晶半导体。
在实施例中，半导体装置还可以包括电连接到第二晶体管的有机发光二极管。
在实施例中，第一贯穿部分和第二贯穿部分可以同时形成。
在发明构思的实施例中，提供了一种制造半导体装置的方法。所述方法包括：在基体基底上形成初始第一半导体图案；在初始第一半导体图案上形成第一绝缘层；在第一绝缘层上形成第一控制电极；在第一绝缘层上形成第二绝缘层以覆盖第一控制电极；在第二绝缘层和第一绝缘层中形成第一贯穿部分以暴露初始第一半导体图案的至少一部分和第一控制电极的侧表面；在初始第一半导体图案上形成沟道区以形成第一半导体图案；以及在第二绝缘层上形成第一输入电极和第一输出电极中的每个以经由第一贯穿部分接触第一半导体图案。
在实施例中，可以使用蚀刻工艺形成第一贯穿部分。
在实施例中，在第一贯穿部分的形成期间，可以使用第一控制电极作为蚀刻掩模对未被第一控制电极覆盖的第一绝缘层进行蚀刻。
在实施例中，第一绝缘图案可以与第一控制电极自对齐。
在实施例中，所述方法还包括在形成第二绝缘层之前，在第一控制电极上形成覆盖第一控制电极的覆盖图案，其中，第一贯穿部分暴露覆盖图案的上表面。
在实施例中，覆盖图案可以在蚀刻工艺期间使用的蚀刻剂中对于第二绝缘层具有良好的蚀刻选择性。
在实施例中，第一半导体图案的形成步骤可以包括对初始第一半导体图案的由第一贯穿部分暴露的部分执行等离子体处理。
在实施例中，所述方法还可以包括在形成初始第一半导体图案之前，在基体基底上形成初始第二半导体图案；并且在初始第二半导体图案上形成第三绝缘层，并且还包括在形成第一控制电极之前，在初始第二半导体图案上形成沟道区以形成第二半导体图案，其中，第一贯穿部分的形成步骤还可以包括在第一绝缘层至第三绝缘层中形成多个第二贯穿部分以覆盖第二半导体图案。
在实施例中，第一贯穿部分可以暴露第一控制电极的上表面。
在实施例中，第一输入电极和第一输出电极中的每个的形成步骤可以包括：在第二绝缘层上形成导电层以覆盖暴露的第一控制电极；并且对导电层进行图案化以同时形成第一输入电极、第一输出电极和覆盖图案，覆盖图案在平面图中与第一输入电极和第一输出电极分隔开以覆盖第一控制电极，其中，覆盖图案可以在平面上具有与第一控制电极的构造相同的构造。
附图说明
包括附图以提供对发明构思的进一步理解，附图包括在本说明书中并构成本说明书的一部分。附图示出了本发明构思的示例性实施例，并且与本说明书一起用于解释本发明构思的原理。在附图中：
图1是示出了根据发明构思的实施例的半导体装置的框图；
图2是根据发明构思的实施例的半导体装置的剖视图；
图3是根据发明构思的实施例的半导体装置的剖视图；
图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H、图4I、图4J、图4K和图4L是示出了根据发明构思的实施例的制造半导体装置的方法的剖视图；
图5A、图5B和图5C是示出了根据发明构思的实施例的制造半导体装置的方法的剖视图；并且
图6A、图6B、图6C、图6D、图6E和图6F是示出了根据发明构思的实施例的制造半导体装置的方法的剖视图。
具体实施方式
在下文中，将参照附图描述发明构思。
图1是示出了根据发明构思的实施例的半导体装置的框图。半导体装置包括至少一个半导体图案。图1示出了作为半导体装置的一个实施例的显示装置。在下文中，示例性地描述了显示装置SD，但是根据发明构思的实施例的半导体装置可以包括各种实施例并且不限于任何一个实施例。
如图1中所示，显示装置SD包括信号控制单元100、扫描驱动单元200、数据驱动单元300和显示面板DP。显示面板DP根据电信号显示图像。
信号控制单元100接收输入图像信号(未示出)并通过转换输入图像信号的数据格式以匹配扫描驱动单元200的接口规格来生成图像数据RGB。信号控制单元100输出图像数据RGB和各种控制信号DCS和SCS。
扫描驱动单元200从信号控制单元100接收扫描控制信号SCS。扫描控制信号SCS可以包括用于开始扫描驱动单元200的操作的垂直起始信号和用于确定信号的输出时序的时钟信号。
扫描驱动单元200产生多个扫描信号，并且将多个扫描信号顺序地输出到多条扫描线SL1至SLn。此外，扫描驱动单元200响应于扫描控制信号SCS产生多个发光控制信号，并将多个发光控制信号输出到多条发光线EL1至ELn。
虽然图1中示出了扫描信号和发光控制信号从一个扫描驱动单元200中被输出，但是发明构思不限于此。根据发明构思的实施例，扫描驱动单元可以划分并输出扫描信号，并且还划分并输出发光控制信号。此外，根据发明构思的实施例，分别从两个不同的单元(例如，扫描驱动单元200和发光控制电路(未示出))产生扫描信号和发光控制信号。
数据驱动单元300从信号控制单元100接收数据控制信号DCS和图像数据RGB。数据驱动单元300将图像数据RGB转换为数据信号，并将数据信号输出到数据线DL1至DLm。数据信号可以是对应于图像数据RGB的灰阶值的模拟电压。
显示面板DP包括扫描线SL1至SLn、发光线EL1至ELn、数据线DL1至DLm以及像素PX。扫描线SL1至SLn沿第一方向DR1延伸，并且布置在与第一方向DR1正交的第二方向DR2上。
多条发光线EL1至ELn中的每条可以平行于扫描线SL1至SLn中的相应扫描线来布置。数据线DL1至DLm与扫描线SL1至SLn绝缘地相交。
多个像素PX中的每个连接到扫描线SL1至SLn中的相应扫描线、发光线EL1至ELn中的相应发光线以及数据线DL1至DLm中的相应数据线。
每个像素PX接收对应于电源电压的第一电压ELVDD以及具有比第一电压ELVDD的电平低的电平的第二电压ELVSS。每个像素PX连接到第一电压ELVDD所施加到的电力线PL。每个像素PX连接到用于接收初始化电压Vint的初始化线RL。
多个像素PX中的每个像素可以电连接到两条发光线。例如，如图1中所示，第二像素行的像素可以连接到第一发光线EL1和第二发光线EL2。然而，发明构思不限于此，多个像素PX中的每个像素可以电连接三条或更多条发光线。
此外，虽然未在图中示出，但是显示面板DP还可以包括多条虚设扫描线。显示面板DP还可以包括连接到第一像素行的像素PX的虚设扫描线和连接到第n像素行的像素PX的虚设扫描线。此外，与数据线DL1至DLm中的一条数据线连接的像素(在下文中称为像素列的像素)可以彼此连接。像素列的像素中的相邻两个像素可以被电连接。
多个像素PX中的每个包括有机发光二极管(未示出)和用于控制有机发光二极管发光的像素驱动电路(未示出)。像素驱动电路可以包括多个薄膜晶体管和电容器。扫描驱动单元200和数据驱动单元300中的至少一个可以包括与像素驱动电路通过同一工艺形成的薄膜晶体管。
扫描线SL1至SLn、发光线EL1至ELn、数据线DL1至DLm、电力线PL、初始化线RL、像素PX、扫描驱动单元200、数据驱动单元300可以通过多次光刻工艺形成在基体基底(未示出)上。通过多次沉积工艺或涂覆工艺，绝缘层可以形成在基体基底(未示出)上。每个绝缘层可以是用于覆盖整个显示面板DP的薄膜，或者包括与显示面板DP的特定构造叠置的至少一个绝缘图案。绝缘层包括有机层和/或无机层。另外，还可以在基体基底上形成用于保护像素PX的密封层(未示出)。
图2是根据发明构思的实施例的半导体装置的剖视图。图2示出了半导体装置SD1的局部区域。图2中示出的区域可以是与图1中示出的像素PX中的一个像素相应的区域。图2示出了由第一方向DR1和第三方向DR3限定的剖面。第三方向DR3可以对应于半导体装置SD1的厚度方向。
如图2中所示，半导体装置SD1包括基体基底SUB、第一晶体管T1、第二晶体管T2、电容器CST和有机发光二极管OLED。基体基底SUB的上表面由第一方向DR1和第二方向DR2来限定(参见图1)。
第一晶体管T1包括第一输入电极IE1、第一输出电极OE1、第一控制电极CE1和第一半导体图案SP1。第一晶体管T1可以是连接到有机发光二极管OLED的驱动晶体管。第二晶体管T2包括第二输入电极IE2、第二输出电极OE2、第二控制电极CE2和第二半导体图案SP2。第二晶体管T2可以是用于导通像素PX的控制晶体管。
然而，这是示例性地描述的，并且第一晶体管T1和第二晶体管T2可以设置在各种位置处。例如，第一晶体管T1和第二晶体管T2中的至少一个可以是构成扫描驱动单元200(参见图1)和数据驱动单元300(参见图1)中的一个的元件。
电容器CST包括第一电容器电极CPE1和第二电容器电极CPE2。第一电容器电极CPE1和第二电容器电极CPE2设置为彼此分隔开，并且预定的绝缘层位于第一电容器电极CPE1与第二电容器电极CPE2之间。
有机发光二极管OLED包括第一电极ED1、第一电荷控制层HCL、发光层EML、第二电荷控制层ECL和第二电极ED2。在本实施例中，第一电极ED1、第一电荷控制层HCL、发光层EML、第二电荷控制层ECL和第二电极ED2可以分别对应于阳极电极AE、空穴控制层HCL、发光层EML、电子控制层ECL和阴极电极CE。此外，这仅仅是示例性地示出，第一电极ED1、第一电荷控制层HCL、发光层EML、第二电荷控制层ECL和第二电极ED2可以分别是阴极电极、电子控制层、发光层、空穴控制层和阳极电极。
基体基底SUB可以是将要被设置第一晶体管T1、第二晶体管T2和电容器CST的层、膜或板。基体基底SUB可以包括塑料基底、玻璃基底或金属基底。塑料基底可以包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基树脂、环氧树脂、聚氨基甲酸酯树脂、纤维素树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和苝树脂中的至少一种。
缓冲层BFL可以设置在基体基底SUB的上表面与第一晶体管T1和第二晶体管T2之间。缓冲层BFL改善了基体基底SUB与导电图案或半导体图案的结合强度。缓冲层BFL可以包括有机材料和/或无机材料中的一种。虽然未在图中单独地示出，但是还可以在基体基底SUB的上表面处设置用于防止异物进入到导电图案或半导体图案中的阻挡层。可以选择性地设置或者可以省略缓冲层BFL和阻挡层。
第一半导体图案SP1设置在缓冲层BFL上。第一半导体图案SP1可以包括结晶半导体材料。例如，第一半导体图案SP1可以包括诸如多晶硅的多晶半导体材料。
第一半导体图案SP1可以包括均包含有杂质的第一区AR11和第三区AR13以及与第一区AR11和第三区AR13相邻的第二区AR12。第一区AR11和第三区AR13可以根据杂质的类型具有P型或N型。
第一区AR11连接到第一输入电极IE1，第三区AR13连接到第一输出电极OE1。在平面图中，第二区AR12可以设置在第一区AR11与第三区AR13之间，并且与第一控制电极CE1叠置。第二区AR12可以是第一晶体管T1的沟道区。
成为第一晶体管T1的沟道区的第二区AR12可以包括本征多晶半导体材料。因此，第一晶体管T1可以具有改善的迁移率并且用作具有高可靠性的驱动元件。根据第一半导体图案SP1的结构，空穴或电子可以在第一半导体图案SP1的沟道区中移动。
第一绝缘层10设置在第一半导体图案SP1上。第一绝缘层10可以包括无机材料和/或有机材料中的至少一种。例如，第一绝缘层10可以包括诸如SiOx、SiNx、SiON和SiOF的无机绝缘材料或者有机绝缘材料，并且可以是包括所述材料中的至少一种的单层或多层。
第一绝缘层10可以设置在缓冲层BFL上以覆盖第一半导体图案SP1的至少一部分。此外，这是示例性地示出的，第一绝缘层10可以是在平面图中与第二区AR12叠置的绝缘图案。根据发明构思的实施例的第一绝缘层10可以具有各种形式并且不限于任何一个实施例。
第一控制电极CE1、第一电容器电极CPE1和第二半导体图案SP2设置在第一绝缘层10上。第一控制电极CE1和第一电容器电极CPE1可以设置在同一层上。
第一控制电极CE1至少与第二区AR12叠置。第一控制电极CE1与第一半导体图案SP1分隔开，并且第一绝缘层10置于第一控制电极CE1与第一半导体图案SP1之间。
第一电容器电极CPE1限定电容器CST的一个电极。在本实施例中，第一电容器电极CPE1可以电连接到第一控制电极CE1。可选择地，第一电容器电极CPE1和第一控制电极CE1可以是一体形式的导电图案。
第二半导体图案SP2可以包括氧化物半导体。例如，氧化物半导体可以包括Zn、In、Ga、Sn和Ti的金属氧化物或Zn、In、Ga、Sn和Ti的金属化合物及其氧化物。
此外，第二半导体图案SP2可以包括结晶氧化物半导体。氧化物半导体的晶体可以具有在竖直方向上的取向。然而，这是示例性地描述的，第二半导体图案SP2可以包括非晶氧化物半导体。
第二半导体图案SP2可以包括均包含有杂质的第一区AR21和第三区AR23以及与第一区AR21和第三区AR23相邻的第二区AR22。第一区AR21和第三区AR23彼此分隔开，并且第二区AR22置于第一区AR21与第三区AR23之间。第二区AR22可以是第二晶体管T2的沟道区。根据第二半导体图案SP2的结构，第二区AR22可以是电子移动通过的路径或者电流流过的路径。
关于第二半导体图案SP2，杂质可以是金属或氢。例如，第一区AR21和第三区AR23可以包括从构成第二区AR22的金属氧化物还原的金属材料。邻近第二区AR22的第一区AR21和第三区AR23中的金属浓度比远离第二区AR22的第一区AR21和第三区AR23中的金属浓度低。可选择地，金属材料可以分布在第二输入电极IE2与第一区AR21的界面以及第二输出电极OE2与第三区AR23的界面处。
可选择地，例如，第一区AR21和第三区AR23可以比第二区AR22具有相对高的氢浓度。根据发明构思的实施例的第二半导体图案SP2可以以各种形式设置，并且不限于任何一个实施例。
由于第二半导体图案SP2包括氧化物半导体，所以第二晶体管T2的沟道区可以具有比第一晶体管T1的沟道区的漏电流相对小的漏电流。因此，第二晶体管T2可以用作具有改善的开-关特性的开关元件。
第二绝缘层20可以设置在第一电容器电极CPE1、第一控制电极CE1和第二半导体图案SP2上。第二绝缘层20可以包括有机材料和/或无机材料。例如，第二绝缘层20可以包括诸如SiOx、SiNx、SiON和SiOF的无机绝缘材料或者有机绝缘材料，并且可以是包括所述材料中的至少一种的单层或多层。
第二绝缘层20可以包括在由第一方向DR1和第三方向DR3限定的平面上彼此分离的第一绝缘图案21和第二绝缘图案22。第一绝缘图案21设置在第二半导体图案SP2上。第一绝缘图案21可以至少与第二半导体图案SP2的第二区AR22叠置。第一绝缘图案21可以覆盖第二半导体图案SP2的第二区AR22并暴露第一区AR21和第三区AR23。
第二绝缘图案22设置在第一绝缘层10上以覆盖第一控制电极CE1和第一电容器电极CPE1。第二绝缘图案22可以接触第一绝缘层10。第二绝缘图案22可以覆盖第二半导体图案SP2的侧表面。
第二绝缘图案22可以同时覆盖第一控制电极CE1和第一电容器电极CPE1。覆盖第一控制电极CE1的部分和覆盖第一电容器电极CPE1的部分可以彼此连接以形成第二绝缘图案22。
此外，第一绝缘图案21和第二绝缘图案22可以是在平面图中彼此分离的图案。可选择地，虽然未在图中示出，但是第二绝缘图案22可以连接到第一绝缘图案21的一部分(未示出)，从而以一体的形式构造第二绝缘层20。
第二控制电极CE2、第二电容器电极CPE2和上电极CE-U设置在第二绝缘层20上。第二控制电极CE2可以设置在第二绝缘层20的第一绝缘图案21上。第二控制电极CE2至少与第一绝缘图案21叠置。第二控制电极CE2与第二半导体图案SP2的第二区AR22叠置，并且与第一区AR21和第三区AR23中的每个不叠置。在平面图中，第二控制电极CE2可以与第二半导体图案SP2的第二区AR22具有相同的形式。
第二电容器电极CPE2设置在第二绝缘层20的第二绝缘图案22上。第二电容器电极CPE2设置为在平面图中与第一电容器电极CPE1叠置。第二电容器电极CPE2限定电容器的另一个电极。
上电极CE-U设置在第二绝缘层20的第二绝缘图案22上。上电极CE-U和第二电容器电极CPE2可以设置在同一层上。上电极CE-U可以在平面图中与第一控制电极CE1叠置。
上电极CE-U可以接收与第一控制电极CE1接收的电信号不同的电信号。根据发明构思的实施例的上电极CE-U可以电连接到第二电容器电极CPE2。此外，上电极CE-U和第二电容器电极CPE2可以是具有一体的形式的导电图案。
第三绝缘层30设置在第二绝缘层20上。第三绝缘层30可以接触第二绝缘层20并覆盖上电极CE-U和第二电容器电极CPE2。第三绝缘层30可以包括有机材料和/或无机材料。
此外，第三绝缘层30可以比第一绝缘层10或第二绝缘层20具有相对大的厚度。第三绝缘层30可以在上电极CE-U和第二电容器电极CPE2的上侧提供平坦的表面。
第一输入电极IE1、第一输出电极OE1、第二输入电极IE2和第二输出电极OE2设置在第三绝缘层30上。第一输入电极IE1、第一输出电极OE1、第二输入电极IE2和第二输出电极OE2分别与第一半导体图案SP1的第一区AR11和第三区AR13以及第二半导体图案SP2的第一区AR21和第三区AR23叠置。第一输入电极IE1、第一输出电极OE1、第二输入电极IE2和第二输出电极OE2中的每个可以经由穿过第一绝缘层10、第二绝缘层20和第三绝缘层30中的至少一部分形成的贯穿部分连接到第一半导体图案SP1的第一区AR11和第三区AR13以及第二半导体图案SP2的第一区AR21和第三区AR23。
更详细地，第一输入电极IE1和第一输出电极OE1通过第一贯穿部分OP1分别连接到第一半导体图案SP1的第一区AR11和第三区AR13。第一贯穿部分OP1可以设置成多个。第一贯穿部分OP1被形成为穿过第一绝缘层10、第二绝缘层20和第三绝缘层30。
第二输入电极IE2和第二输出电极OE2通过第二贯穿部分OP2分别连接到第二半导体图案SP2的第一区AR21和第三区AR23。第二贯穿部分OP2形成为穿过第三绝缘层30和第二绝缘层20。
就此而言，在平面图中，在第三绝缘层30中限定第二贯穿部分OP2的区域与在第二绝缘层20中限定第二贯穿部分OP2的区域可以具有不同的形式。在第三绝缘层30中限定第二贯穿部分OP2的区域可以至少与第二半导体图案SP2叠置。剖视图中第二贯穿部分OP2的剖面面积可以大于剖视图中第二半导体图案SP2的剖面面积。因此，在平面图中，第三绝缘层30可以不与第二半导体图案SP2叠置。
平面图中，在第二绝缘层20中限定第二贯穿部分OP2的区域可以与在第三绝缘层30中限定第二贯穿部分OP2的区域的部分叠置。例如，在第二绝缘层20中限定第二贯穿部分OP2的区域可以选择性地暴露第二半导体图案SP2。
在第二绝缘层20中限定第二贯穿部分OP2的区域暴露第二半导体图案SP2的第一区AR21和第三区AR23。因此，第二绝缘层20可以被划分为与第二控制电极CE2和第二区AR22叠置的第一绝缘图案21以及与第三绝缘层30叠置的第二绝缘图案22。
第二贯穿部分OP2可以是单个通孔。然而，第二贯穿部分OP2可以根据第二绝缘层20和第三绝缘层30而被限定为具有在另一个平面上的形式。通过一个第二贯穿部分OP2，可以暴露第二半导体图案SP2的第一区AR21和第三区AR23两者。
就此而言，第二贯穿部分OP2可以暴露第二控制电极CE2的上表面和侧表面以及第一绝缘图案21的侧表面。在剖视图上，第一绝缘图案21的侧表面和第二控制电极CE2的侧表面可以对齐。第二输入电极IE2和第二输出电极OE2通过一个第二贯穿部分OP2连接到第二半导体图案SP2。
此外，虽然未在图中示出，但是在平面图中，在第三绝缘层30中限定第二贯穿部分OP2的区域以及在第二绝缘层20中限定第二贯穿部分OP2的区域可以具有相同的构造。就此而言，第三绝缘层30可以被划分为对应于第一绝缘图案21的部分和对应于第二绝缘图案22的部分。
此外，就此而言，第二贯穿部分OP2可以暴露第一区AR21和第三区AR23两者，并且可以同时暴露第二控制电极CE2的侧表面和第一绝缘图案21的侧表面。第二贯穿部分OP2可以包括各种实施例而不限于一个实施例，只要暴露第二半导体图案SP2的第一区AR21和第三区AR23、第二控制电极CE2的侧表面以及第一绝缘图案21的侧表面即可。
第一输入电极IE1、第一输出电极OE1、第二输入电极IE2和第二输出电极OE2形成在第三绝缘层30上。第一输入电极IE1和第一输出电极OE1通过第一贯穿部分OP1分别连接到第一半导体图案SP1的第一区AR11和第三区AR13。第二输入电极IE2和第二输出电极OE2通过第二贯穿部分OP2分别连接到第二半导体图案SP2的第一区AR21和第三区AR23。
第四绝缘层40设置在第三绝缘层30上。第四绝缘层40包括无机材料和/或有机材料。第三贯穿部分OP3可以形成为穿过第四绝缘层40。第三贯穿部分OP3可以限定在与第一输出电极OE1叠置的区域中。
第四绝缘层40的至少一部分可以设置在第二贯穿部分OP2上以填充第二贯穿部分OP2。第四绝缘层40的至少一部分可以直接接触第二半导体图案SP2的一部分和第一绝缘图案21的侧表面。第二半导体图案SP2的第一区AR21中的被第二输入电极IE2暴露的部分以及第二半导体图案SP2的第三区AR23中的被第二输出电极OE2暴露的部分可以直接接触第四绝缘层40。
第一电极ED1设置在第四绝缘层40上。第一电极ED1可以通过第三贯穿部分OP3连接到第一晶体管T1的第一输出电极OE1。第一电极ED1可以包括导电材料。第一电极ED1可以是反射型或透射型电极，并且不限于实施例。
第五绝缘层50设置在第四绝缘层40上。第五绝缘层50可以包括有机层和/或无机层。预定的开口部分OP4限定在第五绝缘层50中。开口部分OP4暴露了第一电极ED1的至少一部分。
第一电荷控制层HCL、发光层EML、第二电荷控制层ECL和第二电极ED2顺序地堆叠在第一电极ED1上。第一电极ED1、第一电荷控制层HCL、发光层EML、第二电荷控制层ECL和第二电极ED2可以形成有机发光二极管OLED。
第一电荷控制层HCL可以包括空穴注入/传输材料，第二电荷控制层ECL可以包括电子注入/传输材料。可选择地，第一电荷控制层HCL可以包括电子注入/传输材料，第二电荷控制层ECL可以包括空穴注入/传输材料。第一电荷控制层HCL和第二电荷控制层ECL中的每个可以包括至少一个层。
发光层EML包括发光材料。发光层EML可以是与开口部分OP4叠置的发光图案。发光层EML可以包括至少一个层。此外，虽然未在图中示出，但是发光层可以设置为多于一个，并且多个发光层可以设置在不同的层上。
第二电极ED2设置在第二电荷控制层ECL上。第二电极ED2至少与第一电极ED1叠置。在本实施例中，第二电极ED2可以与第五绝缘层50的整个区域叠置。
第二电极ED2可以包括导电材料。第二电极ED2可以是透射型电极或反射型电极。有机发光二极管OLED通过使用第一电极ED1与第二电极ED2之间的电压差而从发光层EML产生光。
此外，虽然未在图中示出，但是有机发光二极管OLED还可以包括设置在第一电极ED1与第二电极ED2之间的至少一个电荷产生层。
此外，虽然未在图中示出，半导体装置SD1还可以包括设置在第二电极ED2上的有机层和/或无机层。
由于半导体装置SD1包括单个第二贯穿部分OP2，所以可以通过一个贯穿部分同时实现依照第二控制电极CE2自对齐的第一绝缘图案21的暴露以及用于连接第二输入电极IE2和第二输出电极OE2的第二半导体图案SP2的暴露。因此，工艺被简化并且在制造工艺期间稳定地形成绝缘层，从而可以改善元件的工艺可靠性。稍后将进行对此的详细描述。
图3是根据发明构思的实施例的半导体装置的剖视图。图3示出了半导体装置SD2的由第一方向DR1和第三方向DR3限定的剖面。在下文中，将参照图3描述半导体装置SD2。此外，贯穿图1至图3，同样的附图标记表示同样的元件，并且省略它们的重复描述。
如图3中所示，半导体装置SD2包括第一晶体管T1、第二晶体管T2和电容器CST。半导体装置SD2可以对应于图2中所示的半导体装置SD1的一些组件。可选择地，半导体装置SD2可以是构成图1中所示的扫描驱动单元200或数据驱动单元300的部件。
由于对第一晶体管T1、第二晶体管T2和电容器CST的描述与上述描述重复，因此将被省略。如图3中所示，半导体装置SD2还可以包括覆盖图案CVP。覆盖图案CVP可以设置在第二晶体管T2上。
更详细地，覆盖图案CVP设置在第二控制电极CE2上。覆盖图案CVP在平面图中与第二控制电极CE2叠置。覆盖图案CVP可以直接设置在第二控制电极CE2上。
覆盖图案CVP设置为与第一绝缘图案21叠置。此外，覆盖图案CVP设置为与第二半导体图案SP2的第二区AR22叠置。在平面图中，覆盖图案CVP和第二区AR22可以具有相同的构造。
覆盖图案CVP可以包括各种材料。例如，覆盖图案CVP可以包括导电材料。例如，导电材料可以是金属、导电氧化物或导电聚合物。例如，覆盖图案CVP可以包括与第二控制电极CE2、第二输入电极IE2或第二输出电极OE2相同的材料。
可选择地，例如，覆盖图案CVP可以包括有机层和/或无机层。覆盖图案CVP可以包括蚀刻剂中的对第二输入电极IE2和第二输出电极OE2具有良好的蚀刻选择性的材料。由于覆盖图案CVP包括相对于第二输入电极IE2和第二输出电极OE2的蚀刻剂具有好的蚀刻选择性的材料，所以可以改善工艺可靠性。稍后将进行对覆盖图案CVP的形成的详细描述。
图4A至图4L是示出了根据发明构思的实施例的制造半导体装置的方法的剖视图。图4A至图4L示例性地示出了制造图2中所示的半导体装置SD1的方法。
参照图4A至图4L，描述制造半导体装置SD1的方法。贯穿图1至图4L，同样的附图标记表示同样的元件并且省略重复的描述。
如图4A中所示，在基体基底SUB上形成缓冲层BFL和初始第一半导体图案SP1-A。可以通过在基体基底SUB上沉积、涂覆或者印刷无机材料和/或有机材料来形成缓冲层BFL。此外，关于根据发明构思的本实施例的半导体装置SD1，可以省略缓冲层BFL。
随后，在基体基底SUB或缓冲层BFL上形成初始第一半导体图案SP1-A。在沉积半导体材料之后，使用传统光刻技术对半导体材料进行图案化以形成初始第一半导体图案SP1-A。还可以对初始第一半导体图案SP1-A进行热处理以形成结晶第一半导体图案。
随后，如图4B中所示，形成初始第一绝缘层10-A和导电层CL。可以通过在基体基底SUB或缓冲层BFL上沉积、涂覆或印刷无机材料和/或有机材料来形成初始第一绝缘层10-A。初始第一绝缘层10-A可以覆盖初始第一半导体图案SP1-A。随后，通过在初始第一绝缘层10-A上沉积导电材料，形成导电层CL。
随后，如图4C中所示，在形成第一控制电极CE1和第一电容器电极CPE1之后，形成第一半导体图案SP1。可以通过对导电层CL进行图案化来形成第一控制电极CE1和第一电容器电极CPE1。可以通过使用同一掩模同时对第一控制电极CE1和第一电容器电极CPE1进行图案化。此外，这是示例性地描述的，可以通过使用不同的掩模分别对第一控制电极CE1和第一电容器电极CPE1进行图案化。
随后，通过将杂质DM掺杂到初始第一半导体图案SP1-A来形成第一半导体图案SP1。例如，可以通过扩散工艺或离子注入工艺将杂质DM掺杂到初始第一半导体图案SP1-A，但是不限于特定的方法。
杂质DM可以包括各种材料。例如，杂质DM可以包含三价元素以形成P型半导体。可选择地，杂质DM可以包含五价元素以形成N型半导体。
因为第一控制电极CE1设置在第二区AR12上，所以第二区AR12中不包含杂质DM。因此，形成了包括掺杂有杂质DM的第一区AR11、不掺杂有杂质DM的第二区AR12以及掺杂有杂质DM的第三区AR13的第一半导体图案SP1。因此，第一半导体图案SP1的第一区AR11和第三区AR13比第二区AR12具有相对高的浓度的杂质DM。
随后，如图4D中所示，在初始第一绝缘层10-A上形成初始第二半导体图案SP2-A。在初始第一绝缘层10-A上形成包括氧化物半导体的材料层之后，通过传统光刻技术对氧化物半导体进行图案化以形成初始第二半导体图案SP2-A。氧化物半导体可以包括Zn、In、Ga、Sn和Ti的金属氧化物或Zn、In、Ga、Sn和Ti的金属化合物及其氧化物。更详细地，氧化物半导体可以包括ZnO、ZTO、ZIO、InO、TiO、IGZO和IZTO。
随后，如图4E中所示，在初始第一绝缘层10-A上形成初始第二绝缘层20-A。初始第二绝缘层20-A覆盖第一控制电极CE1、第一电容器电极CPE1和初始第二半导体图案SP2-A的整个区域。可以通过在初始第一绝缘层10-A上沉积、涂覆或印刷有机材料或无机材料来形成初始第二绝缘层20-A。
随后，如图4F中所示，在初始第二绝缘层20-A上形成第二控制电极CE2、上电极CE-U和第二电容器电极CPE2之后，形成初始第三绝缘层30-A。在初始第二绝缘层20-A上沉积导电材料之后，可以通过传统光刻技术形成第二控制电极CE2、上电极CE-U和第二电容器电极CPE2。可以通过使用一个掩模来同时对第二控制电极CE2、上电极CE-U和第二电容器电极CPE2进行图案化。因此，可以降低工艺成本并且可以缩短工艺时间。
此外，这是示例性地描述的，可以通过使用单独的工艺步骤在不同的层上形成第二控制电极CE2和第二电容器电极CPE2。此外，可以省略上电极CE-U的形成。
随后，在初始第二绝缘层20-A上形成初始第三绝缘层30-A。可以通过在初始第二绝缘层20-A上沉积、涂覆或印刷有机材料和/或无机材料来形成初始第三绝缘层30-A。形成初始第三绝缘层30-A以覆盖第二控制电极CE2、上电极CE-U和第二电容器电极CPE2的整个区域。
随后，如图4G中所示，通过蚀刻初始第一绝缘层10-A、初始第二绝缘层20-A和初始第三绝缘层30-A来形成第一绝缘层至第三绝缘层10、20和30。在第一绝缘层至第三绝缘层10、20和30中限定第一贯穿部分OP1和第二贯穿部分OP2。
第一贯穿部分OP1可以设置成多个。每个第一贯穿部分OP1形成在第一绝缘层10、第二绝缘层20和第三绝缘层30中。每个第一贯穿部分OP1与第一半导体图案SP1的第一区AR11和第三区AR13叠置。通过彼此分离的第一贯穿部分OP1暴露第一半导体图案SP1的第一区AR11和第三区AR13。
第二贯穿部分OP2可以设置成单个。在第二绝缘层20和第三绝缘层30中形成第二贯穿部分OP2。可以通过第二贯穿部分OP2暴露第一绝缘图案21的侧表面。
就此而言，蚀刻液或蚀刻气体可以选择性地对初始第一绝缘层至初始第三绝缘层10-A、20-A和30-A进行蚀刻，并且可以不对第二控制电极CE2进行蚀刻。因此，通过使用第二控制电极CE2作为掩模，可以将初始第二绝缘层20-A的一部分图案化为第一绝缘图案21。初始第二绝缘层20-A的一部分与第一绝缘图案21分离并被定义为第二绝缘图案22。
第二贯穿部分OP2被限定为至少与初始第二半导体图案SP2-A叠置。就此而言，可以去除初始第三绝缘层30-A中的设置在第二控制电极CE2上的区域。因此，第二贯穿部分OP2暴露初始第二半导体图案SP2-A和第二控制电极CE2。
通过单个贯穿部分来暴露初始第二半导体图案SP2-A。可以通过一个贯穿部分来暴露两个侧面区域，其中，所述两个侧面区域彼此分隔开，并且在第二半导体图案SP2-A中的与第二控制电极CE2叠置的区域位于所述两个侧面区域之间。因此，通过形成单个第二贯穿部分OP2的操作，可以同时执行用于对第一绝缘图案21进行图案化并暴露初始第二半导体图案SP2-A的局部区域的工艺。
随后，如图4H中所示，通过等离子体处理PT形成第二半导体图案SP2。初始第二半导体图案SP2-A中的由第二贯穿部分OP2和第一绝缘图案21暴露的区域可以通过等离子体处理PT而成为第一区AR21和第三区AR23，由第一绝缘图案21覆盖的区域可以成为第二区AR22。
等离子体处理PT可以使用包括诸如氢的还原材料的气体。通过等离子体处理PT，初始第二半导体图案SP2-A的一部分被还原并成为第一区AR21和第三区AR23。因此，可以在第一区AR21和第三区AR23中形成从构成初始第二半导体图案SP2-A的金属氧化物还原的金属。
此外，这是示例性地描述的，可以省略等离子体处理PT。就此而言，初始第二半导体图案SP2-A可以在用于形成第二贯穿部分OP2的蚀刻工艺期间被还原，并且可以形成为第二半导体图案SP2。
根据发明构思，由于同时执行用于形成第一绝缘图案21和第二贯穿部分OP2的操作，所以在形成第一绝缘图案21的操作期间可以不损坏除了第二贯穿部分OP2之外的另一区域中的第一绝缘层10或第二绝缘层20。根据发明构思，通过在形成初始第三绝缘层30-A之后执行第一绝缘图案21的图案化操作，可以改善第一绝缘层10和第二绝缘层20的处理期间的可靠性。
随后，如图4I中所示，在第三绝缘层30上形成第一输入电极IE1、第一输出电极OE1、第二输入电极IE2和第二输出电极OE2。在第三绝缘层30上形成包括导电材料的层之后，通过传统光刻技术对导电材料进行图案化来形成第一输入电极IE1、第一输出电极OE1、第二输入电极IE2和第二输出电极OE2。
第一输入电极IE1和第一输出电极OE1中的每个可以形成为与第一贯穿部分OP1叠置。第一输入电极IE1和第一输出电极OE1中的每个可以填充第一贯穿部分OP1。第一输入电极IE1和第一输出电极OE1通过第一贯穿部分OP1分别连接到第一半导体图案SP1的第一区AR11和第一半导体图案SP1的第三区AR13以构成第一晶体管T1。
在第二贯穿部分OP2处设置第二输入电极IE2和第二输出电极OE2。在第二贯穿部分OP2的局部区域中设置第二输入电极IE2，在第二贯穿部分OP2的另一局部区域中设置第二输出电极OE2。第二输入电极IE2和第二输出电极OE2可以在第二贯穿部分OP2中彼此分隔开地设置。
第二输入电极IE2连接到第二半导体图案SP2的第一区AR21并且第二输出电极OE2连接到第二半导体图案SP2的第三区AR23，以构成第二晶体管T2。第二输入电极IE2沿着第三绝缘层30的上表面、第三绝缘层30的限定第二贯穿部分OP2的侧表面以及第二半导体图案SP2的第一区AR21设置。第二输出电极OE2沿着第三绝缘层30的上表面、第三绝缘层30的限定第二贯穿部分OP2的侧表面以及第二半导体图案SP2的第三区AR23设置。
随后，如图4J中所示，在第三绝缘层30上形成初始第四绝缘层40-A。可以通过在第三绝缘层30上沉积、涂覆或印刷无机层和/或有机层来形成初始第四绝缘层40-A。
初始第四绝缘层40-A可以填充第三绝缘层30的上表面以及第二贯穿部分OP2。初始第四绝缘层40-A可以接触第二输入电极IE2的上表面、第二输出电极OE2的上表面、第二控制电极CE2的上表面、第一绝缘图案21的侧表面以及第二半导体图案SP2中的第一区AR21的一部分和第三区AR23的一部分。初始第四绝缘层40-A形成为与第二电容器电极CPE2和上电极CE-U分隔开，并且第三绝缘层30设置在初始第四绝缘层40-A与第二电容器电极CPE2和上电极CE-U之间。不同于此，初始第四绝缘层40-A可以形成为接触第二控制电极CE2。
随后，如图4K中所示，通过在初始第四绝缘层40-A中形成第三贯穿部分OP3来形成第四绝缘层40。第三贯穿部分OP3形成为与第一输出电极OE1叠置。第三贯穿部分OP3暴露第一输出电极OE1。
随后，如图4L中所示，在第四绝缘层40上形成有机发光二极管OLED。可以通过在第四绝缘层40上形成第一电极ED1、第一电荷控制层HCL、发光层EML、第二电荷控制层ECL和第二电极ED2来形成有机发光二极管OLED。
在第四绝缘层40上形成包括导电材料的层之后，使用传统光刻技术对导电材料进行图案化以形成第一电极ED1。第一电极ED1的一部分可以填充第三贯穿部分OP3。第一电极ED1可以通过第三贯穿部分OP3连接到第一输出电极OE1。
随后，可以在第四绝缘层40上形成第五绝缘层50。在第四绝缘层40上形成包括有机层和/或无机层的层之后，可以通过限定预定的开口部分OP4来形成第五绝缘层50。可以限定开口部分OP4以暴露第一电极ED1的至少一部分。
在第一电极ED1上形成第一电荷控制层HCL。第一电荷控制层HCL可以形成为覆盖第一电极ED1和第五绝缘层50。可以通过沉积或涂覆空穴传输/转移材料来形成第一电荷控制层HCL。然而，这是示例性地描述的，可以通过沉积或涂覆电子传输/转移材料来形成第一电荷控制层HCL。
在第一电荷控制层HCL上形成发光层EML。可以在开口部分OP4处形成发光层EML。在形成包括发光材料的层之后，可以通过对该层进行图案化或者通过在开口部分OP4上涂覆发光材料来形成发光层EML。
在发光层EML上形成第二电荷控制层ECL。第二电荷控制层ECL可以形成为与第一电荷控制层HCL叠置。可以通过沉积或涂覆电荷传输/转移材料来形成第二电荷控制层ECL。然而，这是示例性地描述的，可以通过沉积或涂覆空穴传输/转移材料来形成第二电荷控制层ECL。
在第二电荷控制层ECL上形成第二电极ED2。可以通过在第二电荷控制层ECL上沉积、涂覆或印刷导电材料来形成第二电极ED2。第二电极ED2可以形成为与第二电荷控制层ECL叠置。此外，这是示例性地描述的，可以将第二电极ED2图案化为在平面上具有与第一电极ED1相同的形式。
图5A至图5C是示出了根据发明构思的实施例的制造半导体装置的方法的剖视图。图5A至图5C示例性地示出了制造图3中所示的半导体装置SD2的方法的实施例。此外，贯穿图1至图5C，同样的附图标记表示同样的元件，并且省略重复的描述。
如图5A中所示，在基体基底SUB上形成第一半导体图案SP1、第二半导体图案SP2、第一控制电极CE1、第二控制电极CE2以及上电极CE-U，并且在多个绝缘层10、20和30的至少一部分中形成多个第一贯穿部分OP1和第二贯穿部分OP2。由于图5A基本对应于图4H，因此将省略重复的描述。
随后，如图5B中所示，在第三绝缘层30上形成导电层CL2。可以通过在第三绝缘层30的整个表面上涂覆或沉积导电材料来形成导电层CL2。就此而言，导电层CL2可以形成在第一贯穿部分OP1和第二贯穿部分OP2中。因此，导电层CL2接触第一半导体图案SP1的第一区AR11的被第一贯穿部分OP1暴露的部分和第一半导体图案SP1的第三区AR13的被第一贯穿部分OP1暴露的部分以及第二半导体图案SP2的均被第二贯穿部分OP2暴露的第一区AR21、第三区AR23和第二控制电极CE2。
随后，如图5B和图5C中所示，通过对导电层CL2进行图案化来形成第一输入电极IE1、第一输出电极OE1、第二输入电极IE2、第二输出电极OE2和覆盖图案CVP。在使用预定的掩模形成掩模图案之后，可以使导电层CL2暴露至蚀刻气体ET以形成第一输入电极IE1、第一输出电极OE1、第二输入电极IE2、第二输出电极OE2和覆盖图案CVP。蚀刻气体ET可以包括对于导电层CL2具有较高蚀刻速率并且对于第三绝缘层30具有较低蚀刻速率的材料。
就此而言，可以在对导电层CL2进行图案化的工艺期间形成覆盖图案CVP。即，可以与第一输入电极IE1、第一输出电极OE1、第二输入电极IE2和第二输出电极OE2一起同时地形成覆盖图案CVP。因此，覆盖图案CVP可以包括与第一输入电极IE1、第一输出电极OE1、第二输入电极IE2和第二输出电极OE2相同的材料。
在导电层CL2的图案化工艺期间使用的掩模可以具有覆盖与第二控制电极CE2叠置的区域的形式以允许与第二控制电极CE2叠置的区域不被暴露于蚀刻气体ET。然而，与第二控制电极CE2叠置的区域会由于工艺中的误差而暴露于部分蚀刻气体ET，或者会由于过度蚀刻而暴露于蚀刻气体ET。
就此而言，导电层CL2中的与第二控制电极CE2叠置的区域会被蚀刻气体ET部分地蚀刻。因此，虽然未在图中示出，但是覆盖图案CVP的表面的至少一部分会被蚀刻气体ET损坏。
根据发明构思的实施例的覆盖图案CVP覆盖第二控制电极CE2，从而可以防止第二控制电极CE2暴露于蚀刻气体ET。因此，即使第二控制电极CE2包括被蚀刻气体ET蚀刻的材料，覆盖图案CVP也可以保护第二控制电极CE2免受由于蚀刻气体ET造成的损坏。根据发明构思的实施例，由于在导电层CL2的图案化工艺期间防止了第二控制电极CE2的损坏，所以不受到第二控制电极CE2的组成材料的限制，可以选择各类蚀刻气体ET并且可以改善工艺可靠性。
图6A至图6F是示出了根据发明构思的实施例的制造半导体装置的方法的剖视图。图6A至图6F示例性地示出了制造图3中所示的半导体装置SD2的方法的实施例。此外，贯穿图1至图6F，同样的附图标记表示同样的元件，并且省略重复的描述。
如图6A中所示，在基体基底SUB上形成第一半导体图案SP1之后，形成初始第二半导体图案SP2-A、第一控制电极CE1、电容器CST、上电极CE-U以及第二控制电极CE2。图6A可以对应于形成图4F的初始第三绝缘层30-A之前的操作。因此，详细的描述参照图4A至图4F。
随后，如图6B所示，在第二控制电极CE2上形成覆盖图案CVP-1。在第二控制电极CE2上形成包括绝缘材料的层之后，使用传统光刻技术对绝缘材料进行图案化以形成覆盖图案CVP-1。可选择地，在形成暴露第二控制电极CE2并覆盖其余区域的掩模之后，可以通过在掩模上形成绝缘层并去除掩模来形成覆盖图案CVP-1。
覆盖图案CVP-1至少与第二控制电极CE2叠置。在本实施例中，覆盖图案CVP-1和第二控制电极CE2在平面图中可以具有相同的构造。此外，这是示例性地描述的，可以在形成第二控制电极CE2的操作中同时形成覆盖图案CVP-1和第二控制电极CE2。就此而言，可以通过使用一个掩模同时对覆盖图案CVP-1和第二控制电极CE2进行图案化。虽然未在图中示出，但是在本发明的实施例中，当在第二控制电极CE2上形成覆盖图案CVP-1时，可以在上电极CE-U和第二电容器电极CPE2上形成覆盖图案CVP-1。通过在第二控制电极CE2、上电极CE-U和第二电容器电极CPE2上形成覆盖图案CVP-1，可以减少形成覆盖图案CVP-1、第二控制电极CE2、上电极CE-U和第二电容器电极CPE2的掩模工艺。根据发明构思的实施例的覆盖图案CVP-1可以通过各种工艺来形成并且不限于任何一个实施例。
随后，如图6C中所示，形成初始第三绝缘层30-A。可以通过在初始第二绝缘层20-A上沉积、涂覆或印刷有机材料和/或无机材料来形成初始第三绝缘层30-A。在初始第二绝缘层20-A上形成初始第三绝缘层30-A以覆盖覆盖图案CVP-1、第二控制电极CE2、上电极CE-U和第二电容器电极CPE2。
随后，如图6D中所示，形成第一绝缘层10、第二绝缘层20和第三绝缘层30并形成第二半导体图案SP2。如上面所提到的，可以通过形成第一贯穿部分OP1和第二贯穿部分OP2来形成第一绝缘层10、第二绝缘层20和第三绝缘层30。对此的详细描述参照图4G，将省略重复的描述。
可以通过对初始第二半导体图案SP2-A执行等离子体处理PT来形成第二半导体图案SP2。在形成第二贯穿部分OP2之后，可以通过使初始第二半导体图案SP2-A暴露于还原等离子体气体来执行等离子体处理PT。此外，这是示例性地描述的，可以以用于形成第二贯穿部分OP2的工艺来连续地执行根据发明构思的实施例的等离子体处理PT。就此而言，等离子体处理PT可以对应于用于形成第二贯穿部分OP2的蚀刻气体。
用于形成第二半导体图案SP2的工艺可以对应于图4H，因此，将省略它的重复描述。根据发明构思的实施例的第二半导体图案SP2可以通过各种方法来形成并且不限于任何一个实施例。
随后，如图6E和图6F中所示，在第三绝缘层30上形成导电层CL2之后，使用传统的光刻法对导电层进行图案化以形成第一输入电极IE1、第一输出电极OE1、第二输入电极IE2和第二输出电极OE2。可以通过在第三绝缘层30上沉积、涂覆或印刷导电材料来形成导电层CL2。导电层CL2与第一贯穿部分OP1和第二贯穿部分OP2叠置。导电层CL2覆盖第二贯穿部分OP2中的第二半导体图案SP2和覆盖图案CVP-1。
随后，可以通过蚀刻工艺对导电层CL2进行图案化。由于提供了预定的蚀刻气体ET，所以可以对第一输入电极IE1、第一输出电极OE1、第二输入电极IE2和第二输出电极OE2进行图案化(未示出)。
就此而言，可以在第二控制电极CE2上设置覆盖图案CVP-1以保护第二控制电极CE2免受蚀刻气体ET影响。因此，即使第二控制电极CE2和导电层CL2由相同的材料形成，第二控制电极CE2也不会被蚀刻气体ET损坏。
在第一输入电极IE1、第一输出电极OE1、第二输入电极IE2和第二输出电极OE2的形成工艺期间，覆盖图案CVP-1可以稳定地保护第二控制电极CE2。因此，第二控制电极CE2可以由各种材料形成，并且可以改善在第二控制电极CE2的工艺期间的可靠性。
根据发明构思，在一个绝缘层的图案化工艺期间，通过防止周围的另一绝缘层的损坏，可以在构成半导体装置的绝缘层的处理期间确保稳定性。此外，可以通过一个工艺同时执行对绝缘层的图案化和电极接触部的形成，使得可以简化半导体装置的制造工艺并且可以降低工艺成本。
虽然已经描述了本发明的示例性实施例，但是要理解本发明不应限于这些示例性实施例，而是在如下文所要求保护的本发明的精神和范围内，可以由本领域普通技术人员做出各种改变和修改。

Claims (10)

1.一种半导体装置，所述半导体装置包括：
基体基底；
第一晶体管，设置在所述基体基底上，并且包括第一半导体图案、第一控制电极、第一输入电极和第一输出电极；
第二晶体管，设置在所述基体基底上，并且包括第二半导体图案、第二控制电极、第二输入电极和第二输出电极；
多个绝缘层；以及
第一贯穿部分，穿透所述多个绝缘层中的至少一个，
其中，所述第一输入电极和所述第一输出电极中的每个通过公共的所述第一贯穿部分连接至所述第一半导体图案。
2.根据权利要求1所述的半导体装置，其中，所述第一半导体图案包括第一区以及第二区和第三区，所述第一区与所述第一控制电极叠置，所述第二区和所述第三区彼此分隔开并且所述第一区设置在所述第二区与所述第三区之间；并且所述第一贯穿部分暴露所述第二区和所述第三区。
3.根据权利要求2所述的半导体装置，其中，所述第一贯穿部分穿透第一绝缘层和第二绝缘层，
其中，所述第一绝缘层设置在所述第一控制电极与所述第一半导体图案之间，并且所述第二绝缘层设置在所述第一绝缘层上，
其中，所述第一输入电极和所述第一输出电极设置在所述第二绝缘层上以通过所述第一贯穿部分接触所述第一半导体图案，
其中，所述第一绝缘层包括：第一绝缘图案，与所述第一区和所述第一控制电极叠置；以及第二绝缘图案，暴露所述第二区和所述第三区并且在平面图中所述第一绝缘图案位于所述第二区与所述第三区之间。
4.根据权利要求3所述的半导体装置，其中，所述第一贯穿部分暴露所述第一绝缘图案的侧表面和所述第一控制电极的侧表面。
5.根据权利要求4所述的半导体装置，其中，所述第一绝缘图案的侧表面在剖视图中与所述第一控制电极的侧表面对齐。
6.根据权利要求1所述的半导体装置，所述半导体装置还包括：
上电极，设置在所述第二控制电极上并与所述第二控制电极叠置，
其中，所述上电极与所述第二控制电极分隔开并且在所述上电极与所述第二控制电极之间设置有第一绝缘层，并且所述上电极与所述第二控制电极形成电场。
7.根据权利要求1所述的半导体装置，其中，所述第一贯穿部分暴露所述第一控制电极的上表面。
8.根据权利要求1所述的半导体装置，所述半导体装置还包括穿透所述多个绝缘层的至少一部分的第二贯穿部分；并且
其中，所述第二输入电极通过所述第二贯穿部分中的一个连接到所述第二半导体图案，
其中，所述第二输出电极通过所述第二贯穿部分中的另一个连接到所述第二半导体图案，并且
其中，所述第一贯穿部分和所述第二贯穿部分同时形成。
9.一种制造半导体装置的方法，所述方法包括：
在基体基底上形成初始第一半导体图案；
在所述初始第一半导体图案上形成第一绝缘层；
在所述第一绝缘层上形成第一控制电极；
在所述第一绝缘层上形成第二绝缘层，以覆盖所述第一控制电极；
在所述第二绝缘层和所述第一绝缘层中形成第一贯穿部分，以暴露所述初始第一半导体图案的至少一部分和所述第一控制电极的侧表面，并形成第一绝缘图案；
在所述初始第一半导体图案上形成沟道区，以形成第一半导体图案；以及
在所述第二绝缘层上形成第一输入电极和第一输出电极中的每个，以经由公共的所述第一贯穿部分接触所述第一半导体图案，
其中，所述第一绝缘图案与所述第一控制电极自对齐。
10.根据权利要求9所述的方法，其中，所述第一贯穿部分暴露所述第一控制电极的上表面，并且其中，所述第一输入电极和所述第一输出电极中的每个的形成步骤包括：
在所述第二绝缘层上形成导电层，以覆盖所暴露的第一控制电极；以及
对所述导电层进行图案化以同时形成所述第一输入电极、所述第一输出电极和覆盖图案，所述覆盖图案在平面图中与所述第一输入电极和所述第一输出电极分隔开以覆盖所述第一控制电极，
其中，所述覆盖图案在平面图中具有与所述第一控制电极的构造相同的构造。
CN201710839142.0A 2016-09-19 2017-09-18 半导体装置及其制造方法 Active CN107845641B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0119431 2016-09-19
KR1020160119431A KR102512439B1 (ko) 2016-09-19 2016-09-19 반도체 장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
CN107845641A CN107845641A (zh) 2018-03-27
CN107845641B true CN107845641B (zh) 2023-07-25

Family

ID=61620612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710839142.0A Active CN107845641B (zh) 2016-09-19 2017-09-18 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US10361260B2 (zh)
KR (1) KR102512439B1 (zh)
CN (1) CN107845641B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
JP7166935B2 (ja) 2019-01-08 2022-11-08 株式会社ジャパンディスプレイ 表示装置
KR20210007073A (ko) 2019-07-09 2021-01-20 삼성디스플레이 주식회사 표시 장치
KR20220000444A (ko) * 2020-06-25 2022-01-04 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097438A (zh) * 2009-12-10 2011-06-15 三星移动显示器株式会社 平板显示装置及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911568B2 (en) * 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
KR101240648B1 (ko) * 2006-01-10 2013-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100891457B1 (ko) 2007-11-05 2009-04-02 한국전자통신연구원 누설 전류가 감소된 박막 트랜지스터 및 그 제조방법과상기 박막 트랜지스터를 포함하는 능동 구동 표시 장치
KR101048965B1 (ko) 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
EP2460183A4 (en) * 2009-07-31 2015-10-07 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
KR101246790B1 (ko) 2009-11-16 2013-03-26 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102022051B1 (ko) * 2012-11-14 2019-09-18 삼성디스플레이 주식회사 박막트랜지스터 및 이를 포함하는 유기발광 화소
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102110226B1 (ko) * 2013-09-11 2020-05-14 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR20150044324A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR20150053314A (ko) * 2013-11-07 2015-05-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
KR102289934B1 (ko) * 2014-11-28 2021-08-13 삼성디스플레이 주식회사 터치 감지 센서를 포함하는 표시 장치
KR102339719B1 (ko) * 2015-02-13 2021-12-15 삼성디스플레이 주식회사 표시 장치
KR102294834B1 (ko) * 2015-03-02 2021-08-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102375894B1 (ko) * 2015-03-27 2022-03-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102509088B1 (ko) * 2016-03-14 2023-03-10 삼성디스플레이 주식회사 표시 장치
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
KR102602164B1 (ko) * 2016-10-12 2023-11-14 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2018066801A (ja) * 2016-10-18 2018-04-26 株式会社ジャパンディスプレイ 表示装置及びシフトレジスタ回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097438A (zh) * 2009-12-10 2011-06-15 三星移动显示器株式会社 平板显示装置及其制造方法

Also Published As

Publication number Publication date
CN107845641A (zh) 2018-03-27
US10361260B2 (en) 2019-07-23
KR20180031861A (ko) 2018-03-29
US20180083084A1 (en) 2018-03-22
KR102512439B1 (ko) 2023-03-22

Similar Documents

Publication Publication Date Title
US11171193B2 (en) Semiconductor device including an oxide thin film transistor
US11871596B2 (en) Display device and method of manufacturing the same
US11908924B2 (en) Semiconductor device including two thin-film transistors and method of fabricating the same
US9865667B2 (en) Organic light-emitting diode display and manufacturing method thereof
US8212247B2 (en) Organic light emitting display device and fabricating method thereof
CN107845641B (zh) 半导体装置及其制造方法
US10629626B2 (en) Display apparatus and method of manufacturing the same
KR102605250B1 (ko) 반도체 장치 및 그 제조 방법
CN107452768B (zh) 有机发光二极管显示器及其制造方法
CN111146229A (zh) 显示装置
CN107785396B (zh) 有机发光显示装置
JP2023166874A (ja) 薄膜トランジスタ装置及びその製造方法
KR20210153808A (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant