CN107844715B - 半导体装置及安全系统 - Google Patents

半导体装置及安全系统 Download PDF

Info

Publication number
CN107844715B
CN107844715B CN201710754786.XA CN201710754786A CN107844715B CN 107844715 B CN107844715 B CN 107844715B CN 201710754786 A CN201710754786 A CN 201710754786A CN 107844715 B CN107844715 B CN 107844715B
Authority
CN
China
Prior art keywords
information
semiconductor device
code
specific information
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710754786.XA
Other languages
English (en)
Other versions
CN107844715A (zh
Inventor
矢野胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN107844715A publication Critical patent/CN107844715A/zh
Application granted granted Critical
Publication of CN107844715B publication Critical patent/CN107844715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3226—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using a predetermined code, e.g. password, passphrase or PIN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/34—Bits, or blocks of bits, of the telegraphic message being interchanged in time
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Quality & Reliability (AREA)

Abstract

本发明提出一种半导体装置及安全系统，其中半导体装置包括在多个操作环境下操作以产生特定信息的特定信息产生部，检测特定信息中的不定信息的检测部，储存特定信息及用以识别不定信息的识别信息的存储部，以及当从主机装置有特定信息的要求时，回应于此而从存储部读出特定信息与识别信息、且将其输出给主机装置的读出部。依据本发明，通过使用包含稳定信息与不定信息的特定信息与不定信息的识别信息，能够有效地利用特定信息来进行认证而不降低特定信息的随机性。此外，通过消除特定信息及识别信息，即使窃取者对半导体装置进行解析或分解也无法得知特定信息，因此能够保持更高度的安全。

Description

半导体装置及安全系统
技术领域
本发明是有关于具有特定信息产生功能的半导体装置，特别是有关于利用半导体装置的电路元件产生特定信息的方法。
背景技术
最近几年，随着电子元件及电子装置的安全强化，也要求防止对实装于其上的半导体装置进行伪造及模仿等的对策。有的方法是在半导体装置中给定特定信息(uniqueinformation)，当特定信息被认证时，该半导体装置被视为可信的物件而使半导体装置和电子设备的操作被许可。特定信息，例如可储存于半导体装置的非挥发性储存器等，但是此种方法有利用解析半导体装置而读取特定信息、或利用从外部对半导体装置进行非法存取而读取特定信息的风险。
因此最近，无法物理上进行复制的PUF技术(Physical Unclonable Function)广受瞩目。PUF技术是将无法预测、保密性高且具有恒久性的物理信息作为特定信息使用。例如，专利文件1(日本专利特开2015-80252号公报)公开一种数字值产生装置及方法，其揭示使用半导体的工艺偏差以产生特定的数字值的技术。专利文件2(日本专利特开2016-12931号公报)公开一种半导体装置，其揭示从对应于由独特码产生部所产生的元件特定的独特码的存储区域，将特定信息读出的技术。
发明内容
然而，在如专利文件1利用半导体的工艺偏差产生特定的数字值的场合中，若电路元件的偏差小，则“0”或“1”的判定困难。另一方面，若将用以判定的边际(margin)加大，则有特定信息的随机性(非预测性)降低的问题。本发明的目的为提供解决此种已知问题且改善特定信息产生方法的半导体装置。
本发明的半导体装置，包括特定信息产生部，在多个操作环境下操作以产生特定信息，该特定信息包含稳定信息与不定信息，该稳定信息在该多个操作环境中皆相同，且该不定信息在该多个操作环境的至少二者中不相同；检测部，检测该不定信息；码信息产生部，其基于该检测部所检测的该不定信息产生码信息，该码信息包括由该稳定信息与该不定信息所构成的码列，以及用以识别该码列中的该不定信息的该识别信息；存储部，用以储存该码信息；以及读出部，读取该码信息，并将所读出的该码信息输出至外部。
此外，半导体装置更包括消去部，用以消去储存于前述存储部的特定信息及识别信息。此外，前述消去部可回应来自外部的要求而消去前述特定信息及前述识别信息。此外，在由前述消去部将前述特定信息及前述识别信息消去之后，当从外部有特定信息的要求时，前述读出部将由前述产生部所产生的特定信息输出至外部。此外，前述存储部依据配置暂存器中所设定的地址，储存前述特定信息及前述识别信息。
本发明的安全系统，包括有上述结构的半导体装置以及和该半导体装置可连接的主机装置。前述主机装置包括储存单元，储存从前述半导体装置接收的码信息中的前述特定信息及前述识别信息；信息接收单元，自半导体装置的码信息产生部接收码信息中的特定信息；以及认证单元，基于识别信息比较储存单元中的特定信息中的稳定信息与信息接收单元中的特定信息中的稳定信息，以进行半导体装置的认证。此外，前述主机装置包括在储存前述特定信息及前述识别信息之后对前述半导体装置要求消去前述特定信息及前述识别信息的装置。
依据本发明，通过使用包含稳定信息与不定信息的特定信息与不定信息的识别信息，能够有效地利用特定信息来进行认证而不降低特定信息的随机性。此外，通过消除特定信息及识别信息，即使窃取者对半导体装置进行解析或分解也无法得知特定信息，因此能够保持更高度的安全。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1的(A)显示本发明实施例的安全系统的概要图；图1的(B)显示本发明实施例的半导体装置的主要部分的结构的方块图。
图2显示本发明实施例的码产生用电路的一例图。
图3的(A)是显示通过码产生用电路所产生的操作信息的一例的表；图3的(B)是显示将从操作信息检测得的虚拟码的表。
图4显示本发明实施例的半导体装置在出货前，产生的码信息的流程图。
图5显示本发明实施例的安全系统的操作流程图。
图6显示储存于本发明实施例的主机装置的码信息的一例图。
图7显示本发明实施例的安全系统的认证操作的流程。
图8显示本发明第2实施例的安全系统的说明图。
附图标号：
10～安全系统
100～主机装置
200～半导体装置
210～输入出部
220～控制部
230～码产生用电路
240～非挥发性存储部
242～码信息
250～操作模式判定部
252～操作信息取得部
254～虚拟码检测部
256～码信息产生部
258～码信息读出部
260～码信息消去部
232-1、232-2、…、232-n～反相器电路
234-1、234-2、…、234-n～比较器
out(1)-out(n)～比较器的输出
IV1、IV2～反相器
N1、N2～输出节点
236～编码部
DV～驱动信号
Vcc～电源供应电压
110A～码信息储存部
120A～真实码撷取部
130A～真实码选择部
110B～码信息接收部
120B～真实码撷取部
130B～真实码选择部
140～设定部
150～比较部
具体实施方式
以下，关于本发明的实施样态，将参照图式作详细说明。本发明的半导体装置产生半导体装置的特定信息且对应利用该特定信息的安全系统。本发明的半导体装置除了产生特定信息的功能外，并无特别限定包含何种功能。本发明的半导体装置可以是半导体储存器、半导体逻辑、半导体处理电路、半导体驱动电路、中央处理电路等。半导体装置200，能在例如IC卡媒体(例如，SIMM卡、信用卡、内藏IC的卡)、智能电话等的携带终端、电子设备、电脑等有安全要求的每一电子装置中使用。
实施例
图1的(A)显示本发明实施例的安全系统的一例示。安全系统10，例如，包括主机装置100，及以有线或无线连接主机装置100的半导体装置200。主机装置100利用半导体装置200产生的特定信息，以认证半导体装置200是否为可信的物件(是否为非法物件)。于一范例中，主机装置100仅在能够认证半导体装置200的场合中可使用半导体装置200，即在不能认证的场合中不能使用半导体装置200。主机装置100并无特别的限定，例如包括电脑装置、电脑系统、微控制器、微电脑等。
半导体装置200利用自身包括的电路或电路元件以产生特定的信息。半导体装置200，例如可包括在硅基板或其以外的基板(例如，SiC、GaAs、蓝宝石等)上各种的电路元件(例如，晶体管、电阻、电容等)。在各半导体装置中的电路元件具有特定的特性，例如一半导体装置中的晶体管的临界值与其他半导体装置的晶体管的临界值相异，因此半导体装置的电路元件可以作为特定信息的来源。
当主机装置100与半导体装置200连接时，主机装置100从半导体装置200接收特定信息，且基于此特定信息进行半导体装置200的认证。认证可以在任何时候被执行，例如，在与半导体装置200初次连接时、或者当主机装置100接收来自使用者的要求时等。
图1的(B)显示本实施例的半导体装置200的主要部分的结构的方块图。半导体装置200包括在主机装置100之间进行数据收送的输入出部210、控制部220、用以产生作为特定信息的码的码产生用电路230及非挥发性存储部240。又，在此例示的结构是一范例，半导体装置200可以包括在此以外的结构。
在较佳的样态中，控制部220包括操作模式判定部250、操作信息取得部252、虚拟码检测部254、码信息产生部256、码信息读出部258、以及码信息消去部260。操作模式判定部250用以判定半导体装置200的操作模式。
在较佳的范例中，操作模式判定部250判定半导体装置200是否处于被操作在多个操作环境中的操作模式。此种操作模式例如可以是测试模式。例如，当特定的外部端子(省略图示)被施加正常操作不使用的电压(例如负电压)时，半导体装置200将被切换至测试模式，且在多个操作环境中进行测试。或者，当测试命令被输入至半导体装置200的输入出部210时，半导体装置200将被切换至测试模式，且在多个操作环境中进行测试。较佳的是，测试要在半导体装置200出货前实施。又，测试亦可在半导体芯片单片化之前的晶圆状态下进行，或者可在单片化的芯片已封装的状态下进行。操作模式判定部250用以判定在多个操作环境下操作的模式。
当操作模式判定部250判定半导体装置200处在多个操作环境下操作的模式时，操作信息取得部252从码产生用电路230取得操作信息，并提供给虚拟码检测部254。码产生用电路230是形成于半导体装置200的电路，当半导体装置200在多个操作环境下操作时，码产生用电路230输出对应于多个操作环境的多个操作信息。例如，在测试模式时，码产生用电路230在不同的操作温度及/或不同的供给电压下操作，且输出对应的操作结果作为操作信息。
在此，将码产生用电路230的一范例显示于图2。码产生用电路230可以共用用以实施半导体装置200功能的电路的一部分或全部，亦可以是专用地被设置。
码产生用电路230具有用以输出n位操作信息的n组电路。如图所示，码产生用电路230具有各包含一对反相器IV1、IV2的n组反相器电路232-1、232-2、…、232-n，接收n组反相器电路232-1、232-2、…、232-n的各别输出的n组比较器(差动放大器)234-1、234-2、…、234-n，以及接收n组比较器234-1、234-2、…、234-n的输出out(1)～out(n)并输出n位操作信息的编码部236。
电源供应电压Vcc被提供至一对反相器IV1、IV2，这些反相器IV1、IV2的各栅极共同地连接至驱动信号DV。驱动信号DV较佳的是电源供应电压Vcc的一半。当对一对反相器IV1、IV2的栅极输入等于电源供应电压Vcc的一半的驱动信号DV时，在反相器IV1、IV2流通有作为漏电流的贯通电流。由于构成这些反相器IV1、IV2的晶体管和阱等存在工艺的偏差，这些晶体管的临界值和阱的浓度有轻微的偏差，故流通于反相器IV1、IV2的漏电流也产生微小的偏差。因此，反相器IV1的输出节点N1、反相器IV2的输出节点N2的输出电压也产生微小的偏差。差动放大器234比较输出节点N1的电压与输出节点N2的电压，并根据两者的差值输出高(H)或低(L)位准的数据。编码部236接收n组差动放大器234的输出，且输出n位的操作信息。
如上所述，码产生用电路230在多个操作环境下操作，且通过其中的编码部236输出对应多个操作环境的各别的操作信息。图3的(A)显示当码产生用电路230操作在多个操作温度下，所输出的操作信息的一范例。在此显示码产生用电路230在室温、高温、低温下操作时输出16位的操作信息的例子(0～F表示16进制的地址)。由于码产生用电路230中的晶体管的操作特性容易受到温度变化的影响，流通于反相器232-1～232-16的各反相器IV1、IV2的贯通电流在每个反相器电路各不相同，此外各个差动放大器234-1～234-16的特性在这些温度条件下也各别不同。因此，码产生用电路230在室温、高温、低温下操作时，通过编码部236所输出的操作信息的值不一定会全部相同，即一部分的值会不同。在图示的范例中，地址1的操作信息在高温操作时是“0”，在室温及低温操作时是“1”。又，地址5的操作信息在低温操作时是“1”，在室温及高温操作时是“0”。此外，地址C的操作信息在低温操作时是“0”，在室温及高温操作时是“1”。
又，多个操作环境并非只限定于操作温度的变化，例如也包括电源供应电压Vcc的变化。当电源供应电压Vcc变化时，由于晶体管的操作特性也变化，因而从码产生用电路230输出的操作信息也能因电源供应电压Vcc的变化而变化。此外，多个操作环境亦可以包括操作温度及电源供应电压Vcc两个参数的变化。
再请参照图1，当操作信息取得部252从码产生用电路230取得对应于多个操作环境的操作信息时，虚拟码检测部254从所取得的操作信息检测出虚拟码。例如图3的(A)所示的操作信息中，其包括即便操作温度改变也不会有变化的稳定的值、以及一旦操作温度改变则操作信息也跟着变化的值。在此，为方便起见，将操作信息中不随着操作环境的改变而改变的稳定的值称为“真实码”，将操作信息中随着操作环境的改变而改变的不稳定的码称为“虚拟码”。
虚拟码检测部254从取得的n位的操作信息中，检测出操作信息中当操作环境改变后的相异值。此检测通过逻辑运算而执行。例如，对不同操作环境的操作信息的同一地址的位值执行AND运算，运算结果若是“1”则是真实码。因为只有当全部的位皆是“1”时，AND运算结果才是“1”，这意谓即使操作环境变化，不同操作环境的操作信息的同一地址的位值不会变化。
另一方面，当AND运算结果是“0”时，则可能包括真实码和虚拟码两种情况。亦即，若全部的位值是“0”则是真实码；若一部分的位值是“0”则是虚拟码。为了对此进行判定，在AND运算结果是“0”的场合中，更参照各位值的OR运算结果，若OR运算结果是“0”则判定是真实码，若OR运算结果是“1”，由于其中之一的位值是“1”而判定是虚拟码。
图3的(B)将图3的(A)的操作信息的虚拟码的检测结果显示在最下列的码，并以“x”代表虚拟码。亦即对应于地址1、5、C的位值是对应于操作环境的变化而变化的不定信息，对应于除此以外地址的位值是对应操作环境的变化而不变化的真实码(稳定信息)。
码信息产生部256基于虚拟码检测部254的检测结果产生码信息242。码信息242例如包括由真实码和虚拟码构成的码列、以及用以识别该码列中的虚拟码的识别信息。以图3的(B)为例，码信息产生部256产生的码信息242包括“0x001x100101x001”的码列、以及用以识别该码列中的虚拟码的地址信息1、5、C。又，在此应注意，实际上，虚拟码“x”将被指定为“0”或“1”，且码信息是作为2进制信息处理。
码信息产生部256将产生的码信息242储存于半导体装置200的非挥发性存储部240内的预定地址所指定的区域。码信息242的储存地址，例如可以是半导体装置200通电时最初被读出的地址。或者，可以是半导体装置200的配置暂存器中，由使用者所设定的地址。
当安全系统10中的主机装置100要求码信息时，码信息读出部258将码信息242从非挥发性存储部240读出且输出至主机装置100。又，若主机装置100在非挥发性存储部240储存的码信息242被消去后要求码信息242，码信息读出部258将读取通过码产生用电路230所产生的操作信息以作为码信息242，并将操作信息提供至主机装置100。
码信息消去部260回应来自主机装置100的命令，在码信息242已储存于主机装置100之后，删除非挥发性存储部240所储存的码信息242。
接着说明本实施例安全系统的操作。图4关于半导体装置出货前码信息产生的操作流程。首先，半导体装置200在多个操作环境下操作(S100)，由操作信息取得部252取得对应多个操作环境的操作信息(S110)，由虚拟码检测部254检测操作信息中的虚拟码(S120)。码信息产生部256基于虚拟码检测部254的检测结果产生码信息242且将其储存于非挥发性存储部240(S130)。
接着说明通过主机装置100对半导体装置200的认证操作。图5是半导体装置200初次连接主机装置100时的操作范例。如上所述，半导体装置200在出货前将码信息242储存于非挥发性存储部240(S200)。主机装置100在与半导体装置200初次连接时，对半导体装置200执行码信息242的要求。回应来自主机装置100对于码信息242的要求，半导体装置200的码信息读出部258从非挥发性存储部240读出码信息242(S210)，且通过输入出部210将读出的码信息242传送至主机装置100。
一旦主机装置100取得码信息242，便将码信息242储存在主机装置100的非挥发性存储区域(S220)。较佳的是，如图6所示，主机装置100能够储存半导体装置200中关联于特定ID号码(例如#A)的装置所储存的码信息242。储存在主机装置100的码信息242包括所关联的特定ID号码、由码信息产生部256产生的原始码、用以识别虚拟码的识别信息、及储存时间。就图3的(B)的范例而言，原始码是“0x001x100101x001”(但x实际上将以“1”或“0”表示)，虚拟码的识别信息是表示虚拟码“x”的地址的“1、5、C”。
一旦主机装置100已储存来自半导体装置200的码信息242，主机装置100即要求半导体装置200删除码信息242。半导体装置200的码信息消去部260回应码信息删除要求，删除非挥发性存储部240的码信息242(S230)。较佳的是，一删除旗标将在码信息消去部260删除码信息242时被产生。此后，在码信息242已被消去的场合中，当主机装置100再次要求码信息242时，码信息读出部258将参照删除旗标，将由码产生用电路230产生的操作信息作为码信息读出并输出至主机装置100。
又，于上述范例中，虽然码信息消去部260回应主机装置100的码信息删除要求而删除码信息242，但于另一实施例中，码信息消去部260亦可以响应于码信息读出部258将码信息242输出至主机装置100的场合，而自动地删除码信息242。
在半导体装置200的码信息242被删除且被储存于主机装置100之后，进行遵循图7所示的认证流程。主机装置100再次对半导体装置200进行码信息的要求。半导体装置200的码信息读出部258参照删除旗标得知非挥发性存储部240的码信息242已被删除，并通过操作信息取得部252取得由码产生用电路230产生的操作信息作为码信息242(S300)，且将取得的码信息传送至主机装置100。
主机装置100基于虚拟码的识别信息(参照图6)，从所接收的码信息242撷取出虚拟码以外的真实码(S310)。例如，将虚拟码的地址所指定的位遮蔽。接着，主机装置100将储存的真实码与撷取的真实码进行比较(S320)，若两者的真实码一致则认证半导体装置200为真正的物件，若不一致则不认证为真正的(S330)。主机装置100只在已认证的场合许可半导体装置200的使用(S340)，在无法认证的场合则禁止或不许可半导体装置200的使用(S350)。
依据本实施例的安全系统，能利用半导体装置的特定信息认证半导体装置。又，由于半导体装置的特定信息将在储存于主机装置后被删除，即使将半导体装置进行解析等，也无法得知特定信息。因此，能建构更高度的安全系统。
接着说明本发明的第2实施例。在上述实施例中，主机装置100基于虚拟码的识别信息以撷取真实码，并将所撷取的全部真实码作为比较对象，但是在第2实施例中选择所撷取的真实码的全部或一部分作为比较对象。
图8显示第2实施例的主机装置100的功能结构的方块图。主机装置100，包括码信息储存部110A、真实码撷取部120A、以及真实码选择部130A。码信息储存部110A用以储存如图6所示的码信息；真实码撷取部120A基于虚拟码的识别信息撷取真实码；以及，真实码选择部130A基于设定部140所设定的设定信息以选择至少一部份的真实码。此外，主机装置100包括码信息接收部110B，接收来自半导体装置200的码信息；真实码撷取部120B，基于虚拟码的识别信息从所接收的码信息中撷取真实码；真实码选择部130B，基于由设定部140所设定的设定信息以选择至少一部份的真实码；以及，比较部150，比较以真实码选择部130A、130B所选择的2个真实码。
设定部140使欲比对的真实码可在每次认证半导体装置200时、或者在每一定期间变化，藉此使欲比对的真实码保持随机性。在一范例中，设定部140能设定所撷取的真实码的一部分为比较对象。例如，就图3的(B)的范例而言，使用对应地址“2-4、6-A”的8位真实码为比较对象。关于真实码的选择，例如可以由使用者输入，亦可以遵照预先决定的序列来设定。此外，亦可以遵循乱数产生部所产生的乱数而选择所撷取的真实码的至少一部分。
又，在其他范例中，设定部140能变更所撷取的真实码的顺序或组合以构成欲比对的真实码序列。例如，可以如图3的(B)所示，从地址小的方向开始依序地排列，相反地亦可以从地址大的方向开始依序地排列。或者，也可以依据预先决定的序列而变更所撷取的真实码的顺序(例如就图3的(B)而言，依据依序对应至地址“6、7、8、9、A、B、4、3、2”的那些真实码组成欲比对的真实码序列“100101100”。
此外，设定部140亦可以改变所撷取的真实码的组合以构成欲比对的真实码序列。例如就图3的(B)而言，可以通过像是依序对应至地址“2-4、6-8、D-E”或“0、2-3、7-A、D”的那些真实码的组合构成欲比对的真实码序列。又，设定部140还可将依据乱数选择的多个真实码组合成欲比对的真实码序列。又，对应至相同地址的真实码可以被重复地使用以组合成欲比对的真实码序列，如通过组合依序对应至地址“0、0、2、2、4、4、4、A、A”的那些真实码构成欲比对的真实码序列“000011100”。于一实施例中，当希望将真实码的位数设为规定的长度时，可重复地使用对应至相同地址的真实码。
由设定部140所设定的设定信息共同提供给真实码选择部130A、130B；真实码选择部130A、130B依据该设定信息进行真实码的选择等。如此依据第2实施例，通过在每次认证、或在每一定期间使真实码变化，能够得到更高度的安全系统。
上述实施例中虽显示半导体装置的概念结构，但是半导体装置，例如可以是闪存。主机装置从闪存取得特定的码信息以进行闪存的认证。在此场合中，闪存的码产生用电路230能利用页缓冲器/感测放大器，以在多个操作环境中将存储单元阵列的特定页读出，并使已编码的操作信息从页缓冲器/感测放大器输出。
虽已经详述本发明合意的实施样态，但是本发明并非限定于特定的实施样态，在申请专利范围所记载的本发明的要点的范围内，可有各种的修改和变化。

Claims (14)

1.一种半导体装置，其特征在于，包括：
特定信息产生部，在多个操作环境下操作以产生特定信息；该特定信息包含稳定信息与不定信息，该稳定信息在该多个操作环境中皆相同，且该不定信息在该多个操作环境的至少二者中不相同；
检测部，检测该不定信息；
码信息产生部，其基于该检测部所检测的该不定信息产生码信息，该码信息包括由该稳定信息与该不定信息所构成的码列，以及用以识别该码列中的该不定信息的识别信息；
存储部，用以储存该码信息；以及
读出部，读取该码信息，并将所读出的该码信息输出至外部。
2.如权利要求1所述的半导体装置，其特征在于，更包括消去部，用以消去储存于该存储部的该特定信息及该识别信息。
3.如权利要求2所述的半导体装置，其特征在于，该消去部回应来自该外部的要求而消去该特定信息及该识别信息。
4.如权利要求2所述的半导体装置，其特征在于，在由该消去部将该特定信息及该识别信息消去之后，当从该外部有该特定信息的要求时，该读出部将由该特定信息产生部所产生的该特定信息输出至该外部。
5.如权利要求1至4中任一项所述的半导体装置，其特征在于，该存储部依据配置暂存器中所设定的地址储存该特定信息及该识别信息。
6.如权利要求1所述的半导体装置，其特征在于，该多个操作环境包括在不同环境温度的操作、在不同电源电压的操作或其组合。
7.如权利要求1至4中任一项所述的半导体装置，其特征在于，该稳定信息在该多个操作环境操作时全部是“0”或“1”，该不定信息在该多个操作环境操作时包含“0”和“1”。
8.如权利要求1至4中任一项所述的半导体装置，其特征在于，更包括操作模式判定部及操作信息取得部，该操作模式判定部用以判断所述的半导体装置是否操作于该多个操作环境，当判断所述的半导体装置操作于该多个操作环境时，该操作信息取得部自该特定信息产生部取得该特定信息，并提供给该检测部。
9.如权利要求1所述的半导体装置，其特征在于，该特定信息产生部包括各别具有一对的反相器的n组反相器电路、各别比较该对的反相器的输出电压的n组比较电路、以及基于该n组比较电路的比较结果而产生n位的该特定信息的编码部。
10.如权利要求9所述的半导体装置，其特征在于，在该对的反相器的栅极上，施加供应电源电压的一半的电压。
11.一种安全系统，其特征在于，包括：
如权利要求1、2、3、4、6、9、10中任一项所述的半导体装置；以及
与该半导体装置可连接的主机装置，包括：
储存单元，储存从该半导体装置接收的码信息中的该特定信息及该识别信息；
信息接收单元，自该半导体装置的该码信息产生部接收该码信息中的该特定信息；以及
认证单元，基于该识别信息比较该储存单元中的该特定信息中的该稳定信息与该信息接收单元中的该特定信息中的该稳定信息，以进行该半导体装置的认证。
12.如权利要求11所述的安全系统，其特征在于，该主机装置包括在储存该特定信息及该识别信息之后对该半导体装置要求消去该特定信息及该识别信息的装置。
13.如权利要求12所述的安全系统，其特征在于，该主机装置包括稳定信息撷取部、稳定信息选择部、设定部与比较部，该稳定信息撷取部基于该识别信息从该特定信息中撷取该稳定信息，该稳定信息选择部基于该设定部的设定信息选择该稳定信息的至少一部分或变更该稳定信息的排序，该比较部基于该识别信息与该设定信息比较选择自该储存单元中的该特定信息中的该稳定信息与选择自该信息接收单元中的该特定信息中的该稳定信息。
14.如权利要求13所述的安全系统，其特征在于，该设定部将随机地选择或排序所撷取的该稳定信息。
CN201710754786.XA 2016-09-20 2017-08-29 半导体装置及安全系统 Active CN107844715B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-182782 2016-09-20
JP2016182782A JP6471130B2 (ja) 2016-09-20 2016-09-20 半導体装置およびセキュリティシステム

Publications (2)

Publication Number Publication Date
CN107844715A CN107844715A (zh) 2018-03-27
CN107844715B true CN107844715B (zh) 2020-09-25

Family

ID=61617649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710754786.XA Active CN107844715B (zh) 2016-09-20 2017-08-29 半导体装置及安全系统

Country Status (5)

Country Link
US (3) US10554422B2 (zh)
JP (1) JP6471130B2 (zh)
KR (1) KR102037576B1 (zh)
CN (1) CN107844715B (zh)
TW (1) TWI645703B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6550502B1 (ja) 2018-05-10 2019-07-24 ウィンボンド エレクトロニクス コーポレーション 固有データ生成装置、半導体装置および認証システム
JP2020188345A (ja) * 2019-05-13 2020-11-19 三菱重工業株式会社 制御基板、制御装置、情報配信システム及び復号方法
US11144104B2 (en) * 2020-02-14 2021-10-12 Silicon Laboratories Inc. Mode selection circuit for low-cost integrated circuits such as microcontrollers
JP7305592B2 (ja) * 2020-03-30 2023-07-10 キオクシア株式会社 メモリシステム、メモリデバイス、及びメモリシステムの制御方法
US12067091B2 (en) * 2020-12-22 2024-08-20 Synopsys, Inc. Hardware-based obfuscation of digital data
US11784827B2 (en) * 2021-03-09 2023-10-10 Micron Technology, Inc. In-memory signing of messages with a personal identifier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201531937A (zh) * 2013-12-31 2015-08-16 Ictk Co Ltd 產生隨機數值的裝置及方法
TW201543486A (zh) * 2014-03-07 2015-11-16 Intel Corp 使用電阻式記憶體裝置的物理性不可複製功能電路
CN105530097A (zh) * 2014-09-30 2016-04-27 中国科学院数据与通信保护研究教育中心 一种基于sram puf的密钥提取方法及系统
CN105574442A (zh) * 2015-12-17 2016-05-11 清华大学 Puf电路及片上存储加密解密电路

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070058581A (ko) * 2004-10-04 2007-06-08 코닌클리케 필립스 일렉트로닉스 엔.브이. 물리적 토큰을 위한 양방향 에러 정정
JP5113074B2 (ja) * 2006-11-06 2013-01-09 パナソニック株式会社 情報セキュリティ装置
JP2010122774A (ja) * 2008-11-18 2010-06-03 Toshiba Storage Device Corp 記憶装置、情報処理装置、情報処理システム
JP5423088B2 (ja) * 2009-03-25 2014-02-19 ソニー株式会社 集積回路、暗号通信装置、暗号通信システム、情報処理方法、及び暗号通信方法
JP5499358B2 (ja) * 2010-03-24 2014-05-21 独立行政法人産業技術総合研究所 認証処理方法及び装置
JP5354611B2 (ja) * 2010-07-29 2013-11-27 独立行政法人産業技術総合研究所 電子回路部品の真贋判定方法
EP2643750B1 (en) * 2010-11-24 2015-01-07 Intrinsic ID B.V. Physical unclonable function
KR101118826B1 (ko) * 2011-02-15 2012-04-20 한양대학교 산학협력단 물리적 공격을 방어하는 암호화 장치 및 암호화 방법
DK2693370T3 (en) * 2011-03-31 2016-09-26 Ictk Co Ltd Device and method for generation of a digital value
US8525169B1 (en) * 2012-08-10 2013-09-03 International Business Machines Corporation Reliable physical unclonable function for device authentication
CN103020552B (zh) * 2012-12-20 2015-05-13 天津联芯科技有限公司 基于sram的puf的片上自我注册系统及其实现方法
US9015500B2 (en) * 2013-01-16 2015-04-21 Qualcomm Incorporated Method and apparatus for using dynamic voltage and frequency scaling with circuit-delay based integrated circuit identification
EP2773061B1 (en) * 2013-02-28 2015-11-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. A method and an apparatus for deriving secret information from a series of response values and a method and an apparatus for providing helper data allowing to derive a secret information
CN103198268B (zh) * 2013-03-18 2016-06-08 宁波大学 一种可重构多端口物理不可克隆函数电路
KR20140126787A (ko) * 2013-04-22 2014-11-03 (주) 아이씨티케이 ＰＵＦ 기반 하드웨어 ＯＴＰ 제공 장치 및 이를 이용한 ２－Ｆａｃｔｏｒ 인증 방법
US10038446B2 (en) * 2013-08-21 2018-07-31 Carnegie Mellon University Reliability of physical unclonable function circuits
US10044513B2 (en) * 2013-09-02 2018-08-07 Samsung Electronics Co., Ltd. Security device having physical unclonable function
JP2015065495A (ja) * 2013-09-24 2015-04-09 ルネサスエレクトロニクス株式会社 暗号鍵供給方法、半導体集積回路および暗号鍵管理装置
US9992031B2 (en) * 2013-09-27 2018-06-05 Intel Corporation Dark bits to reduce physically unclonable function error rates
US20150143130A1 (en) * 2013-11-18 2015-05-21 Vixs Systems Inc. Integrated circuit provisioning using physical unclonable function
US9189654B2 (en) * 2013-12-04 2015-11-17 International Business Machines Corporation On-chip structure for security application
US9262256B2 (en) * 2013-12-24 2016-02-16 Intel Corporation Using dark bits to reduce physical unclonable function (PUF) error rate without storing dark bits location
US10129036B2 (en) * 2014-09-18 2018-11-13 Intel Corporation Post-processing mechanism for physically unclonable functions
KR102201642B1 (ko) * 2014-11-28 2021-01-13 삼성전자주식회사 Puf 회로 및 그것의 키 등록 방법
CN104598793A (zh) * 2015-01-08 2015-05-06 百度在线网络技术（北京）有限公司 一种指纹认证方法和装置
US9515835B2 (en) * 2015-03-24 2016-12-06 Intel Corporation Stable probing-resilient physically unclonable function (PUF) circuit
US9425803B1 (en) * 2015-05-07 2016-08-23 The United States Of America As Represented By The Secretary Of The Navy Apparatuses and methods for implementing various physically unclonable function (PUF) and random number generator capabilities
CN104836669B (zh) * 2015-05-08 2018-04-06 东南大学 一种基于sram puf的安全认证方法及一种终端、认证系统
US9276583B1 (en) * 2015-06-24 2016-03-01 Intel Corporation Soft dark bit masking with integrated load modulation and burn-in induced destabilization for physically unclonable function keys
US9934411B2 (en) * 2015-07-13 2018-04-03 Texas Instruments Incorporated Apparatus for physically unclonable function (PUF) for a memory array
JP5986279B2 (ja) 2015-08-28 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201531937A (zh) * 2013-12-31 2015-08-16 Ictk Co Ltd 產生隨機數值的裝置及方法
TW201543486A (zh) * 2014-03-07 2015-11-16 Intel Corp 使用電阻式記憶體裝置的物理性不可複製功能電路
CN105530097A (zh) * 2014-09-30 2016-04-27 中国科学院数据与通信保护研究教育中心 一种基于sram puf的密钥提取方法及系统
CN105574442A (zh) * 2015-12-17 2016-05-11 清华大学 Puf电路及片上存储加密解密电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Device Authentication by Physical Unclonable Functions;Kavita Chandrakant Mugali et al.;《2015 International Conference on Computing Communication Control and Automation》;20150716;全文 *

Also Published As

Publication number Publication date
US20200136841A1 (en) 2020-04-30
US20180083788A1 (en) 2018-03-22
CN107844715A (zh) 2018-03-27
JP2018050103A (ja) 2018-03-29
KR20180031568A (ko) 2018-03-28
KR102037576B1 (ko) 2019-10-28
JP6471130B2 (ja) 2019-02-13
TWI645703B (zh) 2018-12-21
US11070384B2 (en) 2021-07-20
US20200136842A1 (en) 2020-04-30
US11075770B2 (en) 2021-07-27
TW201830914A (zh) 2018-08-16
US10554422B2 (en) 2020-02-04

Similar Documents

Publication Publication Date Title
CN107844715B (zh) 半导体装置及安全系统
US10769309B2 (en) Apparatus and method for generating identification key
US10439613B2 (en) Integrated circuit for physically unclonable function and device including the same
US9129671B2 (en) Semiconductor device identifier generation method and semiconductor device
CN117574453A (zh) 具有puf及随机数产生器的电路及其操作方法
Jia et al. Extracting robust keys from NAND flash physical unclonable functions
CN108959976B (zh) 操作具非易失性存储单元电路的方法及使用所述方法的电路
US11736285B2 (en) Method for controlling device activation and associated electronic device
TWI716685B (zh) 電子系統及其操作方法
JP6400469B2 (ja) 情報処理システム及び半導体素子
CN108537068B (zh) 产生集成电路固有信息的装置及方法
Mandadi Remote Integrity Checking using Multiple PUF based Component Identifiers
Mateu Barriendos Analysis of Data Remanence and Power-up States of SRAM Cells in Embedded Systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant