CN105574442A - Puf电路及片上存储加密解密电路 - Google Patents

Puf电路及片上存储加密解密电路 Download PDF

Info

Publication number
CN105574442A
CN105574442A CN201510954728.2A CN201510954728A CN105574442A CN 105574442 A CN105574442 A CN 105574442A CN 201510954728 A CN201510954728 A CN 201510954728A CN 105574442 A CN105574442 A CN 105574442A
Authority
CN
China
Prior art keywords
circuit
puf
sheffer stroke
stroke gate
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510954728.2A
Other languages
English (en)
Other versions
CN105574442B (zh
Inventor
乌力吉
白永红
张向民
王蓓蓓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201510954728.2A priority Critical patent/CN105574442B/zh
Publication of CN105574442A publication Critical patent/CN105574442A/zh
Application granted granted Critical
Publication of CN105574442B publication Critical patent/CN105574442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种PUF电路及片上存储加密解密电路，属于只能IC卡技术领域，实现了低功耗、周期短的片上存储加密解密。该PUF电路包括交叉耦合的第一与非门和第二与非门组成的RS触发器，并且所述第一与非门的输出端作为PUF值。

Description

PUF电路及片上存储加密解密电路
技术领域
本发明涉及只能IC卡技术领域，具体的说，涉及一种PUF电路及片上存储加密解密电路。
背景技术
中国以及世界各国的银行都在进行“EMV迁移”。EMV迁移是指银行放弃之前的使用的磁条卡转而使用安全性能更高的智能IC卡。主要原因是最近几年国际上发生过多起复制磁条卡并盗取银行客户信息及资金。银行为了避免潜在的巨大风险，决定放弃使用磁条卡转而使用安全性更高的金融IC卡。
金融IC卡是由CPU、总线、密码算法电路、存储器等模块构成的。其中密码算法模块是芯片安全的保障，金融IC卡通过密码算法模块在交易过程中进行签名、认证、加密和解密等工作，来确保每次交易的安全。因为金融IC卡设计复杂，攻击者无法轻松的复制和篡改，只要保证加密用的密钥的保密，就可以保证其安全。
但是随着科学技术的发展，攻击手段也变得多样和高端。目前的攻击手段主要分为主动攻击和被动攻击。被动攻击主要有侧信道攻击，是指通过采集智能卡工作时的功耗或电磁信号，进行分析，恢复出智能IC卡的密钥。所以对不同的侧信道攻击会有相对应的措施，来减少功耗和电磁信号泄露的密钥的信息量，从而加大攻击者的攻击难度。
但是对于主动攻击，这些侧信道抗攻击的措施没有效果。比如，攻击者利用例如聚焦离子束(FocusedIonBeam，简称FIB)技术侵入芯片内部，窃取存储器中的数据，得到系统的密钥。为防止侵入式攻击，应该对片上存储器进行加密处理。但是，目前片上存储加密有以下几个难点：
第一，存取数据的工作非常繁忙，如果使用传统的密码算法加密，那么电路的功耗会非常大，这对嵌入式系统是无法接受的。
第二，如果用传统的密码算法加密，会严重的影响整个系统的性能。因为密码算法往往需要若干个时钟周期才能完成加密操作，但是片上数据存取只需要一两个时钟周期。
第三，即使使用流密码产生密钥流，与存取数据做“异或”运算实现片上存储加密解密仍然是有问题。首先，为了能把加密后的数据能顺利的解密出来，加密时用的密钥需要存储，存储密钥流对资源消耗很大。其次，如果用流密码，那么其根密钥应该存储在系统的非挥发存储器中，这也容易受到侵入式攻击。
发明内容
本发明的目的在于提供一种PUF电路及片上存储加密解密电路，以实现低功耗、周期短的片上存储加密解密。
本发明提供一种PUF电路，包括交叉耦合的第一与非门和第二与非门组成的RS触发器，并且所述第一与非门的输出端作为PUF值。
进一步的是，该PUF电路还包括作为所述RS触发器的输入的第三与非门和第四与非门，当所述RS触发器的输入从“00”跳变到“11”时，产生PUF值；
其中，所述第三与非门的输出端连接所述第一与非门的一个输入端，所述第四与非门的输出端连接所述第二与非门的一个输入端。
进一步的是，该PUF电路还包括一个异或门；
所述第三与非门的输出端和所述第四与非门的输出端连接所述异或门的输入端。
进一步的是，该PUF电路还包括第五与非门和一个反相器；
所述第一与非门的输出端和所述第二与非门的输出端连接所述第五与非门的输入端，所述第五与非门的输出端连接所述反相器的输入端；
所述第五与非门的输出端还连接所述第三与非门的一个输入端和所述第四与非门的一个输入端。
进一步的是，该PUF电路还包括一个或门；
所述异或门的输出端和所述反相器的输出端连接所述或门的输入端，所述或门的输出端连接所述第三与非门的另一个输入端和所述第四与非门的另一个输入端。
本发明还提供一种片上存储加密解密电路，包括PUF单元电路、检错电路和转换器；
所述PUF单元电路输出的PUF值经过所述检错电路进行检错后，输入所述转换器，所述转换器的输出端用于连接片上存储器；
所述PUF单元电路中包括多个上述的PUF电路。
优选的是，所述检错电路包括SM4密码算法电路、比较器、存储器和选择器；
所述比较器的输入端连接所述SM4密码算法电路和所述存储器，所述比较器的输出端连接所述选择器的控制端；
所述选择器连接在所述PUF单元电路与所述转换器之间。
优选的是，所述PUF单元电路中的PUF电路的数量为128个。
本发明带来了以下有益效果：本发明提供的PUF电路基于同步RS触发器，利用同步RS触发器从不定态跳变到保持态时，同步RS触发器的一个输出值为“0”还是为“1”是不定的特点。至于输出值偏向哪个值，则取决于工艺上的偏差。并且，本发明提供的片上存储加密解密电路中的PUF单元电路无需外部的激励，是一个反馈并自控的电路。电路规模小，功耗低，适用于资源有限的嵌入式系统，非常适合加密片上存储器数据。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚的说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：
图1是本发明实施例提供的PUF电路的电路图；
图2是本发明实施例提供的片上存储加密解密电路中SM4密码算法电路的示意图；
图3是本发明实施例提供的片上存储加密解密电路的示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
如图1所示，本发明实施例提供一种物理不可克隆函数(PhysicalUnclonableFunction，简称PUF)电路，包括交叉耦合的第一与非门1和第二与非门2组成的RS触发器。其中，第二与非门2的输出端Q通过线A连接第一与非门1的一个输入端，第一与非门1的输出端P通过线B连接第二与非门2的一个输入端。
本实施例中，将第一与非门1的输出端Q作为PUF值。RS触发器输入端R和S为“00”时，输出端Q和P必然是“11”。但是输入端R和S从“00”跳变到“11”时，Q和P跳变成什么值是不定的，与非型PUF电路是正是利用了RS触发器的这一点。当线A和第一与非门1的延时比另一路线B和第二与非门2的延时短时，Q端的值会被置为“0”，P端的值会保持为“1”；反之，线A和第一与非门1的延时比另一路线B和第二与非门2的延时长时，P端的值会被置为“0”，Q端的值会保持为“1”。
进一步的是，本发明实施例提供的PUF电路还包括第三与非门3和第四与非门4，作为RS触发器的输入，从而构成同步RS触发器。其中，第三与非门3的输出端连接第一与非门1的一个输入端，第四与非门4的输出端连接第二与非门2的一个输入端，线C连接至第三与非门3的一个输入端和第四与非门4的一个输入端。
如果线C的值为“0”，那么RS线上的值无论怎么变化，RS触发器的输出Q和P都不会改变，所以只有C线的值为“1”时RS触发器才会被打开。
当RS触发器的输入从“00”跳变到“11”时，即可产生PUF值。为了保证这一点，本实施例中还设置了一个异或门6，并将第三与非门3的输出端和第四与非门4的输出端连接至异或门6的输入端，以保证RS触发器的输入是一致的(只能是“00”或“11”)，否则PUF电路不会关闭。
在C线的值为“1”的情况下，整个PUF电路会形成振荡电路，意味着PUF电路不停的在跳转，就会有持续的功耗，这对嵌入式应用是不可接受的。为了保证RS触发器得到PUF值之后自动关闭，本实施例中还设置了第五与非门5和一个反相器7。其中，第一与非门1的输出端和第二与非门2的输出端连接第五与非门5的输入端，第五与非门5的输出端连接反相器7的输入端，第五与非门5的输出端还连接第三与非门3的另一个输入端和第四与非门4的另一个输入端。
这样可以确保只要P和Q输出的值不一致(即产生PUF值)，则通过增加的第五与非门5和反相器7来关闭此PUF电路。第五与非门5的输出经过反相器7，返回给了线C。一旦RS线上的值从“00”跳变到“11”，Q和P的值就会不同，因而第五与非门5的输出必然是“1”，这样经过反相器7后到达线C，使线C为“0”，就会把同步RS触发器关掉。
只有两个关闭条件同时满足时(异或门6和反相器7的输出都为“0”)，才可以真正的关闭此电路，所以此处还设置了或门8。其中，异或门6的输出端和反相器7的输出端连接或门8的输入端，或门8的输出端通过线C连接第三与非门3的个输入端和第四与非门4的输入端。
本发明实施例提供的PUF电路基于同步RS触发器，利用同步RS触发器从不定态跳变到保持态时，同步RS触发器的一个输出值为“0”还是为“1”是不定的特点。至于输出值偏向哪个值，则取决于工艺上的偏差。
本发明实施例还提供一种片上存储加密解密电路，包括PUF单元电路、检错电路和转换器，如图2和图3所示。
PUF单元电路输出的PUF值经过检错电路进行检错后输入转换器，转换器的输出端用于连接片上存储器。本实施例中，片上存储器可以采用带电可擦只读存储器(ElectricallyErasableReadOnlyMemory，简称EEROM)或闪存器(flash)。
PUF单元电路中包括多个上述实施例提供的PUF电路作为一个优选方案，本实施例中PUF电路的数量为128个。PUF是利用同一种电路在制作工程中的工艺偏差产生出每个芯片独有序列的电路结构。即使电路结构完全相同，人们也无法控制PUF值是完全相同的，所以是无法克隆的。利用PUF的这种特性，可以把PUF值用作智能卡的ID，或者用作系统的根密钥用于生成密码算法电路。但是对交叉耦合的“与非”门结构的PUF电路，它对温度和电源电压是非常敏感的。温度或电源电压微小的变化会可能引起PUF值的改变。这种敏感性限制了PUF在实际系统中的应用，因为系统必须要有一个稳定的ID或密钥，用于多次认证和加密。所以应用PUF电路还需要检错电路的配合，确保每次使用的PUF值是稳定的。每个PUF单元电路中设置有独立的128个PUF电路，共产生128bits的PUF值。这128bits的PUF值，首先通过SM4检错电路的检错，如果检错通过，则存入寄存器中供本次交易使用。
本实施例中，检错电路包括SM4密码算法电路、比较器、系统非挥发性存储器(ROM)和选择器。比较器的输入端连接SM4密码算法电路和存储器，比较器的输出端连接选择器的控制端，选择器连接在PUF单元电路与转换器之间。
如图2所示，其中最主要的部分是国密分组SM4密码算法电路。SM4密码算法电路用于智能卡系统的数据加密和解密。当“EN”和“COMMAND”端都为“0”时电路处于加密工作模式，这两个值都为“1”时处于解密工作状态。
本实施例中利用分组密码算法的可逆运算特性检错PUF值。首先固定SM4的明文，128bits的PUF值用作密钥进行加密，把得到的密文存入系统非挥发性存储器中。在下一次使用智能卡系统时，卡片上电复位后的第一个工作就是验证PUF值，再利用此PUF值进行片上存储加密解密。
SM4密码算法是一个分组密码算法。该算法的分组长度为128bits，密钥度也是128bits。加密算法与密钥扩展算法都采用32轮非线性迭代结构。解密算法与加密算法的结构相同，只是轮密钥的使用顺序相反，解密轮密钥是加密轮密钥的逆序，所以称之为对称密钥算法。对称密钥算法适合用于PUF值检错，因为对于一个固定的密钥，明文和密文是可逆的，也就是说在相同的密钥下，一个明文只对应一个密文，此密文解密后对应加密前的明文。对于智能IC卡，SM4密码算法已经集成在系统中，所以检错PUF值时不会出现太多的额外电路开销。在一次交易中，系统只检错一次就可以。把检错通过的PUF值存储在寄存器中供使用。
如图3所示，首先，卡片上电复位后PUF单元电路会产生稳定的PUF值，共128bits。此128bits的PUF值用作SM4密钥，进行加密操作得到密文。此密文与存储在非挥发性存储器中的值进行比较，如果不一致，那么再一次读取PUF值验证，直到一致为止。
得到了准确的PUF值之后，要在转换器中把128bits的PUF值进行异或运算，转换成32bits的PUF值。需要加密存入存储器中的数据，数据位宽为32bits。因为PUF单元电路共产生128bits的PUF值，所以每4个PUF为一组，分成32组，每组经过异或运算得到1bit值，共产生32bits值。异或运算后得到的32bits的PUF值与32bits数据进行异或运算，实现加密；解密电路也是32个异或运算电路，来恢复明文。
经过数据总线(DATA_BUS)传输的数据有读操作，也有写操作，片上存储加密就是使用PUF值在读操作和写操作时都进行异或运算，这样就可以解决片上存储加密和解密工作。所有在要写入片上存储器的数据都要经过片上存储加密解密电路进行加密处理(与PUF值进行异或运算)。所有从片上存储器读取的数据仍然要经过相同的片上存储加密解密电路处理，这样能保证回复出原始数据。
本发明实施例提供的片上存储加密解密电路中的PUF单元电路无需外部的激励，是一个反馈并自控的电路。电路规模小，功耗低，适用于资源有限的嵌入式系统，非常适合加密片上存储器数据，从而实现了低功耗、周期短的片上存储加密解密。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (8)

1.一种PUF电路，其特征在于，包括交叉耦合的第一与非门和第二与非门组成的RS触发器，并且所述第一与非门的输出端作为PUF值。
2.根据权利要求1所述的PUF电路，其特征在于，还包括作为所述RS触发器的输入的第三与非门和第四与非门，当所述RS触发器的输入从“00”跳变到“11”时，产生PUF值；
其中，所述第三与非门的输出端连接所述第一与非门的一个输入端，所述第四与非门的输出端连接所述第二与非门的一个输入端。
3.根据权利要求2所述的PUF电路，其特征在于，还包括一个异或门；
所述第三与非门的输出端和所述第四与非门的输出端连接所述异或门的输入端。
4.根据权利要求3所述的PUF电路，其特征在于，还包括第五与非门和一个反相器；
所述第一与非门的输出端和所述第二与非门的输出端连接所述第五与非门的输入端，所述第五与非门的输出端连接所述反相器的输入端；
所述第五与非门的输出端还连接所述第三与非门的一个输入端和所述第四与非门的一个输入端。
5.根据权利要求4所述的PUF电路，其特征在于，还包括一个或门；
所述异或门的输出端和所述反相器的输出端连接所述或门的输入端，所述或门的输出端连接所述第三与非门的另一个输入端和所述第四与非门的另一个输入端。
6.一种片上存储加密解密电路，其特征在于，包括PUF单元电路、检错电路和转换器；
所述PUF单元电路输出的PUF值经过所述检错电路进行检错后，输入所述转换器，所述转换器的输出端用于连接片上存储器；
所述PUF单元电路中包括多个如权利要求1至5任一项所述的PUF电路。
7.根据权利要求6所述的片上存储加密解密电路，其特征在于，所述检错电路包括SM4密码算法电路、比较器、存储器和选择器；
所述比较器的输入端连接所述SM4密码算法电路和所述存储器，所述比较器的输出端连接所述选择器的控制端；
所述选择器连接在所述PUF单元电路与所述转换器之间。
8.根据权利要求6所述的片上存储加密解密电路，其特征在于，所述PUF单元电路中的PUF电路的数量为128个。
CN201510954728.2A 2015-12-17 2015-12-17 Puf电路及片上存储加密解密电路 Active CN105574442B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510954728.2A CN105574442B (zh) 2015-12-17 2015-12-17 Puf电路及片上存储加密解密电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510954728.2A CN105574442B (zh) 2015-12-17 2015-12-17 Puf电路及片上存储加密解密电路

Publications (2)

Publication Number Publication Date
CN105574442A true CN105574442A (zh) 2016-05-11
CN105574442B CN105574442B (zh) 2018-10-02

Family

ID=55884555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510954728.2A Active CN105574442B (zh) 2015-12-17 2015-12-17 Puf电路及片上存储加密解密电路

Country Status (1)

Country Link
CN (1) CN105574442B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106353619A (zh) * 2016-09-14 2017-01-25 电子科技大学 芯片防伪电路
CN107169377A (zh) * 2017-04-29 2017-09-15 苏州芯动科技有限公司 一种基于puf的数据存储系统
CN107844715A (zh) * 2016-09-20 2018-03-27 华邦电子股份有限公司 半导体装置及安全系统
CN110598485A (zh) * 2019-08-07 2019-12-20 浙江省北大信息技术高等研究院 数据加密存储装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100100749A1 (en) * 2007-01-23 2010-04-22 Continental Automotive Gmbh Single-Chip Computer and Tachograph
CN204347843U (zh) * 2014-12-31 2015-05-20 济南同智伟业软件股份有限公司 基于usb协议的终端产品安全加密装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100100749A1 (en) * 2007-01-23 2010-04-22 Continental Automotive Gmbh Single-Chip Computer and Tachograph
CN204347843U (zh) * 2014-12-31 2015-05-20 济南同智伟业软件股份有限公司 基于usb协议的终端产品安全加密装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
小兰: "数字电子技术", 《电子发烧友》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106353619A (zh) * 2016-09-14 2017-01-25 电子科技大学 芯片防伪电路
CN106353619B (zh) * 2016-09-14 2019-02-12 电子科技大学 芯片防伪电路
CN107844715A (zh) * 2016-09-20 2018-03-27 华邦电子股份有限公司 半导体装置及安全系统
CN107844715B (zh) * 2016-09-20 2020-09-25 华邦电子股份有限公司 半导体装置及安全系统
CN107169377A (zh) * 2017-04-29 2017-09-15 苏州芯动科技有限公司 一种基于puf的数据存储系统
CN110598485A (zh) * 2019-08-07 2019-12-20 浙江省北大信息技术高等研究院 数据加密存储装置及方法

Also Published As

Publication number Publication date
CN105574442B (zh) 2018-10-02

Similar Documents

Publication Publication Date Title
US11797683B2 (en) Security chip with resistance to external monitoring attacks
US9397826B2 (en) Encryption device and method for defending a physical attack
CN106688027A (zh) 依赖puf和地址的数据加密
CN105574442A (zh) Puf电路及片上存储加密解密电路
CN103403670A (zh) 用于伪随机数生成的半导体存储器件
CN102393890A (zh) 一种抗物理入侵和旁路攻击的密码芯片系统及其实现方法
US9961057B2 (en) Securing a cryptographic device against implementation attacks
CN201936335U (zh) 一种带有保密功能的rfid电子标签芯片
CN105160242A (zh) 一种读卡器的证书加载方法、证书更新方法及读卡器
CN209402526U (zh) 安全芯片的密钥存储装置
CN103326864A (zh) 一种电子标签防伪认证方法
JP4461351B2 (ja) 非接触式ｉｃカード
CN205091758U (zh) 一种读卡器及cpu卡交易系统
CN203299865U (zh) 一种基于puf的银行卡
Naija et al. Security enhancements of a mutual authentication protocol used in a HF full-fledged RFID tag
CN103746796A (zh) 一种实现智能卡sm4密码算法的协处理器
Ertl et al. A security-enhanced UHF RFID tag chip
CN102307090B (zh) 基于ⅱ型最优正规基的椭圆曲线密码协处理器
Li et al. Secure UHF-RFID tag for vehicular traffic management system
CN105656629B (zh) 芯片中安全的非相邻表示型实现方法
CN102110038A (zh) 一种安全类芯片的测试电路
CN108234120A (zh) 一种电能卡加密方法
CN204374964U (zh) 一种基于ecc的加密卡
CN204334600U (zh) 一种适用于有限io资源的fpga的aes加解密电路
Zhang et al. An implement of the digital certificate on electrical IC card

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant