JP6550502B1 - 固有データ生成装置、半導体装置および認証システム - Google Patents

固有データ生成装置、半導体装置および認証システム Download PDF

Info

Publication number
JP6550502B1
JP6550502B1 JP2018091190A JP2018091190A JP6550502B1 JP 6550502 B1 JP6550502 B1 JP 6550502B1 JP 2018091190 A JP2018091190 A JP 2018091190A JP 2018091190 A JP2018091190 A JP 2018091190A JP 6550502 B1 JP6550502 B1 JP 6550502B1
Authority
JP
Japan
Prior art keywords
data
output
modulation
unique data
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018091190A
Other languages
English (en)
Other versions
JP2019197394A (ja
Inventor
泰弘 冨田
泰弘 冨田
Original Assignee
ウィンボンド エレクトロニクス コーポレーション
ウィンボンド エレクトロニクス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウィンボンド エレクトロニクス コーポレーション, ウィンボンド エレクトロニクス コーポレーション filed Critical ウィンボンド エレクトロニクス コーポレーション
Priority to JP2018091190A priority Critical patent/JP6550502B1/ja
Priority to TW108109819A priority patent/TWI699668B/zh
Priority to CN201910298550.9A priority patent/CN110471871B/zh
Priority to KR1020190047791A priority patent/KR102336188B1/ko
Priority to US16/392,648 priority patent/US11983303B2/en
Application granted granted Critical
Publication of JP6550502B1 publication Critical patent/JP6550502B1/ja
Publication of JP2019197394A publication Critical patent/JP2019197394A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/576Protection from inspection, reverse engineering or tampering using active circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】 コスト効果的な回路で安定したCPRを提供することができる固有データ生成装置を提供する。【解決手段】 本発明の固有データ生成装置10は、変調を制御するための変調制御信号CNTを出力する変調制御部20と、変調制御信号CNTに基づき信号を変調し、変調された変調信号MODを出力する変調部30と、デバイスに固有であるランダムな変動に基づき入力データと出力データとの間の関係を規定し、かつ変調信号MODに基づき出力データを変化させるPUF回路40と、変調制御信号CNTに応答してPUF回路40からの出力データDoutを保持するデータ保持部50と、データ保持部50から提供された出力データDoutに基づき固有データPUFoutを出力する固有データ出力部60とを有する。【選択図】 図1

Description

本発明は、半導体装置に固有のデータを生成するための固有データ生成装置に関する。
近年、電子デバイスや電子装置のセキュリティの強化に伴い、そこに実装される半導体装置の偽造や模倣の対策が求められている。ある方法では、半導体装置に固有情報を与えておき、固有情報が認証された場合には、当該半導体装置が真正なものとして半導体装置や電子機器の動作を許可している。昨今では、固有情報として、物理的にクローンの作製をすることができないPUF(Physical Unclonable Function)が注目されている。PUFは、予測不可能であり、秘匿性が高くかつ恒久性のある物理的情報を固有情報として用いるものである。
PUFは、暗号のキー生成だけでなく、セキュリティや認証等のアプリケーションへの使用が増加している。PUFにとって重要な特徴は、信用されるランダムキーを生成するために、製造されたデバイスにおける小さなランダムな変動の信頼性を保証することである。大部分のPUF設計は、伝播遅延時間、内部の電流や電圧のようなプロセスのバラツキを利用することに焦点を当てている。PUFは、指紋のようなデバイスに固有であるランダムな変数に基づき、入力と出力との間の関係(すなわち、チャレンジとレスポンスとのペア(CRP)と呼ばれている)を規定する(例えば、特許文献1、非特許文献1、2)。
米国特許第8,782,396号公報 "Physical Unclonable Functions and Applications: A Tutorial, Charles Herder, Meng-Day Yu, Farinaz Koushanfer, Srinivas Devadas, Proceedings of the IEEE Vol.102, No. 8, P1126-1141, August 2014 "Emerging Physical Unclonable Functions with Nanotechnology", Yansong Cao, et. al., IEEE Access, Volume 4, P51-80, February 28, 2016
もし、ランダムの変動が相対的に非常に小さいならば、PUFの入力と出力との関係は、電源電圧レベルやデバイスの動作温度等の環境条件に対して非常にセンシティブになり得る。従って、従来のPUF技術は、高集積回路により多くのCRPを利用する必要があり、かつ、ランダムな変動の特徴を抽出するために複雑な処理機能を備える必要があった。
本発明は、上記した従来の課題を解決するものであり、コスト効果的な回路で安定した信頼性の高い固有データを提供することができる固有データ生成装置を提供することである。
本発明の固有データ生成装置は、変調を制御するための変調制御信号に基づき信号を変調し、変調された変調信号を出力する変調手段と、デバイスに固有であるランダムな変動に基づき入力データと出力データとの間の関係を規定し、かつ前記変調信号に基づき前記出力データを変化させるPUF手段と、前記PUF手段から出力された出力データに基づき固有データを生成し、生成した固有データを出力する固有データ出力手段とを有する。
ある実施態様では、前記変調手段は、前記変調制御信号に基づき電圧レベルを変調し、
前記PUF手段は、電圧レベルの変調に応答して前記出力データを変化させる。ある実施態様では、前記変調手段は、m段階で電圧レベルを変調し(mは、2以上の整数)、前記PUF手段は、m段階の電圧レベルの変調に応答してm個の出力データを出力し、前記固有データ出力手段は、予め規定されたロジックに基づきm個の出力データを1つの固有データに変換する。ある実施態様では、固有データ生成装置はさらに、前記変調制御信号を生成する変調制御手段を含み、前記入力データは、前記変調制御信号のデータパターンに関連付けされたデータパターンを有する。ある実施態様では、前記データパターンは、クロック信号である。ある実施態様では、固有データ生成装置はさらに、前記変調制御信号に応答して前記PUF手段から出力される出力データを保持する保持手段を含み、前記保持手段は、1つまたは複数の出力データを前記固有データ出力手段に提供する。ある実施態様では、前記PUF手段は、複数の入力データを入力する入力バスと、複数の複数の出力データを出力する出力バスとを含み、前記固有データ出力手段は、前記出力バスから出力された複数の出力データに基づき固有データを生成する。ある実施態様では、前記変調手段は、前記変調制御信号に基づき電流レベルを変調し、前記PUF手段は、電流レベルの変調に応答して出力データを変化させる。ある実施態様では、前記変調手段は、前記変調制御信号に基づきトリミングデータを変調し、前記PUF手段は、トリミングデータの変調に応答して出力データを変化させる。
本発明に係る半導体装置は、上記構成の固有データ生成装置と、特定の機能を実行する回路と、少なくとも前記固有データ生成手段にそれぞれ接続された外部端子とを有し、前記外部端子は、前記固有データを外部に出力する。
本発明に係る認証システムは、上記構成の半導体装置と、前記半導体装置に接続されたホスト装置とを含み、前記ホスト装置は、前記半導体装置から出力される固有データに基づき前記半導体装置の認証を行う。
本発明によれば、PUF手段は変調信号に基づき出力データを変化させるようにしたので、環境条件の影響を受け難い出力データを提供することができ、その結果、固有データの安定性、信頼性を改善することができる。さらに、変調信号に基づき出力データを変化させる構成は、簡易であり、低コスト化を図ることができる。
本発明の実施例に係る固有データ生成装置の内部構成を示すブロック図である。 本発明の実施例に係るPUF生成装置の内部構成を示すブロック図である。 本実施例のPUF回路の一例を示す図である。 本発明の実施例に係るPUF生成装置の各部の動作波形を示す図である。 本発明の実施例に係るPUF回路の他の例を示す図である。 本発明の実施例に係る認証システムの一例を示す図である。
次に、本発明の実施の形態について図面を参照して詳細に説明する。本発明の固有データ生成装置は、半導体装置等のデバイスに固有の固有データを生成する。本発明の固有データ生成装置は、半導体装置または電子デバイスに搭載され、これらの認証システムまたはセキュリティシステムに利用される。本発明に係る半導体装置は、固有データ生成装置の他に、任意の特定の機能を実行するための回路を包含することができる。半導体装置は、例えば、半導体メモリ、半導体ロジック、半導体処理回路、半導体駆動回路、中央処理回路等であり得る。また、半導体装置は、例えば、ICカード媒体(例えば、SIMMカード、クレジットカード、ICが内蔵されたカード)、スマートフォンなどの携帯端末、電子機器、コンピュータ等、認証やセキュリティが求められるあらゆる電子装置において使用することができる。
図1は、本発明の実施例に係る固有データ生成装置の内部構成を示すブロック図である。本実施例に係る固有データ生成装置10は、変調を制御するための変調制御信号CNTを出力する変調制御部20と、変調制御信号CNTに基づき信号を変調し、変調された変調信号MODを出力する変調部30と、入力と出力との間にランダム性のある固有の関係を規定し、当該ランダム性のある固有の関係にある出力を変調信号MODによって変調または変化させるPUF回路40と、変調制御信号CNTに応答してPUF回路40からの出力データDoutを保持するデータ保持部50と、データ保持部50に保持された出力データDoutに基づき固有データPUFoutを出力する固有データ出力部60とを有する。
変調制御部20は、変調部30の変調を制御するための変調制御信号CNTを変調部30へ出力する。変調制御信号CNTは、特に限定されないが、例えば、変調パターンまたは変調シーケンスを規定する信号、クロック信号、またはパルス信号であることができる。
変調部30は、変調制御信号CNTに基づき変調信号MODを出力する。変調信号MODは、例えば、電圧レベル、電流レベル、回路をトリミングをするためのトリミングデータ等を変調した信号である。例えば、変調制御信号CNTがクロック信号であるとき、変調部30は、クロック信号の立ち上がりエッジまたは立下りエッジに応答して電圧レベルを変調した信号をPUF回路40に出力する。
PUF回路40は、入力データDinと出力データDoutとの間に、ランダム性のあるデバイスに固有の関係を規定する。PUF回路40は、例えば、回路素子や回路の電流、電圧、伝播遅延時間等のプロセスのバラツキを利用し、入力データDinに対する固有の出力データDoutを出力する。
PUF回路40に入力される入力データDinは、変調制御信号CNTに関連付けまたはタグ付けされたデータである。例えば、入力データDinは、変調制御信号CNTと同じようなデータパターンまたは信号を有する。さらに本実施例のPUF回路40は、変調部30から出力される変調信号MODによって出力データDoutを変調または変化させる。つまり、同一の入力データDinであっても、変調信号MODに応じて出力データDoutが変化する。
データ保持部50は、変調制御信号CNTに応答して、PUF回路40から出力される出力データDoutを保持する。データ保持部50によって保持される出力データDoutの数は任意であり、1つまたは複数である。データ保持部50は、保持した出力データDoutを固有データ出力部60へ出力する。
固有データ出力部60は、1つまたは複数の出力データDoutに基づき固有データPUFoutを生成し、これを外部に出力する。固有データ出力部60は、予め決められたロジック機能、例えば、重み付けマジョリティ(過半数)ロジック、確率機能、またはEXORやEXNORなどの一致回路や反一致回路等を用い、外部から1つまたは複数の出力データDoutを固有データPUFoutに変換する。また、ある実施態様では、PUF回路40によって生成される出力データDoutの再現性を補償するため、固有データ出力部60は、外部データを用いた内部演算あるいはそれ自身の内部演算により、不安定なPUFoutの一部をマスクするようにしてもよい。
本実施例の固有データ生成装置10は、変調信号MODに基づきPUF回路40の出力を変化させるようにしたので、電源電圧や動作温度等の環境条件の影響を受け難い安定性のある信頼性の高い固有データを生成することができる。
次に、本実施例の固有データ生成装置の具体的な構成について説明する。図2は、本実施例のPUF生成装置の内部構成を示すブロック図である。同図に示すように、PUF生成装置100は、電圧変調制御部110と、電圧変調部120と、PUF回路130と、データサンプラー140と、PUFデータ出力部150とを備えて構成される。
電圧変調制御部110は、電圧を変調させるための電圧変調制御信号Vcを電圧供給部120へ出力する。電圧変調制御信号Vcは、電圧変調を規定するためのシーケンシャルなパターンを示す信号であり、このシーケンシャルなパターンは、PUF回路130の入力データDinのパターンにタグ付け(関連付け)される。電圧変調制御信号Vcは、例えば、一定の周波数を有するクロック信号であることができる。電圧変調部120は、電圧変調制御信号Vcを受け取り、当該電圧変調制御信号Vcに応答して電圧レベルを変調し、電圧レベルを変調した変調信号VmをPUF回路130へ出力する。
PUF回路130は、変調信号Vmを受け取り、変調信号Vmに応じて、入力データDinに対する固有の出力データDoutを変化または変調する。入力データDinは、例えば、電圧変調信号Vcを遅延したこれと同じデータパターンであってもよい。PUF回路130によって出力データDoutが出力される期間中、PUF回路130に供給される電圧レベルは動的に変化する。
PUF回路130は、デバイスに固有のランダム性のある入力と出力の関係が電圧に依存する電圧依存回路132を含む。電圧依存回路132の動作電圧として変調信号Vmが供給され、電圧依存回路132は、変調信号Vmに応じた出力データDoutを出力する。電圧依存回路132の構成は特に限定されないが、その一例を図3に示す。同図に示すように、電圧依存回路132は、複数のインバータIN−1、IN−2、…、IN−nと、複数のコンパレータCMP−1、CMP−2、…、CMP−nと、ロジック134とを含む(なお、インバータやコンパレータ等を総称するとき、インバータIN、コンパレータCMPと言う)。
インバータINは、例えば、プルアップ抵抗とNMOSトランジスタとを直列に接続して構成され、インバータINの動作電圧には、変調信号Vmが供給され、トランジスタのゲートには、電圧変調制御信号Vcに関連する入力データDinが印加される。コンパレータCMPの一方の入力には、インバータINの出力電圧Voutが供給され、他方の入力には、基準電圧Vrefが供給される。コンパレータCMPは、出力電圧Voutと基準電圧Vrefとを比較し、その比較結果を出力データDoutとして出力する。
インバータIN−1、IN−2、…、IN−nには、それぞれ抵抗値が異なる抵抗R1、R2、…、Rnが接続され、出力電圧Vout−1、Vout−2、…、Vout−nには、それぞれ異なる電圧が生成される。ロジック134は、コンパレータCMP−1、CMP−2、…、CMP−nの比較結果を受け取り、予め決められた論理回路に基づき出力データDoutを出力する。インバータINを構成する抵抗、トランジスタ、配線等の特性は、チップ間またはデバイス間のプロセスのバラツキにより相違する。従って、出力電圧Vout−1、Vout−2、…、Vout−nは、デバイス間で異なり、つまり、コンパレータCMP−1、CMP−2、…、CMP−nの比較結果はデバイス間で異なり、それ故、ロジック134の出力データDoutは、デバイス固有のデータとなり得る。
プロセスのバラツキは、デバイスに固有な情報となり得るが、このバラツキは非常に小さく、電源電圧や動作温度等の環境条件に対してもセンシティブである。つまり、環境条件に左右されずに僅かなバラツキを識別するためには、非常に高精度な回路が必要になる。仮に、インバータINの出力電圧Voutが環境条件により変化幅ΔVで変化すると、コンパレータCPMは、出力電圧Vout±ΔVと基準電圧Vrefをと比較することになり、本来のプロセルのバラツキにより生成される出力電圧Voutと基準電圧Vrefとの差を保証することができなくなる可能性があり、この場合、デバイス固有の出力データDoutを生成することが難しくなってしまう。
本実施例では、動作電圧Vmを変調することで、インバータINの出力電圧Voutを強制的に大きく変化させ、環境条件に左右されないように、頑強でかつ信頼性の高いデバイス固有の出力データDoutを得る。ある実施態様では、環境条件による出力電圧Voutの変化幅がΔVであるとき、動作電圧Vmの変化によるインバータINの出力電圧Voutの変化幅Vxは、例えば、Vx>ΔVである。このとき、コンパレータCMPの基準電圧Vrefを、動作電圧Vmの変化した値に応じた電圧レベルに動的に変化させてもよいし、そのまま固定であってもよい。
なお、図3に示す電圧依存回路では、インバータINをプルアップ抵抗とNMOSトランジスタにより構成したが、これは一例であり、インバータINは、動作電圧Vmを電源とするCMOSインバータであってもよい。また、コンパレータCMPを、固定電圧Vfを電源とするCMOSインバータに置き換えてもよいし、さらには、(CMOSインバータの)固定電圧Vfを変更させて、コンパレータ相当の動作をさせてもよい。
データサンプラー140は、電圧変調制御信号Vcに応答してPUF回路130から出力される出力データVoutをサンプリングし、かつ保持する。データサンプラー140は、少なくとも1つの出力データVoutを蓄積し、サンプルされた出力データSDO1、SDO2、…SDOn(nは、1以上の整数)をPUFデータ出力部150へ提供する。
PUFデータ出力部150は、データサンプラー140からサンプルされた出力データSDO1、SDO2、…SDOnを受け取り、受け取った出力データSDO1、SDO2、…、SDOnに基づき固有データPUFoutを生成し、これを出力する。PUFデータ出力部150は、複数のサンプルされた出力データSDO1、SDO2、…、SDOnから固有データPUFoutを生成するロジックとして、予め決められたまたは構成可能なロジック機能、例えば、重み付け過半数ロジック、確率機能、またはEXOR、EXNORなどを用いて、サンプルされた出力データを固有データPUFoutに変換する。さらには不安定なPUFoutの一部には、外部データあるいは内部演算からマスクすることが考えられることは言うまでもない。
次に、本実施例のPUF生成装置の動作を図4の動作波形を参照して説明する。以下の説明では、電圧変調制御部110が電圧変調制御信号Vcとしてクロック信号を出力し、変調信号Vmが3つの電圧レベルV1、V2、V3で変化し、データサンプラー140が3つのサンプルされた出力データSDO1、SDO2、SDO3をPUFデータ出力部150に提供する例について説明する。
電圧変調部120は、時刻t1で、電圧変調制御信号Vcの立ち上がりエッジに応答して変調信号Vcの電圧レベルをV1からV2に遷移させる。時刻t2で、変調信号Vcの電圧レベルが安定したとき、入力データDinは、電圧変調制御信号Vcと時間的に遅延して同期するように遷移する(HからL、またはLからH)。PUF回路130による処理が実行され、その一定時間後の時刻t3で、PUF回路130から出力データDoutが出力される。
データサンプラー140は、電圧変調制御信号Vcの1/3の周波数で生成されたサンプルクロック信号S_CLK1、S_CLK2、S_CLK3に応答して出力データVoiutをサンプルし、かつ保持する。時刻t4のとき、データサンプラー140は、サンプルクロック信号S_CLK1の立ち上がりエッジに応答して出力データDoutをサンプルし、サンプルした出力データSDO1が固有データ出力部150に提供される。サンプルされた出力データSDO1は、電圧レベルV2のときにPUF回路130から出力された出力データVoutである。
次に、時刻t5で、電圧変調制御信号Vcの次のクロックの立ち上がりエッジに応答して変調信号Vcの電圧レベルがV2からV3に遷移する。時刻t5から一定時間遅延した時刻t6で、入力データDinが遷移し、時刻t7で、PUF回路130から出力データDoutが出力される。時刻t7から一定時間後の時刻t8で、サンプルクロック信号S_CLK2の立ち上がりエッジに応答して出力データDoutがデータサンプラー140にサンプルされかつホールドされ、サンプルされた出力データSDO2が固有データ出力部150に提供される。サンプルされた出力データSDO2は、電圧レベルV3のときにPUF回路130から出力された出力データVoutである。
次に、時刻t9で、電圧変調制御信号Vcの次のクロックの立ち上がりエッジに応答して変調信号Vcの電圧レベルがV3からV1に遷移する。時刻t9から一定時間遅延した時刻t10で、入力データDinが遷移し、時刻t11で、PUF回路130から出力データDoutが出力される。時刻t11から一定時間後の時刻t12で、サンプルクロック信号S_CLK3の立ち上がりエッジに応答して出力データDoutがデータサンプラー140にサンプルされかつホールドされ、サンプルされた出力データSDO3が固有データ出力部150に提供される。サンプルされた出力データSDO3は、電圧レベルV1のときにPUF回路130から出力された出力データVoutである。
次に、固有データ出力部150は、出力クロック信号O_CLKの立ち上がりエッジに応答して、サンプルされた出力データSDO1、SDO2、SDO3に基づき固有データPUFputを出力する。出力クロック信号O_CLKは、電圧変調性制御号Vcの1/3の周波数を有する。以後、同様に電圧レベルが変調され、それに伴いPUF回路130からの3つのサンプルされた出力データSDO1、SDO2、SDO3がデータサンプラー140によってサンプルされ、次の時刻t14で、3つのサンプルされた出力データSDO1、SDO2、SDO3に基づき固有データPUFoutが出力される。
このように本実施例によれば、PUF回路130の動作電圧を変調させることで環境条件(電源電圧の変動や動作温度)の影響を吸収するようにしたので、固有データPUFoutの安定性、信頼性が向上する。さらに、複数のサンプルされた出力データSDO1、SDO2、…、SDOnを利用して固有データPUFoutを生成することで、固有データPUFoutの安定性、信頼性を保証することができる。
上記実施例では、電圧変調制御信号Vc、サンプルクロック信号S_CLK1、S_CLK2、S_CLK3、出力クロック信号O_CLKを使用するが、これらのクロック信号は、例えば、タイミング発生回路によって生成される。例えば、タイミング発生回路は、基準クロック信号に基づき、電圧変調制御信号Vc、サンプルクロック信号、出力クロック信号を生成することができる。クロックの生成方法は、任意であり、特に限定されるものではない。
上記実施例では、電圧レベルを3段階に変調させたがこれは一例であり、2段階であってもよいし、4段階以上であってもよい。また、上記実施例では、電圧変調制御信号Vcと入力データDinとを関連付けする例を示したが、入力データDinは、電圧変調制御信号Vcを遅延させたクロック信号であることができ、つまり、電圧変調制御信号Vcは、PUF回路のチャレンジ入力の一部であり得る。
上記実施例では、電圧レベルを変調する例を示したが、これ以外にも、電流レベルを変調したり、回路のパラメータのトリミングデータを変調させるようにしてもよい。電流レベルを変調する場合には、PUF回路130は、入力と出力とのランダム性のある関係が電流レベルに依存する電流依存回路を含み、変調信号に応答して電流依存回路の電流を変化させる。また、トリミングデータを変調させる場合には、PUF回路130は、例えば、トリミングデータによって動作電圧を調整する機能を備えており、変調信号としてトリミングデータを最小から最大に変化させ、動作電圧を変化させるようにしてもよい。あるいは、PUF回路130の回路のパラメータを変調信号により変化させるようにしてもよい。
上記実施例では、PUF回路として複数のインバータを例示したが、これは一例であり、これ以外の構成であってもよい。例えば、PUF回路は、可変抵抗素子を含む抵抗変化型のメモリアレイから構成されるものであってもよい。
次に、本実施例の変形例について説明する。上記実施例では、PUF回路130は、シングルビットの出力データVoutを出力するものであったが、本変形例では、図5(A)に示すように、PUF回路130Aは、入力バスDBinから複数ビットの入力データDinを受け取り、出力バスDBoutから複数ビットの出力データVoutを出力する。
図5(B)に、PUF回路130Aの内部構成を示す。PUF回路130Aには、nビットの入力データDinが入力され、nビットの出力データDoutが出力される。すなわち、インバータIN−1には、入力データDin−1が入力され、インバータIN−2には、入力データDin−2が入力され、インバータIN−nには、入力データDin−nが入力される。入力データDin−1、Din−2、…Din−3は、一部が異なるデータであってもよいし、全てが同じデータであってもよい。同一の入力データを用いる場合には、電圧変調制御信号Vcのデータパターンを遅延したデータパターンがインバータIN−1、IN−2、…IN−nに共通に入力される。異なる入力データを用いる場合には、例えば、電圧変調制御信号Vcのデータを反転したデータを用いることができる。
コンパレータCMP−1、CMP−2、…、CMP−nの比較結果であるnビットの出力データVoutが出力バスDBoutに供給される。データサンプラー140は、一度にnビットの出力データVoutをサンプリングし、nビットのサンプルされた出力データSDO1、SDO2、…SDOnを固有データ出力部150へ提供する。固有データ出力部150は、nビットのサンプリングされた出力データSDO1、SDO2、…SDOnに基づき固有データPUFoutを生成し、これを出力する。
本変形例によれば、PUF回路130Aが複数の入力データDinを並列に入力し、複数の出力データDoutを並列に出力するようにしたので、データサンプラー140は、一度に複数の出力データをサンプルすることが可能になり、固有データ出力部150は、多数のサンプルされた出力データから、より安定性、信頼性のある固有データを生成することができる。
図6は、本実施例に係る認証システムの一例を示している。認証システム200は、本実施例のPUF生成装置を含む半導体装置210とホスト装置220とを含む。例えば、半導体装置210とホスト装置220とは、有線または無線により接続され、ホスト装置220は、半導体装置210から出力される固有データを利用して、半導体装置210が真正なものか否か(不正なものか否か)を認証する。1つの例では、ホスト装置220は、半導体装置210を認証することができた場合にのみ半導体装置210を使用することができ、認証することができない場合には、半導体装置210を使用することができない。ホスト装置220は、特に限定されないが、半導体装置210と連携する装置であり、例えば、コンピュータ装置、コンピュータシステム、マイクロコントローラ、マイクロコンピュータ等を含む。
半導体装置210は、それ自身が包含する回路または回路素子を利用して固有の情報を生成する。半導体装置210は、例えば、シリコン基板またはそれ以外の基板(例えば、SiC、GaAs、サファイアなど)上に、特定の機能を実行するための種々の回路や回路素子(例えば、トランジスタ、抵抗、コンデンサなど)を含み得る。さらに半導体装置210は、上記実施例で説明した固有データ生成装置10やPUF生成装置100を包含する。
ホスト装置220は、半導体装置210が接続されたとき、半導体装置210から固有データを受け取り、この固有データに基づき半導体装置210の認証を行う。認証は、どのようなタイミングで行われてもよいが、例えば、半導体装置210が初めて接続されたとき、あるいはホスト装置220がユーザーからリクエストを受けたときなどに認証が実施され得る。
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10:固有データ生成装置 20:変調制御部
30:変調部 40:PUF回路
50:データ保持部 60:固有データ出力部
100:PUF生成装置 110:電圧変調制御部
120:電圧変調部 130:PUF回路
132:電圧依存回路 134:ロジック
140:データサンプラー 150:PUFデータ出力部

Claims (11)

  1. 変調を制御するための変調制御信号に基づき信号を変調し、変調された変調信号を出力する変調手段と、
    デバイスに固有であるランダムな変動に基づき入力データと出力データとの間の関係を規定する電圧依存回路または電流依存回路を含み、かつ前記変調信号に基づき前記電圧依存回路の動作電圧または電流依存回路の動作電流を変化させることで前記出力データの出力電圧または出力電流を変化させるPUF手段と、
    前記PUF手段から出力された出力データに基づき固有データを生成し、生成した固有データを出力する固有データ出力手段とを有し、
    前記変調信号による前記出力電圧または出力電流の変化幅は、環境条件の変化による前記出力電圧または出力電流の変化幅よりも大きい、固有データ生成装置。
  2. 前記変調手段は、前記変調制御信号に基づき電圧レベルを変調し、
    前記PUF手段は、電圧レベルの変調に応答して前記出力データを変化させる、請求項1に記載の固有データ生成装置。
  3. 前記変調手段は、m段階で電圧レベルを変調し(mは、2以上の整数)、
    前記PUF手段は、m段階の電圧レベルの変調に応答してm個の出力データを出力し、
    前記固有データ出力手段は、予め規定されたロジックに基づきm個の出力データを1つの固有データに変換する、請求項1または2に記載の固有データ生成装置。
  4. 固有データ生成装置はさらに、前記変調制御信号を生成する変調制御手段を含み、
    前記入力データは、前記変調制御信号のデータパターンに関連付けされたデータパターンを有する、請求項1に記載の固有データ生成装置。
  5. 前記データパターンは、クロック信号である、請求項4に記載の固有データ生成装置。
  6. 固有データ生成装置はさらに、前記変調制御信号に応答して前記PUF手段から出力される出力データを保持する保持手段を含み、前記保持手段は、1つまたは複数の出力データを前記固有データ出力手段に提供する、請求項1ないし5いずれか1つに記載の固有データ生成装置。
  7. 前記PUF手段は、複数の入力データを入力する入力バスと、複数の出力データを出力する出力バスとを含み、
    前記固有データ出力手段は、前記出力バスから出力された複数の出力データに基づき固有データを生成する、請求項1ないし6いずれか1つに記載の固有データ生成装置。
  8. 前記変調手段は、前記変調制御信号に基づき電流レベルを変調し、
    前記PUF手段は、電流レベルの変調に応答して出力データを変化させる、請求項1に記載の固有データ生成装置。
  9. 前記変調手段は、前記変調制御信号に基づき前記電圧依存回路の動作電圧を調整するためのトリミングデータを変調し、
    前記PUF手段は、前記トリミングデータの変調に応答して出力データを変化させる、請求項1に記載の固有データ生成装置。
  10. 請求項1ないし9いずれか1つに記載の固有データ生成装置と、
    特定の機能を実行する回路と、
    少なくとも前記固有データ生成手段にそれぞれ接続された外部端子とを有し、
    前記外部端子は、前記固有データを外部に出力する、半導体装置。
  11. 請求項10に記載の半導体装置と、
    前記半導体装置に接続されたホスト装置とを含み、
    前記ホスト装置は、前記半導体装置から出力される固有データに基づき前記半導体装置の認証を行う認証システム。
JP2018091190A 2018-05-10 2018-05-10 固有データ生成装置、半導体装置および認証システム Active JP6550502B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018091190A JP6550502B1 (ja) 2018-05-10 2018-05-10 固有データ生成装置、半導体装置および認証システム
TW108109819A TWI699668B (zh) 2018-05-10 2019-03-21 本質資料產生裝置、半導體裝置及認證系統
CN201910298550.9A CN110471871B (zh) 2018-05-10 2019-04-15 本质数据产生装置、半导体装置及认证系统
KR1020190047791A KR102336188B1 (ko) 2018-05-10 2019-04-24 고유 데이터 생성 장치, 반도체 장치 및 인증 시스템
US16/392,648 US11983303B2 (en) 2018-05-10 2019-04-24 Intrinsic data generation device, semiconductor device and authentication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018091190A JP6550502B1 (ja) 2018-05-10 2018-05-10 固有データ生成装置、半導体装置および認証システム

Publications (2)

Publication Number Publication Date
JP6550502B1 true JP6550502B1 (ja) 2019-07-24
JP2019197394A JP2019197394A (ja) 2019-11-14

Family

ID=67390321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018091190A Active JP6550502B1 (ja) 2018-05-10 2018-05-10 固有データ生成装置、半導体装置および認証システム

Country Status (5)

Country Link
US (1) US11983303B2 (ja)
JP (1) JP6550502B1 (ja)
KR (1) KR102336188B1 (ja)
CN (1) CN110471871B (ja)
TW (1) TWI699668B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200133062A (ko) * 2019-05-15 2020-11-26 삼성디스플레이 주식회사 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 시스템
JP2022536314A (ja) * 2019-06-07 2022-08-15 オハイオ・ステイト・イノベーション・ファウンデーション 物理的クローン不能関数としてハイブリッドブールネットワークを使用するシステム及び方法
US11856114B2 (en) * 2021-02-12 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Device signature based on trim and redundancy information

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7840803B2 (en) 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
JP4290500B2 (ja) * 2003-07-28 2009-07-08 株式会社ルネサステクノロジ 乱数発生装置
JP2006215824A (ja) * 2005-02-03 2006-08-17 Sanyo Electric Co Ltd 乱数生成回路
ATE544123T1 (de) 2007-09-19 2012-02-15 Verayo Inc Authentifizierung mit physikalisch unklonbaren funktionen
TW200943897A (en) 2008-01-02 2009-10-16 Verayo Inc Authentication with physical unclonable functions
CN101493866A (zh) * 2008-01-23 2009-07-29 杨筑平 受控存储装置和存取操作软件
WO2012122994A1 (en) * 2011-03-11 2012-09-20 Kreft Heinz Off-line transfer of electronic tokens between peer-devices
JP5770026B2 (ja) * 2011-06-20 2015-08-26 ルネサスエレクトロニクス株式会社 半導体装置
US9634878B1 (en) * 2011-09-08 2017-04-25 See Scan, Inc. Systems and methods for data transfer using self-synchronizing quadrature amplitude modulation (QAM)
US9258081B2 (en) * 2013-02-06 2016-02-09 Mstar Semiconductor, Inc. High dynamic range AMAM predistortion
KR102122457B1 (ko) 2013-09-02 2020-06-26 삼성전자주식회사 Puf를 갖는 보안 장치
DE102013227166B4 (de) * 2013-12-27 2016-01-14 Siemens Aktiengesellschaft Schaltkreiseinheit zur Bereitstellung eines kryptographischen Schlüssels
KR101575810B1 (ko) * 2014-09-30 2015-12-08 고려대학교 산학협력단 물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법
JP6697776B2 (ja) * 2016-03-29 2020-05-27 国立研究開発法人産業技術総合研究所 固有情報生成装置
EP3229221B1 (en) 2016-04-08 2021-08-18 Secure-IC SAS Device and method for testing a physically unclonable function
US10268844B2 (en) * 2016-08-08 2019-04-23 Data I/O Corporation Embedding foundational root of trust using security algorithms
JP6171066B1 (ja) * 2016-09-01 2017-07-26 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP6471130B2 (ja) * 2016-09-20 2019-02-13 ウィンボンド エレクトロニクス コーポレーション 半導体装置およびセキュリティシステム

Also Published As

Publication number Publication date
US11983303B2 (en) 2024-05-14
JP2019197394A (ja) 2019-11-14
TW201947449A (zh) 2019-12-16
KR20190129709A (ko) 2019-11-20
CN110471871B (zh) 2023-08-29
TWI699668B (zh) 2020-07-21
US20190347447A1 (en) 2019-11-14
CN110471871A (zh) 2019-11-19
KR102336188B1 (ko) 2021-12-07

Similar Documents

Publication Publication Date Title
US10498544B2 (en) Security device having physical unclonable function
KR102709350B1 (ko) 물리적 복제방지 기능 비트스트링 생성에 대한 신뢰성 향상 방법
Maes et al. Physically unclonable functions: Concept and constructions
Bhargava et al. An efficient reliable PUF-based cryptographic key generator in 65nm CMOS
Kumar et al. The butterfly PUF protecting IP on every FPGA
Wang et al. Current mirror array: A novel circuit topology for combining physical unclonable function and machine learning
US9021001B2 (en) Individual-specific information generation apparatus and individual-specific information generation method
JP6550502B1 (ja) 固有データ生成装置、半導体装置および認証システム
US9712166B2 (en) Data generating device and authentication system
US20170048061A1 (en) Apparatus for generating random number
KR101359783B1 (ko) 부정합 부하 저항 소자 기반 물리적 복제 불가 함수 시스템
Cao et al. An energy-efficient current-starved inverter based strong physical unclonable function with enhanced temperature stability
Zalivaka et al. FPGA implementation of modeling attack resistant arbiter PUF with enhanced reliability
KR20150026737A (ko) Puf를 갖는 보안 장치
CN108875417B (zh) Puf特征值的生成方法和具有puf的器件
CN113539334A (zh) 用于物理不可克隆函数的测量机制
Cao et al. A new reconfigurable true random number generator and physical unclonable function unified chip with on-chip auto-calibration
Sudhanya et al. Study of different silicon physical unclonable functions
US11303461B2 (en) Security device having physical unclonable function
Kurra et al. A reliable current starved inverter based arbiter PUF architecture for IoT applications
Murphy Asynchronous Physical Unclonable Functions–A sync PUF
Anchana et al. Design And Analysis Of Physical Unclonable Function
KR101673163B1 (ko) 듀얼 레일 딜레이 로직을 이용한 물리적 복제 방지 회로
CN113364599B (zh) 一种双态物理不可克隆函数电路
Huang et al. A reliable and compact physical unclonable function based on unstable bits recycling scheme

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190701

R150 Certificate of patent or registration of utility model

Ref document number: 6550502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250