CN103020552B - 基于sram的puf的片上自我注册系统及其实现方法 - Google Patents
基于sram的puf的片上自我注册系统及其实现方法 Download PDFInfo
- Publication number
- CN103020552B CN103020552B CN201210572609.7A CN201210572609A CN103020552B CN 103020552 B CN103020552 B CN 103020552B CN 201210572609 A CN201210572609 A CN 201210572609A CN 103020552 B CN103020552 B CN 103020552B
- Authority
- CN
- China
- Prior art keywords
- puf
- sram2
- sram1
- bise
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000006870 function Effects 0.000 title abstract description 6
- 230000003068 static effect Effects 0.000 title abstract description 4
- 230000015654 memory Effects 0.000 title abstract description 3
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 230000007613 environmental effect Effects 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 19
- 238000012360 testing method Methods 0.000 claims description 6
- 230000026676 system process Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 6
- 230000004044 response Effects 0.000 description 13
- 230000005284 excitation Effects 0.000 description 12
- 238000012795 verification Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010367 cloning Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种基于SRAM的PUF的片上自我注册系统及其实现方法，其技术特点是：该系统包括BISE控制器、电压调节器、温度调节器、累加器、SRAM1和SRAM2，BISE控制器输出端连接到电压调节器和温度调节器，该电压调节器和温度调节器的输出端连接到SRAM2上，BISE控制器分别与SRAM1、SRAM2和累加器相连接，SRAM1、SRAM2分别与累加器的两个输入端相连接，该累加器的输出端连接到SRAM1上，该SRAM1输出PUF单元；该方法包括步骤1：BISE控制器由初始态自动进入检测模式0，进行检测并输出检测模式0下的PUF单元；步骤2：BISE控制器自动进入检测模式1，进行检测并输出检测模式1下的PUF单元。本发明可广泛集成在需要保护的芯片内，具有设计合理、可靠性高、使用方便等特点。
Description
技术领域
本发明属于集成电路技术领域，尤其是一种基于SRAM的PUF的片上自我注册系统及其实现方法。
背景技术
传统芯片的防伪依赖于各种加密算法，在系统中（例如在非挥发性存储器中）储存关键秘密/密钥，能够被复制或较容易泄密。另外，由于非挥发性存储器在90nm以下工艺很难生产，因此，芯片防伪系统设计需要一个革命。
当前芯片设计者和生产技术人员正在努力地消除工艺差别（ProcessVariation）以保证每一个生产出的芯片与下一个完全一致。但是工艺差别是不可能被完全消除的，我们可以利用这个工艺差别来区分每个芯片。这种工艺差别可以当做是芯片的指纹，也就是说每个芯片有独特的指纹，通过该对特的指纹可以识别芯片。由于，每个芯片都有一些独一无二的物理特性，并且没办法从合法的正版芯片中提取这些物理特性并复制到另一芯片上，因此，它们泛指“物理不可克隆功能”（Physical Unclonable Function，简称为PUF）。
物理不可克隆功能（PUF）不可能是一种完全随机现象，尽管芯片与芯片之间不应有PUF相关性，但是同一芯片内PUF必定可以可靠地重复。换句话说，两个设备PUF应完全不同;同一芯片PUF不论在什么情况下必须完全一致。而PUF的可靠性恰恰是PUF难以广泛使用的关键。
现有的芯片PUF主要基于两种物理特性:一是芯片的路径延迟，二是静态存储器（SRAM）的上电初始态。无论哪种PUF，可靠性都是首要问题,因此,各种纠错和统计技术被应用到基于PUF的验证系统中。上述方法存在的问题是：（1）纠错技术不是万能的，这是由于所选PUF的物理特性对环境变化如温度和电压的敏感性导致PUF的不可靠性，纠错技术的成功与否将取决于选择稳定可靠的PUF单元；（2）统计技术使得芯片注册非常麻烦，这是由于芯片注册过程就是通过不同环境下的重复实验得到稳定的物理特性，并将之记录在案的过程，这个过程阻碍PUF验证的实际应用。
发明内容
本发明的目的在于克服现有技术的不足，提供一种设计合理、可靠性高且使用方便的基于SRAM的PUF的片上自我注册系统及其实现方法。
本发明解决其技术问题是采取以下技术方案实现的：
一种基于SRAM的PUF的片上自我注册系统，包括BISE控制器、电压调节器、温度调节器、累加器、SRAM1和SRAM2，BISE控制器输出端连接到电压调节器和温度调节器，该电压调节器和温度调节器的输出端连接到SRAM2上，BISE控制器分别与SRAM1、SRAM2和累加器相连接，SRAM1、SRAM2分别与累加器的两个输入端相连接，该累加器的输出端连接到SRAM1上，该SRAM1输出PUF单元。
而且，所述的SRAM1和SRAM2具有同样的大小和地址空间。
而且，所述的电压调节器包括选择电压输出单元和多个分压电阻，工作电压VDD通过分压电阻连接到选择电压输出单元上，该选择电压输出单元在BISE控制器的控制下向SRAM2输出不同的电压。
而且，所述的温度调节器包括计数器，该计数器在BISE控制器的控制下，向SRAM2循环交替写入“0”和“1”，从而调节SRAM2的温度。
一种基于SRAM的PUF的片上自我注册系统的实现方法，包括以下步骤：
步骤1：BISE控制器由初始态自动进入检测模式0，进行检测并输出检测模式0下的PUF单元。
步骤2：BISE控制器自动进入检测模式1，进行检测并输出检测模式1下的PUF单元。
而且，所述检测模式0的检测过程为：首先，SRAM1所有单元被初始化成“0”；然后，在各种环境参数组合下，SRAM2上电并读取SRAM2的每个单元的初始逻辑值，将该逻辑值和SRAM1相应单元的逻辑值进行逻辑“或”运算并把结果存入SRAM1相应单元，重复以上操作直到所有环境参数全部遍历完毕；最后，将稳定可靠的SRAM2“0”的单元地址输出作为PUF特征地址，“0”作为这些特征地址的特征值。
而且，所述检测模式1的检测过程为：首先，SRAM1所有单元被初始化成“1”；然后，在各种环境参数组合下，SRAM2上电并读取SRAM2的每个单元的初始逻辑值，将该逻辑值和SRAM1相应单元的逻辑值进行逻辑“与”运算并把结果存入SRAM1相应单元，重复以上操作直到所有环境参数全部遍历完毕；最后，将稳定可靠的SRAM2的“1”的单元地址输出作为PUF特征地址，“1”作为这些特征地址的特征值。
本发明的优点和积极效果是：
本发明通过BISE控制器、电压调节器和温度调节器能够输出稳定的PUF单元，可广泛集成在需要保护的芯片内，具有设计合理、可靠性高、使用方便等特点。
附图说明
图1为SRAM的结构示意图；
图2为本发明的系统连接示意图；
图3为电压调节器的结构示意图；
图4为温度调节器的结构示意图；
图5为本发明的BISE控制器的处理流程图。
具体实施方式
以下结合附图对本发明做进一步详述。
一种基于SRAM的PUF的片上自我注册系统，如图1所示，是基于SRAM的PUF并集成在需要保护的芯片内，同样本自我注册系统（Build-In-Self-Enrollment）也可以应用到基于路径延迟的PUF验证系统。
下面结合图1所示，对基于SRAM的PUF进行介绍。芯片PUF利用同一芯片设计在生产中由于工艺差别造成的独立物理特性来特征化每一芯片。由于SRAM几乎被每一计算机设备广泛应用，因此，其上电初始态可被用作PUF。一个互补式金属氧化物半导体（CMOS）静态随机存取存储器（SRAM）的单元是由六个场效应管（FET）形成的交叉耦合反相器，如图1所示，一个反相器驱动A，另一个反相器驱动B。当断电时，AB=00，这是一个非稳态；一旦来电，这个非稳态就会变成一个稳态“0”（AB=01）或者“1”（AB=10）。究竟会变成“0”还是“1”取决于以下两个条件：（1）两边FET阈值电压差（Vth）；（2）热噪声（由Leff，Vnoise和Tsub决定）。如果两边FET阈值电压差较大，那么这个SRAM单元的初始态就会稳定地偏向“0”或者偏向“1”而不受热噪声影响。如果两边FET阈值电压差较小，那么这个SRAM单元的初始态就会由热噪声决定随机地偏向“0”或者偏向“1”。不同SRAM单元会表现随机并彼此独立。因此，本自我注册系统就是要找到一些初始态为稳定的“0”或“1”的单元，从而形成这个芯片的特征地址/特征值序列；同时，不同芯片由于Process Variation会形成不同的特征地址/特征值序列。
下面结合图2给出的自我注册系统体系结构对本发明进行说明。
一种基于SRAM的PUF的片上自我注册系统，包括BISE控制器、电压调节器、温度调节器、累加器、SRAM1和SRAM2，BISE控制器输出端连接到电压调节器和温度调节器相连接控制电压调节和温度调节，BISE控制器分别与SRAM1、SRAM2和累加器相连接，电压调节器和温度调节器的输出端连接到SRAM2上，SRAM1、SRAM2分别与累加器的两个输入端相连接，该累加器的输出端连接到SRAM1上，该SRAM1输出可靠的PUF单元。所述的SRAM1和SRAM2有同样的大小和地址空间。下面对系统中的各个部分分别进行说明：
BISE控制器作为系统的核心，内置有自我注册系统处理软件和包括预设定的一系列的电压和温度的组合的环境参数，通过该处理软件控制电压调节器和温度调节器遍历所有环境参数，从而自动实现稳定可靠的PUF单元的功能。
电压调节器，如图3所示，包括选择电压输出单元和多个分压电阻，工作电压VDD通过分压电阻连接到选择电压输出单元上，该选择电压输出单元在BISE控制器的控制下，向SRAM2输出不同的电压。当BISE控制器输出“0000”到电压调节器，它将输出0电压到SRAM2。其他4-bit组合在正常电压的A%-B%（例如80%-120%）之间线性选择一个电压作为SRAM2的VDD。电压调节器可以模拟各种电压在有效范围内波动的情况，并在此环境参数基础上选择稳定可靠的PUF单元。
温度调节器，如图4所示,包括计数器，该计数器在BISE控制器的控制下，向SRAM2循环交替写入“0”和“1”，从而调节SRAM2的温度。半导体器件的功率是由晶体管的翻转频率直接决定的。我们用重复交替写入“0”和“1”来增加SRAM2的功率，从而间接调控SRAM2的温度。以前的做法是调控环境温度，继而调控基片噪声。由于同一SRAM单元的两个反相器有相同的基片噪声，它们将互相抵消。因此用重复交替写入SRAM来模拟温度波动比已往的方法更加有效。当BISE控制器输出“1111”到温度调节器，它将产生16次交替的“0”，“1”写入直到记数器递减为“0000”。温度调节器可以输入更多位元来模拟更大范围内的温度波动的情况，并在此环境参数基础上选择稳定可靠的PUF单元。
一种基于SRAM的PUF的片上自我注册方法，包括以下步骤：
步骤1：BISE控制器由初始态自动进入检测模式0，检测后输出检测模式0下的可靠的PUF单元。具体检测过程如下：
首先，SRAM1所有单元被初始化成“0”。
然后，在各种环境参数（电压/温度）组合下，SRAM2上电，并读取SRAM2的每个单元的初始逻辑值。我们把这个逻辑值和SRAM1相应单元的逻辑值进行逻辑“或”运算，并把结果存入SRAM1相应单元。我们重复以上操作直到所有环境参数全部遍历完毕。这时只有在不同环境参数下一直得到稳定初始“0”的SRAM2的单元，它对应的SRAM1单元才能得到“0”。如果在某一环境参数下，SRAM2的某单元得到初始“1”，由于逻辑“或”运算，它对应的SRAM1单元将一直得到“1”。
最后，当遍历完所有环境参数，我们将稳定可靠的SRAM2“0”的单元地址输出作为PUF特征地址，“0”作为这些特征地址的特征值。
步骤2：BISE控制器自动进入检测模式1，检测后输出检测模式1下的可靠的PUF单元。具体检测过程如下：
首先SRAM1所有单元被初始化成“1”。
然后在各种环境参数（电压/温度）组合下，SRAM2上电，并读取SRAM2的每个单元的初始逻辑值。我们把这个逻辑值和SRAM1相应单元的逻辑值进行逻辑“与”运算，并把结果存入SRAM1相应单元。我们重复以上操作直到所有环境参数全部遍历完毕。这时只有在不同环境参数下一直得到稳定初始“1”的SRAM2的单元，它对应的SRAM1单元才能得到“1”。如果在某一环境参数下，SRAM2的某单元得到初始“0”，由于逻辑“与”运算，它对应的SRAM1单元将一直得到“0”。
最后，当遍历完所有环境参数，我们将稳定可靠的SRAM2“1”的单元地址输出作为PUF特征地址，“1”作为这些特征地址的特征值，然后系统自动退出注册模式。
下面通过激励-响应认证技术对本发明的应用进行说明。
认证由一对随时间变化的激励/响应完成，这一激励通常由认证器选择一个随机SRAM PUF的特征地址，使用者的响应依据激励查询SRAM PUF的特征值。
当一设备/芯片第一次被使用（也可能发生在生产后，出厂前）必须“注册”。这个过程记录正常使用时SRAM中稳定可靠的单元作为PUF。一系列激励和相应的PUF响应存储于安全数据库，这个过程叫注册。
以往的注册过程相当麻烦，所以大大影响了PUF的实用性。如果使用本自我注册系统（BISE），从用户角度，一切流程变得非常简单。
正常使用过程中，SRAM PUF的特征地址/特征值提供一个不需储存，不能被读取，且不可能复制的密钥。每个这样的芯片都带有唯一的密钥，只有通过正常注册过程的芯片，它的密钥才能被使用。
对这些PUF认证过程，可以使用普通的基于激励响应的模式。验证系统给出一个激励（SRAM PUF的特征地址），你就可以从PUF中得到对于设备独特的响应（SRAM PUF的特征值）。如果响应符合注册结果，你所用的即是合法/正版芯片。假如生产完毕后，用此机制可防止过份生产，因只有合法设备将被注册。任何没有注册的响应被标识为非法。
激励和响应可简单看作一个握手协议，但那样能被轻易窥探。因此更典型的做法是记录许多对激励和响应。这些激励和响应被存储于一个数据库（按照终端应用，这些可以放在读取器中或云中）。传统的做法，每对激励/响应仅用一次而后被扔掉。这需要根据应用变化提前存储大量激励/响应，并且如果用光，比较难产生新的激励/响应。如果使用本专利的自我注册系统（BISE），这个问题也可以得到解决。如果1K RAM中有256个单元可以提供稳定的PUF特征地址，我们可以随机挑选128个单元地址，并以随机顺序发送激励。
随半导体工艺发展，Process Variation变大。SRAM PUF特征地址增多，这就意味着使用SRAM PUF加密的优越性增加。
需要强调的是，本发明所述的实施例是说明性的，而不是限定性的，因此本发明包括并不限于具体实施方式中所述的实施例，凡是由本领域技术人员根据本发明的技术方案得出的其他实施方式，同样属于本发明保护的范围。
Claims (6)
1.一种基于SRAM的PUF的片上自我注册系统，其特征在于：包括BISE控制器、电压调节器、温度调节器、累加器、SRAM1和SRAM2，BISE控制器输出端连接到电压调节器和温度调节器，该电压调节器和温度调节器的输出端连接到SRAM2上，BISE控制器分别与SRAM1、SRAM2和累加器相连接，SRAM1、SRAM2分别与累加器的两个输入端相连接，该累加器的输出端连接到SRAM1上，该SRAM1输出PUF单元；
所述BISE控制器作为系统的核心，内置有自我注册系统处理软件和包括预设定的一系列的电压和温度的组合的环境参数，通过该处理软件控制电压调节器和温度调节器遍历所有环境参数，从而自动实现稳定可靠的PUF单元的功能。
2.根据权利要求1所述的基于SRAM的PUF的片上自我注册系统，其特征在于：所述的SRAM1和SRAM2具有同样的大小和地址空间。
3.根据权利要求1所述的基于SRAM的PUF的片上自我注册系统，其特征在于：所述的电压调节器包括选择电压输出单元和多个分压电阻，工作电压VDD通过分压电阻连接到选择电压输出单元上，该选择电压输出单元在BISE控制器的控制下向SRAM2输出不同的电压。
4.根据权利要求1所述的基于SRAM的PUF的片上自我注册系统，其特征在于：所述的温度调节器包括计数器，该计数器在BISE控制器的控制下，向SRAM2循环交替写入“0”和“1”，从而调节SRAM2的温度。
5.一种如权利要求1至4任一项所述片上自我注册系统的实现方法，其特征在于：包括以下步骤：
步骤1：BISE控制器由初始态自动进入检测模式0，进行检测并输出检测模式0下的PUF单元；所述检测模式0的检测过程为：首先，SRAM1所有单元被初始化成“0”；然后，在各种环境参数组合下，SRAM2上电并读取SRAM2的每个单元的初始逻辑值，将该逻辑值和SRAM1相应单元的逻辑值进行逻辑“或”运算并把结果存入SRAM1相应单元，重复以上操作直到所有环境参数全部遍历完毕；最后，将稳定可靠的SRAM2“0”的单元地址输出作为PUF特征地址，“0”作为这些特征地址的特征值；
步骤2：BISE控制器自动进入检测模式1，进行检测并输出检测模式1下的PUF单元；所述检测模式1的检测过程为：首先，SRAM1所有单元被初始化成“1”；然后，在各种环境参数组合下，SRAM2上电并读取SRAM2的每个单元的初始逻辑值，将该逻辑值和SRAM1相应单元的逻辑值进行逻辑“与”运算并把结果存入SRAM1相应单元，重复以上操作直到所有环境参数全部遍历完毕；最后，将稳定可靠的SRAM2的“1”的单元地址输出作为PUF特征地址，“1”作为这些特征地址的特征值。
6.根据权利要求5所述的基于SRAM的PUF的片上自我注册系统的实现方法，其特征在于：所述的各种环境参数包括电压调节参数和温度调节参数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210572609.7A CN103020552B (zh) | 2012-12-20 | 2012-12-20 | 基于sram的puf的片上自我注册系统及其实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210572609.7A CN103020552B (zh) | 2012-12-20 | 2012-12-20 | 基于sram的puf的片上自我注册系统及其实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103020552A CN103020552A (zh) | 2013-04-03 |
| CN103020552B true CN103020552B (zh) | 2015-05-13 |
Family
ID=47969146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210572609.7A Active CN103020552B (zh) | 2012-12-20 | 2012-12-20 | 基于sram的puf的片上自我注册系统及其实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103020552B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103338107B (zh) * | 2013-06-05 | 2016-12-28 | 北京华大信安科技有限公司 | 密钥生成方法及密钥生成装置 |
| US9787480B2 (en) | 2013-08-23 | 2017-10-10 | Qualcomm Incorporated | Applying circuit delay-based physically unclonable functions (PUFs) for masking operation of memory-based PUFs to resist invasive and clone attacks |
| CN105530097B (zh) * | 2014-09-30 | 2018-09-28 | 中国科学院数据与通信保护研究教育中心 | 一种基于sram puf的密钥提取方法及系统 |
| CN104810062A (zh) * | 2015-05-12 | 2015-07-29 | 东南大学 | 一种sram芯片的puf特性测试方法及装置 |
| US10146464B2 (en) * | 2016-06-30 | 2018-12-04 | Nxp B.V. | Method for performing multiple enrollments of a physically uncloneable function |
| JP6471130B2 (ja) * | 2016-09-20 | 2019-02-13 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置およびセキュリティシステム |
| CN108415662A (zh) * | 2017-02-10 | 2018-08-17 | 中芯国际集成电路制造(上海)有限公司 | 获取存储器物理不可克隆函数的方法和系统 |
| US9947391B1 (en) * | 2017-04-12 | 2018-04-17 | Nxp Usa, Inc. | SRAM based physically unclonable function and method for generating a PUF response |
| CN108875417B (zh) * | 2017-05-09 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | Puf特征值的生成方法和具有puf的器件 |
| CN109525399A (zh) * | 2018-10-22 | 2019-03-26 | 国家电网有限公司 | 一种基于puf实现电网智能移动终端系统认证的方法 |
| CN110601854B (zh) * | 2019-09-19 | 2023-07-14 | 许继集团有限公司 | 一种授权客户端、配电终端设备及其授权方法 |
| EP4506925A1 (en) * | 2023-08-10 | 2025-02-12 | Secure-IC SAS | Adaptive control system of a configurable strong puf source |
| CN119402197B (zh) * | 2024-12-31 | 2025-04-01 | 甬江实验室 | 压阻式传感器puf特征值生成方法和puf密钥生成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102387013A (zh) * | 2010-08-31 | 2012-03-21 | 意法半导体(鲁塞)公司 | 集成电路中的密钥提取 |
-
2012
- 2012-12-20 CN CN201210572609.7A patent/CN103020552B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102387013A (zh) * | 2010-08-31 | 2012-03-21 | 意法半导体(鲁塞)公司 | 集成电路中的密钥提取 |
Non-Patent Citations (1)
| Title |
|---|
| A microcontroller SRAM-PUF;Bohm等;《Network and System Security (NSS)》;20110908;第2011卷(第5期);第269-273页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103020552A (zh) | 2013-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103020552B (zh) | 基于sram的puf的片上自我注册系统及其实现方法 | |
| Yin et al. | Temperature-aware cooperative ring oscillator PUF | |
| Keller et al. | Dynamic memory-based physically unclonable function for the generation of unique identifiers and true random numbers | |
| US9018972B1 (en) | Area-efficient physically unclonable function circuit architecture | |
| Lim et al. | Extracting secret keys from integrated circuits | |
| Oren et al. | On the effectiveness of the remanence decay side-channel to clone memory-based PUFs | |
| US20150278505A1 (en) | Authentication method using physical unclonable functions | |
| US20130133031A1 (en) | Retention Based Intrinsic Fingerprint Identification Featuring A Fuzzy Algorithm and a Dynamic Key | |
| Rosenblatt et al. | A self-authenticating chip architecture using an intrinsic fingerprint of embedded DRAM | |
| KR101408619B1 (ko) | 커패시터 용량 편차 기반 물리적 복제 방지 기능 시스템 | |
| CN105518786A (zh) | 基于磁阻式随机存取存储器磁性隧道结的电阻率的物理不可克隆函数 | |
| GB2509823A (en) | Self-authenticating chip | |
| Chen et al. | Characterization of the bistable ring PUF | |
| Pandey et al. | Noise-resilient SRAM physically unclonable function design for security | |
| CN106385316B (zh) | Puf模糊提取电路和方法 | |
| He et al. | Reliable and efficient PUF‐based cryptographic key generator using bit self‐tests | |
| Kumar et al. | Switching-time dependent PUF using STT-MRAM | |
| US11329834B2 (en) | System and method for generating and authenticating a physically unclonable function | |
| Najafi et al. | EPUF: An Entropy-Derived Latency-Based DRAM Physical Unclonable Function for Lightweight Authentication in Internet of Things | |
| CN109067552A (zh) | 一种利用nmos工艺偏差的弱物理不可克隆函数电路 | |
| CN108921995A (zh) | 基于物理不可克隆技术的rfid卡片式智能门锁 | |
| Lin et al. | A compact ultra-low power physical unclonable function based on time-domain current difference measurement | |
| Sudhanya et al. | Study of different silicon physical unclonable functions | |
| Noor et al. | Defense mechanisms against machine learning modeling attacks on strong physical unclonable functions for iot authentication: a review | |
| Lokhande et al. | Strong authentication and encryption modeling using physical unclonable function based on FPGA |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |