CN107818906A - 用于高纵横比共形自由基氧化的蒸汽氧化反应 - Google Patents

用于高纵横比共形自由基氧化的蒸汽氧化反应 Download PDF

Info

Publication number
CN107818906A
CN107818906A CN201710827129.3A CN201710827129A CN107818906A CN 107818906 A CN107818906 A CN 107818906A CN 201710827129 A CN201710827129 A CN 201710827129A CN 107818906 A CN107818906 A CN 107818906A
Authority
CN
China
Prior art keywords
substrate
plasma
source
steam
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710827129.3A
Other languages
English (en)
Other versions
CN107818906B (zh
Inventor
克里斯托弗·S·奥尔森
泰万·基姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to CN201710947719.XA priority Critical patent/CN107818907B/zh
Publication of CN107818906A publication Critical patent/CN107818906A/zh
Application granted granted Critical
Publication of CN107818906B publication Critical patent/CN107818906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

基板氧化组件包括：界定处理容积的腔室主体；设置在处理容积中的基板支撑件；耦接到处理容积的等离子体源；流动耦接到处理容积的蒸汽源；和基板加热器。一种处理半导体基板的方法包括：开始基板的高纵横比结构的共形自由基氧化，包括：加热基板；以及将基板暴露于蒸汽；以及共形氧化基板。半导体器件包括含硅和氮层；在含硅和氮层中形成的具有至少40:1的纵横比的特征；以及在特征面上的氧化层，所述氧化层在含硅和氮层的底部区域中具有的厚度是顶部区域中的氧化层的厚度的至少95％。

Description

用于高纵横比共形自由基氧化的蒸汽氧化反应
技术领域
本发明的实施方式通常涉及半导体器件制造，并且尤其涉及用于使用蒸汽氧化反应的高纵横比结构的共形自由基氧化(conformal radical oxidation)的基板氧化腔室。
背景技术
硅集成电路的生产对制造步骤提出了迫切的需求以增加器件的数量，同时降低晶片上的最小特征尺寸。这些需求已经发展到包括在困难拓扑(topology)上沉积不同材料的层以及在那些层内蚀刻进一步特征的制造步骤。在制造下一代NAND闪存过程中这尤其是个问题。NAND是一种不需要功率来保持数据的非易失性存储技术。为了在相同物理空间内增大存储容量，已经开发了三维NAND(3D NAND)设计。这种设计通常引入交替的氧化层和氮化层，这些层被蚀刻以产生具有大体上垂直于基板延伸的一个或多个面的期望结构。这种设计考虑已经将该领域从相对低纵横比(例如10:1的纵横比)结构的氧化移动到高纵横比(High Aspect Ratio；HAR)(例如40:1或更大的纵横比)结构。现有制造步骤已经包括了用于在HAR结构中填充缝隙和沟槽的方法。
3D NAND闪存结构通常涂覆有将在HAR结构中共形氧化的氮化硅(SiNx)层。3DNAND闪存结构可以具有高或超高纵横比，例如40:1的纵横比，40:1与100:1之间的纵横比、100:1的纵横比，甚至大于100:1的纵横比。需要新的制造步骤以在HAR结构的面上共形地沉积层，而非简单地填充缝隙和沟槽。例如，在HAR结构的面上共形地形成层可能需要更慢的沉积速率。“共形地”泛指在结构的面上的均匀和/或恒定厚层。在HAR结构的上下文中，当论述大体上垂直于基板的结构面上的氧化物厚度时，“共形地”可能最恰当。更加共形的沉积可以减少在结构的顶部积聚的材料。这种材料积聚可能导致材料过早地在相邻结构之间的沟槽的顶部脱焊，从而在沟槽中形成空隙。不幸地，减缓沉积速率也意味着增大沉积时间，这减少了工艺效率和生产速率。
有效地共形氧化HAR结构是有益的，所述HAR结构的实例包括SiNx层。
发明内容
在一个实施方式中，基板氧化组件包括：界定处理容积的腔室主体；设置在处理容积中的基板支撑件；耦接到处理容积的等离子体源；流体耦接到处理容积的蒸汽源；和基板加热器。
在一个实施方式中，一种处理半导体基板的方法包括：开始基板的高纵横比结构的共形自由基氧化包括：加热基板；以及将基板暴露于蒸汽；以及共形氧化基板。
在一个实施方式中，半导体器件包括含硅和氮层；在含硅和氮层中形成的特征，所述特征具有：大体上垂直于基板的面、底部区域、比底部区域离基板更远的顶部区域、和至少40:1的纵横比；以及在特征面上的氧化层，所述氧化层在底部区域中具有的厚度是在顶部区域中的氧化层的厚度的至少95％。
附图说明
因此，为了使本公开内容的上述特征可被详细理解，可参考实施方式获得简要概述于上文的本公开内容的更特定的描述，所述实施方式的一些在附图中示出。然而，应注意，所附附图仅示出了示范性实施方式，并且因此不被视为本公开内容的保护范围的限制，因为本公开内容可承认其他同等有效的实施方式。
图1示出具有已被氧化的一个或多个SiNx HAR结构，从而生成Si2N2O和SiO2层的基板。
图2示出用于SiNx HAR结构的共形率对温度的图表。
图3示出用于SiNx HAR结构的用于时间的平方根的函数的SiOx厚度的图表。
图4示出根据本发明的实施方式的基板氧化组件。
图5示出根据本发明的实施方式的基板氧化组件。
图6示出根据本发明的实施方式的基板处理的方法。
为了便于理解，在尽可能的情况下，已使用相同的元件符号来标示附图中共有的相同元件。可设想，一个实施例的元素和特征可有利地并入其他实施例中，而不另外赘述。
具体实施方式
基板氧化组件可以包括等离子体源，例如远程等离子体源(remote plasmasource；RPS)，和处理腔室，所述处理腔室经设计以在高纵横比(HAR)结构(例如，沟槽电容电介质、栅极电介质和3D NAND闪存结构)中执行原子氧自由基(O)生长(例如，共形自由基氧化)。在一些实施方式中，基板氧化组件可以利用蒸汽(诸如水(H2O)蒸汽)，来开始氮化硅(SiNx)材料的自由基氧化。基板氧化组件可以经设计以引发反应以形成氮氧化硅(Si2N2O)，所述氮氧化硅作为形成硅石(SiO2)的媒介物。在一些实施方式中，基板氧化组件可以包括外部的蒸汽源，例如异位(ex-situ)H2O蒸汽源，诸如H2O注射器、超纯H2O注射器、催化蒸汽发生器或致热(pyrogenic)蒸汽源。蒸汽源可以是有石英内衬的。蒸汽源可以通过导管流体耦接到处理腔室，所述导管可以是有石英内衬的。等离子体源可以利用含氧气体，诸如具有在约5％至约10％的范围中的H2浓度的氢气(H2)和氧气(O2)的混合物。在一些实施方式中，等离子体源可以是RPS、磁控型等离子体源、改进磁控型(Modified Magnetron Typed；MMT)等离子体源、远程等离子体氧化(remote plasma oxidation；RPO)源、电容耦合等离子体(capcitively coupled plasma；CCP)源、电感耦合等离子体(inductively coupledplasma；ICP)源或环形等离子体源。
图1A示出具有一个或多个HAR结构50的基板40，一个或多个HAR结构50例如为已经被共形地氧化的一个或多个SiNx结构，从而生成共形的SiO2层60。HAR结构50的面可以大体上垂直于基板40。例如，HAR结构50的面可以与基板40至少呈60°的角度。在图1A中，Si2N2O层55表示在HAR结构的每个面上的HAR结构50与SiO2层60之间。注意，沟槽65保留在HAR结构的每个面的SiO2层60之间。沟槽65可以提供至HAR结构的面的入口(access)，例如用于气体输送和/或反应物去除。随着纵横比增大，HAR结构的表面面积和沟槽的深度同样地增大。如熟悉本领域的普通技术人员在本公开的益处中所理解的，HAR结构的表面的共形自由基氧化可能受到O耗尽的阻碍，尤其在HAR结构的底部附近，例如在底部区域51中。
目前认为热活化氧(O2)分子在热力学上不利于将SiNx氧化成中间相Si2N2O层55。然而，一旦中间相Si2N2O层55形成，原子氧在HAR结构(诸如3D NAND HAR存储器沟槽)上提供高氧化物生长率和共形率(conformality)。由于质量和能量输送的挑战，O和羟基(OH)被认为在热力学上更不利于将SiNx氧化为中间相Si2N2O层55。一旦中间相Si2N2O层55形成为媒介物，接着SiO2层60可以在原子氧的存在下热生长。
迄今为止，已可以预期，在HAR结构中在低于约800℃的温度下的SiNx的氧化将具有接近100％共形率。如在图1A中示出，目前相信，中间反应产生中间相Si2N2O层55，中间相Si2N2O层55随后与O自由基反应以形成SiO2层60。因此，对于HAR结构50的共形自由基氧化，Si2N2O层55的厚度跨越HAR结构50的表面一般应是均匀的，如在图1B中示出的那样。然而，最新研究指示，诸如H或OH的亚稳(metastable)物种在沟槽65的底部附近可能不形成或出现，进而延长了在底部区域51中用于中间反应的培养时间。例如，在约700℃的基板温度下，在存在O2的情况下，对于HAR结构，Si2N2O层55可能非均匀地形成，如在图1C中示出的那样。
HAR结构上的层的共形率可以被测量为底部厚度(在靠近基板40的底部区域51中测量)对顶部厚度(在远离基板40的顶部区域52中测量)的比率，并且当乘以100时可以称作“底部/顶部％”。在一些实施方式中，Si2N2O层55在约700℃的基板温度下的底部/顶部％(如在图1C中示出)是约90％。这也可以在图2中的共形率对温度的图表中的点70处看出。同时目前相信，在约750℃-800℃之间的基板温度下，在存在O2的情况下，对于HAR结构，O2耗尽的速率允许Si2N2O层55在顶部附近缓慢地生长，从而提供接近100％的底部/顶部％。这一般在图2中建立共形物理条件(regime)80(在约750℃与约800℃之间)。同时目前相信，在更高基板温度下(诸如850℃和850℃以上的温度)，在存在O2的情况下，对于HAR结构，O2耗尽的速率允许Si2N2O层55在顶部附近迅速地生长，从而导致约80％至约90％之间的底部/顶部％。这可以在图2中的点85处看出。
最新研究指示，诸如H或OH的亚稳物质在沟槽65的底部附近可能不形成，进而延长在底部区域51中用于中间反应的培养时间。目前相信，原子氧在HAR结构中具有高的物种寿命。然而，H自由基不趋向于具有长的物种寿命。因此，H自由基被认为会携带走氮气。在一些实施方式中，可能形成氨气(NH3)副产物。
随着对中间反应的培养期的新的理解，应当了解，随着纵横比的增加，底部附近的O2耗尽速率可能变差。因此，即使在约800℃的基板温度下，实现用于更高纵横比结构的共形自由基氧化可能是困难的或者是不可能的。然而，进一步升高基板温度以提高O2耗尽的速率可能扭曲或损坏HAR结构。类似原理可以适用于结晶硅(多晶硅)和氧化铝HAR结构。
如在图3中示出，用于中间反应的培养期可能在存在蒸汽的情况下减少。例如出现在图3中的数据在线90处示出，在RPO期间，在存在5％的H2等离子体的情况下，且在700℃的基板温度下，用于SiNx HAR结构的SiOx厚度随时间的平方根的函数。线90仅在低于5s1/2与X轴交叉，从而指示SiOx的最初生长。然而，对于存在33％的H2和O自由基的情况下(如将对于蒸汽的情况)的相同的SiNx HAR结构，线95在约2.5s1/2与X轴交叉。因此，可推断，中间反应的培养期有利于蒸汽，而中间反应之后的氧化层的生长有利于氧气。热力学计算表明蒸汽是形成NH3副产物的更优选的反应物。O或OH不利于形成Si2N2O。
图4示出基板氧化组件100，基板氧化组件100具有腔室主体105和等离子体源110的。基板氧化组件100可以包括，例如3D NAND氧化腔室。等离子体源110可以是RPS。基板氧化组件100可以包括，例如MMT等离子体反应器、RPO反应器、CCP反应器、和ICP反应器，或环形源等离子体浸入式离子注入反应器。基板氧化组件100可以另外地或代替地包括与上述反应器的每个关联的等离子体源。腔室主体105可以界定处理容积115。腔室主体105可以包围处理容积，所述容积中O和OH用于处理基板，并且处理容积的压力可以维持在约0.5托与1托之间，以允许在基板处的等离子体膨胀和/或均匀氧化。在一些实施方式中，压力可以维持在约10毫托与约500毫托之间。在一些实施方式中，压力可以维持在约1托与约5托之间。等离子体源110可以利用含氧的气源130，含氧的气源130诸如具有在约5％至约10％的范围中的H2浓度的H2和O2的混合物。在一些实施方式中，由气源130提供的气体可以是例如提供H2和选择性地其他基本上不反应元素(诸如氮气活类似气体)的气体。等离子体源110可以在约5kW的功率下操作。腔室主体105可以具有约30公升与约60公升之间的总容积。腔室的横截面积的直径可以为约20英寸。在一个实施方式中，等离子体源110可以通过气体通口耦接至腔室主体105，以通过气体分配器120(诸如喷淋头)将反应等离子体从等离子体源110供应到处理容积115。例如，气体分配器120可以具有面向基板支撑件140的一个或多个出口。应注意，等离子体源110可以在任何适宜的位置耦接至腔室主体105以按需将反应等离子体供应到基板。
腔室主体105可以含有设置在处理容积115中的基板支撑件140。基板支撑件140可以包括用于在处理期间支撑基板的任何技术上可行的装置。腔室主体105可以含有基板加热器。例如，在一些实施方式中，基板支撑件140与一个或多个加热元件150(或加热元件的阵列)接触，加热元件150用于在处理期间导电加热基板。加热元件150可以是电阻加热器件、感应加热器件或热流体导管。在一些实施方式中，腔室主体105含有用于在处理期间辐射加热基板的一个或多个灯155(或灯阵列)。在一些实施方式中，加热元件150和/或灯155可以将基板支撑件加热至约700℃与约900℃之间的温度范围。温度可以通过设置在腔室主体105中的传感器(未示出)来被控制，所述传感器连接到改变供应至基板加热器的功率的温度控制器(未示出)。基板支撑件140可以具有约70mm2的横截面积。基板支撑件140可经调整大小以围绕基板的边缘提供“轮缘(rim)”。例如，基板支撑件140可以是圆的并且具有约300mm的直径。在一些实施方式中，基板支撑件140可以具有大于期望基板的直径约10mm至约40mm之间的直径。同样地，加热元件150可经调整大小以提供比基板支撑件140大的横截面积。在一些实施方式中，加热元件150可以是圆的并且具有在约320mm与约350mm之间的直径。等离子体源110可以经布置以与垂直于基板支撑件140的基板支撑面142的线共轴，并且穿过基板支撑件140的基板支撑面142的中心，其可以称作基板支撑件140的“轴线”。同样地，气体分配器120可以被布置以与基板支撑件140的轴线共轴。等离子体容积125可以在气体分配器120与基板支撑件140之间而在处理容积115中被界定。等离子体容积125可以耦接至等离子体源110。基板氧化组件100的部件可以经布置以允许气体跨越背离基板支撑件140的基板表面而扩散。例如，气体可以在沿基板支撑件的轴线，并且在远离(例如，超过)基板表面约5英寸至约6英寸之间的某点处进入处理容积115。气体可以进而流经基板支撑件140上的基板的表面。
图5示出基板氧化组件200，基板氧化组件200具有腔室主体205、等离子体源210和蒸汽源260(诸如异位H2O蒸汽源)的。除非另有说明，基板氧化组件200经构造而类似于基板氧化组件100。腔室主体205可以包围处理容积215，并且基板支撑件240可以设置在处理容积215中。等离子体源210可以耦接至含氧气源230，含氧气源230可以含有具有在约5％至约10％的范围内的H2浓度的H2和O2的混合物。在一些实施方式中，腔室主体205可以包括气体分配器220，诸如喷淋头。例如，气体分配器220可以具有面向基板支撑件240的一个或多个出口。等离子体容积225可以在处理容积215的气体分配器220与基板支撑件240之间。等离子体容积225可以耦接至等离子体源210以在等离子体容积225中形成等离子体，或将等离子体提供至等离子体容积225。腔室主体205可以例如在处理容积215中包围基板加热器。在一些实施方式中，基板支撑件240包括用于在处理期间导电加热基板的一个或多个加热元件250(或加热元件的阵列)。在一些实施方式中，腔室主体205包围用于在处理期间辐射加热基板的一个或多个灯255(或灯阵列)。
蒸汽源260可以是外部蒸汽源，例如，H2O注射器、超纯H2O注射器、催化蒸汽发生器或致热蒸汽源。蒸汽源260可以是有石英内衬的。在一些实施方式中，蒸汽源260可以通过导管流体耦接至处理容积215，所述导管可以是有石英内衬的。蒸汽源260可以流体耦接至处理容积215以跨越基板支撑件240的表面和/或围绕基板支撑件240的轴线分配蒸汽。在一些实施方式中，蒸汽可以围绕基板支撑件240的轴线对称地分配。蒸汽源260耦接至腔室主体205的入口，以及等离子体容积225可以在所述入口与基板支撑件240之间。在一些实施方式中，蒸汽源260可以流体耦接至气体分配器220。例如，气体分配器220可以具有一个或多个入口，以及蒸汽源260可以流体耦接至所述一个或多个入口。在一些实施方式中，蒸汽源260可以是催化蒸汽发生器。催化蒸汽发生器可以通过O2与H2的催化反应以产生超高纯度的H2O蒸汽。催化蒸汽发生器可以通过将氢源气体(例如H2)和氧源气体(例如O2)暴露于催化剂，而在低温下(例如，＜500℃)产生蒸汽。催化蒸汽发生器可以具有含催化剂内衬的(catalyst-lined)反应器或催化剂筒，在所述催化剂内衬反应器或催化剂筒中，H2O蒸汽通过化学反应而产生。包含在催化剂反应器内的催化剂可以包括金属或合金，诸如钯、铂、镍、铁、铬、钌、铑、上述材料合金或上述材料的组合。调节氢源气体和氧源气体的流动可以允许在从1％至100％浓度的任一点处精确地控制浓度。在一些实施方式中，O2对H2的比率在约14:20至约21:20之间，或为约21:20。H2O蒸汽可以含有H2O、H2、O2和上述气体的组合。在一些实施方式中，蒸汽可以含有至少30％的H2。在一些实施方式中，蒸汽和任何载气的组分的浓度经选择以在培养期减少处理容积中O的存在。在一些实施方式中，蒸汽源260可以是致热发生器。致热发生器可以经常在超过1,000℃的温度下由于点火而产生H2O蒸汽。
在一些实施方式中，具有HAR结构的基板可以在存在氮气的情况下被装载进腔室主体中。基板可以通过基板加热器而被最初加热。在最初加热期间，基板可被暴露于氧气、氮气或上述气体的组合中。在一些实施方式中，基板加热器可以是与基板支撑件接触的导电加热器，诸如电阻加热器。导电加热器可以在约700℃与约900℃之间的温度范围中操作。在一些实施方式中，基板加热器可以是辐射加热器，诸如指向基板的一个或多个灯。显然，基板温度可以稍微小于基板加热器的温度。例如，基板温度可以比基板加热器冷约100℃至约200℃。在一些实施方式中，基板温度可以在约500℃与约700℃之间，甚至在经过60秒或更长时间的加热之后。在一些实施方式中，在最初加热之后，基板温度可以在约750℃与约800℃之间。在一些实施方式中，腔室主体的壁可以维持在50℃左右的温度下。最初加热可以进行预定的时间(例如，在约60秒与120秒之间)和/或一直进行直到基板温度的测量回到所要的度数为止。例如，最初加热可以进行直到基板温度被测量为至少600℃为止。例如，基板温度可以通过高温计或石英热电偶来测量。
一旦最初加热已完成，则蒸汽氧化可以引发基板的共形自由基氧化。蒸汽可被引入腔室主体中。蒸汽可以与载气(例如O2或诸如氮气或氩气的惰性气体)结合而被引入。蒸汽可以在约50托或更小的分压下被引入。基板加热器可以在蒸汽暴露期间继续加热基板。基板可以暴露于蒸汽预定的时间(例如，在约5秒与约45秒之间)。蒸汽可以在HAR结构的表面上开始中间反应。例如，Si2N2O可以在存在蒸汽的情况下在SiNx结构的表面上形成。在一些实施方式中，Si2N2O可以在存在蒸汽的情况下在SiNx结构的表面上共形地形成。
一旦蒸汽暴露已完成，就可以净化腔室主体。随后基板可以暴露于例如来自RPS的等离子体。基板加热器可以在等离子体暴露期间继续加热基板。等离子体可以共形地氧化HAR结构。例如，SiO2可以在存在等离子体的情况下在SiNx结构的表面上形成。Si2N2O层可以保留在SiNx结构的表面与SiO2之间。
如在图6中示出，参考在图4和图5中描述的说明性结构描述方法300。方法300一般通过在腔室主体中包围具有HAR结构的基板而在步骤305处开始。基板可以包括适于制造上文识别的存储器器件(例如，3D NAND闪存器件)的类型的任何材料，例如，诸如结晶硅、应变硅、硅锗、掺杂或无掺杂的多晶硅、掺杂或无掺杂的硅晶片、图案化或非图案化的晶片、绝缘体上硅(silicon on insulator；SOI)、碳掺杂氧化硅、掺杂硅或类似材料。随后，方法300可以包括：在步骤310最初地加热基板。在一些实施方式中，可以跳过步骤310，并且方法300可以直接地进行至步骤320，在一定时段(例如约5秒与约45秒之间)内将蒸汽流进腔室主体中。所述时段可以随着基板温度增高而减小。蒸汽可以在设置基板的腔室主体外部产生。蒸汽可以随后流进腔室主体中和/或跨越基板的表面。在蒸汽流动时，腔室中的压力可以在约0.5托与约100托之间。蒸汽可以与载气(例如O2或诸如氮气或氩气的惰性气体)混合。蒸汽可以在HAR结构的表面上开始中间反应。例如，在步骤321，Si2N2O可以在存在蒸汽的情况下在SiNx结构的表面上形成。基板可以在步骤322处加热，同时蒸汽在流动。选择性地，方法可以包括在步骤325，在流动蒸汽之后净化腔室。随后，方法可以在步骤330处包括将等离子体流进腔室主体中一段时间。等离子体可以从耦接至前驱物气源的等离子体源(诸如RPS)流出。等离子体可以包括约95％浓度的O2和约5％浓度的H。等离子体的压力可以是约1托至约5托。等离子体可以共形地氧化HAR结构。例如，在步骤331，SiO2可以在存在等离子体的情况下在SiNx结构的表面上形成。
在一个实施方式中，基板氧化组件包括：界定处理容积的腔室主体；设置在处理容积中的基板支撑件；耦接到处理容积的等离子体源；流体耦接到处理容积的蒸汽源；和基板加热器。
在本文公开的一个或多个实施方式中，基板氧化组件进一步包括将蒸汽源流体耦接至处理容积的有石英内衬的导管。
在本文公开的一个或多个实施方式中，蒸汽源是有石英内衬的。
在本文公开的一个或多个实施方式中，处理容积包括等离子体容积，以及等离子体源耦接至等离子体容积。
在本文公开的一个或多个实施方式中，蒸汽源耦接至腔室主体的入口，并且等离子体容积位于入口与基板支撑件之间。
在本文公开的一个或多个实施方式中，基板氧化组件进一步包括耦接至腔室主体的气体分配器，其中：气体分配器具有一个或多个入口，蒸汽源流体耦接至一个或多个入口，并且气体分配器具有面向基板支撑件的一个或多个出口。
在本文公开的一个或多个实施方式中，处理容积包括等离子体容积，等离子体源耦接至等离子体容积；并且等离子体容积在气体分配器与基板支撑件之间。
在本文公开的一个或多个实施方式中，基板氧化组件进一步包括耦接至腔室主体的气体分配器，其中：气体分配器具有一个或多个入口，并且蒸汽源通过具有石英内衬的导管流体耦接至一个或多个入口。
在本文公开的一个或多个实施方式中，等离子体源包括下列等离子体源的至少一个：远程等离子体源、磁控型等离子体源、改进磁控型等离子体源、远程等离子体氧源、电容耦合等离子体源、电感耦合等离子体源和环形等离子体源。
在本文公开的一个或多个实施方式中，基板氧化组件进一步包括流体耦接至等离子体源的含氧气源。
在本文公开的一个或多个实施方式中，含氧气体含有5％至10％氢气。
在本文公开的一个或多个实施方式中，蒸汽源包括下列蒸汽源的至少一个：H2O注射器、超纯H2O注射器、催化蒸汽发生器和致热蒸汽源。
在本文公开的一个或多个实施方式中，基板氧化组件进一步包括可操作地耦接至基板支撑件的下列加热源中的至少一个：辐射加热源和导电加热源。
在本文公开的一个或多个实施方式中，基板加热器能够加热至700℃与1100℃之间。
在本文公开的一个或多个实施方式中，腔室能够共形自由基氧化高纵横比结构。
在本文公开的一个或多个实施方式中，在共形自由基氧化之后，在高纵横比结构的底部区域中的二氧化硅层的厚度介于高纵横比结构的顶部区域中的二氧化硅层的厚度的95％与105％之间。
在本文公开的一个或多个实施方式中，高纵横比结构具有至少40:1的纵横比。
在本文公开的一个或多个实施方式中，高纵横比结构包括氮化硅、结晶硅或氧化铝中的至少一个。
在本文公开的一个或多个实施方式中，高纵横比结构包括3D NAND结构。
在一个实施方式中，一种处理半导体基板的方法包括：开始基板的高纵横比结构的共形自由基氧化，包括：加热基板；以及将基板暴露于蒸汽；以及共形氧化基板。
在本文公开的一个或多个实施方式中，方法进一步包括，在开始高纵横比结构的共形自由基氧化之前，将基板装载进入存在氮气的腔室主体中。
在本文公开的一个或多个实施方式中，方法进一步包括，在开始高纵横比结构的共形自由基氧化之前，最初地加热基板。
在本文公开的一个或多个实施方式中，方法进一步包括，在最初地加热基板的同时，将基板暴露于下列气体中的至少一种：氧气、氮气和上述气体的组合。
在本文公开的一个或多个实施方式中，最初地加热基板包括在700℃与900℃之间的温度下操作导电加热器，同时导电加热器与基板支撑件接触。
在本文公开的一个或多个实施方式中，最初地加热基板持续至少60秒。
在本文公开的一个或多个实施方式中，持续最初地加热基板直到基板的温度为至少600℃为止。
在本文公开的一个或多个实施方式中，在最初加热基板之后，基板的温度在750℃与800℃之间。
在本文公开的一个或多个实施方式中，加热基板包括：使用电阻加热器件将基板支撑件导电加热至约700℃与900℃之间的温度。
在本文公开的一个或多个实施方式中，方法进一步包括，在加热基板的同时，将基板暴露于氧气或氮气。
在本文公开的一个或多个实施方式中，方法进一步包括，在基板暴露于蒸汽的同时，加热基板。
在本文公开的一个或多个实施方式中，方法进一步包括，在基板暴露于蒸汽的同时，将基板的温度维持在750℃与800℃之间。
在本文公开的一个或多个实施方式中，将基板暴露于蒸汽持续5秒与45秒之间。
在本文公开的一个或多个实施方式中，蒸汽包括至少30％的H2。
在本文公开的一个或多个实施方式中，将基板暴露于蒸汽包括：使用处理腔室外部的蒸汽源产生蒸汽，其中基板包含在处理腔室中；以及将蒸汽流进处理腔室中。
在本文公开的一个或多个实施方式中，产生蒸汽包括催化蒸汽发生器。
在本文公开的一个或多个实施方式中，流动蒸汽包括在处理腔室中围绕基板支撑件的轴线提供蒸汽的对称分配。
在本文公开的一个或多个实施方式中，将基板暴露于蒸汽包括将蒸汽与下列气体中的至少一种混合：载气、氧气、氮气、氩气、惰性气体和上述气体组合。
在本文公开的一个或多个实施方式中，方法进一步包括，在开始高纵横比结构的共形自由基氧化之后，将基板暴露于等离子体。
在本文公开的一个或多个实施方式中，方法进一步包括，在开始高纵横比结构的共形自由基氧化之后，并且在将基板暴露于等离子体之前，净化含有基板的腔室主体。
在本文公开的一个或多个实施方式中，在将基板暴露于等离子体之后，在高纵横比结构的底部区域中的二氧化硅层的厚度介于高纵横比结构的顶部区域中的二氧化硅层的厚度的95％与105％之间。
在本文公开的一个或多个实施方式中，在将基板暴露于等离子体之后，在高纵横比结构中的沟槽保持未填充的状态。
在本文公开的一个或多个实施方式中，方法进一步包括，在将基板暴露于等离子体的同时，加热基板。
在本文公开的一个或多个实施方式中，方法进一步包括由含氧气体形成等离子体。
在本文公开的一个或多个实施方式中，含氧气体含有5％至10％氢气。
在本文公开的一个或多个实施方式中，高纵横比结构具有至少40:1的纵横比。
在本文公开的一个或多个实施方式中，高纵横比结构包括氮化硅、结晶硅或氧化铝的至少一个。
在本文公开的一个或多个实施方式中，高纵横比结构包括3D NAND结构。
在本文公开的一个或多个实施方式中，基板设置在处理腔室中；以及将基板暴露于蒸汽包括：在第一持续时间内将蒸汽和载气流进处理腔室中；在第二持续时间内停止蒸汽流动并同时继续载气流动；以及在第三持续时间内将蒸汽和载气流进处理腔室中。
在一个实施方式中，半导体器件包括含硅和氮层；在含硅和氮层中形成的特征，所述特征具有：大体上垂直于基板的表面、底部区域、比底部区域离基板更远的顶部区域、和至少40:1的纵横比；以及在特征的表面上的氧化层，所述氧化层在底部区域中具有的厚度是在顶部区域中的氧化层的厚度的至少95％。
在本文公开的一个或多个实施方式中，半导体器件包括下列材料中的至少一个：存储器器件、3D NAND闪存器件、结晶硅、应变硅、硅锗、掺杂多晶硅、无掺杂多晶硅、掺杂硅晶片、无掺杂硅晶片、图案化晶片、非图案化晶片、绝缘体上硅、碳掺杂氧化硅、掺杂硅或上述材料的组合。
尽管上述内容针对本发明的实施方式，但是也可在不脱离本发明的基本范围的情况下，设计本发明的其他和进一步实施方式，并且本发明的范围由随附的权利要求书确定。

Claims (15)

1.一种基板氧化组件，包括：
腔室主体，界定处理容积；
基板支撑件，设置在所述处理容积中；
等离子体源，耦接至所述处理容积；
蒸汽源，流体耦接至所述处理容积；以及
基板加热器，能够加热至700℃与1100℃之间。
2.根据权利要求1所述的组件，进一步包括有石英内衬的导管，所述有石英内衬的导管将所述蒸汽源流体耦接至所述处理容积。
3.根据权利要求1所述的组件，其中所述处理容积包括等离子体容积，所述等离子体源耦接至所述等离子体容积，所述蒸汽源耦接至所述腔室主体的入口，以及所述等离子体容积位于所述入口与所述基板支撑件之间。
4.根据权利要求1所述的组件，进一步包括耦接至所述腔室主体的气体分配器，其中：
所述气体分配器具有一个或多个入口，
所述蒸汽源流体耦接至所述一个或多个入口，以及
所述气体分配器具有面向所述基板支撑件的一个或多个出口。
5.根据权利要求4所述的组件，其中：
所述处理容积包括等离子体容积，
所述等离子体源耦接至所述等离子体容积；以及
所述等离子体容积位于所述气体分配器与所述基板支撑件之间。
6.根据权利要求1所述的组件，其中所述等离子体源包括下列源中的至少一个：远程等离子体源、磁控型等离子体源、改进型磁控型等离子体源、远程等离子体氧源、电容耦合等离子体源、电感耦合等离子体源和环形等离子体源。
7.根据权利要求1所述的组件，其中所述蒸汽源包括下列部件中的至少一个：H2O注射器、超纯H2O注射器、催化蒸汽发生器和致热蒸汽源。
8.根据权利要求1所述的组件，进一步包括下列可操作地耦接至所述基板支撑件的下列加热源的至少一个：辐射加热源和导电加热源。
9.根据权利要求1所述的组件，其中所述腔室能够对高纵横比结构进行共形自由基氧化。
10.一种处理半导体基板的方法，包括：
开始所述基板的高纵横比结构的共形自由基氧化，包括：
使用电阻加热器件将所述基板支撑件导电加热至约700℃与900℃之间的温度；以及
将所述基板暴露于蒸汽；以及
共形氧化所述基板。
11.根据权利要求10所述的方法，进一步包括：在所述开始所述高纵横比结构的共形自由基氧化之前，最初加热所述基板。
12.根据权利要求11所述的方法，其中持续所述最初加热所述基板直到所述基板的温度为至少600℃为止。
13.根据权利要求10所述的方法，进一步包括：当将所述基板暴露于蒸汽时，将所述基板的温度维持在750℃与800℃之间。
14.一种半导体器件，包括∶
含硅和氮层；
形成在所述含硅和氮层中的特征，具有：
大体上垂直于基板的表面；
底部区域；
顶部区域，所述顶部区域比所述底部区域离所述基板更远；以及
至少40:1的纵横比；以及
氧化层，在所述特征的所述表面上，所述氧化层在所述底部区域中具有厚度，所述厚度是在所述顶部区域中的所述氧化层的厚度的至少95％。
15.根据权利要求14所述的半导体器件，其中所述半导体器件包括下列材料中的至少一个：存储器器件、3D NAND闪存器件、结晶硅、应变硅、硅锗、掺杂多晶硅、无掺杂多晶硅、掺杂硅晶片、无掺杂硅晶片、图案化晶片、非图案化晶片、绝缘体上的硅、碳掺杂氧化硅、掺杂硅或上述材料的组合。
CN201710827129.3A 2016-09-14 2017-09-14 用于高纵横比共形自由基氧化的蒸汽氧化反应 Active CN107818906B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710947719.XA CN107818907B (zh) 2016-09-14 2017-09-14 用于高纵横比共形自由基氧化的蒸汽氧化反应

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662394293P 2016-09-14 2016-09-14
US62/394,293 2016-09-14
US15/417,969 2017-01-27
US15/417,969 US20180076026A1 (en) 2016-09-14 2017-01-27 Steam oxidation initiation for high aspect ratio conformal radical oxidation

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710947719.XA Division CN107818907B (zh) 2016-09-14 2017-09-14 用于高纵横比共形自由基氧化的蒸汽氧化反应

Publications (2)

Publication Number Publication Date
CN107818906A true CN107818906A (zh) 2018-03-20
CN107818906B CN107818906B (zh) 2022-04-05

Family

ID=61560332

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201710947719.XA Active CN107818907B (zh) 2016-09-14 2017-09-14 用于高纵横比共形自由基氧化的蒸汽氧化反应
CN201822082169.2U Active CN209496853U (zh) 2016-09-14 2017-09-14 半导体器件
CN201721177346.4U Active CN208336146U (zh) 2016-09-14 2017-09-14 基板氧化组件
CN201710827129.3A Active CN107818906B (zh) 2016-09-14 2017-09-14 用于高纵横比共形自由基氧化的蒸汽氧化反应

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN201710947719.XA Active CN107818907B (zh) 2016-09-14 2017-09-14 用于高纵横比共形自由基氧化的蒸汽氧化反应
CN201822082169.2U Active CN209496853U (zh) 2016-09-14 2017-09-14 半导体器件
CN201721177346.4U Active CN208336146U (zh) 2016-09-14 2017-09-14 基板氧化组件

Country Status (4)

Country Link
US (3) US20180076026A1 (zh)
CN (4) CN107818907B (zh)
TW (4) TWM564252U (zh)
WO (1) WO2018052476A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180076026A1 (en) 2016-09-14 2018-03-15 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
US10636650B2 (en) 2018-01-15 2020-04-28 Applied Materials, Inc. Argon addition to remote plasma oxidation
CN110600478B (zh) * 2019-08-28 2022-03-18 长江存储科技有限责任公司 一种三维存储器的制备方法及三维存储器
CN110620078B (zh) * 2019-09-16 2022-07-08 长江存储科技有限责任公司 一种沟道孔内的阻挡氧化层生成方法
US11610776B2 (en) 2021-02-08 2023-03-21 Applied Materials, Inc. Method of linearized film oxidation growth

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163523A (ja) * 1992-11-20 1994-06-10 Fujitsu Ltd 半導体装置の製造方法
US20030075108A1 (en) * 1999-12-17 2003-04-24 Intel Corporation Method and apparatus for dry/catalytic-wet steam oxidation of silicon
US20050005844A1 (en) * 2003-05-23 2005-01-13 Tokyo Electron Limited Process and apparatus for forming oxide film, and electronic device material
CN101431023A (zh) * 2007-11-02 2009-05-13 应用材料股份有限公司 在基板上形成高纵横比特征的方法
CN104752199A (zh) * 2013-11-07 2015-07-01 诺发系统公司 用于先进图案化的软着陆纳米层压层
CN208336146U (zh) * 2016-09-14 2019-01-04 应用材料公司 基板氧化组件

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
US6159866A (en) 1998-03-02 2000-12-12 Applied Materials, Inc. Method for insitu vapor generation for forming an oxide on a substrate
US6037273A (en) 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
JPH11354516A (ja) * 1998-06-08 1999-12-24 Sony Corp シリコン酸化膜形成装置及びシリコン酸化膜形成方法
US6114258A (en) 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
US6461948B1 (en) 2000-03-29 2002-10-08 Techneglas, Inc. Method of doping silicon with phosphorus and growing oxide on silicon in the presence of steam
US6399490B1 (en) * 2000-06-29 2002-06-04 International Business Machines Corporation Highly conformal titanium nitride deposition process for high aspect ratio structures
WO2003021642A2 (en) 2001-08-31 2003-03-13 Applied Materials, Inc. Method and apparatus for processing a wafer
US20030045098A1 (en) 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US7141483B2 (en) 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US20070212850A1 (en) * 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US20040265215A1 (en) 2003-06-26 2004-12-30 Decarli Don Method and system for generating water vapor
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US20070196011A1 (en) * 2004-11-22 2007-08-23 Cox Damon K Integrated vacuum metrology for cluster tool
US7109097B2 (en) 2004-12-14 2006-09-19 Applied Materials, Inc. Process sequence for doped silicon fill of deep trenches
KR100900073B1 (ko) 2005-03-16 2009-05-28 가부시키가이샤 히다치 고쿠사이 덴키 기판처리방법 및 기판처리장치
JP2006310736A (ja) * 2005-03-30 2006-11-09 Tokyo Electron Ltd ゲート絶縁膜の製造方法および半導体装置の製造方法
US8926731B2 (en) 2005-09-13 2015-01-06 Rasirc Methods and devices for producing high purity steam
US7902080B2 (en) 2006-05-30 2011-03-08 Applied Materials, Inc. Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US7825038B2 (en) 2006-05-30 2010-11-02 Applied Materials, Inc. Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
WO2008041601A1 (fr) * 2006-09-29 2008-04-10 Tokyo Electron Limited Procédé d'oxydation par plasma, appareil d'oxydation par plasma et support de stockage
US20090065896A1 (en) * 2007-09-07 2009-03-12 Seoul National University Industry Foundation CAPACITOR HAVING Ru ELECTRODE AND TiO2 DIELECTRIC LAYER FOR SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME
US7951728B2 (en) 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US7943531B2 (en) 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
US7541297B2 (en) 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
US8153348B2 (en) 2008-02-20 2012-04-10 Applied Materials, Inc. Process sequence for formation of patterned hard mask film (RFP) without need for photoresist or dry etch
US8187381B2 (en) 2008-08-22 2012-05-29 Applied Materials, Inc. Process gas delivery for semiconductor process chamber
US8507389B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Methods for forming dielectric layers
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
JP5570938B2 (ja) 2009-12-11 2014-08-13 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
US8563095B2 (en) * 2010-03-15 2013-10-22 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features
US20120177846A1 (en) * 2011-01-07 2012-07-12 Applied Materials, Inc. Radical steam cvd
US20120222618A1 (en) * 2011-03-01 2012-09-06 Applied Materials, Inc. Dual plasma source, lamp heated plasma chamber
JP5933394B2 (ja) 2011-09-22 2016-06-08 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
WO2013071033A1 (en) * 2011-11-10 2013-05-16 Saint-Gobain Ceramics & Plastics, Inc. A system for use in the formation of semiconductor crystalline materials
JP6066571B2 (ja) 2012-02-17 2017-01-25 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
US8871656B2 (en) 2012-03-05 2014-10-28 Applied Materials, Inc. Flowable films using alternative silicon precursors
JP6538300B2 (ja) * 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
US20140349491A1 (en) 2013-05-24 2014-11-27 Applied Materials, Inc. Methods and apparatus for selective oxidation of a substrate
CN105453233B (zh) * 2013-08-09 2019-10-22 应用材料公司 于外延生长之前预清洁基板表面的方法和设备
US9297073B2 (en) 2014-04-17 2016-03-29 Applied Materials, Inc. Accurate film thickness control in gap-fill technology
KR101598463B1 (ko) 2014-04-30 2016-03-02 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
US9875888B2 (en) 2014-10-03 2018-01-23 Applied Materials, Inc. High temperature silicon oxide atomic layer deposition technology

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163523A (ja) * 1992-11-20 1994-06-10 Fujitsu Ltd 半導体装置の製造方法
US20030075108A1 (en) * 1999-12-17 2003-04-24 Intel Corporation Method and apparatus for dry/catalytic-wet steam oxidation of silicon
US20050005844A1 (en) * 2003-05-23 2005-01-13 Tokyo Electron Limited Process and apparatus for forming oxide film, and electronic device material
CN101431023A (zh) * 2007-11-02 2009-05-13 应用材料股份有限公司 在基板上形成高纵横比特征的方法
CN104752199A (zh) * 2013-11-07 2015-07-01 诺发系统公司 用于先进图案化的软着陆纳米层压层
CN208336146U (zh) * 2016-09-14 2019-01-04 应用材料公司 基板氧化组件
CN209496853U (zh) * 2016-09-14 2019-10-15 应用材料公司 半导体器件

Also Published As

Publication number Publication date
US11948791B2 (en) 2024-04-02
CN209496853U (zh) 2019-10-15
CN107818907A (zh) 2018-03-20
TW202040727A (zh) 2020-11-01
WO2018052476A1 (en) 2018-03-22
US11189485B2 (en) 2021-11-30
CN107818907B (zh) 2022-04-29
TWM564252U (zh) 2018-07-21
TWM564250U (zh) 2018-07-21
US20180076026A1 (en) 2018-03-15
TWI722238B (zh) 2021-03-21
TWI742722B (zh) 2021-10-11
TW201824432A (zh) 2018-07-01
US20200227256A1 (en) 2020-07-16
US20220051890A1 (en) 2022-02-17
CN107818906B (zh) 2022-04-05
CN208336146U (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
CN209496853U (zh) 半导体器件
US20130337653A1 (en) Semiconductor processing apparatus with compact free radical source
CN101903984B (zh) 利用等离子体清洁处理形成钝化层以降低自然氧化物生长的方法
CN103270578B (zh) 使用微波等离子体的薄膜沉积
TWI375275B (en) Formation of silicon nitride film
KR20070051279A (ko) 저온 실리콘 화합물 증착
JP2012523127A (ja) シリコンウェハのホウ素ドーピング
KR102109305B1 (ko) 탄소 층을 도포하기 위한 장치 및 방법
WO2002081788A2 (en) Method for h2 recycling in semiconductor processing system
US8202621B2 (en) Opaque low resistivity silicon carbide
JPH0377655B2 (zh)
TW541576B (en) Heating system and method for heating an atmospheric reactor
US11961739B2 (en) Boron concentration tunability in boron-silicon films
KR102603029B1 (ko) 열처리 방법 및 열처리 장치
JP2001003174A (ja) 薄膜の形成方法及び誘導結合型プラズマｃｖｄ装置
JP2006179819A (ja) 成膜装置、成膜方法及び記憶媒体。
KR20130077488A (ko) 탄화규소 증착 방법
TW201145387A (en) Plasma film-forming apparatus and plasma film-forming method
JP2002069649A (ja) 成膜装置および成膜方法
CN105483654A (zh) 一种用于生成纳米晶硅薄膜的装置
KR101829800B1 (ko) 증착 장치 및 증착 방법
KR101823679B1 (ko) 증착 장치 및 증착 방법
WO2023075899A1 (en) Plasma processing with tunable nitridation
CN116083877A (zh) 一种炉管与形成薄膜的方法
JP2005108988A (ja) 半導体製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant