CN107817383A - 一种基于运动辐射源的高精度频率测量系统 - Google Patents

Abstract

本发明公开了一种基于运动辐射源的高精度频率测量系统，属于频率测量技术领域。其包括参考信号源模块、被测信号源模块、第一频率变换模块、第二频率变换模块、模拟信号处理模块、分频器模块、锁相倍频模块、脉冲边沿提取模块、异频量子化鉴相模块、相位差脉冲处理模块、脉冲计数模块以及计数值存储模块。本发明采用异频量子化鉴相处理方法，能够大幅度提高频率测量的精度，加强系统在复杂背景下的可生存性和安全可靠性，是对现有技术的一种重要改进。

Description

一种基于运动辐射源的高精度频率测量系统

技术领域

本发明涉及频率测量技术领域，特别是指一种基于运动辐射源的高精度频率测量系统。

背景技术

频率测量是精密测量物理领域要解决的关键问题之一，这个问题的解决有助于时间频率的传输和比对、相位噪声测量和抑制以及新型原子频标的精度提高，并对整个卫星导航系统与装备技术的进一步发展起到强有力的推动作用。目前传统的频率测量系统建立在脉冲计数基础之上，主要存在两个方面的缺陷：一是受填充脉冲频率的限制，二是存在±1个字的计数误差。为降低这种缺陷，提高测量精度，国际上比较流行的做法是将各种频率测量方法综合运用，如将模拟内插法和时间游标法结合起来，可使±1个字计数误差减少到1/1000左右，测量精度能达到皮秒级，但该方法的实现电路设计复杂、仪器造价高，从而限制了其应用的广泛性。

发明内容

有鉴于此，本发明提出一种基于运动辐射源的高精度频率测量系统，其能够大幅度提高频率测量的精度，加强系统在复杂背景下的可生存性和安全可靠性。

基于上述目的，本发明提供的技术方案是：

一种基于运动辐射源的高精度频率测量系统，其包括参考信号源模块、被测信号源模块、第一频率变换模块、第二频率变换模块、模拟信号处理模块、分频器模块、锁相倍频模块、脉冲边沿提取模块、异频量子化鉴相模块、相位差脉冲处理模块、脉冲计数模块以及计数值存储模块；

所述参考信号源模块由用于产生高稳定度参考信号的超高稳定度晶体振荡器实现；

所述被测信号源模块由用于提供被测信号的脉冲信号接收器实现；

所述第一频率变换模块和第二频率变换模块均由用于产生射频信号的频率合成器实现；

所述模拟信号处理模块由用于将参考信号变换为方波脉冲信号的施密特触发器实现；

所述分频器模块具有分别输出1KHz和4KHz方波脉冲信号的两个信号输出端，所述分频器模块通过FPGA内部的计数分频器实现，该计数分频器能够产生用于异频量子化鉴相的1KHz和4KHz方波脉冲信号，其中1KHz方波脉冲信号属于被测信号，4KHz方波脉冲信号属于参考信号；

所述锁相倍频模块通过FPGA内部的锁相环实现，该锁相环具有用于产生高频时钟脉冲信号的倍频功能；

所述脉冲边沿提取模块通过FPGA内部的边沿型D触发器、2输入与门电路以及反相器实现，用于提取1KHz和4KHz方波脉冲信号的前沿；

所述异频量子化鉴相模块由电平型RS触发器实现，所述电平型RS触发器具有两个信号输入端，用于产生参考信号和被测信号之间的相位差脉冲；

所述相位差脉冲处理模块通过FPGA内部的自编程序控制器实现，该自编程序控制器用于将相位差脉冲以最大公因子周期为单元进行量子化，产生以最小公倍数周期为间隔的脉冲同步信号和脉冲计数控制信号；

所述脉冲计数模块包括3个功能相同的计数器，这3个计数器结合脉冲计数控制信号分别用于对被测信号的整周期、参考信号的整周期以及相位差脉冲宽度进行计数并获得计数值；

所述参考信号源模块的信号输出端与所述第一频率变换模块的信号输入端连接，所述被测信号源模块的信号输出端与所述第二频率变换模块的信号输入端连接，所述第一频率变换模块的信号输出端与所述模拟信号处理模块的信号输入端连接，所述第二频率变换模块及模拟信号处理模块的信号输出端均与所述分频器模块的信号输入端连接，所述模拟信号处理模块的信号输出端还与所述锁相倍频模块的信号输入端连接；所述锁相倍频模块的信号输出端与所述脉冲边沿提取模块中一边沿型D触发器的时钟端连接，所述分频器模块的1KHz信号输出端和4KHz信号输出端分别与所述脉冲边沿提取模块中一边沿型D触发器的信号输入端连接，每个边沿型D触发器的信号输出端分别与一反相器连接，对于分频器模块输出的1KHz信号和4KHz信号，每个信号的原信号及其反向信号通过所述脉冲边沿提取模块中一2输入与门电路进行取与，从而通过所述脉冲边沿提取模块的两个信号输出端输出相应信号的信号前沿；所述脉冲边沿提取模块的两个信号输出端分别与所述异频量子化鉴相模块中电平型RS触发器的两个信号输入端连接，所述异频量子化鉴相模块的信号输出端与所述相位差脉冲处理模块的信号输入端连接，所述相位差脉冲处理模块的信号输出端与所述脉冲计数模块中的三个脉冲计数器分别连接，所述三个脉冲计数器的信号输出端均与所述计数值存储模块连接。

可选的，所述计数值存储模块通过FPGA内部的存储器实现，用于对脉冲计数模块中各计数器获得的计数值进行存储。

可选的，所述存储器为先入先出存储单元。

可选的，所述计数器通过FPGA内部的计数器单元实现。

可选的，还包括用于进行数据处理和频率显示的上位机，所述上位机从所述计数值存储模块处获取计数值，根据计数值及频率测量算法解算被测信号的频率值，并将频率值显示出来。

从上面的叙述可以看出，本发明技术方案的有益效果在于：

1、相对于传统的频率测量技术，本发明无需复杂的频率综合及归一化处理电路，而是利用异频量子化鉴相大幅度地提高了系统的频率稳定度和可靠性。本发明中的电路设计简单，开发成本低，附加噪声小，此外，由于最大公因子周期对相位差脉冲的量化，任意时刻的相位差脉冲边沿以最小公倍数周期为间隔严格同步，从而消除了传统频率测量中的±1个字的计数误差。

2、由于采用了区别于传统相位比对方法的异频量子化鉴相原理，本发明的测量分辨率和短期频率稳定度均得到了大幅度提高，系统在复杂背景下的稳定性更强，安全性和可靠性更高，在射频甚至X波段范围内任意频率的测量分辨率优于1皮秒，系统的频率测量精度优于2.87E-12/s量级。

附图说明

为了更加清楚地描述本专利，下面提供一幅或多幅附图，这些附图旨在对本专利的背景技术、技术原理和/或某些具体实施方案做出辅助说明。需要注意的是，这些附图可以给出也可以不给出一些在本专利文字部分已有描述且属于本领域普通技术人员公知常识的具体细节；并且，因为本领域的普通技术人员完全可以结合本专利已公开的文字内容和/或附图内容，在不付出任何创造性劳动的情况下设计出更多的附图，因此下面这些附图可以涵盖也可以不涵盖本专利文字部分所叙述的所有技术方案。此外，这些附图的具体内涵需要结合本专利的文字内容予以确定，当本专利的文字内容与这些附图中的某个明显结构不相符时，需要结合本领域的公知常识以及本专利其他部分的叙述来综合判断到底是本专利的文字部分存在笔误，还是附图中存在绘制错误。特别地，以下附图均为示例性质的图片，并非旨在暗示本专利的保护范围，本领域的普通技术人员通过参考本专利所公开的文字内容和/或附图内容，可以在不付出任何创造性劳动的情况下设计出更多的附图，这些新附图所代表的技术方案依然在本专利的保护范围之内。

图1是本发明实施例的一种结构示意图。

具体实施方式

为了便于本领域技术人员对本专利技术方案的理解，同时，为了使本专利的技术目的、技术方案和有益效果更加清楚，并使权利要求书的保护范围得到充分支持，下面以具体案例的形式对本专利的技术方案做出进一步的、更详细的说明。

一种基于运动辐射源的高精度频率测量系统，其包括参考信号源模块、被测信号源模块、第一频率变换模块、第二频率变换模块、模拟信号处理模块、分频器模块、锁相倍频模块、脉冲边沿提取模块、异频量子化鉴相模块、相位差脉冲处理模块、脉冲计数模块以及计数值存储模块；

所述参考信号源模块由用于产生高稳定度参考信号的超高稳定度晶体振荡器实现；

所述被测信号源模块由用于提供被测信号的脉冲信号接收器实现；

所述第一频率变换模块和第二频率变换模块均由用于产生射频信号的频率合成器实现；

所述模拟信号处理模块由用于将参考信号变换为方波脉冲信号的施密特触发器实现；

所述分频器模块具有分别输出1KHz和4KHz方波脉冲信号的两个信号输出端，所述分频器模块通过FPGA内部的计数分频器实现，该计数分频器能够产生用于异频量子化鉴相的1KHz和4KHz方波脉冲信号，其中1KHz方波脉冲信号属于被测信号，4KHz方波脉冲信号属于参考信号；

所述锁相倍频模块通过FPGA内部的锁相环实现，该锁相环具有用于产生高频时钟脉冲信号的倍频功能；

所述脉冲边沿提取模块通过FPGA内部的边沿型D触发器、2输入与门电路以及反相器实现，用于提取1KHz和4KHz方波脉冲信号的前沿；

所述异频量子化鉴相模块由电平型RS触发器实现，所述电平型RS触发器具有两个信号输入端，用于产生参考信号和被测信号之间的相位差脉冲；

所述相位差脉冲处理模块通过FPGA内部的自编程序控制器实现，该自编程序控制器用于将相位差脉冲以最大公因子周期为单元进行量子化，产生以最小公倍数周期为间隔的脉冲同步信号和脉冲计数控制信号；

所述脉冲计数模块包括3个功能相同的计数器，这3个计数器结合脉冲计数控制信号分别用于对被测信号的整周期、参考信号的整周期以及相位差脉冲宽度进行计数并获得计数值；

所述参考信号源模块的信号输出端与所述第一频率变换模块的信号输入端连接，所述被测信号源模块的信号输出端与所述第二频率变换模块的信号输入端连接，所述第一频率变换模块的信号输出端与所述模拟信号处理模块的信号输入端连接，所述第二频率变换模块及模拟信号处理模块的信号输出端均与所述分频器模块的信号输入端连接，所述模拟信号处理模块的信号输出端还与所述锁相倍频模块的信号输入端连接；所述锁相倍频模块的信号输出端与所述脉冲边沿提取模块中一边沿型D触发器的时钟端连接，所述分频器模块的1KHz信号输出端和4KHz信号输出端分别与所述脉冲边沿提取模块中一边沿型D触发器的信号输入端连接，每个边沿型D触发器的信号输出端分别与一反相器连接，对于分频器模块输出的1KHz信号和4KHz信号，每个信号的原信号及其反向信号通过所述脉冲边沿提取模块中一2输入与门电路进行取与，从而通过所述脉冲边沿提取模块的两个信号输出端输出相应信号的信号前沿；所述脉冲边沿提取模块的两个信号输出端分别与所述异频量子化鉴相模块中电平型RS触发器的两个信号输入端连接，所述异频量子化鉴相模块的信号输出端与所述相位差脉冲处理模块的信号输入端连接，所述相位差脉冲处理模块的信号输出端与所述脉冲计数模块中的三个脉冲计数器分别连接，所述三个脉冲计数器的信号输出端均与所述计数值存储模块连接。

可选的，所述计数值存储模块通过FPGA内部的存储器实现，用于对脉冲计数模块中各计数器获得的计数值进行存储。

可选的，所述存储器为先入先出存储单元。

可选的，所述计数器通过FPGA内部的计数器单元实现。

可选的，还包括用于进行数据处理和频率显示的上位机，所述上位机从所述计数值存储模块处获取计数值，根据计数值及频率测量算法解算被测信号的频率值，并将频率值显示出来。

作为一个更加具体的例子，如图1所示，一种基于运动辐射源的高精度频率测量系统，其包括参考信号源模块、被测信号源模块、两个频率变换模块、模拟信号处理模块、分频器模块、锁相倍频模块、脉冲边沿提取模块、异频量子化鉴相模块、相位差脉冲处理模块、脉冲计数模块、计数值存储模块、数据处理模块以及频率显示模块；参考信号源模块的信号输出端和被测信号源模块的信号输出端分别连接两个频率变换模块的信号输入端，与参考信号源模块相连接的频率变换模块的信号输出端连接模拟信号处理模块的信号输入端，与被测信号源模块相连接的频率变换模块的信号输出端和模拟信号处理模块的信号输出端分别连接分频器模块的信号输入端，分频器模块的信号输出端分别连接两个脉冲边沿提取模块的信号输入端，与参考信号源模块相连接一个模拟信号处理模块的信号输出端连接锁相倍频模块的信号输入端，锁相倍频模块的信号输出端分别连接两个脉冲边沿提取模块的信号输入端，脉冲边沿提取模块的信号输出端分别连接异频量子化鉴相模块的信号输入端，异频量子化鉴相模块的信号输出端连接相位差脉冲处理模块的信号输入端，相位差脉冲处理模块的信号输出端分别连接三个脉冲计数模块的信号输入端，三个脉冲计数模块的信号输出端分别连接计数值存储模块的信号输入端，计数值存储模块的信号输出端连接数据处理模块的信号输入端，数据处理模块的信号输出端连接频率显示模块的信号输入端。

所述的参考信号源模块由超高稳定度晶体振荡器H800-U(短期频率稳定度为4.3E-13/s量级)实现，也可以由高精度的超高稳定度晶体振荡器OSA8607BM(短期频率稳定度为2.1E-13/s量级)替代，主要用于产生与被测信号进行异频量子化鉴相所需要的参考信号；

所述的被测信号模块由脉冲信号接收器实现，用于提供被测信号，所提供被测信号应为运动辐射源所发射的频率为X波段脉冲信号；

所述的频率变换模块由频率合成器实现，该频率合成器主要将被测信号和参考信号的频率变换到射频范围，产生异频量子化鉴相所用的射频信号；

所述的模拟信号处理模块由施密特触发器74HCT14实现。参考信号源模块提供的是标准的正弦波信号，异频量子化鉴相属于数字化鉴相范围，需要用施密特触发器74HCT14将参考信号变换为方波脉冲信号；

所述的分频器模块由FPGA内部的计数分频器实现，该计数分频器的分频功能通过硬件描述语言编写程序实现，通过这个计数分频器产生用于异频量子化鉴相的1KHz和4KHz方波脉冲信号，其中1KHz脉冲信号属于被测信号，4KHz脉冲信号属于参考信号；

所述的锁相倍频模块由FPGA内部的锁相环(PLL)实现，用锁相环的倍频功能产生高频时钟脉冲信号；

所述的脉冲边沿提取模块通过FPGA内部的边沿型D触发器、2输入与门电路和反相器单元实现，用于提取1KHz和4KHz方波脉冲信号的前沿；高频时钟脉冲信号接到边沿型D触发器的时钟端，1KHz方波脉冲信号接到边沿型D触发器的信号输入端，这样1KHz方波脉冲信号将被延迟一个高频时钟脉冲周期，边沿型D触发器的信号输出端接到反相器的信号输入端，被延迟后的1KHz方波脉冲信号被取反即在反相器的信号输出端得到被延迟后的1KHz方波脉冲信号的反相信号，将这个反相信号与1KHz方波脉冲信号一起接到2输入与门电路单元的信号输入端，在2输入与门电路单元的信号输出端获得1KHz方波脉冲信号的前沿，即完成了1KHz方波脉冲信号前沿的提取；同样，高频时钟脉冲信号接到边沿型D触发器的时钟端，4KHz方波脉冲信号接到边沿型D触发器的信号输入端，这样4KHz方波脉冲信号将被延迟一个高频时钟脉冲周期，边沿型D触发器的信号输出端接到反相器的信号输入端，被延迟后的4KHz方波脉冲信号被取反即在反相器的信号输出端得到被延迟后的1KHz方波脉冲信号的反相信号，将这个反相信号与1KHz方波脉冲信号一起接到2输入与门电路单元的信号输入端，在2输入与门电路单元的信号输出端获得4KHz方波脉冲信号的前沿，即完成了4KHz方波脉冲信号前沿的提取；

所述的异频量子化鉴相模块由改进的电平型RS触发器实现，用于产生参考信号和被测信号之间的相位差脉冲；将1KHz方波脉冲信号的前沿脉冲信号和4KHz方波脉冲信号的前沿脉冲信号接到电平型RS触发器的信号输入端，在电平型RS触发器的信号输出端可获得1KHz方波脉冲信号与4KHz方波脉冲信号之间的相位差，即参考信号和被测信号之间的相位差脉冲，该相位差脉冲的前沿和后沿分别为4KHz方波脉冲信号和1KHz方波脉冲信号的前沿；

所述的相位差脉冲处理模块由FPGA内部的自编程序控制器实现，用于将相位差脉冲以高频时频周期为单元进行量化，产生脉冲计数控制信号，该脉冲计数控制信号包括一个最小公倍数周期内的所有相位差脉冲的前沿和后沿以及宽度；

所述的脉冲计数模块包括3个功能相同的计数器，3个计数器(记为甲、乙、丙)结合脉冲计数控制信号，分别用于对被测信号的整周期、参考信号的整周期以及相位差脉冲宽度进行计数并获得计数值；其中，相位差脉冲的前沿触发计数器甲累加计数，所得计数值代表被测信号的整周期数，相位差脉冲的后沿触发计数器乙累加计数，所得计数值代表参考信号的整周期数，相位差脉冲的宽度作为计数器丙的触发闸门对所有相位差脉冲宽度内的高频时钟进行计数，当出现相同计数值时，计数器丙完成一个最小公倍数周期内的所有相位差脉冲计数；

所述的计数值存储模块由FPGA内部的存储器实现，用于对脉冲计数模块获得的计数值进行存储，FPGA内部的FIFO(先入先出)单元能够实现存储器功能，能够把脉冲计数模块获得的计数值进行存储，这些被存储的计数值将通过串口通信接口被送往上位机进行处理；

所述的数据处理模块由上位机内部的处理器实现，用于处理计数值存储模块获得的计数值和频率测量算法；频率测量算法通过硬件描述语言编程实现，上位机内部的CPU可对计数值存储模块获得的计数值和频率测量算法进行处理，处理结果被送往上位机显示器；

所述的频率显示模块由上位机显示器实现，用于显示被测信号的频率测量结果即被测信号的频率值。

为了保证信号传输稳定，本发明中还在计数值存储模块的输出端和串口通信接口的输入端分别设置有RS-232输出接口和输入接口，RS-232输出接口用于把计数值存储模块获得的计数值送往上位机，RS-232输入接口用于把控制信号送往FPGA。

相对于传统的频率测量技术，本发明无需复杂的频率综合及归一化处理电路，利用异频量子化鉴相便可大幅度提高系统的频率稳定度和可靠性。本发明中的电路设计简单，开发成本低，附加噪声小，此外，由于最大公因子周期对相位差脉冲的量化，任意时刻的相位差脉冲边沿以最小公倍数周期为间隔严格同步，消除了传统频率测量中的±1个字的计数误差。

可见，由于采用了区别于传统相位比对方法的异频量子化鉴相原理，本发明的测量分辨率和短期频率稳定度均得到了大幅度提高，系统在复杂背景下的稳定性更强，安全性和可靠性更高，在射频甚至X波段范围内任意频率的测量分辨率优于1皮秒，系统的频率测量精度优于2.87E-12/s量级，是对现有技术的一种重要改进。

需要理解的是，上述对于本专利具体实施方式的叙述仅仅是为了便于本领域普通技术人员理解本专利方案而列举的示例性描述，并非暗示本专利的保护范围仅仅被限制在这些个例中，本领域普通技术人员完全可以在对本专利技术方案做出充分理解的前提下，以不付出任何创造性劳动的形式，通过对本专利所列举的各个例采取组合技术特征、替换部分技术特征、加入更多技术特征等等方式，得到更多的具体实施方式，所有这些具体实施方式均在本专利权利要求书的涵盖范围之内，因此，这些新的具体实施方式也应在本专利的保护范围之内。

此外，出于简化叙述的目的，本专利也可能没有列举一些寻常的具体实施方案，这些方案是本领域普通技术人员在理解了本专利技术方案后能够自然而然想到的，显然，这些方案也应包含在本专利的保护范围之内。

出于简化叙述的目的，上述各具体实施方式对于技术细节的公开程度可能仅仅达到本领域技术人员可以自行决断的程度，即，对于上述具体实施方式没有公开的技术细节，本领域普通技术人员完全可以在不付出任何创造性劳动的情况下，在本专利技术方案的充分提示下，借助于教科书、工具书、论文、专利、音像制品等等已公开文献予以完成，或者，这些细节是在本领域普通技术人员的通常理解下，可以根据实际情况自行作出决定的内容。可见，即使不公开这些技术细节，也不会对本专利技术方案的公开充分性造成影响。

总之，在结合了本专利说明书对权利要求书保护范围的解释作用的基础上，任何落入本专利权利要求书涵盖范围的具体实施方案，均在本专利的保护范围之内。

Claims (5)

1.一种基于运动辐射源的高精度频率测量系统，其特征在于，包括参考信号源模块、被测信号源模块、第一频率变换模块、第二频率变换模块、模拟信号处理模块、分频器模块、锁相倍频模块、脉冲边沿提取模块、异频量子化鉴相模块、相位差脉冲处理模块、脉冲计数模块以及计数值存储模块；

所述参考信号源模块由用于产生高稳定度参考信号的超高稳定度晶体振荡器实现；

所述被测信号源模块由用于提供被测信号的脉冲信号接收器实现；

所述第一频率变换模块和第二频率变换模块均由用于产生射频信号的频率合成器实现；

所述模拟信号处理模块由用于将参考信号变换为方波脉冲信号的施密特触发器实现；

所述分频器模块具有分别输出1KHz和4KHz方波脉冲信号的两个信号输出端，所述分频器模块通过FPGA内部的计数分频器实现，该计数分频器能够产生用于异频量子化鉴相的1KHz和4KHz方波脉冲信号，其中1KHz方波脉冲信号属于被测信号，4KHz方波脉冲信号属于参考信号；

所述锁相倍频模块通过FPGA内部的锁相环实现，该锁相环具有用于产生高频时钟脉冲信号的倍频功能；

所述脉冲边沿提取模块通过FPGA内部的边沿型D触发器、2输入与门电路以及反相器实现，用于提取1KHz和4KHz方波脉冲信号的前沿；

所述异频量子化鉴相模块由电平型RS触发器实现，所述电平型RS触发器具有两个信号输入端，用于产生参考信号和被测信号之间的相位差脉冲；

所述相位差脉冲处理模块通过FPGA内部的自编程序控制器实现，该自编程序控制器用于将相位差脉冲以最大公因子周期为单元进行量子化，产生以最小公倍数周期为间隔的脉冲同步信号和脉冲计数控制信号；

所述脉冲计数模块包括3个功能相同的计数器，这3个计数器结合脉冲计数控制信号分别用于对被测信号的整周期、参考信号的整周期以及相位差脉冲宽度进行计数并获得计数值；

所述参考信号源模块的信号输出端与所述第一频率变换模块的信号输入端连接，所述被测信号源模块的信号输出端与所述第二频率变换模块的信号输入端连接，所述第一频率变换模块的信号输出端与所述模拟信号处理模块的信号输入端连接，所述第二频率变换模块及模拟信号处理模块的信号输出端均与所述分频器模块的信号输入端连接，所述模拟信号处理模块的信号输出端还与所述锁相倍频模块的信号输入端连接；所述锁相倍频模块的信号输出端与所述脉冲边沿提取模块中一边沿型D触发器的时钟端连接，所述分频器模块的1KHz信号输出端和4KHz信号输出端分别与所述脉冲边沿提取模块中一边沿型D触发器的信号输入端连接，每个边沿型D触发器的信号输出端分别与一反相器连接，对于分频器模块输出的1KHz信号和4KHz信号，每个信号的原信号及其反向信号通过所述脉冲边沿提取模块中一2输入与门电路进行取与，从而通过所述脉冲边沿提取模块的两个信号输出端输出相应信号的信号前沿；所述脉冲边沿提取模块的两个信号输出端分别与所述异频量子化鉴相模块中电平型RS触发器的两个信号输入端连接，所述异频量子化鉴相模块的信号输出端与所述相位差脉冲处理模块的信号输入端连接，所述相位差脉冲处理模块的信号输出端与所述脉冲计数模块中的三个脉冲计数器分别连接，所述三个脉冲计数器的信号输出端均与所述计数值存储模块连接。

2.根据权利要求1所述的基于运动辐射源的高精度频率测量系统，其特征在于，所述计数值存储模块通过FPGA内部的存储器实现，用于对脉冲计数模块中各计数器获得的计数值进行存储。

3.根据权利要求2所述的基于运动辐射源的高精度频率测量系统，其特征在于，所述存储器为先入先出存储单元。

4.根据权利要求1所述的基于运动辐射源的高精度频率测量系统，其特征在于，所述计数器通过FPGA内部的计数器单元实现。

5.根据权利要求1所述的基于运动辐射源的高精度频率测量系统，其特征在于，还包括用于进行数据处理和频率显示的上位机，所述上位机从所述计数值存储模块处获取计数值，根据计数值及频率测量算法解算被测信号的频率值，并将频率值显示出来。