CN113395069A - 一种基于模糊区脉冲检测的高精度异频数字锁相环系统 - Google Patents
一种基于模糊区脉冲检测的高精度异频数字锁相环系统 Download PDFInfo
- Publication number
- CN113395069A CN113395069A CN202110660145.4A CN202110660145A CN113395069A CN 113395069 A CN113395069 A CN 113395069A CN 202110660145 A CN202110660145 A CN 202110660145A CN 113395069 A CN113395069 A CN 113395069A
- Authority
- CN
- China
- Prior art keywords
- signal
- gate circuit
- module
- pulse
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 30
- 239000013078 crystal Substances 0.000 claims abstract description 64
- 238000012545 processing Methods 0.000 claims abstract description 31
- 238000005259 measurement Methods 0.000 claims abstract description 21
- 230000009466 transformation Effects 0.000 claims abstract description 16
- 230000003750 conditioning effect Effects 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 9
- 230000010363 phase shift Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 229910052792 caesium Inorganic materials 0.000 claims description 6
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000011161 development Methods 0.000 abstract description 3
- 238000010606 normalization Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种基于模糊区脉冲检测的高精度异频数字锁相环系统，包括频标模块、DDS模块、信号脉冲变换模块、异频群相位重合点脉冲模块、相位差测量与处理模块、压控晶振模块、显示模块和电源模块；相对于现有的高精度锁相环，本发明无需鉴相器，采用模糊区脉冲检测方法使相位差测量的分辨率得到了极大提高，任意时刻的相位差测量分辨率优于1ps，大幅度提高了锁相环的同步精度，利用FPGA技术使系统结构集成化，降低了开发成本，抑制了相位噪声，加强了系统的稳定性和可靠性。
Description
技术领域
本发明涉及锁相环技术领域，尤其涉及一种基于模糊区脉冲检测的高精度异频数字锁相环系统。
背景技术
锁相环是一种相位同步控制系统，在电子通信、自动控制以及自动测量与检测等领域具有广泛应用。传统的锁相环建立在同频鉴相基础之上，被锁信号必须经过频率的归一化处理才能完成与频标信号之间的相位比对，频率的归一化处理需要经过复杂的频率变换过程，容易引入变换线路的附加噪声，最终使锁相环的同步精度难以保证。以异频鉴相为基础的锁相环建立在频标信号和被锁信号稳定频率关系基础之上，在复杂环境应用下当频标信号和被锁信号之间的频率关系复杂或存在大频率偏差时，脉冲鉴相输出的相位差信号不呈现规律性变化，最终使锁相系统的稳定性和可靠性变差。
发明内容
本发明的目的在于提供一种基于模糊区脉冲检测的高精度异频数字锁相环系统，采用模糊区脉冲检测技术，能够大幅度提高锁相环的同步精度和相位差测量的分辨率，加强系统的稳定性和可靠性。
为了实现上述目的，本发明采用以下技术方案：
一种基于模糊区脉冲检测的高精度异频数字锁相环系统，包括频标模块、DDS模块、信号脉冲变换模块、异频群相位重合点脉冲模块、相位差测量与处理模块、压控晶振模块、显示模块和电源模块；频标模块的信号输出端分别连接DDS模块的信号输入端和信号脉冲变换模块的信号输入端，DDS模块的信号输出端连接信号脉冲变换模块的信号输入端，信号脉冲变换模块的信号输出端连接异频群相位重合点脉冲模块的信号输入端，异频群相位重合点脉冲模块的信号输出端连接相位差测量与处理模块的信号输入端，相位差测量与处理模块的信号输出端连接压控晶振模块的信号输入端，压控晶振模块的信号输出端分别连接信号脉冲变换模块的信号输入端和显示模块的信号输入端；
所述的频标模块，用以提供锁定晶体振荡器的10MHz频标信号；
所述的DDS模块，用以产生与频标信号和晶体振荡器信号进行相位重合的辅助信号；
所述的信号脉冲变换模块，用以产生脉冲信号；
所述的异频群相位重合点脉冲模块，用以产生频标信号和辅助信号之间的群相位重合点脉冲信号以及辅助信号与晶体振荡器信号之间的群相位重合点脉冲信号；
所述的相位差测量与处理模块，用以获得频标信号和晶体振荡器信号之间的相位差值并产生晶体振荡器的压控信号；
所述的压控晶体振荡器模块，用以产生晶体振荡器信号即被锁信号；
所述的显示模块，用于接收晶体振荡器信号频率即锁相环信号并显示。
所述的频标模块采用频率准确度±5×10-13的Microsemi 5071A铯原子钟。
所述的DDS模块采用DDS芯片AD9854。
所述的信号脉冲变换模块由第一信号调理电路、第二信号调理电路和第三信号调理电路组成；具体的：
第一信号调理电路、第二信号调理电路和第三信号调理电路均采用信号调理电路，所述的信号调理电路由施密特触发器74LS14D和反相器74LS04D组成，施密特触发器74LS14D的信号输入端作为信号调理电路的信号输入端，施密特触发器74LS14D的信号输出端与反相器74LS04D的信号输入端连接，反相器74LS04D组成的信号输出端作为信号调理电路的信号输出端；
第一信号调理电路的信号输入端连接Microsemi 5071A铯原子钟的信号输出端，用于将频标信号送入第一信号调理电路产生频标脉冲信号；第二信号调理电路的信号输入端连接DDS模块的信号输出端，用于将辅助信号送入第二信号调理电路产生辅助脉冲信号；第三信号调理电路的信号输入端连接压控晶体振荡器模块的信号输出端，用于将晶体振荡器信号送入第三信号调理电路产生晶体振荡器脉冲信号。
所述的异频群相位重合点脉冲模块由移相电路、第一模糊区脉冲产生电路和第二模糊区脉冲产生电路组成；具体的：
所述的移相电路采用第一边沿型D触发器74LS175N，第一边沿型D触发器74LS175N的信号输入端连接第二信号调理电路的信号输出端，用于对辅助脉冲信号进行移相；
所述的第一模糊区脉冲产生电路由第二边沿型D触发器74LS175N、第一逻辑非门电路74LS04N、第二逻辑非门电路74LS04N、第一2输入逻辑与门电路74LS08N、第二2输入逻辑与门电路74LS08N和第一3输入逻辑与门电路74LS11N组成，第二边沿型D触发器74LS175N的信号输入端D1、第一逻辑非门电路74LS04N的信号输入端和第一2输入逻辑与门电路74LS08N的信号输入端A1军连接第二信号调理电路的信号输出端，第一逻辑非门电路74LS04N的信号输出端连接第一2输入逻辑与门电路74LS08N的信号输入端B1，第一边沿型D触发器74LS175N的时钟端CK1、第二逻辑非门电路74LS04N的信号输入端和第二2输入逻辑与门电路74LS08N的信号输入端A2均连接第一信号调理电路的信号输出端，第二逻辑非门电路74LS04N的信号输出端连接第二2输入逻辑与门电路74LS08N的信号输入端B2，第一2输入逻辑与门电路74LS08N的信号输出端Y1、第二2输入逻辑与门电路74LS08N的信号输出端Y2和第二边沿型D触发器74LS175N的输出端Q1分别连接第一3输入逻辑与门电路74LS11N的信号输入端；
将移相后的辅助脉冲信号和频标脉冲信号均送入第一模糊区脉冲产生电路，在第一3输入逻辑与门电路74LS11N的信号输出端获得移相后的辅助脉冲信号和频标脉冲信号之间的第一模糊区脉冲信号，第一模糊区脉冲信号作为相位差测量与处理模块中计数器闸门的开门信号；
第二模糊区脉冲产生电路由第三边沿型D触发器74LS175N、第三逻辑非门电路74LS04N、第四逻辑非门电路74LS04N、第三2输入逻辑与门电路74LS08N、第四2输入逻辑与门电路74LS08N和第二3输入逻辑与门电路74LS11N组成，第三边沿型D触发器74LS175N的信号输入端D2、第三逻辑非门电路74LS04N的信号输入端和第三2输入逻辑与门电路74LS08N的信号输入端A3均连接第二信号调理电路的信号输出端，第四逻辑非门电路74LS04N的信号输出端连接第四2输入逻辑与门电路74LS08N的信号输入端B4，第三边沿型D触发器74LS175N的时钟端CK1、第四逻辑非门电路74LS04N的信号输入端和第四2输入逻辑与门电路74LS08N的信号输入端A4均连接第三信号调理电路的信号输出端，第四逻辑非门电路74LS04N的信号输出端连接第四2输入逻辑与门电路74LS08N的信号输入端B4，第三2输入逻辑与门电路74LS08N的信号输出端Y3、第四2输入逻辑与门电路74LS08N的信号输出端Y4和第三边沿型D触发器74LS175N的输出端Q2均连接第二3输入逻辑与门电路74LS11N的信号输入端；
将移相后的辅助脉冲信号和晶体振荡器脉冲信号均送入第二模糊区脉冲产生电路，在第二3输入逻辑与门电路74LS11N的信号输出端获得移相后的辅助脉冲信号和晶体振荡器脉冲信号之间的第二模糊区脉冲信号，第二模糊区脉冲信号作为相位差测量与处理模块中计数器闸门的关门信号。
所述的相位差测量与处理模块由可编程分频器、可编程计数器和单片机组成，用以获得频标信号和晶体振荡器信号之间的相位差值并产生压控晶体振荡器模块的压控信号。
所述的压控晶体振荡器模块采用KDS 19.2MHz DSA535SD 晶体振荡器，用以接收压控信号并调节晶体振荡器的被锁信号频率。
所述的显示模块采用LCD液晶显示器。
所述的施密特触发器74LS14D、反相器74LS04D、第一边沿型D触发器74LS175N、第二边沿型D触发器74LS175N、第三边沿型D触发器74LS175N、第一逻辑非门电路74LS04N、第二逻辑非门电路74LS04N、第一2输入逻辑与门电路74LS08N、第二2输入逻辑与门电路74LS08N和第一3输入逻辑与门电路74LS11N、第三逻辑非门电路74LS04N、第四逻辑非门电路74LS04N、第三2输入逻辑与门电路74LS08N、第四2输入逻辑与门电路74LS08N和第二3输入逻辑与门电路74LS11N以及可编程分频器、可编程计数器和单片机均可由FPGA实现，所述的FPGA采用Cyclone IV芯片EP4CE75。
与现有技术相比，本发明的有益效果为：
相对于现有的高精度锁相环，本发明无需鉴相器，采用模糊区脉冲检测方法使相位差测量的分辨率得到了极大提高，任意时刻的相位差测量分辨率优于1ps，大幅度提高了锁相环的同步精度，利用FPGA技术使系统结构集成化，降低了开发成本，抑制了相位噪声，加强了系统的稳定性和可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所述的基于模糊区脉冲检测的高精度异频数字锁相环系统的原理框图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明所述的基于模糊区脉冲检测的高精度异频数字锁相环系统，包括频标模块、DDS模块、信号脉冲变换模块、异频群相位重合点脉冲模块、相位差测量与处理模块、压控晶振模块、显示模块和电源模块；所述的电源模块用于为频标模块、DDS模块、信号脉冲变换模块、异频群相位重合点脉冲模块、相位差测量与处理模块、压控晶振模块和显示模块供电；频标模块的信号输出端分别连接DDS模块的信号输入端和信号脉冲变换模块的信号输入端，DDS模块的信号输出端连接信号脉冲变换模块的信号输入端，信号脉冲变换模块的信号输出端连接异频群相位重合点脉冲模块的信号输入端，异频群相位重合点脉冲模块的信号输出端连接相位差测量与处理模块的信号输入端，相位差测量与处理模块的信号输出端连接压控晶振模块的信号输入端，压控晶振模块的信号输出端分别连接信号脉冲变换模块的信号输入端和显示模块的信号输入端。
所述的频标模块采用Microsemi 5071A铯原子钟，频率准确度±5×10-13，用以提供锁定晶体振荡器信号的10MHz频标信号；所述的晶体振荡器信号由所述的压控晶振模块提供。
所述的DDS模块采用DDS芯片AD9854，以10MHz频标信号作为DDS芯片AD9854的外部时钟信号，用于在FPGA的控制下产生与频标信号和晶体振荡器信号进行相位重合的辅助信号。
所述的信号脉冲变换模块由第一信号调理电路、第二信号调理电路和第三信号调理电路组成，具体的：所述的第一信号调理电路、第二信号调理电路和第三信号调理电路均采用信号调理电路，所述的信号调理电路由施密特触发器74LS14D和反相器74LS04D组成，施密特触发器74LS14D的信号输入端作为信号调理电路的信号输入端，施密特触发器74LS14D的信号输出端与反相器74LS04D的信号输入端连接，反相器74LS04D组成的信号输出端作为信号调理电路的信号输出端；
第一信号调理电路的信号输入端连接Microsemi 5071A铯原子钟的信号输出端，用于将频标信号送入第一信号调理电路产生频标脉冲信号；
第二信号调理电路的信号输入端连接DDS模块的信号输出端，用于将辅助信号送入第二信号调理电路产生辅助脉冲信号；
第三信号调理电路的信号输入端连接压控晶体振荡器模块的信号输出端，用于将晶体振荡器信号送入第三信号调理电路产生晶体振荡器脉冲信号。
所述的异频群相位重合点脉冲模块由移相电路、第一模糊区脉冲产生电路和第二模糊区脉冲产生电路组成；具体的：
所述的移相电路采用第一边沿型D触发器74LS175N，第一边沿型D触发器74LS175N的信号输入端连接第二信号调理电路的信号输出端，用于对辅助脉冲信号进行移相；具体的：移相量的大小由第一边沿型D触发器74LS175N的时钟周期决定，通过调节第一边沿型D触发器74LS175N的时钟频率改变移相量的大小，进而获得移相后的辅助脉冲信号，第一边沿型D触发器74LS175N能够将频标脉冲信号与辅助脉冲信号之间模糊区脉冲信号以及晶体振荡器脉冲信号与辅助脉冲信号之间模糊区脉冲信号的被动生成变为主动检测，进而大幅度提高群相位重合点检测的速度和系统的响应时间；
所述的第一模糊区脉冲产生电路由第二边沿型D触发器74LS175N、第一逻辑非门电路74LS04N、第二逻辑非门电路74LS04N、第一2输入逻辑与门电路74LS08N、第二2输入逻辑与门电路74LS08N和第一3输入逻辑与门电路74LS11N组成，第二边沿型D触发器74LS175N的信号输入端D1、第一逻辑非门电路74LS04N的信号输入端和第一2输入逻辑与门电路74LS08N的信号输入端A1军连接第二信号调理电路的信号输出端，第一逻辑非门电路74LS04N的信号输出端连接第一2输入逻辑与门电路74LS08N的信号输入端B1，第一边沿型D触发器74LS175N的时钟端CK1、第二逻辑非门电路74LS04N的信号输入端和第二2输入逻辑与门电路74LS08N的信号输入端A2均连接第一信号调理电路的信号输出端，第二逻辑非门电路74LS04N的信号输出端连接第二2输入逻辑与门电路74LS08N的信号输入端B2，第一2输入逻辑与门电路74LS08N的信号输出端Y1、第二2输入逻辑与门电路74LS08N的信号输出端Y2和第二边沿型D触发器74LS175N的输出端Q1分别连接第一3输入逻辑与门电路74LS11N的信号输入端；
将移相后的辅助脉冲信号和频标脉冲信号均送入第一模糊区脉冲产生电路，在第一3输入逻辑与门电路74LS11N的信号输出端获得移相后的辅助脉冲信号和频标脉冲信号之间的第一模糊区脉冲信号，第一模糊区脉冲信号作为相位差测量与处理模块中计数器闸门的开门信号；
第二模糊区脉冲产生电路由第三边沿型D触发器74LS175N、第三逻辑非门电路74LS04N、第四逻辑非门电路74LS04N、第三2输入逻辑与门电路74LS08N、第四2输入逻辑与门电路74LS08N和第二3输入逻辑与门电路74LS11N组成，第三边沿型D触发器74LS175N的信号输入端D2、第三逻辑非门电路74LS04N的信号输入端和第三2输入逻辑与门电路74LS08N的信号输入端A3均连接第二信号调理电路的信号输出端，第四逻辑非门电路74LS04N的信号输出端连接第四2输入逻辑与门电路74LS08N的信号输入端B4，第三边沿型D触发器74LS175N的时钟端CK1、第四逻辑非门电路74LS04N的信号输入端和第四2输入逻辑与门电路74LS08N的信号输入端A4均连接第三信号调理电路的信号输出端，第四逻辑非门电路74LS04N的信号输出端连接第四2输入逻辑与门电路74LS08N的信号输入端B4，第三2输入逻辑与门电路74LS08N的信号输出端Y3、第四2输入逻辑与门电路74LS08N的信号输出端Y4和第三边沿型D触发器74LS175N的输出端Q2均连接第二3输入逻辑与门电路74LS11N的信号输入端；
将移相后的辅助脉冲信号和晶体振荡器脉冲信号均送入第二模糊区脉冲产生电路，在第二3输入逻辑与门电路74LS11N的信号输出端获得移相后的辅助脉冲信号和晶体振荡器脉冲信号之间的第二模糊区脉冲信号，第二模糊区脉冲信号作为相位差测量与处理模块中计数器闸门的关门信号。
模糊区脉冲检测方法的原理是具有任意频率关系的两比对信号在经过频标信号的连续时延后送入异频相位重合检测电路进行异频群量子化相位处理产生模糊区脉冲，由于异频群量子化相位处理以最大公因子周期为基础具有优于ps量级的测量分辨率，所有低于系统检测分辨率的相位差脉冲因不能被系统检测器件分辨而输出一簇相位差脉冲形成模糊区脉冲，模糊区脉冲宽度因时延缩短减少了模糊区变化的随机性以及模糊区生成的被动性，模糊区边沿脉冲作为闸门开关信号消除了因检测器件的不一致和不匹配性所带来的硬件误差，进而使系统在较低的检测分辨率下获得较高的测量精度。
所述的相位差测量与处理模块由可编程分频器、可编程计数器和单片机组成，用以获得频标信号和晶体振荡器信号之间的相位差值并产生晶体振荡器的压控信号；具体的：
可编程分频器由FPGA硬件描述语言编程实现，用以提供参考闸门信号，在参考闸门信号控制下第一模糊区脉冲信号和第二模糊区脉冲信号形成实际闸门信号；
可编程计数器由FPGA硬件描述语言编程实现，用以在实际闸门时间内对辅助脉冲信号进行脉冲计数，获得计数值；
单片机由FPGA内部的单片机功能实现，用以处理可编程计数器的计数值和计算相位差值，并产生晶体振荡器的压控信号；
相位差值计算的过程如下：
将第一模糊区脉冲信号和第二模糊区脉冲信号送入可编程计数器，在参考闸门控制下，第一模糊区脉冲信号为可编程计数器的开门信号，第二模糊区脉冲信号为可编程计数器的关门信号，在开门信号和关门信号之间的时间间隔（实际闸门时间）内对辅助脉冲标信号进行无间隙脉冲计数并获得脉冲计数值，然后经过单片机计算和处理产生相位差值。
所述的压控晶体振荡器模块采用KDS 19.2MHz DSA535SD 晶体振荡器，用以接收相位差测量与处理模块的压控信号并实时调节KDS 19.2MHz DSA535SD晶体振荡器的被锁信号频率，最终达到频标信号和被锁信号之间的同步。
所述的显示模块，由LCD液晶显示器组成，用于接收晶体振荡器信号频率即锁相环信号并显示。
进一步的，所述的施密特触发器74LS14D、反相器74LS04D、第一边沿型D触发器74LS175N、第二边沿型D触发器74LS175N、第三边沿型D触发器74LS175N、第一逻辑非门电路74LS04N、第二逻辑非门电路74LS04N、第一2输入逻辑与门电路74LS08N、第二2输入逻辑与门电路74LS08N和第一3输入逻辑与门电路74LS11N、第三逻辑非门电路74LS04N、第四逻辑非门电路74LS04N、第三2输入逻辑与门电路74LS08N、第四2输入逻辑与门电路74LS08N和第二3输入逻辑与门电路74LS11N均可用FPGA实现，所述的FPGA采用Cyclone IV芯片EP4CE75，利用FPGA技术使系统结构集成化，降低了开发成本，抑制了相位噪声，加强了系统的稳定性和可靠性。
本发明的有益效果为：
本发明所述的基于模糊区脉冲检测的高精度异频数字锁相环系统，与传统的异频数字锁相环系统相比：传统的异频数字锁相环建立在同频相位比对基础之上，被锁信号必须经过频率的归一化处理才能完成与频标信号之间的鉴相，频率的归一化处理影响了锁相环系统的同步精度，而以异频鉴相为基础的锁相环在复杂环境应用下因鉴相输出信号的不规律性，降低了锁相环系统的稳定性和可靠性；相对于现有的高精度锁相环，本发明无需鉴相器，采用模糊区脉冲检测方法使相位差测量的分辨率得到了极大提高，任意时刻的相位差测量分辨率优于1ps，大幅度提高了锁相环的同步精度，利用FPGA技术使系统结构集成化，降低了开发成本，抑制了相位噪声，加强了系统的稳定性和可靠性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种基于模糊区脉冲检测的高精度异频数字锁相环系统，其特征在于：包括频标模块、DDS模块、信号脉冲变换模块、异频群相位重合点脉冲模块、相位差测量与处理模块、压控晶振模块、显示模块和电源模块；频标模块的信号输出端分别连接DDS模块的信号输入端和信号脉冲变换模块的信号输入端，DDS模块的信号输出端连接信号脉冲变换模块的信号输入端，信号脉冲变换模块的信号输出端连接异频群相位重合点脉冲模块的信号输入端，异频群相位重合点脉冲模块的信号输出端连接相位差测量与处理模块的信号输入端，相位差测量与处理模块的信号输出端连接压控晶振模块的信号输入端，压控晶振模块的信号输出端分别连接信号脉冲变换模块的信号输入端和显示模块的信号输入端；
所述的频标模块，用以提供锁定晶体振荡器的10MHz频标信号；
所述的DDS模块，用以产生与频标信号和晶体振荡器信号进行相位重合的辅助信号；
所述的信号脉冲变换模块，用以产生脉冲信号；
所述的异频群相位重合点脉冲模块，用以产生频标信号和辅助信号之间的群相位重合点脉冲信号以及辅助信号与晶体振荡器信号之间的群相位重合点脉冲信号；
所述的相位差测量与处理模块，用以获得频标信号和晶体振荡器信号之间的相位差值并产生晶体振荡器的压控信号；
所述的压控晶体振荡器模块，用以产生晶体振荡器信号即被锁信号；
所述的显示模块，用于接收晶体振荡器信号频率即锁相环信号并显示。
2.根据权利要求1所述的一种基于模糊区脉冲检测的高精度异频数字锁相环系统，其特征在于：所述的频标模块采用频率准确度±5×10-13的Microsemi 5071A铯原子钟。
3.根据权利要求2所述的一种基于模糊区脉冲检测的高精度异频数字锁相环系统，其特征在于：所述的DDS模块采用DDS芯片AD9854。
4.根据权利要求3所述的一种基于模糊区脉冲检测的高精度异频数字锁相环系统，其特征在于：所述的信号脉冲变换模块由第一信号调理电路、第二信号调理电路和第三信号调理电路组成；具体的：
第一信号调理电路、第二信号调理电路和第三信号调理电路均采用信号调理电路，所述的信号调理电路由施密特触发器74LS14D和反相器74LS04D组成，施密特触发器74LS14D的信号输入端作为信号调理电路的信号输入端，施密特触发器74LS14D的信号输出端与反相器74LS04D的信号输入端连接，反相器74LS04D组成的信号输出端作为信号调理电路的信号输出端；
第一信号调理电路的信号输入端连接Microsemi 5071A铯原子钟的信号输出端，用于将频标信号送入第一信号调理电路产生频标脉冲信号；第二信号调理电路的信号输入端连接DDS模块的信号输出端，用于将辅助信号送入第二信号调理电路产生辅助脉冲信号；第三信号调理电路的信号输入端连接压控晶体振荡器模块的信号输出端，用于将晶体振荡器信号送入第三信号调理电路产生晶体振荡器脉冲信号。
5.根据权利要求4所述的一种基于模糊区脉冲检测的高精度异频数字锁相环系统，其特征在于：所述的异频群相位重合点脉冲模块由移相电路、第一模糊区脉冲产生电路和第二模糊区脉冲产生电路组成；具体的：
所述的移相电路采用第一边沿型D触发器74LS175N，第一边沿型D触发器74LS175N的信号输入端连接第二信号调理电路的信号输出端，用于对辅助脉冲信号进行移相；
所述的第一模糊区脉冲产生电路由第二边沿型D触发器74LS175N、第一逻辑非门电路74LS04N、第二逻辑非门电路74LS04N、第一2输入逻辑与门电路74LS08N、第二2输入逻辑与门电路74LS08N和第一3输入逻辑与门电路74LS11N组成，第二边沿型D触发器74LS175N的信号输入端D1、第一逻辑非门电路74LS04N的信号输入端和第一2输入逻辑与门电路74LS08N的信号输入端A1军连接第二信号调理电路的信号输出端，第一逻辑非门电路74LS04N的信号输出端连接第一2输入逻辑与门电路74LS08N的信号输入端B1，第一边沿型D触发器74LS175N的时钟端CK1、第二逻辑非门电路74LS04N的信号输入端和第二2输入逻辑与门电路74LS08N的信号输入端A2均连接第一信号调理电路的信号输出端，第二逻辑非门电路74LS04N的信号输出端连接第二2输入逻辑与门电路74LS08N的信号输入端B2，第一2输入逻辑与门电路74LS08N的信号输出端Y1、第二2输入逻辑与门电路74LS08N的信号输出端Y2和第二边沿型D触发器74LS175N的输出端Q1分别连接第一3输入逻辑与门电路74LS11N的信号输入端；
将移相后的辅助脉冲信号和频标脉冲信号均送入第一模糊区脉冲产生电路，在第一3输入逻辑与门电路74LS11N的信号输出端获得移相后的辅助脉冲信号和频标脉冲信号之间的第一模糊区脉冲信号，第一模糊区脉冲信号作为相位差测量与处理模块中计数器闸门的开门信号；
第二模糊区脉冲产生电路由第三边沿型D触发器74LS175N、第三逻辑非门电路74LS04N、第四逻辑非门电路74LS04N、第三2输入逻辑与门电路74LS08N、第四2输入逻辑与门电路74LS08N和第二3输入逻辑与门电路74LS11N组成，第三边沿型D触发器74LS175N的信号输入端D2、第三逻辑非门电路74LS04N的信号输入端和第三2输入逻辑与门电路74LS08N的信号输入端A3均连接第二信号调理电路的信号输出端，第四逻辑非门电路74LS04N的信号输出端连接第四2输入逻辑与门电路74LS08N的信号输入端B4，第三边沿型D触发器74LS175N的时钟端CK1、第四逻辑非门电路74LS04N的信号输入端和第四2输入逻辑与门电路74LS08N的信号输入端A4均连接第三信号调理电路的信号输出端，第四逻辑非门电路74LS04N的信号输出端连接第四2输入逻辑与门电路74LS08N的信号输入端B4，第三2输入逻辑与门电路74LS08N的信号输出端Y3、第四2输入逻辑与门电路74LS08N的信号输出端Y4和第三边沿型D触发器74LS175N的输出端Q2均连接第二3输入逻辑与门电路74LS11N的信号输入端；
将移相后的辅助脉冲信号和晶体振荡器脉冲信号均送入第二模糊区脉冲产生电路，在第二3输入逻辑与门电路74LS11N的信号输出端获得移相后的辅助脉冲信号和晶体振荡器脉冲信号之间的第二模糊区脉冲信号，第二模糊区脉冲信号作为相位差测量与处理模块中计数器闸门的关门信号。
6.根据权利要求5所述的一种基于模糊区脉冲检测的高精度异频数字锁相环系统，其特征在于：所述的相位差测量与处理模块由可编程分频器、可编程计数器和单片机组成，用以获得频标信号和晶体振荡器信号之间的相位差值并产生压控晶体振荡器模块的压控信号。
7.根据权利要求6所述的一种基于模糊区脉冲检测的高精度异频数字锁相环系统，其特征在于：所述的压控晶体振荡器模块采用KDS 19.2MHz DSA535SD 晶体振荡器，用以接收压控信号并调节晶体振荡器的被锁信号频率。
8.根据权利要求7所述的一种基于模糊区脉冲检测的高精度异频数字锁相环系统，其特征在于：所述的显示模块采用LCD液晶显示器。
9.根据权利要求8所述的一种基于模糊区脉冲检测的高精度异频数字锁相环系统，其特征在于：所述的施密特触发器74LS14D、反相器74LS04D、第一边沿型D触发器74LS175N、第二边沿型D触发器74LS175N、第三边沿型D触发器74LS175N、第一逻辑非门电路74LS04N、第二逻辑非门电路74LS04N、第一2输入逻辑与门电路74LS08N、第二2输入逻辑与门电路74LS08N和第一3输入逻辑与门电路74LS11N、第三逻辑非门电路74LS04N、第四逻辑非门电路74LS04N、第三2输入逻辑与门电路74LS08N、第四2输入逻辑与门电路74LS08N和第二3输入逻辑与门电路74LS11N以及可编程分频器、可编程计数器和单片机均可由FPGA实现，所述的FPGA采用Cyclone IV芯片EP4CE75。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110660145.4A CN113395069B (zh) | 2021-06-15 | 2021-06-15 | 一种基于模糊区脉冲检测的高精度异频数字锁相环系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110660145.4A CN113395069B (zh) | 2021-06-15 | 2021-06-15 | 一种基于模糊区脉冲检测的高精度异频数字锁相环系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113395069A true CN113395069A (zh) | 2021-09-14 |
| CN113395069B CN113395069B (zh) | 2023-03-03 |
Family
ID=77621069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110660145.4A Active CN113395069B (zh) | 2021-06-15 | 2021-06-15 | 一种基于模糊区脉冲检测的高精度异频数字锁相环系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113395069B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113933588A (zh) * | 2021-10-12 | 2022-01-14 | 湖南师范大学 | 一种北斗时频装备中的高精度频率测量芯片 |
| CN113933587A (zh) * | 2021-10-12 | 2022-01-14 | 湖南师范大学 | 一种基于北斗卫星的高精度多普勒频率测量系统及测量方法 |
| CN113933612A (zh) * | 2021-10-12 | 2022-01-14 | 湖南师范大学 | 一种基于北斗导航卫星有效载荷的相位噪声测量系统及测量方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030184389A1 (en) * | 2000-06-08 | 2003-10-02 | Lizhong Huang | Inject synchronous narrowband reproducible phase locked looped |
| CN102645583A (zh) * | 2012-04-25 | 2012-08-22 | 郑州轻工业学院 | 基于群周期相位处理的宽频快速频率测量方法 |
| CN103338036A (zh) * | 2013-07-12 | 2013-10-02 | 西安电子科技大学 | 基于相位群处理的原子钟频率信号链接控制方法 |
| CN105162460A (zh) * | 2015-08-10 | 2015-12-16 | 郑州轻工业学院 | 一种高精度异频群量子化相位同步系统 |
| CN105182069A (zh) * | 2015-08-10 | 2015-12-23 | 郑州轻工业学院 | 一种异频架构下的高分辨群量子化相位处理方法 |
| CN107817383A (zh) * | 2017-10-31 | 2018-03-20 | 郑州轻工业学院 | 一种基于运动辐射源的高精度频率测量系统 |
-
2021
- 2021-06-15 CN CN202110660145.4A patent/CN113395069B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030184389A1 (en) * | 2000-06-08 | 2003-10-02 | Lizhong Huang | Inject synchronous narrowband reproducible phase locked looped |
| CN102645583A (zh) * | 2012-04-25 | 2012-08-22 | 郑州轻工业学院 | 基于群周期相位处理的宽频快速频率测量方法 |
| CN103338036A (zh) * | 2013-07-12 | 2013-10-02 | 西安电子科技大学 | 基于相位群处理的原子钟频率信号链接控制方法 |
| CN105162460A (zh) * | 2015-08-10 | 2015-12-16 | 郑州轻工业学院 | 一种高精度异频群量子化相位同步系统 |
| CN105182069A (zh) * | 2015-08-10 | 2015-12-23 | 郑州轻工业学院 | 一种异频架构下的高分辨群量子化相位处理方法 |
| CN107817383A (zh) * | 2017-10-31 | 2018-03-20 | 郑州轻工业学院 | 一种基于运动辐射源的高精度频率测量系统 |
Non-Patent Citations (3)
| Title |
|---|
| JIANGTAO SUN; WEI ZHOU; HAINIU ZHOU: "A novel principle for PLL and its application in digital innovation experiment of circuits in active hydrogen maser", 《 2010 IEEE INTERNATIONAL FREQUENCY CONTROL SYMPOSIUM》 * |
| 周海牛: "异频鉴相技术的研究与实现", 《中国优秀硕士学位论文全文数据库工程科技Ⅱ辑》 * |
| 杜保强等: "基于群相位量子化处理的新型高分辨率相位差测量方法", 《宇航学报》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113933588A (zh) * | 2021-10-12 | 2022-01-14 | 湖南师范大学 | 一种北斗时频装备中的高精度频率测量芯片 |
| CN113933587A (zh) * | 2021-10-12 | 2022-01-14 | 湖南师范大学 | 一种基于北斗卫星的高精度多普勒频率测量系统及测量方法 |
| CN113933612A (zh) * | 2021-10-12 | 2022-01-14 | 湖南师范大学 | 一种基于北斗导航卫星有效载荷的相位噪声测量系统及测量方法 |
| CN113933612B (zh) * | 2021-10-12 | 2022-11-22 | 湖南师范大学 | 一种基于北斗导航卫星有效载荷的相位噪声测量系统及测量方法 |
| CN113933587B (zh) * | 2021-10-12 | 2023-01-31 | 湖南师范大学 | 一种基于北斗卫星的高精度多普勒频率测量系统及测量方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113395069B (zh) | 2023-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113395069B (zh) | 一种基于模糊区脉冲检测的高精度异频数字锁相环系统 | |
| CN104485947B (zh) | 一种用于gps驯服晶振的数字鉴相器 | |
| CN101694998B (zh) | 一种锁定系统及方法 | |
| CN102073268B (zh) | 一种高精度脉冲时间间隔测量电路 | |
| US8401140B2 (en) | Phase/frequency detector for a phase-locked loop that samples on both rising and falling edges of a reference signal | |
| CN1642010B (zh) | 时钟锁定和频率偏差的检测装置 | |
| US9432009B2 (en) | Circuit delay monitoring apparatus and method | |
| CN113092858B (zh) | 一种基于时频信息测量的高精度频标比对系统及比对方法 | |
| CN104620532B (zh) | 时钟生成装置以及时钟数据恢复装置 | |
| CN107994896A (zh) | 一种多通道高速脉冲计数系统及计数方法 | |
| CN108471309A (zh) | 一种用于锁相环的锁定检测电路 | |
| CN105656456A (zh) | 一种高速高精度数字脉冲发生电路及脉冲发生方法 | |
| CN102435865A (zh) | 基于自参考信号的可校准抖动测量电路 | |
| CN110069009A (zh) | 多通道时间数字转换器和光电探测装置 | |
| CN113391333B (zh) | 一种基于异频群量子化相位处理的北斗高精度时间同步芯片 | |
| CN106301656A (zh) | 一种提高时间戳测量精度的方法及装置 | |
| US5557623A (en) | Accurate digital fault tolerant clock | |
| CN113093517B (zh) | 一种基于北斗时钟的精密短时间间隔测量系统及测量方法 | |
| CN105162458B (zh) | 一种整星单粒子软错误时频故障地面模拟系统 | |
| CN103986460B (zh) | 一种使用无锁定指示锁相环的SoC片内时钟生成电路 | |
| CN101127529B (zh) | 模/数转换器、锁相环内建式自我测试电路及测量方法 | |
| CN202256511U (zh) | 基于自参考信号的可校准抖动测量电路 | |
| CN101615906B (zh) | 一种时钟同步数字锁相方法和装置 | |
| CN113933613B (zh) | 一种北斗卫星测控装备中的高性能相位噪声测量芯片 | |
| CN113933588B (zh) | 一种北斗时频装备中的高精度频率测量芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |