CN113391333B - 一种基于异频群量子化相位处理的北斗高精度时间同步芯片 - Google Patents

Abstract

本发明提供了一种基于异频群量子化相位处理的北斗高精度时间同步芯片，包括同步信号模块、频标信号模块、模糊区脉冲产生模块、时间间隔测量模块、数据处理模块、显示模块和电源模块；本发明所述的基于异频群量子化相位处理的北斗高精度时间同步芯片，相对于传统的时间同步方法，本发明采用异频群量子化相位处理技术，使钟差测量的分辨率得到了极大提高，任意时刻的钟差测量分辨率优于1ps，利用FPGA技术使系统结构芯片化，降低了开发成本，抑制了相位噪声，获得了系统的高稳定性和高可靠性，为复杂空地环境下北斗卫星的精确目标定位提供了技术支撑。

Description

一种基于异频群量子化相位处理的北斗高精度时间同步芯片

技术领域

本发明涉及时间同步芯片技术领域，尤其涉及一种基于异频群量子化相位处理的北斗高精度时间同步芯片。

背景技术

在北斗卫星导航和位置服务系统中，星地之间的高精度时间同步是目标准确定位的基础，北斗卫星和地面接收机之间的时间同步精度决定了北斗卫星对目标位置的精密确定即定位精度，而时间同步精度主要取决于钟差的大小；由于卫星和地面时标的不同，传统的卫星定位方法需要接收机准确捕捉4颗卫星信号并通过固定算法解决卫星和地面之间的钟差问题，而在复杂空地环境下，变化的钟差和微弱的卫星信号导致在此情况下BDS卫星和本地接收机之间的精密测距称为伪距，利用伪距难以精确定位目标的实时位置。

发明内容

本发明的目的在于提供一种基于异频群量子化相位处理的北斗高精度时间同步芯片，提供一种基于异频群量子化相位处理的北斗高精度时间同步芯片，采用异频群量子化相位处理技术，能够有效解决钟差实时测量问题，大幅度提高星地之间的时间同步精度，加强系统的稳定性和可靠性，为复杂空地背景下北斗高精度定位服务提供技术支撑。

为了实现上述目的，本发明采用以下技术方案：

一种基于异频群量子化相位处理的北斗高精度时间同步芯片，包括同步信号模块、频标信号模块、模糊区脉冲产生模块、时间间隔测量模块、数据处理模块、显示模块和电源模块；同步信号模块的信号输出端和频标信号模块的信号输出端均连接模糊区脉冲产生模块的信号输入端，模糊区脉冲产生模块的信号输出端和频标信号模块的信号输出端均连接时间间隔测量模块的信号输入端，时间间隔测量模块的信号输出端连接数据处理模块的信号输入端，数据处理模块的信号输出端连接显示模块的信号输入端；

所述的同步信号模块，用于接收并提供由BDS卫星输出的BDS卫星信号和本地接收机振荡器输出的本地接收机振荡器信号；

所述的频标信号模块，用于产生频标信号；

所述的模糊区脉冲产生模块，用于产生闸门开关信号；

所述的时间间隔测量模块，用于获取频标信号的脉冲计数值；

所述的数据处理模块，用于处理时间间隔测量模块的测量结果并获得钟差大小；

所述的显示模块，用于接收数据处理模块的处理结果并进行显示。

所述的同步信号模块采用XHTF7107-B型北斗接收机。

所述的频标信号模块采用晶体振荡器。

所述的时间间隔测量模块采用可编程分频器和可编程计数器。

所述的数据处理模块采用单片机。

所述的晶体振荡器、可编程分频器和可编程计数器、单片机均可采用FPGA，所述的FPGA采用Cyclone IV芯片EP4CE75。

所述的模糊区脉冲产生模块采用模糊区脉冲产生电路，用以产生实际闸门开关信号，所述的模糊区脉冲产生电路包括第一模糊区脉冲产生电路和第二模糊区脉冲产生电路；

所述的第一模糊区脉冲产生电路由第一边沿型D触发器74LS175N、第一逻辑非门电路74LS04N、第二逻辑非门电路74LS04N、第一2输入逻辑与门电路74LS08N、第二2输入逻辑与门电路74LS08N和第一3输入逻辑与门电路74LS11N组成，第一边沿型D触发器74LS175N的信号输入端D1、第一逻辑非门电路74LS04N的信号输入端和第一2输入逻辑与门电路74LS08N的信号输入端A1均连接同步信号模块的输出端，第一逻辑非门电路74LS04N的信号输出端连接第一2输入逻辑与门电路74LS08N的信号输入端B1，第一边沿型D触发器74LS175N的时钟端CK1、第二逻辑非门电路74LS04N的信号输入端和第二2输入逻辑与门电路74LS08N的信号输入端A2均连接频标信号模块的输出端，第二逻辑非门电路74LS04N的信号输出端连接第二2输入逻辑与门电路74LS08N的信号输入端B2，第一2输入逻辑与门电路74LS08N的信号输出端Y1、第二2输入逻辑与门电路74LS08N的信号输出端Y2和第一边沿型D触发器74LS175N的输出端Q1均连接第一3输入逻辑与门电路74LS11N的信号输入端；

将BDS卫星信号和频标信号分别送入第一模糊区脉冲产生电路，在第一3输入逻辑与门电路74LS11N的信号输出端获得BDS卫星信号和频标信号之间的第一群相位重合点脉冲，第一群相位重合点脉冲作为时间间隔测量模块中闸门的开门信号；

第二模糊区脉冲产生电路由第二边沿型D触发器74LS175N、第三逻辑非门电路74LS04N、第四逻辑非门电路74LS04N、第三2输入逻辑与门电路74LS08N、第四2输入逻辑与门电路74LS08N和第二3输入逻辑与门电路74LS11N组成，第二边沿型D触发器74LS175N的信号输入端D2、第三逻辑非门电路74LS04N的信号输入端和第三2输入逻辑与门电路74LS08N的信号输入端A3均连接本地接收机振荡器信号的输出端，第三逻辑非门电路74LS04N的信号输出端连接第三2输入逻辑与门电路74LS08N的信号输入端B3，第二边沿型D触发器74LS175N的时钟端CK2、第四逻辑非门电路74LS04N的信号输入端和第四2输入逻辑与门电路74LS08N的信号输入端A4均连接频标信号的输出端，第四逻辑非门电路74LS04N的信号输出端连接第四2输入逻辑与门电路74LS08N的信号输入端B4，第三2输入逻辑与门电路74LS08N的信号输出端Y3、第四2输入逻辑与门电路74LS08N的信号输出端Y4和第二边沿型D触发器74LS175N的输出端Q2均连接第二3输入逻辑与门电路74LS11N的信号输入端；

将本地接收机振荡器信号和频标信号分别送入第二模糊区脉冲产生电路，在第二3输入逻辑与门电路74LS11N的信号输出端获得本地接收机振荡器信号和频标信号之间的第二群相位重合点脉冲，第二群相位重合点脉冲作为时间间隔测量模块中闸门的关门信号。

与现有技术相比，本发明的有益效果为：

本发明所述的基于异频群量子化相位处理的北斗高精度时间同步芯片，相对于传统的时间同步方法，本发明采用异频群量子化相位处理技术，使钟差测量的分辨率得到了极大提高，任意时刻的钟差测量分辨率优于1ps，利用FPGA技术使系统结构芯片化，降低了开发成本，抑制了相位噪声，获得了系统的高稳定性和高可靠性，为复杂空地环境下北斗卫星的精确目标定位提供了技术支撑。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明所述的基于异频群量子化相位处理的北斗高精度时间同步芯片的原理框图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明所述的基于异频群量子化相位处理的北斗高精度时间同步芯片，包括同步信号模块、频标信号模块、模糊区脉冲产生模块、时间间隔测量模块、数据处理模块、显示模块和电源模块；同步信号模块的信号输出端和频标信号模块的信号输出端均连接模糊区脉冲产生模块的信号输入端，模糊区脉冲产生模块的信号输出端和频标信号模块的信号输出端均连接时间间隔测量模块的信号输入端，时间间隔测量模块的信号输出端连接数据处理模块的信号输入端，数据处理模块的信号输出端连接显示模块的信号输入端。

所述的同步信号模块采用XHTF7107-B型北斗接收机，用以接收并提供由BDS卫星输出的BDS卫星信号和由本地接收机振荡器输出的本地接收机振荡器信号，BDS卫星信号与本地接收机振荡器信号具有相同的频率，但由于北斗卫星时标与本地接收机时标不同，导致BDS卫星信号与本地接收机振荡器信号之间存在一个固定的时间间隔即钟差，导致北斗卫星与接收机之间的距离测量为伪距。

所述的频标信号模块采用晶体振荡器，用以产生频标信号，具体的，所述的晶体振荡器采用FPGA内部的晶体振荡器即FPGA的内部时钟，利用FPGA的内部时钟频率，通过FPGA内部的锁相环产生BDS卫星信号与本地接收机振荡器信号分别进行相位同步检测的频标信号。

所述的模糊区脉冲产生模块采用模糊区脉冲产生电路，用以产生实际闸门开关信号，所述的模糊区脉冲产生电路包括第一模糊区脉冲产生电路和第二模糊区脉冲产生电路；

所述的第一模糊区脉冲产生电路由第一边沿型D触发器74LS175N、第一逻辑非门电路74LS04N、第二逻辑非门电路74LS04N、第一2输入逻辑与门电路74LS08N、第二2输入逻辑与门电路74LS08N和第一3输入逻辑与门电路74LS11N组成，第一边沿型D触发器74LS175N的信号输入端D1、第一逻辑非门电路74LS04N的信号输入端和第一2输入逻辑与门电路74LS08N的信号输入端A1均连接同步信号模块的输出端，第一逻辑非门电路74LS04N的信号输出端连接第一2输入逻辑与门电路74LS08N的信号输入端B1，第一边沿型D触发器74LS175N的时钟端CK1、第二逻辑非门电路74LS04N的信号输入端和第二2输入逻辑与门电路74LS08N的信号输入端A2均连接频标信号模块的输出端，第二逻辑非门电路74LS04N的信号输出端连接第二2输入逻辑与门电路74LS08N的信号输入端B2，第一2输入逻辑与门电路74LS08N的信号输出端Y1、第二2输入逻辑与门电路74LS08N的信号输出端Y2和第一边沿型D触发器74LS175N的输出端Q1均连接第一3输入逻辑与门电路74LS11N的信号输入端；

将BDS卫星信号和频标信号分别送入第一模糊区脉冲产生电路，在第一3输入逻辑与门电路74LS11N的信号输出端获得BDS卫星信号和频标信号之间的第一群相位重合点脉冲，第一群相位重合点脉冲作为时间间隔测量模块中闸门的开门信号；

第二模糊区脉冲产生电路由第二边沿型D触发器74LS175N、第三逻辑非门电路74LS04N、第四逻辑非门电路74LS04N、第三2输入逻辑与门电路74LS08N、第四2输入逻辑与门电路74LS08N和第二3输入逻辑与门电路74LS11N组成，第二边沿型D触发器74LS175N的信号输入端D2、第三逻辑非门电路74LS04N的信号输入端和第三2输入逻辑与门电路74LS08N的信号输入端A3均连接本地接收机振荡器信号的输出端，第三逻辑非门电路74LS04N的信号输出端连接第三2输入逻辑与门电路74LS08N的信号输入端B3，第二边沿型D触发器74LS175N的时钟端CK2、第四逻辑非门电路74LS04N的信号输入端和第四2输入逻辑与门电路74LS08N的信号输入端A4均连接频标信号的输出端，第四逻辑非门电路74LS04N的信号输出端连接第四2输入逻辑与门电路74LS08N的信号输入端B4，第三2输入逻辑与门电路74LS08N的信号输出端Y3、第四2输入逻辑与门电路74LS08N的信号输出端Y4和第二边沿型D触发器74LS175N的输出端Q2均连接第二3输入逻辑与门电路74LS11N的信号输入端；

将本地接收机振荡器信号和频标信号分别送入第二模糊区脉冲产生电路，在第二3输入逻辑与门电路74LS11N的信号输出端获得本地接收机振荡器信号和频标信号之间的第二群相位重合点脉冲，第二群相位重合点脉冲作为时间间隔测量模块中闸门的关门信号。

上述过程中，本发明利用异频群量子化相位处理方法获得BDS卫星信号和频标信号之间的第一群相位重合点脉冲， 第一群相位重合点脉冲作为时间间隔测量模块中闸门的开门信号；利用异频群量子化相位处理方法获得本地接收机振荡器信号和频标信号之间的第二群相位重合点脉冲，第二群相位重合点脉冲作为时间间隔测量模块中闸门的关门信号；即利用异频群量子化相位处理方法将稳定的、具有微小偏差的BDS卫星信号和频标信号、本地接收机振荡器信号和频标信号直接进行相位重合产生群相位重合点，并以群周期为间隔严格相位同步，群周期内的所有相位差被一个结构固定、大小不能再分割的最小相位差所量化，称为相位量子化，相位量子化的大小等于两比对信号之间的最大公因子周期，以最大公因子周期为基础的相位测量，其测量精度可优于ps量级。

所述的时间间隔测量模块采用可编程分频器和可编程计数器，具体的，可采用由FPGA硬件描述语言通过编程实现的可编程分频器和可编程计数器，用以获取参考闸门信号、实际闸门信号和完成频标信号在实际闸门时间内的计数；具体过程如下：

将第一群相位重合点脉冲和第二群相位重合点脉冲送入时间间隔测量模块，可编程分频器以群周期为基础设定参考闸门时间并控制实际闸门产生，当参考闸门正脉冲到来时，第一群相位重合点脉冲为可编程计数器的开门信号，第二群相位重合点脉冲为可编程计数器的关门信号，在开门信号和关门信号之间的时间间隔（实际闸门时间）为被测时间间隔即钟差（接收机在复杂应用环境下，钟差大小会有变化），通过在实际闸门时间内对频标信号的无间隙脉冲计数可获得频标信号的脉冲计数值。

所述的数据处理模块采用单片机，具体的，可采用FPGA内部的单片机，用以处理频标信号的脉冲计数值，获得BDS卫星信号与本地接收机振荡信号之间的时间间隔即钟差大小。

所述的显示模块采用LCD液晶显示器，用于接收数据处理模块的处理结果并对进行显示。

所述的FPGA采用Cyclone IV芯片EP4CE75，用于实现可编程分频器、可编程计数器、单片机以及74LS系列芯片的逻辑功能；因此，本发明中，除用XHTF7107-B型北斗接收机和LCD液晶显示器外，整个时间同步的检测和处理均在FPGA芯片内。

电源模块对同步信号模块、频标信号模块、模糊区脉冲产生模块、时间间隔测量模块、数据处理模块和显示模块进行供电，可采用开关电源，相比于模拟电源具有输出稳定的优点。

本发明的有益效果为：

本发明所述的基于异频群量子化相位处理的北斗高精度时间同步芯片，相对于传统的时间同步方法，本发明采用异频群量子化相位处理技术，使钟差测量的分辨率得到了极大提高，任意时刻的钟差测量分辨率优于1ps，利用FPGA技术使系统结构芯片化，降低了开发成本，抑制了相位噪声，获得了系统的高稳定性和高可靠性，为复杂空地环境下北斗卫星的精确目标定位提供了技术支撑。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (6)

1.一种基于异频群量子化相位处理的北斗高精度时间同步芯片，其特征在于：包括同步信号模块、频标信号模块、模糊区脉冲产生模块、时间间隔测量模块、数据处理模块、显示模块和电源模块；同步信号模块的信号输出端和频标信号模块的信号输出端均连接模糊区脉冲产生模块的信号输入端，模糊区脉冲产生模块的信号输出端和频标信号模块的信号输出端均连接时间间隔测量模块的信号输入端，时间间隔测量模块的信号输出端连接数据处理模块的信号输入端，数据处理模块的信号输出端连接显示模块的信号输入端；

所述的同步信号模块，用于接收并提供由BDS卫星输出的BDS卫星信号和本地接收机振荡器输出的本地接收机振荡器信号；

所述的频标信号模块，用于产生频标信号；

所述的模糊区脉冲产生模块，用于产生闸门开关信号；所述的模糊区脉冲产生模块采用模糊区脉冲产生电路，用以产生实际闸门开关信号，所述的模糊区脉冲产生电路包括第一模糊区脉冲产生电路和第二模糊区脉冲产生电路；

所述的第一模糊区脉冲产生电路由第一边沿型D触发器74LS175N、第一逻辑非门电路74LS04N、第二逻辑非门电路74LS04N、第一2输入逻辑与门电路74LS08N、第二2输入逻辑与门电路74LS08N和第一3输入逻辑与门电路74LS11N组成，第一边沿型D触发器74LS175N的信号输入端D1、第一逻辑非门电路74LS04N的信号输入端和第一2输入逻辑与门电路74LS08N的信号输入端A1均连接同步信号模块的输出端，第一逻辑非门电路74LS04N的信号输出端连接第一2输入逻辑与门电路74LS08N的信号输入端B1，第一边沿型D触发器74LS175N的时钟端CK1、第二逻辑非门电路74LS04N的信号输入端和第二2输入逻辑与门电路74LS08N的信号输入端A2均连接频标信号模块的输出端，第二逻辑非门电路74LS04N的信号输出端连接第二2输入逻辑与门电路74LS08N的信号输入端B2，第一2输入逻辑与门电路74LS08N的信号输出端Y1、第二2输入逻辑与门电路74LS08N的信号输出端Y2和第一边沿型D触发器74LS175N的输出端Q1均连接第一3输入逻辑与门电路74LS11N的信号输入端；

将BDS卫星信号和频标信号分别送入第一模糊区脉冲产生电路，在第一3输入逻辑与门电路74LS11N的信号输出端获得BDS卫星信号和频标信号之间的第一群相位重合点脉冲，第一群相位重合点脉冲作为时间间隔测量模块中闸门的开门信号；

第二模糊区脉冲产生电路由第二边沿型D触发器74LS175N、第三逻辑非门电路74LS04N、第四逻辑非门电路74LS04N、第三2输入逻辑与门电路74LS08N、第四2输入逻辑与门电路74LS08N和第二3输入逻辑与门电路74LS11N组成，第二边沿型D触发器74LS175N的信号输入端D2、第三逻辑非门电路74LS04N的信号输入端和第三2输入逻辑与门电路74LS08N的信号输入端A3均连接本地接收机振荡器信号的输出端，第三逻辑非门电路74LS04N的信号输出端连接第三2输入逻辑与门电路74LS08N的信号输入端B3，第二边沿型D触发器74LS175N的时钟端CK2、第四逻辑非门电路74LS04N的信号输入端和第四2输入逻辑与门电路74LS08N的信号输入端A4均连接频标信号的输出端，第四逻辑非门电路74LS04N的信号输出端连接第四2输入逻辑与门电路74LS08N的信号输入端B4，第三2输入逻辑与门电路74LS08N的信号输出端Y3、第四2输入逻辑与门电路74LS08N的信号输出端Y4和第二边沿型D触发器74LS175N的输出端Q2均连接第二3输入逻辑与门电路74LS11N的信号输入端；

将本地接收机振荡器信号和频标信号分别送入第二模糊区脉冲产生电路，在第二3输入逻辑与门电路74LS11N的信号输出端获得本地接收机振荡器信号和频标信号之间的第二群相位重合点脉冲，第二群相位重合点脉冲作为时间间隔测量模块中闸门的关门信号；

所述的时间间隔测量模块，用于获取频标信号的脉冲计数值；

所述的数据处理模块，用于处理时间间隔测量模块的测量结果并获得钟差大小；

所述的显示模块，用于接收数据处理模块的处理结果并进行显示。

2.根据权利要求1所述的一种基于异频群量子化相位处理的北斗高精度时间同步芯片，其特征在于：所述的同步信号模块采用XHTF7107-B型北斗接收机。

3.根据权利要求2所述的一种基于异频群量子化相位处理的北斗高精度时间同步芯片，其特征在于：所述的频标信号模块采用晶体振荡器。

4.根据权利要求3所述的一种基于异频群量子化相位处理的北斗高精度时间同步芯片，其特征在于：所述的时间间隔测量模块采用可编程分频器和可编程计数器。

5.根据权利要求4所述的一种基于异频群量子化相位处理的北斗高精度时间同步芯片，其特征在于：所述的数据处理模块采用单片机。

6.根据权利要求3-5任意一项所述的一种基于异频群量子化相位处理的北斗高精度时间同步芯片，其特征在于：所述的晶体振荡器、可编程分频器和可编程计数器、单片机均采用FPGA，所述的FPGA采用Cyclone IV芯片EP4CE75。