CN101615906B - 一种时钟同步数字锁相方法和装置 - Google Patents

Abstract

本发明涉及信号锁相技术领域，尤其涉及一种时钟同步数字锁相方法和装置。所述方法包括以下步骤：步骤一，根据滑动窗对参考信号与反馈信号进行相位比较，判断反馈信号的相位相对于参考信号的相位为超前、滞后或相等，产生用于表示这三种信息的误差信号；步骤二，根据误差信号对反馈信号的相位进行调整，相位被调整后的信号作为第一输出信号被输出；步骤三，对第一输出信号进行分频处理，产生反馈信号、用于参考信号与反馈信号进行相位比较的滑动窗、以及输出到外部的第二输出信号；继续步骤一。本发明所述技术方案占用较少的逻辑单元，能快速地锁定相位，有效地防止反馈信号阻尼振荡式地逼近参考信号。

Description

一种时钟同步数字锁相方法和装置

技术领域

本发明涉及信号锁相技术领域，尤其涉及一种时钟同步数字锁相方法和装置。 

背景技术

在通讯、仪器仪表、自动控制等领域，常常需要采用信号锁相技术处理各种输入信号。信号锁相环电路是一种常用的信号锁相技术，例如在数据接收中的时钟同步。附图1是现有的数字锁相环示意框图，如附图1所示，一般数字锁相环包括：鉴相器，用于输入的参考信号和反馈信号之间的相位差值比较，并输出一个表示相位差值的误差信号；低通滤波器，低通滤波器紧接在鉴相器之后，用于滤除误差信号中的低频信号；数控振荡器，数控振荡器根据输入的误差信号，产生一个相位经过调整后的输出信号；分频器，将数控振荡器的输出信号分频后得到一个反馈信号，分频器使得反馈信号的频率与参考信号相同。 

由于参考信号是时变信号，从鉴相器产生误差信号，误差信号经过低通滤波器、数控振荡器、分频器返回鉴相器时有一定的时间差，此时参考信号有可能发生了改变，因而容易产生一个非固有抖动的误差，当临近锁定状态时，这个非固有抖动误差使得反馈信号围绕参考信号左右振动，反馈信号阻尼振荡式的逼近参考信号，相位锁定时间长。为了解决这种阻尼振荡式的逼近情况，一般的数字锁相环电路采用的方法是在误差信号中不停地间隔性插入空操作指令。空操作使得数控振荡器不校正反馈信号。增加空操作的方法在参考信号与反馈信号相位相差不大时能起到很好的作用，当参考信号与反馈信号相位相差比较大时，会增加锁定时间。而且大量的空操作指令存在，会降低锁相环的灵敏度。 

一般的数字锁相环电路还采用上计数器、下计数器来计数误差信号中的相位调整量，计数器的值通过一个相应的译码器送入数控振荡器，以便对其输出信号进行调整。计数器的宽度决定了相位调整的步长，计数器越宽，步长值越小，调整的精度就更高，锁定的时间也就越长，占用的逻辑单元更多。 

发明内容

本发明的目的在于针对现有技术的不足，提供一种时钟同步数字锁相方法和装置，该方法和装置占用较少的逻辑单元，能快速地锁定相位，可有效地防止反馈信号阻尼振荡式地逼近参考信号。 

为实现上述目的，本发明通过以下技术方案实现：一种时钟同步数字锁相方法，它包括以下步骤： 

步骤一，根据滑动窗对参考信号与反馈信号进行相位比较，判断出反馈信号的相位相对于参考信号的相位为超前、滞后或相等，产生用于表示这三种信息的误差信号；

步骤二，根据所述误差信号对反馈信号的相位进行调整，相位被调整后的信号作为第一输出信号被输出；

步骤三，对所述第一输出信号进行分频处理，产生反馈信号、用于参考信号与反馈信号进行相位比较的滑动窗、以及输出到外部的第二输出信号；继续步骤一。

所述滑动窗为一个通过采集反馈信号的边沿并以反馈信号的边沿位置为 

中心而产生的脉冲信号。

所述根据滑动窗对参考信号与反馈信号进行相位比较具体为，当参考信号的边沿位于滑动窗的后面区域，则反馈信号的相位相对于参考信号的相位为超前；当参考信号的边沿位于滑动窗的前面区域，则反馈信号的相位相对于参考信号的相位为滞后；当参考信号的边沿位于滑动窗内，则反馈信号的相位相对于参考信号的相位为相等。 

所述根据误差信号对反馈信号的相位进行调整具体为，当误差信号表示为反馈信号的相位相对于参考信号的相位为超前的信息时，则反馈信号被吞除一个脉冲；当误差信号表示为反馈信号的相位相对于参考信号的相位为滞后的信息时，则反馈信号被插入一个脉冲；当误差信号表示为反馈信号的相位相对于参考信号的相位为相等的信息时，则反馈信号的相位不进行调整。 

所述反馈信号的边沿为反馈信号的下降沿；所述参考信号的边沿为参考信号的下降沿。 

一种时钟同步数字锁相装置，它包括鉴相器、数控振荡器和分频器；所述鉴相器根据滑动窗对参考信号与反馈信号进行相位比较，判断出反馈信号的相位相对于参考信号的相位为超前、滞后或相等，产生用于表示这三种信息的误差信号；所述数控振荡器根据鉴相器产生的误差信号对反馈信号的相位进行调整，输出相位被调整后的信号作为第一输出信号；所述分频器对数控振荡器输出的第一输出信号进行分频处理，产生输出到鉴相器的反馈信号和用于参考信号与反馈信号进行相位比较的滑动窗，以及产生输出到外部的第二输出信号。 

所述分频器产生的滑动窗为一个由分频器通过采集反馈信号的边沿并以 

反馈信号的边沿位置为中心而产生的脉冲信号。

所述鉴相器根据滑动窗对参考信号与反馈信号进行相位比较具体为，当参考信号的边沿位于滑动窗的后面区域，则反馈信号的相位相对于参考信号的相位为超前；当参考信号的边沿位于滑动窗的前面区域，则反馈信号的相位相对于参考信号的相位为滞后；当参考信号的边沿位于滑动窗内，则反馈信号的相位相对于参考信号的相位为相等。 

所述数控振荡器根据误差信号对反馈信号的相位进行调整具体为，当误差信号表示为反馈信号的相位相对于参考信号的相位为超前的信息时，则反馈信号被吞除一个脉冲；当误差信号表示为反馈信号的相位相对于参考信号的相位为滞后的信息时，则反馈信号被插入一个脉冲；当误差信号表示为反馈信号的相位相对于参考信号的相位为相等的信息时，则反馈信号的相位不进行调整。 

所述反馈信号的边沿为反馈信号的下降沿；所述参考信号的边沿为参考信号的下降沿。 

本发明的有益效果：本发明所述技术方案根据滑动窗对参考信号与反馈信号进行相位比较，产生用于表示反馈信号的相位相对于参考信号的相位为超前、滞后或相等三种信息的误差信号，再根据误差信号对反馈信号的相位进行调整和分频处理，从而产生反馈信号、用于参考信号与反馈信号进行相位比较的滑动窗、以及输出到外部的第二输出信号；这种采用滑动窗进行锁相的时钟同步数字锁相方法和装置，无需使用计数器和插入空操作，占用较少的逻辑单元，能快速地锁定相位，有效地防止反馈信号阻尼振荡式地逼近参考信号。 

附图说明

附图1为现有的数字锁相环示意框图； 

附图2为本发明的数字锁相环示意框图；

附图3为本发明的鉴相器电路图；

附图4为本发明的相位调整域图；

附图5为本发明的数控振荡器电路图；

附图6为本发明的状态机的状态图；

附图7为本发明的脉冲插入与吞除波形图；

附图8为本发明的分频器电路图；

附图9为本发明的滑动窗产生的波形图。

图中：1：鉴相器；2：数控振荡器；3：分频器；4：第四D触发器；5：第五D触发器；8：第八D触发器；10：第十D触发器；12：第十二D触发器；18：第十八D触发器；19：第十九D触发器；20：第二十D触发器；21：第二十一D触发器；25：第二十五D触发器；30：第三十D触发器；31：第三十一D触发器；32：第三十二D触发器；33：第三十三D触发器；38：第三十八D触发器；39：第三十九D触发器；42：第四十二D触发器；44：第四十四D触发器；47：第四十七D触发器；48：第四十八D触发器；11：缓冲器；6：第六选择器；7：第七选择器；9：第九逻辑非门；14：第十四逻辑非门；23：第二十三逻辑非门；27：第二十七逻辑非门；35：第三十五逻辑非门；36：第三十六逻辑非门；41第四十一逻辑非门；46：第四十六逻辑非门；13：第十三逻辑与门；15：第十五逻辑与门；22：第二十二逻辑与门；28：第二十八逻辑与门；34：第三十四逻辑与门；45：第四十五逻辑与门；17：第十七逻辑或门；26：第二十六逻辑或门；29：第二十九逻辑或门；40：第四十逻辑或门；37：第三十七加法器；43：第四十三加法器；24：状态机。 

具体实施方式

下面以具体实施方式对本发明作进一步的说明。用本发明所述的方法和装置锁定一个频率为8KHz（在通信系统中常用的帧同步信号）的信号的下降沿，并输出一个与参考信号下降沿同步的T1时钟信号（1.533MHz）为例进行说明。 

如附图2所示，数字锁相环包括鉴相器1、数控振荡器2和分频器3。鉴相器1用于参考信号与反馈信号的相位比较，根据参考信号和反馈信号的边沿在滑动窗的不同区域产生一个误差信号。数控振荡器2根据前一级的鉴相器1输出的误差信号产生一个对应的相位调整后的输出信号1，其主要通过脉冲的插入与吞除来完成对输出信号的相位调整。分频器3对数控振荡器2的输出信号1进行分频，产生一个反馈信号，一个输出到外部的输出信号2（即本例中的T1时钟信号），一个滑动窗，并将反馈信号和滑动窗输入给鉴相器1。 

如附图3所示的鉴相器电路图。为了对反馈信号进行相位调整，首先要获得本发明所述的误差信号。误差信号是根据参考信号的下降沿在滑动窗的不同区域产生的。参考信号经过由第十D触发器10和第十二D触发器12、缓冲器11、第九逻辑非门9、第十三逻辑与门13组成的下沿降采样电路后，得到一个表示参考信号下降沿的脉冲信号1，脉冲信号1与系统时钟的周期同宽。有了表示参考信号下降沿的脉冲，接下来需要判断这个脉冲信号1处在滑动窗的哪个区域，在本实施例中，滑动窗用一个低电平脉冲表示。因为滑动窗与反馈信号的边沿的相对位置固定，且反馈信号的边沿处于滑动窗内，在滑动窗的前面区域内，反馈信号为高电平；在滑动窗的后面区域内，反馈信号为低电平，因此可以根据脉冲信号1产生时反馈信号的电平来判断脉冲信号1所处的滑动窗区域。判断出参考信号在滑动窗所处的区域后，就可以输出相应的误差信号。在本实施例中，使用一个2位宽的数值来表示误差信号的三种信息，00表示无误差，即参考信号的下降沿落入了滑动窗内；01表示相位超前，即参考信号的下降沿在滑动窗的后面区域，反馈信号超前参考信号；10表示相位滞后，即参考信号的下降沿在滑动窗的前面区域，反馈信号滞后参考信号。 

当产生了脉冲信号1后，如果参考信号处在滑动窗内，经第十三逻辑与门13后，脉冲信号1消失，第十三逻辑与门13输出低电平，第七选择器7输出值00；如果参考信号不在滑动窗内，第十三逻辑与门13输出脉冲信号1，这时第七选择器7输出由第六选择器6输出的信号。反馈信号经过两级第四D触发器4和第五D触发器5与系统时钟同步后，作为第六选择器6的选择信号。反馈信号为高电平时，第六选择器6输出值10，反馈信号为低电平时，第六选择器6输值出01。经第八D触发器8后，输出误差信号。在本实施例中，用符号up表示误差信号值的低位，down表示误差信号值的高位。如附图4所示，为了描述方便，本实施例中，滑动窗的前面区域称为up区域，滑动窗的后面区域称为down区域，滑动窗称为不调整区域，即低电平区。 

产生误差信号之后，需要根据误差信号的信息产生一个相位调整后的输出信号1，利用数控振荡器2可实现该功能。如附图5所示的数控振荡器电路图，其由第十四逻辑非门14、第二十三逻辑非门23、第二十七逻辑非门27、第三十五逻辑非门35、第三十六逻辑非门36，第十五逻辑与门15、第二十二逻辑与门22、第二十八逻辑与门28、第三十四逻辑与门34，第十七逻辑或门17、第二十六逻辑或门26、第二十九逻辑或门29， 第十八D触发器18、第十九D触发器19、第二十D触发器20、第二十一D触发器21、第二十五D触发器25、第三十D触发器30、第三十一D触发器31、第三十二D触发器32、第三十三D触发器33，以及状态机24所组成；数控振荡器2根据输入的误差信号产生一个相位经过调整后的输出信号1。根据本发明所述的方法，为了得到相位调整后的输出信号1，采用了脉冲插入与吞除技术来实现。当up脉冲出现时，数控振荡器2在输出信号1中插入一个脉冲，当down脉冲出现时，数控振荡器2吞除输出信号1的一个脉冲。附图7所示的脉冲插入与吞除波形图显示了这一操作。up、down信号进入数控振荡器2后，分别经过两个上升沿采集电路来识别up、down信号。附图5中的第十四逻辑非门14、第十五逻辑与门15、第十九D触发器19和第二十D触发器20组成一个信号up的上升沿采样电路，第二十一D触发器21、第二十二逻辑与门22和第二十三逻辑非门23也组成一个信号up的上升沿采样电路。当没有up脉冲信号时，信号up一直持续低电平，因而第十八D触发器18一直为持续的高电平。当一个up脉冲出现时，经过采样电路后第十七逻辑或门17输出一个脉冲，取反送入第十八D触发器18中，第十八D触发器18输出的信号QID产生一个与系统时钟周期同宽的低电平脉冲。信号down的电路与信号up一样，当出现一个down脉冲时，第三十D触发器30输出的信号QDD产生一个与系统时钟周期同宽的低电平脉冲。信号QID、信号QDD、以及第二十五D触发器25输出的信号QJK的改变使得状态机24的状态发生改变，如附图6所示的状态机24的状态图，状态机24的触发信号为QID、QDD和QJK。QJK_next为状态机24的输出，当QID、QDD为1时（信号up和信号down等于0），状态机24等于~QJK状态（QJK取非），经过第二十五D触发器25后，使得振荡器最终输出一个系统时钟2分频的周期信号。up脉冲的出现，使得QID出现一个负脉冲，状态机24跳入0状态，因而使得第二十六逻辑或门26输出的信号在这一个周期的低电平处插入了一个1/2系统时钟周期宽的脉冲。down脉冲的出现，使得QDD出现一个负脉冲，状态机24跳入1状态，因而使得第二十六逻辑或门26输出的信号在这一个周期的高电平增加一个系统时钟周期宽，就像吞除了一个脉冲信号。up脉冲出现后，经过三个系统时钟，信号QJK的低电平被延长一个系统时钟周期。QJK与系统时钟经过逻辑与门后，使得最终的输出信号被插入了一个脉冲。down脉冲出现后，经过两个系统时钟，信号QJK的高电平被延长一个系统时钟周期。QJK与系统时钟经过逻辑与门后，使得最终的输出信号被吞除了一个脉冲。 

输出信号1的频率是系统时钟频率的1/2，为了得到频率为8KHz的反馈信号，必须经过一个分频电路。附图8所示为分频器3的分频电路图，其由第十七加法器17、第四十三加法器43，第三十八D触发器38、第三十九D触发器39、第四十二D触发器42、第四十四D触发器44、第四十七D触发器47、第四十八D触发器48，第四十逻辑或门40，第四十一逻辑非门41、第四十六逻辑非门46，以及第四十五逻辑与门45所组成；输出信号1经过该分频器3后，得到一个反馈信号，一个滑动窗和一个输出信号2。输出信号2为本例中的最终输出T1时钟信号。如果系统时钟为24.704MHz，则输出信号1的频率为12.352MHz。为使T1时钟信号频率为1.544MHz，需通过一个8分频电路实现。如附图8所示，输出信号1经过3位值的第四十三加法器43、第四十四D触发器44组成的分频电路后，得到输出信号2（T1时钟信号）。再经过8位值的第三十七加法器37、第三十八D触发器38组成的193分频电路后，得到一个频率为8KHz的信号，该信号经由第四十二D触发器42输出后，即为反馈信号。附图8所示电路还有一个重要的功能就是产生滑动窗，如本发明所述，滑动窗与反馈信号的边沿位置固定，反馈信号的边沿在窗动窗内。取反馈信号的下降沿，经过第四十五逻辑与门45，第四十六逻辑非门46，第四十七D触发器47组成的下沿采样电路，采集8KHz反馈信号的下降沿，产生一个固定宽度的低电平脉冲，即滑动窗。附图9是滑动窗产生的波形图。滑动窗的大小可以依据系统对误差的要求加以变换，使得滑动窗产生的误差在系统容许范围内，如图9所示，滑动窗不调整区域由count[2]（2位宽计数器值）与count193（8位宽计数器值）的值和第四十五逻辑与门45决定，只要改变这三个就可以调整。 

由分频器3产生的反馈信号和滑动窗反馈到鉴相器，再次作用于整个锁相环电路。 

整个锁相环电路的抖动由两部分组成：固有抖动（当输入信号无抖动时测量到的抖动）和输入信号的抖动产生的输出抖动。系统时钟为24.704MHz时，由附图5所示的振荡器电路可知，锁相环电路步长为一个系统时钟周期，即T=40.5ns。对于1.544MHz的输出时钟，1UI=648ns。因而固有抖动为40.5/648=0.0625UI。 

这种采用滑动窗进行锁相的时钟同步数字锁相方法和装置，无需使用计数器和插入空操作，占用较少的逻辑单元，能快速地锁定相位，有效地防止反馈信号阻尼振荡式地逼近参考信号。 

以上所述仅是本发明的较佳实施例，故凡依本发明专利申请范围所述的构造、特征及原理所做的等效变化或修饰，均包括于本发明专利申请范围内。 

Claims (10)

1.一种时钟同步数字锁相方法，其特征在于，它包括以下步骤： 

步骤一，根据滑动窗对参考信号与反馈信号进行相位比较，判断出反馈信号的相位相对于参考信号的相位为超前、滞后或相等，并产生用于表示这三种信息的误差信号；

步骤二，根据所述误差信号对反馈信号的相位进行调整，相位被调整后的信号作为第一输出信号被输出；

步骤三，对所述第一输出信号进行分频处理，产生反馈信号、用于参考信号与反馈信号进行相位比较的滑动窗、以及输出到外部的第二输出信号；继续步骤一；

所述步骤一的产生误差信号的具体步骤如下：

参考信号经过由第十D触发器（10）和第十二D触发器（12）、缓冲器（11）、第九逻辑非门（9）、第十三逻辑与门（13）组成的下沿降采样电路后，得到一个表示参考信号下降沿的脉冲信号1，脉冲信号1与系统时钟的周期同宽；

当产生了脉冲信号1后，如果参考信号处在滑动窗内，经第十三逻辑与门（13）后，脉冲信号1消失，第十三逻辑与门（13）输出低电平，第七选择器（7）输出值00；如果参考信号不在滑动窗内，第十三逻辑与门（13）输出脉冲信号1，这时第七选择器（7）输出由第六选择器（6）输出的信号；反馈信号经过两级第四D触发器（4）和第五D触发器（5）与系统时钟同步后，作为第六选择器（6）的选择信号；反馈信号为高电平时，第六选择器（6）输出值10，反馈信号为低电平时，第六选择器（6）输值出01；经第八D触发器（8）后，输出误差信号；其中，00表示无误差，即参考信号的下降沿落入了滑动窗内；01表示相位超前，即参考信号的下降沿在滑动窗的后面区域，反馈信号超前参考信号；10表示相位滞后，即参考信号的下降沿在滑动窗的前面区域，反馈信号滞后参考信号；

所述步骤三的产生第二输出信号、反馈信号和滑动窗的具体步骤如下：

第一输出信号经过3位值的第四十三加法器（43）、第四十四D触发器（44）组成的分频电路后，得到第二输出信号；再经过8位值的第三十七加法器（37）、第三十八D触发器（38）组成的193分频电路后，得到一个信号，该信号经由第四十二D触发器（42）输出后，即为反馈信号；取反馈信号的下降沿，经过第四十五逻辑与门（45），第四十六逻辑非门（46），第四十七D触发器（47）组成的下沿采样电路，采集反馈信号的下降沿，产生一个固定宽度的低电平脉冲，即滑动窗。

2.根据权利要求1所述的一种时钟同步数字锁相方法，其特征在于：所述滑动窗为一个通过采集反馈信号的边沿并以反馈信号的边沿位置为中心而产生的脉冲信号。

3.根据权利要求2所述的一种时钟同步数字锁相方法，其特征在于：所述根据滑动窗对参考信号与反馈信号进行相位比较具体为，当参考信号的边沿位于滑动窗的后面区域，则反馈信号的相位相对于参考信号的相位为超前；当参考信号的边沿位于滑动窗的前面区域，则反馈信号的相位相对于参考信号的相位为滞后；当参考信号的边沿位于滑动窗内，则反馈信号的相位相对于参考信号的相位为相等。

4.根据权利要求3所述的一种时钟同步数字锁相方法，其特征在于：所述根据误差信号对反馈信号的相位进行调整具体为，当误差信号表示为反馈信号的相位相对于参考信号的相位为超前的信息时，则反馈信号被吞除一个脉冲；当误差信号表示为反馈信号的相位相对于参考信号的相位为滞后的信息时，则反馈信号被插入一个脉冲；当误差信号表示为反馈信号的相位相对于参考信号的相位为相等的信息时，则反馈信号的相位不进行调整。

5.根据权利要求4所述的一种时钟同步数字锁相方法，其特征在于：所述反馈信号的边沿为反馈信号的下降沿；所述参考信号的边沿为参考信号的下降沿。

6.一种时钟同步数字锁相装置，其特征在于：它包括鉴相器、数控振荡器和分频器；所述鉴相器根据滑动窗对参考信号与反馈信号进行相位比较，判断出反馈信号的相位相对于参考信号的相位为超前、滞后或相等，产生用于表示这三种信息的误差信号；所述数控振荡器根据鉴相器产生的误差信号对反馈信号的相位进行调整，输出相位被调整后的信号作为第一输出信号；所述分频器对数控振荡器输出的第一输出信号进行分频处理，产生输出到鉴相器的反馈信号和用于参考信号与反馈信号进行相位比较的滑动窗，以及产生输出到外部的第二输出信号；

所述鉴相器包括第四D触发器（4）、第五D触发器（5）、第八D触发器（8）、第十D触发器（10）和第十二D触发器（12），第六选择器（6）和第七选择器（7），第九逻辑非门（9），缓冲器（11），第十三逻辑与门（13）；

参考信号经过由第十D触发器（10）和第十二D触发器（12）、缓冲器（11）、第九逻辑非门（9）、第十三逻辑与门（13）组成的下沿降采样电路后，得到一个表示参考信号下降沿的脉冲信号1，脉冲信号1与系统时钟的周期同宽；

当产生了脉冲信号1后，如果参考信号处在滑动窗内，经第十三逻辑与门（13）后，脉冲信号1消失，第十三逻辑与门（13）输出低电平，第七选择器（7）输出值00；如果参考信号不在滑动窗内，第十三逻辑与门（13）输出脉冲信号1，这时第七选择器（7）输出由第六选择器（6）输出的信号；反馈信号经过两级第四D触发器（4）和第五D触发器（5）与系统时钟同步后，作为第六选择器（6）的选择信号；反馈信号为高电平时，第六选择器（6）输出值10，反馈信号为低电平时，第六选择器（6）输值出01；经第八D触发器（8）后，输出误差信号；其中，00表示无误差，即参考信号的下降沿落入了滑动窗内；01表示相位超前，即参考信号的下降沿在滑动窗的后面区域，反馈信号超前参考信号；10表示相位滞后，即参考信号的下降沿在滑动窗的前面区域，反馈信号滞后参考信号；

所述分频器包括第三十七加法器（37）和第四十三加法器（43），第三十八D触发器（38）、第三十九D触发器（39）、第四十二D触发器（42）、第四十四D触发器（44）、第四十七D触发器（47）和第四十八D触发器（48），第四十逻辑或门（40），第四十一逻辑非门（41）和第四十六逻辑非门（46），第四十五逻辑与门（45）；

第一输出信号经过3位值的第四十三加法器（43）、第四十四D触发器（44）组成的分频电路后，得到第二输出信号；再经过8位值的第三十七加法器（37）、第三十八D触发器（38）、第三十九D触发器（39）组成的193分频电路后，再经由第四十逻辑或门（40）、第四十一逻辑非门（41）得到一个信号，该信号经由第四十二D触发器（42）输出后，即为反馈信号；取反馈信号的下降沿，经过第四十五逻辑与门（45），第四十六逻辑非门（46），第四十七D触发器（47）组成的下沿采样电路，采集反馈信号的下降沿，经由第四十八D触发器（48）输出后产生一个固定宽度的低电平脉冲，即滑动窗。

7.根据权利要求6所述的一种时钟同步数字锁相装置，其特征在于：所述分频器产生的滑动窗为一个由分频器通过采集反馈信号的边沿并以反馈信号的边沿位置为中心而产生的脉冲信号。

8.根据权利要求7所述的一种时钟同步数字锁相装置，其特征在于：所述鉴相器根据滑动窗对参考信号与反馈信号进行相位比较具体为，当参考信号的边沿位于滑动窗的后面区域，则反馈信号的相位相对于参考信号的相位为超前；当参考信号的边沿位于滑动窗的前面区域，则反馈信号的相位相对于参考信号的相位为滞后；当参考信号的边沿位于滑动窗内，则反馈信号的相位相对于参考信号的相位为相等。

9.根据权利要求8所述的一种时钟同步数字锁相装置，其特征在于：所述数控振荡器根据误差信号对反馈信号的相位进行调整具体为，当误差信号表示为反馈信号的相位相对于参考信号的相位为超前的信息时，则反馈信号被吞除一个脉冲；当误差信号表示为反馈信号的相位相对于参考信号的相位为滞后的信息时，则反馈信号被插入一个脉冲；当误差信号表示为反馈信号的相位相对于参考信号的相位为相等的信息时，则反馈信号的相位不进行调整。

10.根据权利要求9所述的一种时钟同步数字锁相装置，其特征在于：所述反馈信号的边沿为反馈信号的下降沿；所述参考信号的边沿为参考信号的下降沿。

Images