CN107810555B - 氮氧化硅梯度构思 - Google Patents
氮氧化硅梯度构思 Download PDFInfo
- Publication number
- CN107810555B CN107810555B CN201680023536.2A CN201680023536A CN107810555B CN 107810555 B CN107810555 B CN 107810555B CN 201680023536 A CN201680023536 A CN 201680023536A CN 107810555 B CN107810555 B CN 107810555B
- Authority
- CN
- China
- Prior art keywords
- layer
- refractive index
- inorganic layer
- inorganic
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 4
- 229910052710 silicon Inorganic materials 0.000 title description 4
- 239000010703 silicon Substances 0.000 title description 4
- 239000010409 thin film Substances 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 247
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 65
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 65
- 230000007704 transition Effects 0.000 claims description 63
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 60
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 59
- 239000011229 interlayer Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 26
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 7
- 229920000642 polymer Polymers 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 229920005591 polysilicon Polymers 0.000 abstract description 10
- 238000002834 transmittance Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本公开内容的实施方式一般涉及用于在液晶显示器(Liquid Crystal Display,LCD)及有机发光二极管(organic light‑emitting diode,OLED)显示器中使用低温多晶硅(low temperature polysilicon,LTPS)薄膜晶体管的方法及装置。
Description
背景
技术领域
本公开内容的实施方式一般涉及用于在液晶显示器及有机发光二极管显示器中使用低温多晶硅(low temperature polysilicon,LTPS)薄膜晶体管的方法及装置。
背景技术
由于大型玻璃面板在使用上固有的温度限制，低温多晶硅(low-temperaturepolycrystalline silicon,LTPS)对于显示器技术而言相当重要。使用低温多晶硅制造的薄膜晶体管具有改良的半导体性能，能够形成具有更高分辨率的显示器。因此，低温多晶硅薄膜晶体管提供改良电子装置(例如液晶显示器及有机发光二极管显示器)的可能性。
随着液晶显示器及有机发光二极管技术的改善，对于更大分辨率的需求便产生。低温多晶硅薄膜晶体管的层间光线的光透射比(transmittance)是改良分辨率的阻碍。特别是，当邻近的层具有不同的折射率时，光透射比减小，限制了分辨率。用于改良分辨率的一种方法是改良低温多晶硅薄膜晶体管的层间光线的光透射比。
因此，存在对低温多晶硅薄膜晶体管中改良的光透射比的需求。
发明内容
本文所述的实施方式一般涉及具有低温多晶硅技术的液晶显示器及有机发光二极管装置，包括为了改良的光透射比的具有匹配的折射率的内层。
更特别地，本文所述的实施方式涉及具有两个布置于基板上的双层的液晶显示器或有机发光二极管装置。每个双层包括具有第一折射率的第一无机层；具有第二折射率的第二无机层；以及布置于第一无机层与第二无机层之间的过渡堆叠结构。第一折射率小于第二折射率。过渡堆叠结构包括至少第三无机层及第四无机层。在过渡堆叠结构中，第三无机层布置于第一无机层上且具有第三折射率；第四无机层布置于第三无机层上且具有第四折射率。第三折射率大于第一折射率且小于第四折射率。第四折射率大于第三折射率且小于第二折射率。液晶层布置于两个双层上。
本文所述的实施方式还涉及具有栅极绝缘体双层及布置于玻璃基板上的层间介电层的液晶显示器或有机发光二极管装置。栅极绝缘体双层包括具有第一折射率的第一无机层；具有第二折射率的第二无机层；以及布置于第一无机层与第二无机层之间的过渡堆叠结构。第一折射率小于第二折射率。过渡堆叠结构包括至少第三无机层及第四无机层。第三无机层布置于第一无机层上且具有第三折射率。第四无机层布置于第三无机层上且具有第四折射率。第三折射率大于第一折射率且小于第四折射率。第四折射率大于第三折射率且小于第二折射率。层间介电层布置于栅极绝缘体双层上。层间介电层包括具有第五折射率的第五无机层；具有第六折射率的第六无机层；以及布置于第五无机层及第六无机层之间的过渡堆叠结构。第五折射率小于第六折射率。过渡堆叠结构包括至少第七无机层及第八无机层。第七无机层布置于第五无机层上且具有第七折射率。第八无机层布置于第七无机层上且具有第八折射率。第七折射率大于第五折射率且小于第八折射率。第八折射率大于第七折射率且小于第六折射率。液晶层布置于层间介电层上。
附图说明
为了能够详细地理解本公开内容的上述特征的方式，可以通过参考实施方式具有对在上文中简要概述的本公开内容的更具体的描述，其中一些实施方式在附图中示出。然而，应当注意，附图仅示出了本发明的典型实施方式，因此不应将其视为限制本公开内容的范围，因为本公开内容可允许其他同等有效的实施方式。
图1是根据一个实施方式的等离子体处理系统的截面示意图。
图2是根据一个实施方式的薄膜晶体管装置的截面示意图。
图3A是根据另一实施方式的薄膜晶体管装置的细节截面示意图。
图3B是根据另一实施方式的薄膜晶体管装置的细节截面示意图。
图4是根据另一实施方式的薄膜晶体管装置的截面示意图。
图5是根据另一实施方式的薄膜晶体管装置的细节截面示意图。
图6是展示根据一个实施方式的薄膜晶体管装置的制造方法的方框图。
图7A是绘出氮化硅层在一波长范围内的典型的能量分散n值的图表。
图7B是绘出氧化硅层在一波长范围内的典型的能量分散n值的图表。
图8A是绘出氮化硅层在一波长范围内的典型的能量分散k值的图表。
图8B是图示氧化硅层在一波长范围内的典型的能量分散k值的图。
为了帮助理解，尽可能使用相同的参考数字标示图共有的相同的元件。应当理解，虽无进一步叙述，一个实施方式的元件及特征可有益地合并于其他实施方式。
具体实施方式
本文所述的实施方式一般提供用于在液晶显示器及有机发光二极管显示器中使用低温多晶硅(low temperature polysilicon,LTPS)薄膜晶体管的方法及装置。在下列描述中，将参照等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition,PECVD)的腔室，然而应当理解，本文的实施方式也可实行于其他的腔室(包括仅列举出一些的高密度等离子体(high density Plasma,HDP)沉积、物理气相沉积(physical Vapor Deposition,PVD)腔室、蚀刻腔室、半导体处理腔室、太阳能电池处理腔室及有机发光显示器(organic light emitting display,OLED)处理腔室)。可使用的合适的腔室可从加利福尼亚州的圣塔克拉拉市的美国AKT股份有限公司(AKT America,Inc.)(应用材料股份有限公司(Applied Materials,Inc.)的子公司)获得。应理解的是，本文所讨论的实施方式也可实行于可从其他制造商获得的腔室。
图1是根据一个实施方式的等离子体处理系统100的截面示意图。等离子体处理系统100配置以处理大面积的基板101，使用等离子体于大面积的基板101上形成结构及装置，用于在液晶显示器、平板显示器、有机发光二极管、或用于太阳能电池阵列的光电电池的制造中使用。基板101可以是金属、塑料、有机材料、硅、玻璃、石英、或其他合适的材料中的聚合物的薄片。结构可以是可包括多个依序的沉积及掩模处理(masking)步骤的薄膜晶体管。其他结构可包括形成光电电池的二极管的p-n结。
如图1所示，等离子体处理系统100一般包括腔室主体102。腔室主体102包括至少部分限定处理空间111的底部117a及侧壁117b。基板支撑件104布置于处理空间111中。基板支撑件104被适配以在处理期间于顶表面上支撑基板101。基板支撑件104耦接于致动器138。致动器138被适配以至少垂直地移动基板支撑件，以协助基板101的传输及/或调整基板101与喷头组件103之间的距离D。一个或多个升举销110a-110d可延伸穿过基板支撑件104。
喷头组件103被配置用于由处理气源122提供处理气体至处理空间111。等离子体处理系统100还包括排放系统118，排放系统118被配置用于提供负压至处理空间111。
在处理过程中，一种或多种处理气体由气源122通过喷头组件103流至处理空间111。射频(Radio Frequency,RF)电源由射频电源105施加，以由处理气体产生等离子体108a。等离子体108a产生于喷头组件103及基板支撑件104之间，用于处理基板101。射频电源105还可用于维持被激发的气体种类(energized species)或进一步激发由远端等离子体源107供应的清洁气体。
图2是可通过图1的设备制造的薄膜晶体管装置的截面示意图。图6提供展示例如图2所示的实施方式的薄膜晶体管的制造方法的方框图600。提供基板210(通常为玻璃)。缓冲层220布置于玻璃基板之上(请参照图6的方框610)。缓冲层220可包括阻挡氧化物(例如诸如氧化硅(SiO)或氮化硅(SiN)的无机材料，或适合用于阻挡来自玻璃基板的钠或其他材料的任何材料)。栅极介面及层间电介质230布置于缓冲层220之上(请参照图6的方框620及630)。栅极介面及层间电介质230还可包括一个或多个无机层。光亚克力层(photoacryliclayer)240布置于层间电介质230之上(请参照图6的方框640)。铟锡氧化物(indium-tin-oxide,ITO)层250布置于光亚克力层240之上(请参照图6的方框650)。氮化硅层260布置于铟锡氧化物层250之上(请参照图6的方框660)。另一个铟锡氧化物层270可布置于所有或部分的氮化硅层260之上(请参照图6的方框670)。聚酰亚胺(polyimide)层280布置于氮化硅层260以及铟锡氧化物层260的暴露部分(若有的话)之上(请参照图6的方框680)。堆叠结构的顶层是液晶层290(请参照图6的方框690)。
栅极介面层及层间电介质230可分别包括如图2的特写所示的两层。栅极介面层可包括无机层。例如，栅极介面层可包括氧化硅层232及氮化硅层234。类似地，层间电介质可包括氧化硅层236及氮化硅层238。如图7A所示，氮化硅的折射率(n)的范围为约1.8至2.0，例如是1.9，如图7B所示，氧化硅的折射率的范围为1.4至1.48，例如是1.46。氧化硅层与氮化硅层之间的折射率的差异足够显著以在氧化硅层232及氮化硅层234的介面造成一些反射。由于这些层延伸于像素电极层之上，反射将干扰光的透射比。类似地，如图8A及图8B所示，在一波长范围内，氮化硅的消光系数(extinction coefficient)(k)与氧化硅的消光系数不同。消光系数的差异导致光穿过介质时的衰减。衰减造成光透射比的干扰。因此，对于栅极介面而言，额外的一层或一组层可布置于氧化硅层232及氮化硅层234之间。此额外的一层或一组层是过渡层233。类似地，对于层间电介质而言，额外的一层或一组层可布置于氧化硅层236及氮化硅层238之间。此额外的一层或一组层是过渡层237。过渡层233、237的组成是氧化硅、氮化硅及氮氧化硅(SiON)的逐渐变化的一层或一组层，提供在氧化硅的折射率以及氮化硅的折射率之间的折射率。过渡层233、237可包括具有变化的氧及氮的含量的至少两子层，以使得氧化硅层232与氮化硅层234之间、以及氧化硅层236与氮化硅层238之间的折射率差异逐渐变化。通过降低或逐渐改变折射率差异，反射也减少且光透射比增强。
例如，图3A展示了减少反射的过渡层的一个实施方式。在图3A中，层间电介质的氧化硅子层236被过渡层237从层间介电质的氮化硅子层238分开(如图2所示)。在图3A中，过渡层237可包括至少两个子层237A及237B。层间电介质过渡子层237A、237B可包括氧化硅及氮化硅两者。然而，布置于层间电介质氧化硅层236上的层间电介质过渡子层237A可具有较高浓度的氧化硅及较低浓度的氮化硅。类似地，布置于层间电介质过渡子层237A之上以及层间电介质氮化硅子层238之下的层间电介质过渡子层237B，可具有较低的氧化硅浓度以及较高的氮化硅浓度。过渡子层中的氧化硅及氮化硅浓度可通过在沉积层期间控制氧化硅及氮化硅进入处理腔室100的流速而加以控制。虽然图3A的实施方式中仅展示两个层间电介质过渡子层，也可具有更多的层间电介质过渡层，其中氧化硅及氮化硅的含量(level)受到调整，使得每个过渡层的氧化硅的浓度逐渐减小且在连续的层中每个过渡层的氮化硅的浓度逐渐增加。通过逐渐改变氧化硅及氮化硅的浓度，折射率的差异最小化，造成改善的光透射比。
图3B展示栅极介面层的薄膜晶体管的细节的类似实施方式。在图3B中，栅极介面的氧化硅子层232被过渡层233从栅极介面的氮化硅子层234分开(如图2所示)。在图3B中，过渡层233可包括至少两个子层233A及233B。栅极介面过渡子层233A、233B可包括氧化硅及氮化硅两者。然而，布置于层间电介质氧化硅层232之上的栅极介面过渡子层233A可具有较高浓度的氧化硅及较低浓度的氮化硅。类似地，布置于层间电介质过渡子层233A之上以及层间电介质氮化硅子层234之下的层间电介质过渡子层233B，可具有较低的氧化硅浓度以及较高的氮化硅浓度。过渡子层中的氧化硅及氮化硅浓度可通过在沉积层期间控制氧化硅及氮化硅进入处理腔室100的流速而加以控制。虽然图3B中的实施方式仅展示了两个栅极介面过渡子层，也可具有更多的栅极介面过渡层，其中氧化硅及氮化硅的含量受到调整，使得每个过渡层的氧化硅的浓度逐渐降低且在连续的层中每个过渡层的氮化硅的浓度逐渐增加。通过逐渐改变氧化硅及氮化硅的浓度，折射率的差异最小化，造成改善的光透射比。
图4展示图2所示的低温多晶硅薄膜晶体管的另一实施方式。在图4中，缓冲层220可包括两个子层222及224。缓冲子层222及224可包括无机层。例如，缓冲子层222可包括氮化硅，且缓冲子层224可包括氧化硅。当在栅极介面及层间电介质中，氧化硅及氮化硅之间的折射率的差异可能造成反射干扰。为了减少反射，一个或多个过渡层223可布置于氧化硅层222及氮化硅层224之间。
图5图示一个实施方式，其中缓冲过渡层223包括至少两个过渡子层。缓冲过渡子层223A(包括氮化硅)布置于缓冲子层222之上。缓冲过渡子层223A可包括氧化硅及氮化硅两者，但氮化硅的浓度比氧化硅的浓度高。缓冲过渡子层223B布置于缓冲过渡子层223A之上，且在缓冲子层224之下。缓冲过渡子层223B可包括氧化硅及氮化硅两者，但氧化硅的浓度比氮化硅的浓度高。又，子层中的氧化硅及氮化硅的浓度是通过在沉积期间控制氧化硅及氮化硅进入处理腔室中的流速而控制的。过渡子层的使用减小各个子层之间的折射率差异，减小反射干扰并改善光透射比。
如同上文所论述，化学气相沉积法沉积的氮化硅及氧化硅之间的折射率差异可限制像素电极之上的层间的光透射比，导致性能降低。为了减少此种影响，过渡层布置于氧化硅及氮化硅层之间。这些过渡层导致层间折射率的改变有所减少，进而在增加有限的成本之下造成减少的反射干扰及改善的光透射比。
虽然本公开内容以实施方式叙述如上，在不脱离本发明的基本范围的情况下，可设计出其他和更进一步的实施方式，本发明的保护范围由随后的权利要求书确定。
Claims (18)
1.一种薄膜晶体管，包括：
基板；
两个双层，所述两个双层布置于所述基板之上，各所述双层包括：
第一无机层，所述第一无机层具有第一折射率；
第二无机层，所述第二无机层具有第二折射率，所述第一折射率系小于所述第二折射率；以及
过渡堆叠结构，所述过渡堆叠结构布置于所述第一无机层与所述第二无机层之间，所述过渡堆叠结构包括至少第三无机层及第四无机层，其中：
所述第三无机层布置于所述第一无机层上且具有第三折射率；
所述第四无机层布置于所述第三无机层上且具有第四折射率；
所述第三折射率大于所述第一折射率且小于所述第四折射率；以及
所述第四折射率大于所述第三折射率且小于所述第二折射率；和
缓冲层，所述缓冲层布置于所述基板之上以及所述两个双层之下，所述缓冲层包括：
第五无机层，具有第五折射率；第六无机层，具有第六折射率，所述第五折射率大于所述第六折射率；以及
过渡堆叠结构，布置于所述第五无机层与所述第六无机层之间，所述过渡堆叠结构包括至少第七无机层及第八无机层，其中：
所述第七无机层布置于所述第五无机层上且具有第七折射率；
所述第八无机层布置于所述第七无机层上且具有第八折射率；
所述第七折射率小于所述第五折射率且大于所述第八折射率；以及
所述第八折射率小于所述第七折射率且大于所述第六折射率。
2.如权利要求1所述的薄膜晶体管，其中所述第一无机层包括氧化硅，且所述第二无机层包括氮化硅。
3.如权利要求1所述的薄膜晶体管，进一步包括：
铟锡氧化物层，所述铟锡氧化物层布置于所述两个双层之上。
4.如权利要求1所述的薄膜晶体管，其中：
所述第五无机层包括氮化硅；以及
所述第六无机层包括氧化硅。
5.如权利要求3所述的薄膜晶体管，进一步包括：
聚酰亚胺层，所述聚酰亚胺层布置于所述铟锡氧化物层之上。
6.如权利要求3所述的薄膜晶体管，进一步包括：
聚合物层，所述聚合物层布置于所述两个双层之上以及所述铟锡氧化物层之下。
7.如权利要求3所述的薄膜晶体管，其中：
所述第一无机层包括氧化硅；以及
所述第二无机层包括氮化硅。
8.如权利要求5所述的薄膜晶体管，进一步包括：
聚合物层，所述聚合物层布置于所述两个双层之上以及所述铟锡氧化物层之下。
9.一种薄膜晶体管，包括：
玻璃基板；
栅极绝缘体双层，所述栅极绝缘体双层布置于所述玻璃基板之上，所述栅极绝缘体双层包括：
第一无机层，所述第一无机层具有第一折射率；
第二无机层，所述第二无机层具有第二折射率，所述第一折射率小于所述第二折射率；以及
过渡堆叠结构，所述过渡堆叠结构布置于所述第一无机层与所述第二无机层之间，所述过渡堆叠结构包括至少第三无机层及第四无机层，其中：
所述第三无机层布置于所述第一无机层上且具有第三折射率；
所述第四无机层布置于所述第三无机层上且具有第四折射率；
所述第三折射率大于所述第一折射率且小于所述第四折射率；以及
所述第四折射率大于所述第三折射率且小于所述第二折射率；
层间介电层，所述层间介电层布置于所述栅极绝缘体双层之上，所述层间介电层包括：
第五无机层，所述第五无机层具有第五折射率；
第六无机层，所述第六无机层具有第六折射率，所述第五折射率小于所述第六折射率；以及
过渡堆叠结构，所述过渡堆叠结构布置于所述第五无机层及所述第六无机层之间，所述过渡堆叠结构包括至少第七无机层及第八无机层，其中：
所述第七无机层布置于所述第五无机层上且具有第七折射率；
所述第八无机层布置于所述第七无机层上且具有第八折射率；
所述第七折射率大于所述第五折射率且小于所述第八折射率；以及
所述第八折射率大于所述第七折射率且小于所述第六折射率。
10.如权利要求9所述的薄膜晶体管，其中：
所述第一无机层包括氧化硅；
所述第二无机层包括氮化硅；
所述第五无机层包括氧化硅；以及
所述第六无机层包括氮化硅。
11.如权利要求10所述的薄膜晶体管，进一步包括：
铟锡氧化物层，所述铟锡氧化物层布置于所述层间介电层之上。
12.如权利要求9所述的薄膜晶体管，进一步包括：
缓冲层，所述缓冲层布置于所述基板及所述栅极绝缘体双层之间，所述缓冲层包括:
第九无机层，所述第九无机层具有第九折射率；
第十无机层，所述第十无机层具有第十折射率，所述第九折射率大于所述第十折射率；以及
过渡堆叠结构，所述过渡堆叠结构布置于所述第九无机层及所述第十无机层之间，所述过渡堆叠结构包括至少第十一无机层及第十二无机层，其中：
所述第十一无机层布置于所述第九无机层上且具有第十一折射率；
所述第十二无机层布置于所述第十一无机层上且具有第十二折射率；
所述第十一折射率小于所述第九折射率且大于所述第十二折射率；以及
所述第十二折射率小于所述第十一折射率且大于所述第十折射率。
13.如权利要求12所述的薄膜晶体管，其中：
所述第一无机层包括氧化硅；
所述第二无机层包括氮化硅；
所述第五无机层包括氧化硅；以及
所述第六无机层包括氮化硅。
14.如权利要求12所述的薄膜晶体管，进一步包括：
铟锡氧化物层，所述铟锡氧化物层布置于所述层间介电层之上；以及
聚合物层，所述聚合物层布置于所述层间介电层之上以及所述铟锡氧化物层之上。
15.如权利要求14所述的薄膜晶体管，进一步包括：
聚酰亚胺层，所述聚酰亚胺层布置于所述铟锡氧化物层之上。
16.如权利要求11所述的薄膜晶体管，进一步包括：
聚合物层，所述聚合物层位于所述铟锡氧化物层及所述层间介电层之间。
17.如权利要求13所述的薄膜晶体管，其中
所述第九无机层包括氮化硅；以及
所述第十无机层包括氧化硅。
18.一种用于控制像素电极的晶体管，包括：
基板；
第一层间介电层，所述第一层间介电层包括氧化硅；
过渡层，所述过渡层形成于所述第一层间介电层之上；
第二层间介电层，所述第二层间介电层包括氮化硅，其中所述像素电极形成于所述第一层间介电层、所述过渡层及所述第二层间介电层之上，并且其中所述过渡层包括邻近于所述第一层间介电层的氧化硅以及邻近于所述第二层间介电层的氮化硅；以及
缓冲层，所述缓冲层布置于所述基板之上以及所述第一层间介电层之下，所述缓冲层包括：
第一缓冲子层，包括氮化硅；
第二缓冲子层，包括氧化硅，并且形成于所述第一缓冲子层之上；以及
过渡堆叠结构，布置于所述第一缓冲子层与所述第二缓冲子层之间，所述过渡堆叠结构至少包括邻近于所述第一缓冲子层的第一缓冲过渡子层和邻近于所述第二缓冲子层的第二缓冲过渡子层，其中所述第一缓冲过渡子层和所述第二缓冲过渡子层均包括氧化硅和氮化硅，所述第一缓冲过渡子层中的氮化硅浓度比氧化硅浓度高，并且所述第二缓冲过渡子层中的氧化硅浓度比氮化硅浓度高。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210217020.9A CN114744048A (zh) | 2015-07-08 | 2016-06-15 | 氮氧化硅梯度构思 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562190234P | 2015-07-08 | 2015-07-08 | |
| US62/190,234 | 2015-07-08 | ||
| PCT/US2016/037618 WO2017007582A1 (en) | 2015-07-08 | 2016-06-15 | SiON GRADIENT CONCEPT |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210217020.9A Division CN114744048A (zh) | 2015-07-08 | 2016-06-15 | 氮氧化硅梯度构思 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107810555A CN107810555A (zh) | 2018-03-16 |
| CN107810555B true CN107810555B (zh) | 2022-03-15 |
Family
ID=57686081
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680023536.2A Active CN107810555B (zh) | 2015-07-08 | 2016-06-15 | 氮氧化硅梯度构思 |
| CN202210217020.9A Pending CN114744048A (zh) | 2015-07-08 | 2016-06-15 | 氮氧化硅梯度构思 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210217020.9A Pending CN114744048A (zh) | 2015-07-08 | 2016-06-15 | 氮氧化硅梯度构思 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9634039B2 (zh) |
| KR (1) | KR102710780B1 (zh) |
| CN (2) | CN107810555B (zh) |
| TW (1) | TWI728979B (zh) |
| WO (1) | WO2017007582A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107611144B (zh) * | 2017-09-19 | 2019-10-11 | 武汉华星光电技术有限公司 | 一种层间绝缘层的制备方法、层间绝缘层及液晶显示面板 |
| KR20200039074A (ko) | 2018-10-04 | 2020-04-16 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| CN109696759A (zh) * | 2018-12-29 | 2019-04-30 | 武汉华星光电技术有限公司 | 高穿透性液晶显示面板制造方法及其显示面板 |
| US11681213B2 (en) | 2019-02-21 | 2023-06-20 | International Business Machines Corporation | EUV pattern transfer using graded hardmask |
| CN111367108B (zh) | 2019-07-30 | 2023-07-25 | 友达光电股份有限公司 | 电子装置及其制造方法 |
| CN110416228A (zh) * | 2019-07-31 | 2019-11-05 | 云谷（固安）科技有限公司 | 显示面板及显示装置 |
| CN114664867B (zh) * | 2022-03-11 | 2024-05-17 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示面板和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157426A (en) * | 1998-02-13 | 2000-12-05 | Ois Optical Imaging Systems, Inc. | Liquid crystal display with SiOx Ny inclusive multilayer black matrix |
| CN1929705A (zh) * | 2005-09-05 | 2007-03-14 | 中华映管股份有限公司 | 像素结构 |
| CN102439650A (zh) * | 2009-05-22 | 2012-05-02 | 夏普株式会社 | 降低内部反射的光学结构及其方法 |
| CN104576706A (zh) * | 2015-01-27 | 2015-04-29 | 京东方科技集团股份有限公司 | 底发射型有机电致发光显示器件、其制作方法及显示装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994836A (en) * | 1998-02-02 | 1999-11-30 | Ois Optical Imaging Systems, Inc. | Organic light emitting diode (OLED) structure and method of making same |
| JP3989666B2 (ja) | 2000-03-09 | 2007-10-10 | セイコーエプソン株式会社 | アクティブマトリクス基板とその製造方法、及び電気光学装置とその製造方法 |
| US6287962B1 (en) | 2000-11-30 | 2001-09-11 | Taiwan Semiconductor Manufacturing Company | Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing |
| JP4182467B2 (ja) * | 2001-12-27 | 2008-11-19 | セイコーエプソン株式会社 | 回路基板、電気光学装置及び電子機器 |
| US7745900B2 (en) * | 2005-08-24 | 2010-06-29 | Micron Technology, Inc. | Method and apparatus providing refractive index structure for a device capturing or displaying images |
| WO2008139370A1 (en) | 2007-05-10 | 2008-11-20 | Koninklijke Philips Electronics N.V. | Method for the manufacturing of an optoelectronic device |
| US9184410B2 (en) * | 2008-12-22 | 2015-11-10 | Samsung Display Co., Ltd. | Encapsulated white OLEDs having enhanced optical output |
| JP5106561B2 (ja) | 2010-03-15 | 2012-12-26 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| KR101776655B1 (ko) * | 2010-07-01 | 2017-09-11 | 삼성디스플레이 주식회사 | 어레이 기판, 그 제조 방법, 및 상기 어레이 기판을 포함하는 표시 장치 |
| KR20120042037A (ko) * | 2010-10-22 | 2012-05-03 | 삼성모바일디스플레이주식회사 | 유기 발광 장치 및 그 제조 방법 |
| DE102011086168B4 (de) * | 2011-11-11 | 2023-05-04 | Pictiva Displays International Limited | Organisches Licht emittierendes Bauelement und Verfahren zur Herstellung eines organischen optoelektronischen Bauelements |
| DE102013106508A1 (de) * | 2013-06-21 | 2014-12-24 | Osram Opto Semiconductors Gmbh | Elektrode und optoelektronisches Bauelement sowie ein Verfahren zum Herstellen eines optoelektronischen Bauelements |
| KR20150005379A (ko) * | 2013-07-05 | 2015-01-14 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN105247702B (zh) * | 2013-09-30 | 2018-10-26 | 乐金显示有限公司 | 有机电子器件 |
| KR102410594B1 (ko) * | 2015-04-30 | 2022-06-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 구비하는 표시 패널 |
-
2016
- 2016-06-15 CN CN201680023536.2A patent/CN107810555B/zh active Active
- 2016-06-15 CN CN202210217020.9A patent/CN114744048A/zh active Pending
- 2016-06-15 KR KR1020177037351A patent/KR102710780B1/ko active IP Right Grant
- 2016-06-15 WO PCT/US2016/037618 patent/WO2017007582A1/en active Application Filing
- 2016-06-17 TW TW105119083A patent/TWI728979B/zh active
- 2016-07-05 US US15/202,070 patent/US9634039B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157426A (en) * | 1998-02-13 | 2000-12-05 | Ois Optical Imaging Systems, Inc. | Liquid crystal display with SiOx Ny inclusive multilayer black matrix |
| CN1929705A (zh) * | 2005-09-05 | 2007-03-14 | 中华映管股份有限公司 | 像素结构 |
| CN102439650A (zh) * | 2009-05-22 | 2012-05-02 | 夏普株式会社 | 降低内部反射的光学结构及其方法 |
| CN104576706A (zh) * | 2015-01-27 | 2015-04-29 | 京东方科技集团股份有限公司 | 底发射型有机电致发光显示器件、其制作方法及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI728979B (zh) | 2021-06-01 |
| WO2017007582A1 (en) | 2017-01-12 |
| CN107810555A (zh) | 2018-03-16 |
| TW201705492A (zh) | 2017-02-01 |
| KR102710780B1 (ko) | 2024-09-25 |
| CN114744048A (zh) | 2022-07-12 |
| KR20180018585A (ko) | 2018-02-21 |
| US9634039B2 (en) | 2017-04-25 |
| US20170012064A1 (en) | 2017-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107810555B (zh) | 氮氧化硅梯度构思 | |
| TWI711182B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| KR101366449B1 (ko) | 광 반도체 장치 및 그 제조 방법 | |
| US7671364B2 (en) | Thin film transistor substrate for display unit | |
| CN102779844B (zh) | 半导体装置及其制造方法 | |
| US10068923B2 (en) | Transparent display device and method of manufacturing the same | |
| US9780336B2 (en) | Organic light-emitting display panel and display device | |
| JP2008130539A (ja) | アクティブマトリックス有機発光ディスプレイの画素構造とその製造方法 | |
| KR20090054902A (ko) | 반도체장치의 제조 방법 | |
| US9076721B2 (en) | Oxynitride channel layer, transistor including the same and method of manufacturing the same | |
| CN110651375B (zh) | 用于显示器应用的cvd薄膜应力控制方法 | |
| CN112768584A (zh) | 一种发光二极管芯片及其应用 | |
| WO2014163773A1 (en) | Plasma curing of pecvd hmdso film for oled applications | |
| WO2014164465A1 (en) | Improvement of barrier film performance with n2o dilution process for thin film encapsulation | |
| JP6098515B2 (ja) | 薄膜トランジスタ、および画像表示装置、並びに薄膜トランジスタの製造方法 | |
| US20230274997A1 (en) | Nitrogen-rich silicon nitride films for thin film transistors | |
| KR20160104790A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| US20080315188A1 (en) | Apparatus and method for depositing thin film | |
| US10170569B2 (en) | Thin film transistor fabrication utlizing an interface layer on a metal electrode layer | |
| US20170092492A1 (en) | Methods for forming a silicon containing dielectric film using a gas mixture with ar gas dilusion | |
| CN213327795U (zh) | 一种半导体外延结构及其应用 | |
| US20090146264A1 (en) | Thin film transistor on soda lime glass with barrier layer | |
| CN115036332A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN113841263A (zh) | 具有低折射率和低水蒸气穿透率的湿气阻挡膜 | |
| JP2014011298A (ja) | 表示素子の製造方法及び表示素子の製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |